KR20010090611A - 접촉노드 - Google Patents

접촉노드 Download PDF

Info

Publication number
KR20010090611A
KR20010090611A KR1020017007200A KR20017007200A KR20010090611A KR 20010090611 A KR20010090611 A KR 20010090611A KR 1020017007200 A KR1020017007200 A KR 1020017007200A KR 20017007200 A KR20017007200 A KR 20017007200A KR 20010090611 A KR20010090611 A KR 20010090611A
Authority
KR
South Korea
Prior art keywords
contact
contact node
metallization
metallized
connection layer
Prior art date
Application number
KR1020017007200A
Other languages
English (en)
Inventor
알렉산드르 이바노비치 타란
Original Assignee
알렉산드르 이바노비치 타란
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알렉산드르 이바노비치 타란 filed Critical 알렉산드르 이바노비치 타란
Publication of KR20010090611A publication Critical patent/KR20010090611A/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01084—Polonium [Po]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10295—Metallic connector elements partly mounted in a hole of the PCB
    • H05K2201/10303—Pin-in-hole mounted pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10666—Plated through-hole for surface mounting on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3447—Lead-in-hole components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Contacts (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 마이크로전자공학 부품 및 반도체 디바이스에 기초한 장비의 제조시 영구적인 연결부를 제조하는 것에 관한 것으로, 특히 마이크로칩 모듈(MCM)의 제조시 LSIC 칩의 장착공정이 수행될 뿐만 아니라 MCM을 위한 다층 연결플레이트의 조립공정을 위한 접촉 노드에 관한 것이다. 상기 접촉노드는 유전체 재질의 베이스위에 형성되고 상호 정렬되며 도전성 바인딩재에 의해 전기적 및 기계적으로 상호연결된 연결층 표면상에 배치된 도전성 경로에 연결된 적어도 두개의 메탈라이즈 접촉부를 포함한다. 상기 접촉노드는 연결층 표면상의 도전성 경로에 연결된 메탈라이즈 접촉패드 형태로 형성된 접촉부와, 상기 패드와 접합되고 상부 연결층의 메탈라이즈 홀 형태로 형성된 각각의 접촉부 사이의 접합부 형태로 형성되며, 상기 메탈라이즈 홀의 하측 엣지부는 하부 연결층 표면상의 메탈라이즈 접촉패드를 향해 있고, 상기 메탈라이즈 홀의 상측 엣지부는 상부 연결층의 상측면위 도전층 경로에 연결된다.

Description

접촉 노드{Contact Node}
영구적인 연결부는 전자장비의 높은 재생산성, 품질 및 신뢰성을 제공하는 것은 알려져 있다. 마이크로전자공학 장비의 디자인에 있어서, 대부분의 영구적인 연결부들은 제조공정(솔더링, 웰딩, 스프레이, 갈바닉 축적공정 등)동안 접촉쌍을 접촉노드에 결합시켜 형성된다.
현재, 속도성능과 단소화를 제공하는 요건은 현대 전자장비의 제조시 매우 중요하다.
전망이 있는 개발방향은 높은 부품 장착밀도와, 상호연결 토폴로지 (topology) 최적성과 MCM 장비의 속도성능의 증가를 특징으로 하는 멀티칩 모듈형태의 LSIC를 포함한 하우징없는 부품에 기초한 장비를 제조하는 것이다.
그러한 연결부에서, 많은 마이크로전자공학 장비의 디자이너들은 인접한 연결층들에서 도전체들이 신뢰성있게 접촉되는 상호연결 밀도가 큰 다층 연결구조와,하우징없는 부품의 결합방법과, 무엇보다도 MCM의 일부로서 다층 연결구조의 접촉부들에 장착되는 다수단자 LSIC 칩을 개발하려고 노력하고 있다.
MCM 다층기판에 있어서 큰 상호연결 밀도를 얻기 위한 거의 극복할 수 없는 장애물중 하나는 동일한 특징을 가지며 서로 다른 연결층에서 다층구조의 단일의 토폴로지로 도전체들을 연결하는 많은 수(수천개)의 신뢰성있는 접촉노드를 형성하는 것이다.
또한, 가장 어려운 문제는 다층의 MCM 구조의 각각의 접촉패드에 LSIC 칩의 접촉패드를 신뢰성있고 재생가능하게 접합하는 것이다.
현대의 LSIC 칩(예를들면, Pentium 칩)은 1cm2을 초과하는 치수, 400개 이상의 접촉패드 및 400MHz보다 큰 클록주파수를 가진다. 그러한 칩들을 캐쉬 메모리칩을 갖는 단일 MCM 노드에 조립하는 공정은 매우 당면한 문제이다. 이러한 문제의 실체는 마이크로전자공학 장비의 제조와 LSIC 기본 베이스의 개발과 함께만이 증가된다.
MCM 다층 연결구조의 부품으로서 접촉노드는 예를들면 전기적 및 기계적으로 상호연결된 두개의 인접한 연결층에 형성된 동축상으로 접합된 메탈라이즈 (metallized) 홀 형태의 적어도 두개의 메탈라이즈 접촉부의 조합이 될 수 있다.
MCM의 부품으로서 LSIC 칩을 장착하기 위한 접촉노드는 두개의 정렬된 접촉부의 조합으로 나타낼 수 있는데, 그중 하나는 칩 표면상에 위치하고 각각의 접촉부는 MCM 지지층위에 위치한다. 접촉부들은 도전성 구조로 상호연결되는데, 그 접촉부는 형성방법에 따라 다음과 같이 구분될 수 있다:
- 접촉부에 웰딩된 와이어;
- 유전체 필름상에 형성되고 접촉부들에 웰딩된 점퍼(jumper);
- 하나의 접촉부상에 미리 형성되고 다른 하나의 접촉부에 솔더링된 주석도금된 돌기부(protrusion).
칩을 장착하기 위한 다양한 접촉노드 디자인은 다음의 종류들로 분류될 수 있다(Mazur A. et al. Welding and soldering processes in manufacturing the semiconductor devices. Moscow: "Radio and Aviaz", 1991. Pp.38-39).
타입 1은 서로 다른 평행한 면에서 서로 연결된 접촉부 배열이다(하나의 접촉부는 칩 표면상에 위치하고 다른 하나의 접촉부는 지지층위에 위치한다). 그렇게 하는데 있어서, 접촉부들은 작용면들에 의해 일측으로 향해 있고, 예를들면 접촉부들에 웰딩된 와이어에 의해 연장된 중간소자들에 의해 또한 연결되어 있다.
타입 2는 하나의 면에 접촉부들이 정렬된 점에 특징이 있다. 접촉부들은 또한 빔 커넥터(beam connectors)인 연장된 중간소자들에 의해 또한 연결된다.
타입 3은 타입 1과 유사하게도 접촉패드들이 서로 평행한 면에 또한 정렬되지만, 그들의 작용면들과 함께 서로 향하고 있다. 연장된 타입의 중간소자들은 폴리이미드 필름상의 빔이다.
접촉노드들의 상술한 타입의 두가지 주요한 단점을 주목할 필요가 있다:
- 결함-형성 제조공정(웰딩공정)의 이용;
- 메인 조립공정의 비그룹성 특성(각 접촉노드를 개별적으로 형성한 다음,각 접촉노드에 대해 두가지 웰딩공정을 사용).
타입 4는 타입 3과 유사하지만, 접촉부들은 상호 정렬되고, 이에 의해 중간소자가 최소 연장부를 가지며 칩 접촉부위에 미리 형성된 범프(bump) 또는 볼 형상을 갖는 돌기부 형상을 이룬다. 접촉부들의 연결은 솔더링공정에 의해 수행된다.
타입 4의 접촉노드의 잇점은 예비 및 조립공정의 그룹특성이다(모든 접촉노드들의 조립공정이 동시에 수행된다).
그 주요 단점들은 다음과 같다:
- 기판으로 향하고 있는 칩(그리고, 모든 접촉패드)은 기판위의 모든 정렬된 각각의 접촉패드를 커버한다는 사실로 인해 접촉노드 조립공정 및 결과를 직접적으로 시각적, 전기적 제어를 수행하는 것은 불가능함;
- 갭내의 실질적인 모세관력으로 인해 기판과 칩 사이의 매우 협소한 갭으로부터 나온 조립 폐기물(예를들면, 플럭스)을 위한 자연적인 배출구가 부족함;
- 기판과 칩 사이의 갭에서 나온 조립 폐기물을 처리하기 위한 효과적인 방법이 부족함, 이는 칩의 개발동안 칩의 성능을 저하시키며 칩의 동작신뢰성을 떨어뜨린다.
폴리이미드 연결층들을 다층 작동플레이트에 조립시 사용되는 접촉노드가 알려져 있다. 상기 접촉노드는 인접한 층들에서 두개의 접촉부를 구비하며, 그 접촉부들은 메탈라이즈 홀 형태로 형성되며, 상기 홀들은 다른 층들의 메탈라이즈 홀들과 함께, 모든 지역에서 모든 플레이트 층들을 관통하는 통과채널 매트릭스를 형성한다. 동축배열 및 결합후, 모든 접촉 통공들은 진공 솔더링공정에 의해 상호 연결된다(Panov E.N. The peculiarities of assembling the specialized LSIC on basic matrix chips. Moscow: "Vysshaya Shkila", 1990. Pp. 33-34).
그러나, 그러한 구조의 접촉노드는 통과채널 매트릭스를 위해 사용가능한 플레이트 영역을 보다 많이 필요로 하는데, 이에 의해 상호연결 분포밀도가 충분히 감소되며, 플레이트층의 수와 솔더링된 접합부의 수가 증가하고, 즉 플레이트의 제조적합성이 감소되고 신뢰성이 떨어지면서도 그 가격은 상승된다.
이용시 얻어진 결과와 기술적 특질에 의해 본 발명에 가장 근접한 것은 두개의 접촉부를 구비한 접촉노드로서, 그 접촉부중 하나는 LSIC 칩의 접촉노드위에 범프 또는 볼 형상을 갖는 메탈라이즈 주석도금된 돌기부 형상을 이루며, 다른 하나의 접촉부는 연결구조의 장착면위의 도전체들에 연결된 메탈라이즈 접촉패드 형상을 갖는다. 그들의 정렬후, 접촉부들은 도전성 결합구조에 의해 전기적 및 기계적으로 상호연결된다(Moryakov O.S. Technology of semiconductor devices and microelectronics items. Moscow: "Vysshaya Shkola", 1990. Pp. 38-40).
그러한 접촉노드 디자인은 다음의 특징이 있다:
- 다수개의 단자(500개 이상의 접촉부)를 갖는 LSIC 칩의 접촉패드 위에 복잡한 형상과 구조의 돌기부를 일정한 높이로 형성하는데 많은 기술적인 어려움이 있다;
- LSIC 접촉패드위에 3D 돌기부를 형성하는데 있어서 결함형성 제조공정을 이용한다;
- 기판과 칩 사이의 매우 협소한 갭에 위치한 많은 수의 접촉노드들을 조립시 그 공정과 결과를 직접 시각적 및 전기적으로 검사하는 것은 불가능하다;
접촉노드의 솔더링공정동안 형성된 폐기물을 칩과 기판 사이의 갭으로부터 처리하는 것은 많은 어려움이 있으며, 이에 의해 연결부의 신뢰성에 부정적인 영향을 미치게 된다.
본 발명은 마이크로전자공학 부품 및 반도체 디바이스에 기초한 장비의 제조시 영구적인 연결부를 제조하는 것에 관한 것으로, 특히 마이크로칩 모듈(MCM)의 제조시 LSIC 칩의 장착공정이 수행될 뿐만 아니라 MCM을 위한 다층 연결플레이트의 조립공정을 위한 접촉 노드에 관한 것이다.
도 1은 본 발명에 따른 접촉노드의 주요부의 개략도;
도 2a는 원통 형상의 메탈라이즈 홀을 구비한 접촉노드를 나타낸 도면;
도 2b는 원뿔대 형상의 메탈라이즈 홀을 구비한 접촉노드를 나타낸 도면;
도 3a는 원통형상의 메탈라이즈 홀과 구형상의 돌기부를 구비한 접촉노드를 나타낸 도면;
도 3b는 원뿔대 형상의 메탈라이즈 홀과 구형상의 돌기부를 구비한 접촉노드를 나타낸 도면;
도 4a는 원통형상의 메탈라이즈 홀과 원뿔형상의 돌기부를 구비한 접촉노드를 나타낸 도면;
도 4b는 원뿔대 형상의 메탈라이즈 홀과 원뿔형상의 돌기부를 구비한 접촉노드를 나타낸 도면;
도 5a는 원통형상의 메탈라이즈 홀과 원통형 돌기부를 구비한 접촉노드를 나타낸 도면;
도 5b는 원뿔대 형상의 메탈라이즈 홀과 원통형 돌기부를 구비한 접촉노드를 나타낸 도면;
도 6a는 원통형상의 메탈라이즈 홀과 로드형의 각각의 접촉부를 구비한 접촉노드를 나타낸 도면;
도 6b는 원뿔대 형상의 메탈라이즈 홀과 로드형의 접촉부를 구비한 접촉노드를 나타낸 도면이다.
본 발명에 의해 해결될 문제점은 마이크로전자공학 장비에 이용되는 그러한 보편적인 접촉노드의 제조시 발생되며, 본 발명은 다층연결구조(MCS)의 조립작업과 칩을 MCS에 장착하는 작업시 이용되고 존재했던 상술한 바와 같은 접촉노드의 단점들을 제거할 수 있다.
MCM 대량생산시 제안된 디자인의 보편적인 접촉노드를 이용함에 의해 야기된 기술적인 결과는 다음의 장점을 제공할 수 있다:
- MCM의 다층구조에서 큰 접촉밀도 및 MCM에의 LSIC 칩의 큰 장착밀도;
- MCM에서의 기생 임피던스의 최소화, MCM 상호 연결부에서의 신호 대 잡음비의 향상, MCM 장비의 속도성능과 클록주파수의 실질적인 증가;
- 단일 제조싸이클에서 다층의 연결구조물의 조립을 위한 접촉노드 부품들의 그룹형 제조가 가능;
- 다층의 연결구조와 MCM 디바이스에 칩들을 장착하는 동안 단일 공정싸이클에서 모든 접촉노드들을 그룹형으로 조립이 가능;
- MCM 디바이스에 칩을 장착하는 공정동안 (웰딩공정과 같은) 결함형성 공정을 배제;
- 소자 형성공정과 적절한 접촉노드 조립공정의 분리 시행이 가능, 이는 기술적인 효과에 민감한 LSIC 칩의 신뢰성있는 자원을 유지하는데 특히 중요하다;
- 마이크로전자공학 장비에서 LSIC 칩을 위한 값비싼 다수단자 하우징의 운용을 배제;
- 귀중한 금속과 부족한 재료의 사용을 배제;
- 하우징없는 소자 베이스위에 마이크로전자공학 장비를 상업적으로 받아들일 수 있는 수준으로 제조함으로써 제조비용을 절감.
전술한 기술적 과제는 다음의 특징들에 의해 달성된다:
본 발명의 접촉노드는 유전체 재질의 베이스위에 형성되고 상호 정렬되며 도전성 바인딩재에 의해 전기적 및 기계적으로 상호연결된 연결층의 표면상에 배치된 도전성 경로에 연결된 적어도 두개의 메탈라이즈 접촉부를 포함한다. 상기 접촉노드는 연결층 표면상의 도전성 경로에 연결된 메탈라이즈 접촉패드 형태로 형성된 접촉부와, 상기 패드와 접합되고 상부 연결층의 메탈라이즈 홀 형태로 형성된 각각의 접촉부 사이의 접합부 형태로 형성되며, 상기 메탈라이즈 홀의 하측 엣지부는 하부 연결층 표면상의 메탈라이즈 접촉패드를 향해 있고, 상기 메탈라이즈 홀의 상측 엣지부는 상부 연결층의 상측면위 도전층 경로에 연결된다.
- 또한, 상기 메탈라이즈 홀은 원통 형태로 형성된다;
- 또한, 상기 연결층 표면상의 도전성 경로에 연결된 메탈라이즈 홀의 상측 엣지부에는 그 엣지부의 외주연을 따라 메탈라이즈 림이 형성된다;
- 또한, 상기 메탈라이즈 홀이 원뿔대 형상을 이루며, 그 원뿔때의 보다 더작은 베이스는 하부 연결층 표면상의 접촉패드에 향해 있고, 보다 더 큰 베이스는 상부 연결층 표면상의 도전층에 연결된다;
- 또한, 상기 연결층 표면상의 도전성 경로에 연결된 메탈라이즈 홀의 상측 엣지부에는 그 엣지부의 외주연을 따라 메탈라이즈 림이 형성된다;
- 또한, 상기 상부 연결층의 대응 메탈라이즈 홀에 대해 각각 그 메탈라이즈 접촉패드에 의해 배향된 집적회로 칩이 상부 연결층의 메탈라이즈 홀에 대해 메탈라이즈 접촉패드와의 연결층으로 사용된다;
- 또한, 상기 메탈라이즈 접촉패드는 평탄하게 형성된다;
- 또한, 상기 각각의 메탈라이즈 홀과 상호작용하는 하나의 돌기부는 메탈라이즈 홀에 대해 각각 메탈라이즈 접촉패드의 중심에 형성된다;
- 또한, 상기 돌기부는 원통 형상 또는 원뿔대 형상을 이룬다;
- 또한, 상기 돌기부는 구형상의 도전성 재질로 이루어진다;
- 또한, 상기 돌기부는 솔더로 이루어진다;
- 또한 상기 하부 연결층 또는 그 표면에 대해 직각으로 고정된 로드 형태로 이루어진 접촉부가 메탈라이즈 홀에 삽입된다;
- 또한 상기 로드는 원통 형상 또는 다각 형상을 이룬다;
- 상기 로드의 모점을 따라 그루브들이 형성되며, 상기 그루브들은 상호 끊어져 있다, 또한, 상기 로드는 도전성 재질로 이루어진다;
- 또한, 상기 로드는 도전성 코팅이 형성된 전기절연성 재질로 이루어진가;
- 또한, 상기 원뿔대 형상의 보다 큰 베이스의 직경(D)과, 메탈라이즈 림의폭(h)과, 원뿔대 형상의 보다 작은 베이스의 직경(d)과, 연결층의 유전체의 두께(t)와, 하바 연결층위의 각각의 메탈라이즈 접촉패드의 최소폭(L)은 다음의 관계로 연결된다:
L ≥D + 2h = d + 2t + 2h
- 또한, 상기 메탈라이즈 홀의 하부 엣지부와 도전성 경로에 연결된 메탈라이즈 홀의 상부 엣지부에는 그 엣지부들의 외주연을 따라 연결층 표면상의 메탈라이즈 림이 형성된다;
- 또한, 상기 메탈라이즈 홀의 상부 및 하부 엣지부들은 파셋을 구비한다.
도 1을 참조하면, 접촉노드는 하부 연결층(3)의 표면상의 도전성 경로(2)에 전기적으로 연결된 메탈라이즈 접촉패드(1)를 포함한다. 메탈라이즈 홀(4) 형태의 각각의 접촉부는 상부 연결층(7)에 형성되어 있다. 메탈라이즈 홀(4)의 하부 엣지부는 메탈라이즈 접촉패드(1)와 접합되며, 그 상부 엣지부는 메탈라이즈 림(5)을 통하여 상부 연결층(7) 표면상의 도전성 경로(6)에 연결된다. 도전성 바인딩재(8)는 단일 접촉노드에 전기적, 기계적으로 밀착된다.
바인딩재(8)를 분무공정에 의해 접촉노드를 조립하는 경우, 메탈라이즈 홀(4)이 각각의 메탈라이즈 접촉패드(1)와 정렬되며, 보호용 마스크(도 1에는 미도시)가 놓여져 정렬 및 고정되고, 그후 조립된 스택은 분무설비에 배치되어 요구되는 특징을 갖는 도전성 바인딩 구조를 형성하는 도전성 물질의 연속적인 층간 분무공정이 수행된다.
그러한 방법에 있어서, 다층 연결구조의 인접한 연결층들의 도전체 또는 칩의 접촉패드들을 MCM의 다층 연결구조의 지지층의 각각의 접촉부들과 연결하는 많은 수의 접촉노드의 그룹형 조립공정이 수행된다.
분무설비에서 각 층들을 서로 연결한후, 만약 필요하다면, 형성된 접촉노드의 품질을 시각적 및 전기적으로 검사하는 단계가 수행된다.
솔더링공정에 의해 접촉노드를 조립할 경우, 미리 주석도금된 모든 메탈라이즈 접촉패드들은 주석도금된 각각의 메탈라이즈 홀과 정렬되며, 접촉부들을 구비한 표면들은 예를들면 접착조성물에 의해 서로서로에 대해 고정되며, 그후 적층물이 진공 솔더링설비에 배치된다. 솔더링 용융온도까지 가열과 부분진공의 조건하에서, 각 접촉노드의 조인트 솔더링공정은 모세관력의 효력하에서 동시에 일어난다.
도 2a 및 도 2b는 평탄한 메탈라이즈 접촉패드(1)를 구비한 접촉노드를 도시한 것으로, 하나는 각각의 메탈라이즈 홀이 원통(4) 형태로 형성되고 다른 하나의 경우에는 원뿔대(4) 형태로 형성된다.
도 3a 및 도 3b는 원통형태와 원뿔태 형태의 메탈라이즈 홀들을 구비한 접촉노드들이 도시되어 있고, 따라서 각각의 메탈라이즈 접촉패드(1)는 중심부에 구형상(9)의 메탈라이즈 돌기부를 구비한다.
도 4a는 원통(4) 형상의 메탈라이즈 홀과 원뿔형상의 돌기부(9)를 구비한 접촉노드를 나타낸 도면이고, 도 4b는 원뿔대(4) 형상의 메탈라이즈 홀과 원뿔형상의 돌기부(9)를 구비한 접촉노드를 나타낸 도면이다.
도 5a는 원통(4) 형상의 메탈라이즈 홀과 원통형 돌기부(9)를 구비한 접촉노드를 나타낸 도면이고, 도 5b는 원뿔대(4) 형상의 메탈라이즈 홀과 원통형 돌기부(9)를 구비한 접촉노드를 나타낸 도면이다.
그러한 접촉노드들은 분무공정에 의한 조립작업과 솔더링에 의한 조립작업에 적합하다.
메탈라이즈 홀에 삽입된 메탈라이즈 접촉패드 중심부에 위치하는 돌기부의 존재로 인해 정밀한 정렬장비를 사용함이 없이도 많은 수의 접촉노드들에 대해 동시에 소자들을 신뢰성있게 정렬할 수 있으며, 이에 의해 연결층들의 정렬 및 상호배치를 위한 작업시간과 투입인력을 실질적으로 감소시키며 또한 LSIC의 메탈라이즈 접촉패드위에 해당 돌기부들을 형성할때 다수단자 LSIC 칩을 연결구조상에 배치시키는 작업에 따른 시간과 투입인력을 또한 감소시킨다.
더구나, 메탈라이즈 돌기부는 접촉노드의 소자들의 전체 전기접촉면적과 그 기계적강도를 증가시킨다.
도 6a는 원통(4) 형상의 메탈라이즈 홀과 로드형(9)의 각각의 접촉부를 구비한 접촉노드를 나타낸 도면이고, 도 6b는 원뿔대(4) 형상의 메탈라이즈 홀과 로드형(9)의 접촉부를 구비한 접촉노드를 나타낸 도면이다.
그러한 접촉노드 디자인은 여러개의 연결층들을 장착된 칩들과 간편하고 신뢰성있게 결합시켜 고집적도의 단일 멀티칩 모듈로 제공할 수 있으며, 또한 다층의 연결구조의 일부로서 핀 접촉부와의 조인트 커넥터의 형성을 제공할 수 있도록 한다.
접촉노드 소자들이 작동되는 동안의 상호작용은 다음과 같이 일어난다(도 1의 예 참조).
연결층(7)의 도전성 경로(6)에서 나온 시그날은 연결층(7)의 메탈라이즈 홀(4)과, 도전성 바인딩재(8) 및 연결층(3) 표면상의 메탈라이즈 접촉패드(1)을 경유하여 도전성 경로(2)로 전달된다. 이에 의해, 상부 연결층(7)위의 도전성 경로(6)와 하부 연결층(3)위의 도전성 경로(2)가 전기적으로 연결된다.
본 발명에 따른 접촉노드는 다음의 장점을 제공한다:
- 다층 연결플레이트 및 구조물을 조립하고 하나의 칩 및 멀티칩 모듈에 하우징없는 LSIC 칩들을 장착하여 접촉노드를 형성하는 그룹형 작업특성, 이에 의해 전자장비 조립공정의 생산성을 높인다;
- 결함발생 웰딩공정을 조립작업으로부터 배제시킴, 이에 의해 그들의 제조시 유용한 부품의 제조생산성을 높이고 이용시 장비의 신뢰성을 향상시킴;
- 다층 연결플레이트 및 구조물의 연결소자들을 고밀도화시키고 연결층의 수를 최소화함, 또한, 멀티칩 모듈에 구성되는 메탈라이즈 접촉패드가 평평하게 배열된 상태로 하우징없는 LSIC칩과 다른 부품들의 장착밀도가 높음, 이에 의해 그러한 전자장비의 기능상의 특성이 실질적으로 향상됨;
- 또한, 소정의 스텝을 갖는 좌표격자에서 칩의 표면상에 메탈라이즈 접촉패드가 매트릭스 형상으로 정렬되어 있는 LSIC 칩을 이용함;
- 마지막으로, 전술한 접촉패드의 주요 장점들은 조립작업단계와 장비의 단가를 현저히 줄이며 제조된 장비의 품질과 신뢰성을 실질적으로 향상시킨다.

Claims (23)

  1. 유전체 재질의 베이스위에 형성되고 상호 정렬되며 도전성 바인딩재에 의해 전기적 및 기계적으로 상호연결된 연결층의 표면상에 배치된 도전성 경로에 연결된 적어도 두개의 메탈라이즈 접촉부를 포함하는 접촉노드에 있어서,
    상기 접촉노드는 연결층 표면상의 도전성 경로에 연결된 메탈라이즈 접촉패드 형태로 형성된 접촉부와, 상기 패드와 접합되고 상부 연결층의 메탈라이즈 홀 형태로 형성된 각각의 접촉부 사이의 접합부 형태로 형성되며, 상기 메탈라이즈 홀의 하측 엣지부는 하부 연결층 표면상의 메탈라이즈 접촉패드를 향해 있고, 상기 메탈라이즈 홀의 상측 엣지부는 상부 연결층의 상측면위 도전층 경로에 연결됨을 특징으로 하는 접촉노드.
  2. 제 1항에 있어서, 상기 메탈라이즈 홀이 원통 형상을 이루는 것을 특징으로 하는 접촉 노드.
  3. 제 2항에 있어서, 상기 연결층 표면상의 도전성 경로에 연결된 메탈라이즈 홀의 상측 엣지부에는 그 엣지부의 외주연을 따라 메탈라이즈 림이 형성됨을 특징으로 하는 접촉 노드.
  4. 제 1항에 있어서, 상기 메탈라이즈 홀이 원뿔대 형상을 이루며, 그 원뿔때의보다 더 작은 베이스는 하부 연결층 표면상의 접촉패드에 향해 있고, 보다 더 큰 베이스는 상부 연결층 표면상의 도전층에 연결됨을 특징으로 하는 접촉 노드.
  5. 제 4항에 있어서, 상기 연결층 표면상의 도전성 경로에 연결된 메탈라이즈 홀의 상측 엣지부에는 그 엣지부의 외주연을 따라 메탈라이즈 림이 형성됨을 특징으로 하는 접촉 노드.
  6. 제 4항에 있어서, 상기 상부 연결층의 대응 메탈라이즈 홀에 대해 각각 그 메탈라이즈 접촉패드에 의해 배향된 집적회로 칩이 상부 연결층의 메탈라이즈 홀에 대해 메탈라이즈 접촉패드와의 연결층으로 사용됨을 특징으로 하는 접촉 노드.
  7. 제 1항에 있어서, 상기 메탈라이즈 접촉패드가 평탄하게 이루어진 것을 특징으로 하는 접촉 노드.
  8. 제 1항 또는 제 6항에 있어서, 상기 각각의 메탈라이즈 홀과 상호작용하는 하나의 돌기부가 메탈라이즈 홀에 대해 각각 메탈라이즈 접촉패드의 중심에 형성됨을 특징으로 하는 접촉 노드.
  9. 제 8항에 있어서, 상기 돌기부가 원통 형상을 이루는 것을 특징으로 하는 접촉 노드.
  10. 제 8항에 있어서, 상기 돌기부가 원뿔대 형상을 이루는 것을 특징으로 하는 접촉 노드.
  11. 제 8항에 있어서, 상기 돌기부가 구형상을 이루는 것을 특징으로 하는 접촉 노드.
  12. 제 8항에 있어서, 상기 돌기부가 도전성 재질로 이루어진 것을 특징으로 하는 접촉 노드.
  13. 제 8항에 있어서, 상기 돌기부가 솔더 재질로 이루어진 것을 특징으로 하는 접촉 노드.
  14. 제 1항에 있어서, 상기 하부 연결층 또는 그 표면에 대해 직각으로 고정된 로드 형태로 이루어진 접촉부가 메탈라이즈 홀에 삽입된 것을 특징으로 하는 접촉 노드.
  15. 제 14항에 있어서, 상기 로드가 원통 형상임을 특징으로 하는 접촉 노드.
  16. 제 14항에 있어서, 상기 로드가 다각 형상임을 특징으로 하는 접촉 노드.
  17. 제 14항에 있어서, 상기 로드의 모점을 따라 그루브들이 형성됨을 특징으로 하는 접촉 노드.
  18. 제 17항에 있어서, 상기 그루브들은 상호 끊어져 형성됨을 특징으로 하는 접촉 노드.
  19. 제 14항에 있어서, 상기 로드가 도전성 재질로 이루어진 것을 특징으로 하는 접촉 노드.
  20. 제 14항에 있어서, 상기 로드가 도전성 코팅이 형성된 전기절연성 재질로 이루어짐을 특징으로 하는 접촉 노드.
  21. 제 5항에 있어서, 상기 원뿔대 형상의 보다 큰 베이스의 직경(D)과, 메탈라이즈 림의 폭(h)과, 원뿔대 형상의 보다 작은 베이스의 직경(d)과, 연결층의 유전체의 두께(t)와, 하바 연결층위의 각각의 메탈라이즈 접촉패드의 최소폭(L)은 다음의 관계로 연결된 것을 특징으로 하는 접촉 노드:
    L ≥D + 2h = d + 2t + 2h
  22. 제 14항에 있어서, 상기 메탈라이즈 홀의 하부 엣지부와 도전성 경로에 연결된 메탈라이즈 홀의 상부 엣지부에는 그 엣지부들의 외주연을 따라 연결층 표면상의 메탈라이즈 림이 형성됨을 특징으로 하는 접촉 노드.
  23. 제 3항에 있어서, 상기 메탈라이즈 홀의 상부 및 하부 엣지부들은 파셋을 가지는 것을 특징으로 하는 접촉 노드.
KR1020017007200A 1998-12-08 1999-03-04 접촉노드 KR20010090611A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
RU98121773/09 1998-12-08
RU98121773A RU2134498C1 (ru) 1998-12-08 1998-12-08 Контактный узел
PCT/RU1999/000062 WO2000035257A1 (fr) 1998-12-08 1999-03-04 Noeud de contact

Publications (1)

Publication Number Publication Date
KR20010090611A true KR20010090611A (ko) 2001-10-18

Family

ID=20212939

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017007200A KR20010090611A (ko) 1998-12-08 1999-03-04 접촉노드

Country Status (6)

Country Link
US (1) US7371973B1 (ko)
KR (1) KR20010090611A (ko)
AU (1) AU2965399A (ko)
EA (1) EA001813B1 (ko)
RU (1) RU2134498C1 (ko)
WO (1) WO2000035257A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100447851B1 (ko) * 2002-11-14 2004-09-08 삼성전자주식회사 반도체장치의 플립칩 방식 측면 접합 본딩 방법 및 이를이용한 ｍｅｍｓ 소자 패키지 및 패키지 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6946067B2 (en) 2002-01-04 2005-09-20 Lifescan, Inc. Method of forming an electrical connection between an electrochemical cell and a meter
US7624264B2 (en) * 2003-03-27 2009-11-24 Microsoft Corporation Using time to determine a hash extension
FR2912029B1 (fr) * 2007-01-31 2010-10-22 Hispano Suiza Sa Carte electronique incorporant une resistance chauffante.
EA200800329A1 (ru) * 2008-02-14 2008-06-30 АЛЬТЕРА СОЛЮШИОНС Эс. Эй. Контактный узел на встречных контактах с капиллярным соединительным элементом и способ его изготовления
US8097944B2 (en) * 2009-04-30 2012-01-17 Infineon Technologies Ag Semiconductor device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU539393A1 (ru) * 1975-01-03 1976-12-15 Предприятие П/Я А-1772 Многослойна печатна плата
US4478882A (en) * 1982-06-03 1984-10-23 Italtel Societa Italiana Telecomunicazioni S.P.A. Method for conductively interconnecting circuit components on opposite surfaces of a dielectric layer
DE4125018A1 (de) * 1991-07-27 1993-01-28 Prokopp Manfred Elektrische verbindung, insbesondere durchkontaktierung bei einer leiterplatte
JPH0567869A (ja) * 1991-09-05 1993-03-19 Matsushita Electric Ind Co Ltd 電装部品接合方法並びにモジユール及び多層基板
US5655703A (en) * 1995-05-25 1997-08-12 International Business Machines Corporation Solder hierarchy for chip attachment to substrates
RU2078487C1 (ru) * 1995-05-31 1997-04-27 Вячеслав Вениаминович Салтыков Способ изготовления многослойных печатных плат
US6010769A (en) * 1995-11-17 2000-01-04 Kabushiki Kaisha Toshiba Multilayer wiring board and method for forming the same
US5920123A (en) * 1997-01-24 1999-07-06 Micron Technology, Inc. Multichip module assembly having via contacts and method of making the same
US6013877A (en) * 1998-03-12 2000-01-11 Lucent Technologies Inc. Solder bonding printed circuit boards
US6054761A (en) * 1998-12-01 2000-04-25 Fujitsu Limited Multi-layer circuit substrates and electrical assemblies having conductive composition connectors

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100447851B1 (ko) * 2002-11-14 2004-09-08 삼성전자주식회사 반도체장치의 플립칩 방식 측면 접합 본딩 방법 및 이를이용한 ｍｅｍｓ 소자 패키지 및 패키지 방법

Also Published As

Publication number Publication date
US7371973B1 (en) 2008-05-13
EA001813B1 (ru) 2001-08-27
AU2965399A (en) 2000-06-26
EA200000642A1 (ru) 2001-02-26
WO2000035257A1 (fr) 2000-06-15
RU2134498C1 (ru) 1999-08-10

Similar Documents

Publication Publication Date Title
JP5271088B2 (ja) 超ファインピッチ配線で積層された超小型電子アセンブリとその製造方法
US7176043B2 (en) Microelectronic packages and methods therefor
US5812378A (en) Microelectronic connector for engaging bump leads
EP0863548B1 (en) Mounting assembly of integrated circuit device and method for production thereof
US7138299B2 (en) Method of electrically connecting a microelectronic component
JP3449559B2 (ja) 超小形電子接点および集成体
US6780675B2 (en) Flip-chip technique for chip assembly
JP3006885B2 (ja) 相互接続のためのコンタクト構造、介在体、半導体アセンブリおよび方法
EP1005086B1 (en) Metal foil having bumps, circuit substrate having the metal foil, and semiconductor device having the circuit substrate
US7234218B2 (en) Method for separating electronic component from organic board
US20020058356A1 (en) Semiconductor package and mount board, and mounting method using the same
US20060278997A1 (en) Soldered assemblies and methods of making the same
JPH08213519A (ja) 電子素子パッケージ
US6664621B2 (en) Semiconductor chip package with interconnect structure
JPH08332590A (ja) 低融点金属キャップを有するリフローはんだボールによる相互接続構造
KR930002909B1 (ko) 지역 접합용 테이프
JP3213703B2 (ja) リワーク可能なマイクロエレクトロニックマルチチップモジュール
US6437436B2 (en) Integrated circuit chip package with test points
KR20000011282A (ko) 반도체장치및그제조방법
KR20010090611A (ko) 접촉노드
US20020093089A1 (en) Compliant mounting interface for electronic devices
US6627823B1 (en) Multilayered connection plate
CN112768422B (zh) 芯片封装结构及其制作方法
JP4850056B2 (ja) 半導体装置
JPH07297236A (ja) 半導体素子実装用フィルムと半導体素子実装構造

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid