CN116338262A - 一种测试盘及芯片失效分析测试的方法 - Google Patents

一种测试盘及芯片失效分析测试的方法 Download PDF

Info

Publication number
CN116338262A
CN116338262A CN202310328968.6A CN202310328968A CN116338262A CN 116338262 A CN116338262 A CN 116338262A CN 202310328968 A CN202310328968 A CN 202310328968A CN 116338262 A CN116338262 A CN 116338262A
Authority
CN
China
Prior art keywords
test
metal
failure analysis
test disc
disc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310328968.6A
Other languages
English (en)
Other versions
CN116338262B (zh
Inventor
居赛
穆燕
罗晓丹
华佑南
李晓旻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shengke Nano Suzhou Co ltd
Original Assignee
Shengke Nano Suzhou Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shengke Nano Suzhou Co ltd filed Critical Shengke Nano Suzhou Co ltd
Priority to CN202310328968.6A priority Critical patent/CN116338262B/zh
Publication of CN116338262A publication Critical patent/CN116338262A/zh
Application granted granted Critical
Publication of CN116338262B publication Critical patent/CN116338262B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0416Connectors, terminals
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供一种测试盘及芯片失效分析测试的方法,所述测试盘上沉积有呈线性交叉的金属,所述方法包括:在测试盘上沉积呈线性交叉的金属,并采用毛细软针扎针,进行失效分析测试。本发明能够避免在分析测试中测试盘被扎坏或扎穿的问题,大大提升分析测试的成功率和数据的准确性。

Description

一种测试盘及芯片失效分析测试的方法
技术领域
本发明涉及半导体芯片电测量分析技术领域,尤其涉及一种测试盘及芯片失效分析测试的方法。
背景技术
在半导体芯片失效分析中,我们常常应用电测量分析测试仪器,例如激光束电阻异常侦测,光束诱导电阻变化微光显微镜检测或TIVA来做电性分析,确定半导体芯片失效是因为线路短路、开路、漏电还是异质结异常等等,就是诊断芯片的失效模型;然后在芯片上做失效点的定位分析,判断失效点在芯片的哪个位置,以便后续做失效分析时提升效率和成功率。
在进行上述这些分析时,工程师首先必须要在芯片的测试盘上扎针和测试。在实验测试中,往往会遇到一些状况,芯片样品上的测试盘比较小,在测试过程中,有时会因各种因素导致测试盘被扎坏或扎穿的风险,最后导致失效分析无法继续,这就会给分析测试工程师和客户带来很大的困扰,特别是对于一些孤品的失效分析样品,测试盘一单被扎坏或扎穿,后续的分析就受阻。例如图5,我们可以看到芯片样品上的测试盘在测试过程中已经被测试针扎破,在测试盘的一些金属已经被推挤和外延,会造成后续测试结果不准确。
为了解决上面这个棘手问题,需要开发新的芯片失效分析测试的方法。
发明内容
鉴于现有技术中存在的问题,本发明提供一种测试盘及芯片失效分析测试的方法,该方法能够避免半导体芯片样品上的测试盘在测试过程中被测试针扎破及测试盘上的金属被推挤和外延,显著提高了失效分析测试的成功率以及数据的准确性。
为达此目的,本发明采用以下技术方案:
第一方面,本发明提供一种测试盘,所述测试盘上沉积有呈线性交叉的金属。
本发明通过在测试盘上沉积线性交叉的金属,达到对测试盘进行改造的目的,便于后续测试时与毛细软针配合,解决了传统测试盘在测试过程中被扎破的问题。
优选地,所述金属的材质为钨。
本发明优选金属的材质选用钨,沉积金属后测试盘本身的阻抗变化较小,即沉积金属对于后续电性分析等测试的影响较低。
优选地,所述线性交叉为十字交叉。
优选地,所述线性交叉的角度为60~90°,例如可以是60°、65°、70°、75°、80°、85°或90°等。
优选地,所述线性交叉的金属的线长为9~11μm,例如可以是9μm、9.1μm、9.2μm、9.5μm、9.8μm、10μm、10.2μm、10.5μm或11μm等。
优选地,所述线性交叉的金属的厚度为0.8~1.2μm,例如可以是0.8μm、0.82μm、0.85μm、0.88μm、0.9μm、0.92μm、0.95μm、1.0μm、1.05μm、1.15μm或1.2μm等。
本发明优选将线性交叉的金属的尺寸控制在上述范围内,更有利于在对芯片测试盘影响最小的情况下,同时解决测试盘被扎破的问题。当金属的线长过长或厚度过厚时,存在阻值偏大的问题,当金属的线长过短或厚度过薄时,存在探针扎不上,扎不稳的问题。
第二方面,本发明提供一种芯片失效分析测试的方法,所述方法采用第一方面所述的测试盘进行失效分析测试。
本发明第二方面的芯片失效分析测试的方法通过选用第一方面所述的测试盘进行,显著提高了样品测试的成功率以及测试的准确性。
优选地,所述方法包括:在测试盘上沉积呈线性交叉的金属,并采用毛细软针扎针,进行失效分析测试。
本发明的关键在于采用毛细软针进行测试,从而避免了硬针对测试盘的损坏作用,但是毛细软针在光滑的测试盘表面无法进行良好地接触,因此通过沉积的线性交叉的金属进行接触,从而实现了毛细软针对测试盘的测试,显著提高了芯片测试的准确性和成功率。
优选地,所述毛细软针的直径为0.1~0.5μm,例如可以是0.1μm、0.15μm、0.2μm、0.25μm、0.3μm、0.35μm、0.4μm、0.45μm或0.5μm等。
优选地,所述毛细软针的材质为钨。
优选地,所述毛细软针为T-4系列毛细软针,优选为T-4-10毛细软针。
优选地,所述沉积采用聚焦离子束工艺。
优选地,所述沉积的温度为50~70℃,例如可以是50℃、52℃、53℃、57℃、59℃、60℃、62℃、65℃、68℃或70℃等。
优选地,所述沉积在真空气氛下进行。
优选地,所述方法包括:在测试盘上沉积呈十字交叉的钨金属,钨金属的厚度为0.8~1.2μm,线长为9~11μm,并采用T-4-10毛细软针扎针,进行失效分析测试。
本发明对上述失效性测试过程中的其他工艺流程、工艺参数没有特殊限制,可采用本领域技术人员熟知的工艺流程和工艺参数即可,也可根据实际情况进行调整。
本发明所述测试盘适用的芯片可为本领域技术人员所熟知的芯片,对此没有特殊限定。
与现有技术相比,本发明至少具有以下有益效果:
(1)本发明提供的测试盘通过沉积呈线性交叉的金属,能够便于后续采用毛细软针进行失效分析测试,显著提高了测试的成功率和准确性;
(2)本发明提供的芯片失效分析测试的方法测试的成功率优选高达100%,基本不会出现测试失败的情况;而且沉积金属前后阻抗变化率控制在0.15%以内,测试的准确性高。
附图说明
图1是本发明实施例1沉积金属后的测试盘示意图。
图2是本发明实施例1中失效分析测试的示意图。
图3是本发明对比例1中失效分析测试的示意图。
图4是本发明对比例2中失效分析测试的示意图。
图5是本发明对比例3中失效分析测试的测试盘示意图。
具体实施方式
下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。
作为本发明的具体实施方式,提供一种测试盘,所述测试盘上沉积有呈线性交叉的金属,线性交叉为十字交叉,线性交叉的金属的线长为10μm,线性交叉的金属的厚度为1μm。
作为本发明的另一个具体实施方式,提供一种芯片失效分析测试的方法,所述方法包括:
在测试盘上沉积呈十字交叉的钨金属,钨金属的厚度为1μm,线长为10μm*10μm(即线长为10μm),并采用T-4-10毛细软针扎针,进行失效分析测试。
下面对本发明进一步详细说明。但下述的实例仅仅是本发明的简易例子,并不代表或限制本发明的权利保护范围,本发明的保护范围以权利要求书为准。
需要说明的是,在本发明的描述中,除非另有明确的规定和限定,术语“设置”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以通过具体情况理解上述术语在本发明中的具体含义。
实施例1
本实施例提供一种芯片失效分析测试的方法,所述方法包括:
在测试盘上利用聚焦离子束工艺沉积呈十字交叉的钨金属,沉积的温度为55℃,沉积在真空条件下进行;钨金属的厚度为1μm,线长为10μm*10μm(即每根线长为10μm),交叉的角度为90°,并采用T-4-10毛细软针直径0.3μm扎针,进行失效分析测试。
本实施例沉积十字交叉的钨金属后的测试盘示意图如图1所示,沉积前,阻抗为8.08千欧,沉积后阻抗为8.07千欧,变化仅为0.12%。进行失效分析测试时的示意图如图2所示,从图2中可以看出,毛细软针能够很好地与十字交叉的钨金属接触和固定测试,测试的成功率为100%。
实施例2
本实施例提供一种芯片失效分析测试的方法,所述方法包括:
在测试盘上利用聚焦离子束工艺沉积呈十字交叉的钨金属,沉积的温度为60℃,沉积在真空条件下进行;钨金属的厚度为1.2μm,线长为9μm*9μm(即每根线长为9μm),交叉的角度为80°,并采用T-4-10毛细软针直径0.3μm扎针,进行失效分析测试。
实施例3
本实施例提供一种芯片失效分析测试的方法,所述方法包括:
在测试盘上利用聚焦离子束工艺沉积呈十字交叉的钨金属,沉积的温度为70℃,沉积在真空条件下进行;钨金属的厚度为0.9μm,线长为11μm*11μm(即每根线长为11μm),交叉的角度为60°,并采用T-4-10毛细软针直径0.3μm扎针,进行失效分析测试。
实施例4
本实施例提供一种芯片失效分析测试的方法,所述方法除将钨金属替换为铜金属外,其余均与实施例1相同。
实施例5
本实施例提供一种芯片失效分析测试的方法,所述方法除将钨金属替换为铂金属外,其余均与实施例1相同。
实施例6
本实施例提供一种芯片失效分析测试的方法,所述方法除将钨金属替换为金金属外,其余均与实施例1相同。
实施例7
本实施例提供一种芯片失效分析测试的方法,所述方法除将钨金属的厚度替换为1.5μm外,其余均与实施例1相同。
实施例8
本实施例提供一种芯片失效分析测试的方法,所述方法除将钨金属的厚度替换为0.3μm外,其余均与实施例1相同。
实施例9
本实施例提供一种芯片失效分析测试的方法,所述方法除将钨金属的线长替换为2μm外,其余均与实施例1相同。
实施例10
本实施例提供一种芯片失效分析测试的方法,所述方法除将钨金属的线长替换为15μm外,其余均与实施例1相同。
实施例11
本实施例提供一种芯片失效分析测试的方法,所述方法除将交叉的角度替换为15°外,其余均与实施例1相同。
对比例1
本对比例提供一种芯片失效分析测试的方法,所述方法除不沉积十字交叉的钨金属外,其余均与实施例1相同。
本对比例进行失效分析测试的示意图如图3所示,从图3可以看出,毛细软针难以与光滑的测试盘表面良好接触,测试的成功率下降。
对比例2
本对比例提供一种芯片失效分析测试的方法,所述方法除将“T-4-10毛细软针直径0.3μm”替换为“硬针ST-20-1”外,其余均与实施例1相同。
本对比例进行失效分析测试的示意图如图4所示,从图4可以看出,硬针更容易将测试盘扎穿导致测试失败。
对比例3
本对比例提供一种芯片失效分析测试的方法,所述方法不进行金属的沉积且同时将“T-4-10毛细软针直径0.3μm”替换为“硬针ST-20-1”,其余均与实施例1相同。
本对比例进行失效分析测试的示意图如图5所示,从图5可以看出,硬针极易将测试盘扎穿导致测试失败。
测试方法:采用上述实施例和对比例的方法对芯片进行失效分析测试,每个方法测试20个样品,统计其测试的成功率;并且统计沉积金属前后测试盘的阻抗变化率。
以上实施例和对比例的测试结果如表1所示。
表1
成功率(%) 沉积金属前后阻抗变化率(%)
实施例1 100 0.12
实施例2 100 0.13
实施例3 100 0.10
实施例4 90 0.10
实施例5 95 0.20
实施例6 90 0.18
实施例7 100 0.22
实施例8 90 0.06
实施例9 95 0.04
实施例10 100 0.21
实施例11 95 0.12
对比例1 30 /
对比例2 20 0.12
对比例3 5 /
表1中“/”表示没有相关数据。
从表1可以看出如下几点:
(1)综合实施例1~3可以看出,本发明提供的芯片失效分析测试的方法进行失效分析的成功率高达100%,显著降低了测试的难度;
(2)综合实施例1和对比例1~3可以看出,本发明通过在测试盘上沉积十字交叉的金属线并改用软针进行测试,能够将对比例1~3中成功率分别仅为30%、20%和5%提升至100%,显著提高了失效分析的成功率;
(3)综合实施例1和实施例4~6可以看出,实施例1中沉积的金属为钨金属,相较于实施例4~6中分别沉积铜金属、铂金属和金金属而言,实施例1中钨金属与毛细软针的接触效果更佳,测试的成功率更高,由此表明,本发明通过选用特定种类的金属进行沉积,进一步提高了测试的成功率;
(4)综合实施例1和实施例7~10可以看出,十字交叉线的尺寸较为关键,当沉积金属的线长较短或厚度较薄时,容易导致软针接触不良,当线长较长或厚度较厚时,容易导致沉积金属前后测试盘的阻抗发生较大变化,使测试分析的准确性下降,因此,本发明通过将十字交叉线的线长和厚度控制在合适范围,进一步提高了测试成功的准确性和成功率。
(6)综合实施例1和实施例11可以看出,十字交叉线相交叉的角度将影响毛细软针与金属的接触,实施例1中设置十字交叉线的角度为90°,相较于实施例11中角度仅为15°而言,实施例1中测试的成功率比实施例11中测试成功率90%高,由此表明,本发明优选通过设置合适的十字交叉线的角度,进一步提高了失效分析测试的成功率。
申请人声明,以上所述仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,所属技术领域的技术人员应该明了,任何属于本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,均落在本发明的保护范围和公开范围之内。

Claims (10)

1.一种测试盘,其特征在于,所述测试盘上沉积有呈线性交叉的金属。
2.根据权利要求1所述的测试盘,其特征在于,所述金属的材质为钨。
3.根据权利要求1或2所述的测试盘,其特征在于,所述线性交叉为十字交叉;
优选地,所述线性交叉的角度为60~90°。
4.根据权利要求1所述的测试盘,其特征在于,所述线性交叉的金属的线长为9~11μm。
5.根据权利要求1所述的测试盘,其特征在于,所述线性交叉的金属的厚度为0.8~1.2μm。
6.一种芯片失效分析测试的方法,其特征在于,所述方法采用权利要求1~5任一项所述的测试盘进行失效分析测试。
7.根据权利要求6所述的方法,其特征在于,所述方法包括:在测试盘上沉积呈线性交叉的金属,并采用毛细软针扎针,进行失效分析测试。
8.根据权利要求7所述的方法,其特征在于,所述毛细软针的直径为0.1~0.5μm;
优选地,所述毛细软针的材质为钨;
优选地,所述毛细软针为T4系列毛细软针,优选为T-4-10毛细软针。
9.根据权利要求7或8所述的方法,其特征在于,所述沉积采用聚焦离子束工艺;
优选地,所述沉积的温度为50~70℃;
优选地,所述沉积在真空气氛下进行。
10.根据权利要求6所述的方法,其特征在于,所述方法包括:
在测试盘上沉积呈十字交叉的钨金属,钨金属的厚度为0.8~1.2μm,线长为9~11μm,并采用T-4-10毛细软针扎针,进行失效分析测试。
CN202310328968.6A 2023-03-30 2023-03-30 一种测试盘及芯片失效分析测试的方法 Active CN116338262B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310328968.6A CN116338262B (zh) 2023-03-30 2023-03-30 一种测试盘及芯片失效分析测试的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310328968.6A CN116338262B (zh) 2023-03-30 2023-03-30 一种测试盘及芯片失效分析测试的方法

Publications (2)

Publication Number Publication Date
CN116338262A true CN116338262A (zh) 2023-06-27
CN116338262B CN116338262B (zh) 2023-12-12

Family

ID=86877068

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310328968.6A Active CN116338262B (zh) 2023-03-30 2023-03-30 一种测试盘及芯片失效分析测试的方法

Country Status (1)

Country Link
CN (1) CN116338262B (zh)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63198346A (ja) * 1987-02-13 1988-08-17 Matsushita Electronics Corp 半導体集積回路装置の検査方法
US5156997A (en) * 1991-02-11 1992-10-20 Microelectronics And Computer Technology Corporation Method of making semiconductor bonding bumps using metal cluster ion deposition
JPH0621188A (ja) * 1991-12-13 1994-01-28 Yamaha Corp 半導体ウェハ
JPH08111431A (ja) * 1994-10-07 1996-04-30 Mitsubishi Electric Corp Icテスト用プローブパッド及びその製造方法
US6734427B1 (en) * 2003-02-14 2004-05-11 United Microelectronics Corp. TEM/SEM sample preparation
KR20050011195A (ko) * 2003-07-22 2005-01-29 동부아남반도체 주식회사 프로브 패드를 갖는 반도체 소자 및 이 패드의 제조 방법
JP2009105441A (ja) * 2009-02-04 2009-05-14 Nec Infrontia Corp 半導体装置
CN102854429A (zh) * 2011-06-28 2013-01-02 上海华碧检测技术有限公司 一种半导体功率器件失效分析的失效点定位方法
EP2871675A1 (en) * 2013-11-06 2015-05-13 Mitsubishi Electric R & D Centre Europe B.V. Pressure connection for a semiconductor die using flexible nanowires and corresponding manufacturing method
CN104658968A (zh) * 2013-11-21 2015-05-27 中芯国际集成电路制造(上海)有限公司 一种改善半导体样品定点研磨过程中平坦性的方法
CN109742035A (zh) * 2019-01-02 2019-05-10 京东方科技集团股份有限公司 一种显示基板线路修补方法
CN111370343A (zh) * 2020-02-17 2020-07-03 长江存储科技有限责任公司 失效分析方法及结构
CN112180231A (zh) * 2020-09-01 2021-01-05 长江存储科技有限责任公司 一种晶圆的失效分析方法
CN114236364A (zh) * 2022-02-24 2022-03-25 上海聚跃检测技术有限公司 一种集成电路芯片的失效分析方法及系统

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63198346A (ja) * 1987-02-13 1988-08-17 Matsushita Electronics Corp 半導体集積回路装置の検査方法
US5156997A (en) * 1991-02-11 1992-10-20 Microelectronics And Computer Technology Corporation Method of making semiconductor bonding bumps using metal cluster ion deposition
JPH0621188A (ja) * 1991-12-13 1994-01-28 Yamaha Corp 半導体ウェハ
JPH08111431A (ja) * 1994-10-07 1996-04-30 Mitsubishi Electric Corp Icテスト用プローブパッド及びその製造方法
US6734427B1 (en) * 2003-02-14 2004-05-11 United Microelectronics Corp. TEM/SEM sample preparation
KR20050011195A (ko) * 2003-07-22 2005-01-29 동부아남반도체 주식회사 프로브 패드를 갖는 반도체 소자 및 이 패드의 제조 방법
JP2009105441A (ja) * 2009-02-04 2009-05-14 Nec Infrontia Corp 半導体装置
CN102854429A (zh) * 2011-06-28 2013-01-02 上海华碧检测技术有限公司 一种半导体功率器件失效分析的失效点定位方法
EP2871675A1 (en) * 2013-11-06 2015-05-13 Mitsubishi Electric R & D Centre Europe B.V. Pressure connection for a semiconductor die using flexible nanowires and corresponding manufacturing method
CN104658968A (zh) * 2013-11-21 2015-05-27 中芯国际集成电路制造(上海)有限公司 一种改善半导体样品定点研磨过程中平坦性的方法
CN109742035A (zh) * 2019-01-02 2019-05-10 京东方科技集团股份有限公司 一种显示基板线路修补方法
CN111370343A (zh) * 2020-02-17 2020-07-03 长江存储科技有限责任公司 失效分析方法及结构
CN112180231A (zh) * 2020-09-01 2021-01-05 长江存储科技有限责任公司 一种晶圆的失效分析方法
CN114236364A (zh) * 2022-02-24 2022-03-25 上海聚跃检测技术有限公司 一种集成电路芯片的失效分析方法及系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
余应森等: "激光测距传感器芯片功能异常分析", 《失效分析与预防》, no. 02, pages 58 - 62 *

Also Published As

Publication number Publication date
CN116338262B (zh) 2023-12-12

Similar Documents

Publication Publication Date Title
EP1479025B1 (en) Methods and apparatus for semiconductor testing
US7488917B2 (en) Electric discharge machining of a probe array
DE102015109008B4 (de) Sonden-Anschlussflächen-Qualifikation
CN108919083A (zh) 一种提高Serdes IP晶圆测试效率的方法
JP2002162415A (ja) プローブカード用プローブ
CN109307784A (zh) 一种用于三维原子探针检测的半导体针尖样品的制备方法
CN109696616A (zh) 飞针测试机的测试方法及装置
CN106373905B (zh) 一种栅氧化层漏电点的定位方法
CN103293503A (zh) 探针卡的检测方法
TW201122496A (en) Contact probe pin
CN116338262B (zh) 一种测试盘及芯片失效分析测试的方法
CN109545699B (zh) 一种测量SiC衬底背面欧姆接触的比接触电阻率的方法
CN114487609A (zh) 用于确认互连线接触高阻的测试方法
CN105723225B (zh) 测试针和制造测试针的方法
CN106018442A (zh) 原子尺度下动态观测iii-v族场效应晶体管栅介质失效的方法
CN114154858A (zh) 一种提高陶瓷基板性能检测效率的抽样方法
CN106646179A (zh) 一种半导体阵列器件测试方法
CN108010556A (zh) 一种用于精确定位大尺寸器件的小缺陷失效地址的方法
CN102621201A (zh) 一种制作单根纳米线微电极的方法
CN111863628B (zh) 一种利用兆欧表消除功能片生产出现的微短路的工艺方法
CN107807025A (zh) 一种金属材料剩余循环寿命试样表面裂纹的预制方法
CN2755619Y (zh) 封装级可靠性模型参数提取系统
DE102020121427B4 (de) System und Verfahren zur akustischen Detektion von Rissen in einem Halbleitersubstrat
CN111103460B (zh) 一种提高四探针rs测试准确性的方法
JP3101755B2 (ja) 半導体ウエハの測定方法及びその装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant