CN111370343A - 失效分析方法及结构 - Google Patents

失效分析方法及结构 Download PDF

Info

Publication number
CN111370343A
CN111370343A CN202010095996.4A CN202010095996A CN111370343A CN 111370343 A CN111370343 A CN 111370343A CN 202010095996 A CN202010095996 A CN 202010095996A CN 111370343 A CN111370343 A CN 111370343A
Authority
CN
China
Prior art keywords
pad
failure analysis
blank
target
failure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010095996.4A
Other languages
English (en)
Other versions
CN111370343B (zh
Inventor
杜晓琼
卜丽丽
费腾
刘慧丽
李品欢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202010095996.4A priority Critical patent/CN111370343B/zh
Publication of CN111370343A publication Critical patent/CN111370343A/zh
Application granted granted Critical
Publication of CN111370343B publication Critical patent/CN111370343B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

公开了一种失效分析方法及结构，方法包括：获取测试结构的位置以及与所述测试结构对应的目标焊盘的位置；将所述目标焊盘电连接至空白焊盘上；通过所述空白焊盘对所述测试结构进行失效分析，其中，所述目标焊盘位于所述测试结构上方，将所述目标焊盘电连接至所述空白焊盘上后，所述目标焊盘与所述空白焊盘之间实现电交流。该申请中通过将目标焊盘与空白焊盘电连接，通过在空白焊盘扎针进行失效分析的方法，避免了直接在目标焊盘扎针进行失效分析的过程中，多次扎针引起的测试结构损伤的情况，提高了失效点定位的准确性。

Description

失效分析方法及结构
技术领域
本发明涉及半导体器件检测技术领域，特别涉及一种失效分析方法及结构。
背景技术
在3D NAND工艺中，为了减少晶圆有效面积的浪费，通常将测试结构(TSK)设计成位于焊盘(PAD)下方。当扎针在焊盘上对测试结构进行电性测试时，极易造成焊盘下方测试结构的损伤，如图1所示。在失效分析过程，在焊盘上反复扎针进行电性验证及失效点定位时，会严重损伤测试结构，引入假的失效点，同时也会造成制样不均匀，增加了失效分析的难度。
因此，需要提出一种新的失效分析方法及结构，以降低对测试结构的损伤和提高测试效率。
发明内容
鉴于上述问题，本发明的目的在于提供一种失效分析方法及结构，将测试结构上方的目标焊盘通过线路修补电连接至旁边的空白焊盘上，直接在空白焊盘上扎针进行失效分析，从而避免了在目标焊盘上扎针对测试结构的损伤，并且避免了由扎针引入的信号点对失效点位置的误判。
根据本发明的一方面，提供一种失效分析方法，包括：获取测试结构的位置以及与所述测试结构对应的目标焊盘的位置；将所述目标焊盘电连接至空白焊盘上；通过所述空白焊盘对所述测试结构进行失效分析，其中，所述目标焊盘位于所述测试结构上方，将所述目标焊盘电连接至所述空白焊盘上后，所述目标焊盘与所述空白焊盘之间实现电交流。
优选地，通过线路修补的方法将所述目标焊盘电连接至所述空白焊盘上。
优选地，所述线路修补的方法包括形成金属线。
优选地，采用聚焦离子束工艺形成所述金属线。
优选地，将所述目标焊盘电连接至较近距离的所述空白焊盘上。
优选地，通过对所述空白焊盘扎针进行所述失效分析。
优选地，所述失效分析的步骤包括进行电性检验和失效点定位。
优选地，所述电性检验的步骤用于将失效定位于所述测试结构，所述失效点定位的步骤用于将失效定位于所述测试结构的内部位置。
优选地，对所述测试结构进行失效分析的步骤包括进行电性检验以判断内部是否存在短路或断路。
优选地，对所述故障裸片进行失效分析的步骤包括进行剖面电镜观察以判断内部短路或断路的位置。
优选地，对所述测试结构进行失效分析的步骤之后，还包括：判断是否有失效点位于所述目标焊盘下；如果有失效点位于所述目标焊盘下，则去除所述目标焊盘，将所述空白焊盘与所述目标焊盘下的测试点电连接；通过所述空白焊盘对所述测试结构再次进行失效分析。
根据本发明的另一方面，提供一种一种失效分析结构，包括：裸片；位于所述裸片中的测试结构；位于所述裸片上的多个焊盘，所述多个焊盘包括位于所述测试结构上方的目标焊盘和位于其他位置的空白焊盘，其中，所述目标焊盘与相邻的空白焊盘电连接，所述目标焊盘与所述空白焊盘之间实现电交流。
优选地，通过金属线将所述目标焊盘与所述空白焊盘电连接。
优选地，通过所述空白焊盘对所述测试结构进行失效分析。
优选地，还包括：去除所述目标焊盘，所述空白焊盘与所述目标焊盘下的测试点电连接。
本发明提供的一种失效分析方法及结构，将测试结构上方的目标焊盘通过线路修补电连接至旁边的空白焊盘上，直接在空白焊盘上扎针进行失效分析，从而避免了扎针对测试结构的损伤，提高了测试的准确性。
本发明提供的一种失效分析方法及结构，使用金属线将测试结构上方的目标焊盘通过线路修补电连接至旁边的空白焊盘上，镀金属线所需的时间短，成本低，并且可行性高。
本发明提供的一种失效分析方法及结构，通过在空白焊盘上扎针对测试结构进行失效分析，避免了若失效点恰好位于目标焊盘下时，扎针引入新的信号点对失效点真假难以判断的情况，提高了测试的准确性。
在优选的实施例中，若失效点恰好位于目标焊盘下时，由于金属会遮挡热点信号，可以将目标焊盘去掉，然后再通过线路修补到空白焊盘后进行失效点定位，可以获得更为精确的失效点位置。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1示出了现有技术的失效分析中测试结构的电性检验结果；
图2示出了本发明实施例的失效分析方法的流程图；
图3a和图3b示出了本发明实施例的失效分析结构的俯视图和立体图。
具体实施方式
以下将参照附图更详细地描述本发明的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。
以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。
应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一区域“下面”或“下方”。
如果为了描述直接位于另一层、另一区域上面的情形，本文将采用“直接在……上面”或“在……上面并与之邻接”的表述方式。
在3D NAND工艺中，为了减少晶圆有效面积的浪费，通常将测试结构(TSK)设计成位于焊盘下方。将位于测试结构上方的焊盘称为目标焊盘，则没有位于测试结构上方的焊盘称为空白焊盘。当对目标焊盘扎针以便对测试结构进行失效分析的过程中，由于手动扎针力度不好控制，且抓点机台镜头切换过程中/关门时不可避免会有震动，经常需要反复对目标焊盘进行扎针，从而导致TSK容易严重损伤，引入假的失效点，因此电性检验结果不可靠，如图1所示，阴影部分的测试结构由于损伤而导致电性检验结果为0。此外，若失效点恰好位于目标焊盘下时，扎针引入新的信号点对失效点位置真假难以判断。
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。
图2示出了本发明实施例的失效分析方法的流程图，该方法具体步骤如下。
步骤S01：确认测试结构以及目标焊盘位置。
在3D NAND工艺中，为了减少晶圆有效面积的浪费，通常将测试结构(TSK)设计成位于焊盘下方，在该实施例中，将位于测试结构上方的焊盘称为目标焊盘，将没有位于测试结构上方的焊盘称为空白焊盘。
由于不是所有焊盘下方都有测试结构TSK，因此，在该步骤中，需要确认测试结构以及目标焊盘位置。
参考图3a和图3b，以失效分析结构100为例，裸片110上包括焊盘111至116，测试结构120。其中，测试结构120位于焊盘113和114下方，则焊盘113和114为目标焊盘，焊盘111、112、115、116为空白焊盘。
步骤S02：通过线路修补将目标焊盘电连接至空白焊盘。
由于后续的失效分析需要对目标焊盘113和/或114扎针，而扎针容易导致测试结构120受到损伤，因此，在该步骤中，通过线路修补将目标焊盘电连接至空白焊盘，例如，将目标焊盘113电连接至空白焊盘112和/或将目标焊盘114电连接至空白焊盘115。
在该实施例中，例如采用FIB(聚焦离子束，Focused Ion beam)机台找到测试结构和目标焊盘，选用合适的电压/电流条件(30kV,7pA)以及合适的source源(W source)，将目标焊盘电连接至空白焊盘，具体的，线路修补例如为沉积一条金属线。参考图3a和图3b，通过FIB在目标焊盘113与空白焊盘112和/或目标焊盘114与空白焊盘115之间沉积一条金属线131，从而使目标焊盘与空白焊盘电连接。
步骤S03：通过空白焊盘对测试结构进行失效分析。
在该步骤中，由于空白焊盘与目标焊盘通过金属线电连接，因此在空白焊盘上扎针引入新的信号时，该信号可以通过金属线和目标焊盘到达测试结构，进而进行失效分析，该失效分析例如包括电性检验和失效点定位。
在该实施例中，由于空白焊盘没有位于测试结构上方，因此在在对空白焊盘进行扎针时，尽管手动扎针力度不好控制，且抓点机台镜头切换过程中或关门时不可避免会有震动，导致需要反复扎针的情况下，测试结构也不会受到损伤，保证了测试结构的完好性，提高了测试的准确性。
在该实施例中，对测试结构进行电性检验时，采用相应的测试机通过裸片边缘部分的空白焊盘进行测试。具体的，可以通过测试机给与目标焊盘电连接的空白焊盘施加测试电压，然后通过相应的电压和/或电流大小判断测试结构是否存在故障，例如，一个测试结构的电性检验结果数据为电流数据时，若检验数据大于正常数据，或小于正常数据，则该测试结构存在短路或断路现象，该测试结构存在故障。对测试结构进行失效点定位时通过剖面电镜确认失效点的位置。
在该实施例中，电性检验的步骤用于将失效定位于测试结构，失效点定位的步骤用于将失效定位于测试结构的内部位置。具体的，对测试结构进行电性检验的步骤以判断测试结构内部是否存在短路或断路，对测试结构进行剖面电镜观察以判断内部短路或断路的位置。
步骤S04：判断是否有失效点位于目标焊盘下。
根据上述步骤中对测试结构进行电性检验和失效点定位的结果，判断当有失效点时，是否有失效点是否位于目标焊盘下方。
在该步骤中，若有失效点位于目标焊盘下，则执行步骤S05，若没有失效点位于目标焊盘下，则执行步骤S07。
步骤S05：去除失效点上方的目标焊盘，通过线路修补电连接至空白焊盘。
当有失效点位于目标焊盘下时，由于目标焊盘的材料为金属，例如为铝，而金属材料会遮挡热点信号，进而导致失效点的定位不准确，因此可以先将目标焊盘去掉，然后直接通过线路修补将空白焊盘与测试点电连接。
步骤S06：通过空白焊盘对测试结构进行失效分析。
在该步骤中，通过空白焊盘和线路修补的金属线对测试结构进行失效分析，由于已经确认测试结构中存在失效点，因此在该步骤中，可以仅进行失效点定位的步骤。在该实施例中，例如通过剖面电镜确认失效点的位置。
在该实施例中，由于已经去掉目标焊盘，避免了金属焊盘对信号的影响，因此在对失效点定位时可以获得更为准确的的失效点位置。
步骤S07：结束。
本发明提供的一种失效分析方法及结构，将测试结构上方的目标焊盘通过线路修补电连接至旁边的空白焊盘上，直接在空白焊盘上扎针进行电性检验和失效点定位，从而避免了扎针对测试结构的损伤。
本发明提供的一种失效分析方法及结构，使用金属线将测试结构上方的目标焊盘通过线路修补电连接至旁边的空白焊盘上，镀金属线所需的时间短，成本低，并且可行性高。
本发明提供的一种失效分析方法及结构，通过在空白焊盘上扎针对测试结构进行电性检验和失效点定位，避免了若失效点恰好位于目标焊盘下时，扎针引入新的信号点对失效点真假难以判断的情况。
在优选的实施例中，若失效点恰好位于目标焊盘下时，由于金属会遮挡热点信号，可以将目标焊盘去掉，然后再通过线路修补到空白焊盘后进行电性检验和失效点定位。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (15)

1.一种失效分析方法，包括：
获取测试结构的位置以及与所述测试结构对应的目标焊盘的位置；
将所述目标焊盘电连接至空白焊盘上；
通过所述空白焊盘对所述测试结构进行失效分析，
其中，所述目标焊盘位于所述测试结构上方，将所述目标焊盘电连接至所述空白焊盘上后，所述目标焊盘与所述空白焊盘之间实现电交流。
2.根据权利要求1所述的失效分析方法，其中，通过线路修补的方法将所述目标焊盘电连接至所述空白焊盘上。
3.根据权利要求2所述的失效分析方法，其中，所述线路修补的方法包括形成金属线。
4.根据权利要求3所述的失效分析方法，其中，采用聚焦离子束工艺形成所述金属线。
5.根据权利要求1所述的失效分析方法，其中，将所述目标焊盘电连接至较近距离的所述空白焊盘上。
6.根据权利要求1所述的失效分析方法，其中，通过对所述空白焊盘扎针进行所述失效分析。
7.根据权利要求1所述的失效分析方法，其中，所述失效分析的步骤包括进行电性检验和失效点定位。
8.根据权利要求7所述的失效分析方法，其中，所述电性检验的步骤用于将失效定位于所述测试结构，所述失效点定位的步骤用于将失效定位于所述测试结构的内部位置。
9.根据权利要求1所述的失效分析方法，其中，对所述测试结构进行失效分析的步骤包括进行电性检验以判断内部是否存在短路或断路。
10.根据权利要求1所述的失效分析方法，其中，对所述故障裸片进行失效分析的步骤包括进行剖面电镜观察以判断内部短路或断路的位置。
11.根据权利要求1所述的失效分析方法，其中，对所述测试结构进行失效分析的步骤之后，还包括：
判断是否有失效点位于所述目标焊盘下；
如果有失效点位于所述目标焊盘下，则去除所述目标焊盘，将所述空白焊盘与所述目标焊盘下的测试点电连接；
通过所述空白焊盘对所述测试结构再次进行失效分析。
12.一种失效分析结构，包括
裸片；
位于所述裸片中的测试结构；
位于所述裸片上的多个焊盘，所述多个焊盘包括位于所述测试结构上方的目标焊盘和位于其他位置的空白焊盘，
其中，所述目标焊盘与相邻的空白焊盘电连接，所述目标焊盘与所述空白焊盘之间实现电交流。
13.根据权利要求12所述的失效分析结构，其中，通过金属线将所述目标焊盘与所述空白焊盘电连接。
14.根据权利要求13所述的失效分析结构，其中，通过所述空白焊盘对所述测试结构进行失效分析。
15.根据权利要求12所述的失效分析结构，其中，还包括：去除所述目标焊盘，所述空白焊盘与所述目标焊盘下的测试点电连接。
CN202010095996.4A 2020-02-17 2020-02-17 失效分析方法及结构 Active CN111370343B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010095996.4A CN111370343B (zh) 2020-02-17 2020-02-17 失效分析方法及结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010095996.4A CN111370343B (zh) 2020-02-17 2020-02-17 失效分析方法及结构

Publications (2)

Publication Number Publication Date
CN111370343A true CN111370343A (zh) 2020-07-03
CN111370343B CN111370343B (zh) 2021-11-02

Family

ID=71208003

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010095996.4A Active CN111370343B (zh) 2020-02-17 2020-02-17 失效分析方法及结构

Country Status (1)

Country Link
CN (1) CN111370343B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116338262A (zh) * 2023-03-30 2023-06-27 胜科纳米(苏州)股份有限公司 一种测试盘及芯片失效分析测试的方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001110866A (ja) * 1999-10-14 2001-04-20 Semiconductor Leading Edge Technologies Inc プラズマダメージ評価用ｔｅｇパターン
JP2005214753A (ja) * 2004-01-29 2005-08-11 Fujitsu Ltd 半導体装置及びその試験方法
CN102456668A (zh) * 2010-10-26 2012-05-16 台湾积体电路制造股份有限公司 用于三维集成电路(3dic)的穿透硅通孔(tsv)的测试结构
CN103972160A (zh) * 2014-04-22 2014-08-06 上海华力微电子有限公司 一种降低在线wat测试对铜互连可靠性影响的方法
KR20140128670A (ko) * 2013-04-29 2014-11-06 임진희 열상 카메라를 이용한 다이 고장해석 장치
US9437506B2 (en) * 2013-05-10 2016-09-06 Lattice Semiconductor Corporation Semiconductor defect characterization
CN108565223A (zh) * 2018-05-17 2018-09-21 上海华虹宏力半导体制造有限公司 芯片的电路管脚结构及测试方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001110866A (ja) * 1999-10-14 2001-04-20 Semiconductor Leading Edge Technologies Inc プラズマダメージ評価用ｔｅｇパターン
JP2005214753A (ja) * 2004-01-29 2005-08-11 Fujitsu Ltd 半導体装置及びその試験方法
CN102456668A (zh) * 2010-10-26 2012-05-16 台湾积体电路制造股份有限公司 用于三维集成电路(3dic)的穿透硅通孔(tsv)的测试结构
KR20140128670A (ko) * 2013-04-29 2014-11-06 임진희 열상 카메라를 이용한 다이 고장해석 장치
US9437506B2 (en) * 2013-05-10 2016-09-06 Lattice Semiconductor Corporation Semiconductor defect characterization
CN103972160A (zh) * 2014-04-22 2014-08-06 上海华力微电子有限公司 一种降低在线wat测试对铜互连可靠性影响的方法
CN108565223A (zh) * 2018-05-17 2018-09-21 上海华虹宏力半导体制造有限公司 芯片的电路管脚结构及测试方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116338262A (zh) * 2023-03-30 2023-06-27 胜科纳米(苏州)股份有限公司 一种测试盘及芯片失效分析测试的方法
CN116338262B (zh) * 2023-03-30 2023-12-12 胜科纳米(苏州)股份有限公司 一种测试盘及芯片失效分析测试的方法

Also Published As

Publication number Publication date
CN111370343B (zh) 2021-11-02

Similar Documents

Publication Publication Date Title
JP3843671B2 (ja) 半導体デバイスパターンの検査装置及びその欠陥検査・不良解析方法
US5561293A (en) Method of failure analysis with CAD layout navigation and FIB/SEM inspection
JP4898139B2 (ja) プローブパッド、半導体素子の搭載された基板及び半導体素子検査方法
US7339391B2 (en) Defect detection method
CN110767561B (zh) 堆叠封装结构的失效分析方法及结构
CN116298810B (zh) 一种高阶芯片的失效分析方法
CN111370343B (zh) 失效分析方法及结构
US5926688A (en) Method of removing thin film layers of a semiconductor component
CN106323709A (zh) 测试样品的制备方法以及测试方法
CN113406484B (zh) 对芯片进行失效分析的装置及方法
CN111477262B (zh) 半导体器件的失效分析方法
JP4090657B2 (ja) プローブ装置
JP3813336B2 (ja) 集積回路の故障箇所特定方法および故障箇所特定装置
CN114530179A (zh) 三维存储器的确定失效沟道孔的方法及测试样品
CN107346751B (zh) 测试结构及其形成方法以及测试方法
JP3219147B2 (ja) コンタクト不良箇所特定方法
CN107591341B (zh) 一种异常点抓取方法
US9244112B2 (en) Method for detecting an electrical defect of contact/via plugs
CN111599708B (zh) 一种goi失效点的检测方法
CN108398631B (zh) 静电放电失效验证方法
KR100595137B1 (ko) Ｆｉｂ 장치를 이용한 반도체 소자의 전기적 특성 검사 방법
CN118032857B (zh) 一种微型麦克风多层载板的短路失效分析方法
CN113345509B (zh) 地址线的测试样品及其测试方法
CN113097084A (zh) 一种暴露金属层的方法及电路修补方法
KR20070065727A (ko) 포토 루미네센스를 이용한 디바이스 결함위치 확인방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant