CN104658968A - 一种改善半导体样品定点研磨过程中平坦性的方法 - Google Patents

Abstract

本发明提供一种改善半导体样品定点研磨过程中平坦性的方法，该方法包括以下步骤：提供一半导体样品，所述半导体样品中包含用于失效分析的目标点；刻蚀所述半导体样品，形成包围该目标点的槽；在所述槽中填充金属，形成包围目标点的金属框。本发明可有效的避免半导体样品在研磨过程中由于累计按压造成的前层结构变形和人为因素引起的缺陷，以及对处于半导体样品边缘地带的目标点由于研磨速率快而导致的失效分析失败；提高样品研磨的平整度并克服边缘效应，进而提高失效分析的准确性。

Description

一种改善半导体样品定点研磨过程中平坦性的方法

技术领域

本发明涉及半导体制造工艺，特别是涉及一种改善半导体样品研磨过程中平坦性的方法。

背景技术

集成电路在研制，生产和使用中都会发生失效，通过失效分析工作可以提高产品的合格率和可靠性以及提供设计验证和设计纠错，加快产品的研制速度，因此失效分析是半导体生产过程中必不可少的一个环节。失效分析的特征是利用高倍显微镜和扫描显微镜等设备观察失效部位的形状、大小、位置、颜色、机械和物理结构、物理特性等，表征并阐明与以上失效模式有关的各种失效现象。

失效分析的常用工具透射电子显微镜（TEM），一般被用来分析样品的形貌、金相结构和样品成品分析。随着IC的线度向亚微米发展，TEM极高的分辨率和极强的分析能力要求电子束穿透样品，样品观察区需要研磨使其厚度减薄至0.1um以下，这就使得半导体样品的制备很困难。因此对于TEM分析来说最为关键的一步就是制样，样品制作的好坏直接关系到失效分析结果的完整与准确。

对于铜制程而言，采用的是大马士革结构的布线方式，其引入使得晶片表面既有很密集的金属互连区域，也有几乎无图形的区域（或没有金属线）。当金属线紧密地挤在一起时，机械研磨过程中对金属结构可能产生不必要的侵蚀。另外，当研磨至SiO₂介质层与铜导线时，因两者的硬度不同，抗磨性也不同，所以会造成缺陷以及研磨后晶片表面的不平坦。

在失效分析过程中，对大马士革布线方式的铜制程样品而言，目前并没有成熟的逐层研磨方法来保证样品表面的平坦性，主要是通过人工定点研磨，一边磨一边用显微镜观察目标点的方法。

同时，为了降低集成电路中寄生电容，导线间的介质材料使用低K介电常数材料代替氧化硅。而低介电常数材料的机械性能较弱，更容易被机械研磨过程中的机械作用损伤，甚至由于按压造成材料变形。而失效分析很难避免表面研磨，目前并无适合的方法来解决。

失效分析的另一对象是已经封装的芯片，目标点处于芯片的边缘地带。研磨受到边缘效应的影响，边缘研磨速度非常快使得目标点不完整甚至很容易被磨掉，导致失效工作的失败。如果要解决上述问题，可以适当修改光罩，加一些傀儡结构，缺点是工艺更复杂，会造成成本的上升，同时也会给芯片切割带来潜在的隐患。

鉴于此，有必要提供一种新的方法以解决上述技术问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种改善半导体样品定点研磨过程中平坦性的方法，用于解决现有技术中用于失效分析的样品在研磨过程中引起表面材料变形以及由于边缘效应导致的目标点不完整的问题。

为实现上述目的及其他相关目的，本发明提供一种改善半导体样品定点研磨过程中平坦性的方法，其特征在于，该方法包括以下步骤：

(1)提供一半导体样品，所述半导体样品中包含用于失效分析的目标点；

(2)刻蚀所述半导体样品，形成包围该目标点的槽；

(3)在所述槽中填充金属，形成包围目标点的金属框。

优选地，所述步骤（2）中采用聚焦离子束刻蚀工艺刻蚀所述半导体样品，形成包围该目标点的槽。

优选地，所述包围该目标点的槽为闭合槽；所述包围目标点的金属框为闭合金属框。

优选地，所述包围该目标点的槽的截面形状为圆形或者任意多边形。

优选地，所述步骤（3）中的金属包括钨或铂。

优选地，所述步骤（1）中的目标点位于芯片的边缘。

优选地，所述槽的截面为正方形，所述目标点与槽的内边框垂直距离大于或等于5um。

优选地，所述槽的深度h为1-4um，所述槽的宽度d为0.5-2um。

优选地，所述槽的横截面形状为U型或V型。

如上所述，本发明提供的改善半导体样品定点研磨过程中平坦性的方法，具有以下有益效果：目标点周围形成金属框使得目标点周围结构均匀，有利于使研磨平稳得进行，提高样品表面研磨的可控性和平整度；目标点四周有金属框支撑，对目标点起到保护作用，可以起到减少研磨压力对前层材料造成的变形，为失效分析后期制备不同方向的半导体样品做好了准备；金属框的形成，使目标点在光学/电子显微镜下形成了明显的标识，不需要额外做标记；对于处于芯片边缘的目标点，克服了边缘效应对失效分析的影响。

附图说明

图1显示为本发明的一种改善半导体样品定点研磨过程中平坦性的方法的流程图。

图2a显示为本发明一实施例的俯视示意图。

图2b显示为图2a沿着AA方向的剖面结构示意图。

图2c显示为图2b中闭合槽23中填充金属后的剖面示意图。

图2d、图2e分别显示为不同于图2b中闭合槽23的另外两种闭合槽的横截面示意图。

图3为本发明的另一实施例的俯视示意图。

图4显示为不同于图2a中闭合槽23的另一种闭合槽的剖面示意图。

图5、图6分别显示为不同于图2a中闭合槽23的另外两种非闭合槽的剖面示意图。

元件标号说明

21                晶片

22、32            目标点

23、33、41        闭合槽

211               晶片有效层

212               硅衬底

231               金属框

24                U型横截面槽

25                V型横截面槽

31                芯片

51                半圆形非闭合槽

61                任意多边形非闭合槽

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图1至图6。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。

为了彻底了解本发明，将在下列的描述中提出详细的步骤，以便说明本发明是如何解决现有技术中用于失效分析的样品在研磨过程中引起表面材料变形以及由于边缘效应导致的目标点不完整的问题。显然，本发明的实施并不限定半导体领域技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述之外，本发明还可以具有其他实施方式。

实施例一

如图1所示，本实施例中以用于做失效分析的晶片作为半导体样品说明。所述改善半导体样品定点研磨过程中平坦性的方法至少包括步骤S11到步骤S13。步骤S11：提供一晶片21，该晶片中包含用于失效分析的目标点。需要说明的是该晶片指的是经过集成电路制造工艺生产后的未经切割的完整的晶片，该晶片满足45nm及其以下的制造工艺。

如图2a所示的是一个制作样品的俯视图，图中的十字形点状结构表示目标点22，用于失效分析的目标点22可能处于晶片21切割道上，也可能处于晶片21切割道以外的位置。无论是以上哪种情况，其共有的性质是，该目标点22的周围较空旷，即目标点22的四周都没有设计足够的傀儡结构。目标点的搜寻可以用聚焦离子束（FIB）机台进行定位。其中一种方法是用FIB配备的自动定位导航系统定位，当生产线的缺陷检视系统发现制程异常时，可将晶片上缺陷的计算机档案传送到自动定位导航系统，离子束显微镜即可迅速找到缺陷的位置；另一种方法是用光学显微镜辅助扫描电子显微镜SEM来定位。SEM具有视野大的特性，而且由于光对晶片上二氧化硅层次的穿透性很好，因此需要先在SEM下确定（目标点）失效点的大致位置，然后将已经标出的大致失效位置的样品放入FIB用电子束观察，由于电子束扫描显微镜的倍率很高，这样便可以在这个标记出的区域中，根据晶片上的图形区域的不同，找到失效的目标点的位置。除此以外，还可以用比如FIB的电位对比度方法或者对样品加电后借助红外热像仪的方法以及液晶测试等方法找到目标点。

步骤S12：刻蚀所述晶片形成包围该目标点的槽。优选地，该槽为围绕目标点的闭合槽。如图2a所示，晶片21上围绕目标点22的是一个闭合槽23。也可以在晶片21上形成一个围绕目标点22的非闭合槽，例如图5、图6所示的结构示意图。其中采用半圆形非闭合槽51，或任意多边形非闭合槽61。本实施例之所以要形成闭合槽，是因为闭合槽对目标点22的保护作用更佳。

参照图2a，本实施例中的闭合槽23的截面（沿平行于晶片表面方向切割形成的截面）形状为正方形。也可是圆形或其他多边形。如图4所示，围绕目标点22的闭合槽41，其截面形状为一任意三角形。本实施例中，目标点22距离闭合槽23内边框的垂直距离r为5um，r也可以根据目标点的大小和槽的具体尺寸调整，但是最好为r大于5um。根据实验证明，r最小值为5um不会影响目标点器件的功能和电荷分布情况，不会影响失效分析的效果。

如图2b为沿图2a虚线AA方向剖开得到的剖面图。

其包括硅衬底212、位于所述硅衬底212上的晶片有效层211以及位于该晶片有效层211内的闭合槽23；需要说明的是晶片有效层211包含有失效分析的目标点22、集成电路器件、后端的金属互连层以及金属导线间的介质层等。晶片有效层211的工艺结构属于半导体领域的现有技术，因此本实施例不进行详细说明，因此附图均采用非常简化的形式，作为辅助说明本发明实施例的目的。

本实施例中，闭合槽23的尺寸是深度h大致为1-4um，闭合槽内边框与外边框的距离（槽的宽度）d大致为0.5-2um。如图2b所示，优选地，本实施例中h为3um，d为1um。

本实施例中，闭合槽23的横截面（闭合槽在晶片中形成有空洞的剖面结构）可以为U型,如图2b中的闭合槽23，其横截面为U型；也可以为V型等。如图2d、2e中的U型横截面槽24和V型横截面槽25。此外，需要说明的是，U型或V型横截面槽除了适用于截面形状为正方形的闭合槽以外，还适用于截面形状为圆形或其他任意多边形的闭合槽，以及截面形状为非闭合槽的情况。现实工艺中，槽的具体形状取决于刻蚀材料的属性以及工艺技术的要求等。

优选地，实现闭合槽23的方式采用聚焦离子束（FIB）溅射刻蚀加工的方法来完成。FIB溅射刻蚀是一种干法刻蚀，其工作原理是：在FIB系统的离子柱顶端（液态离子源）加一强电场引出带正电荷的离子，通过位于离子柱体中的静电透镜、可控的四级、八级偏转装置将离子束聚焦，并精确控制离子束在样品表面扫描，收集离子束轰击样品产生的二次电子和二次离子，获得聚焦离子束显微图像。在聚焦离子束加工系统中，离子源引出的离子束经过加工、质量分析、整形等处理后，到达样品表面时可聚焦到几纳米。聚焦的离子束可通过计算机控制束扫描器进行逐点轰击将固体材料中的原子溅射出表面来完成刻蚀。表征溅射过程的重要参数有聚焦离子束电流大小、电压大小等。本实施例中采用的离子束电流大小为2.8nA～20nA；电压大小为30KV。FIB溅射蚀刻是本实施例中采用的刻蚀方法之一，除此以外还可以用其他如等离子体刻蚀、反应离子刻蚀等干法刻蚀方法及湿法刻蚀方法来完成对闭合槽23的刻蚀。

步骤S13：在所述槽中填充金属。图2c为闭合槽23填充金属后的剖面示意图。其中，包围目标点22的是在闭合槽23中填充金属后形成的金属框231。填充的金属为FIB机台自带的金属钨或铂。本实施例中，应该选择硬度较大的金属填充该闭合槽23，例如也可以使用与钨或铂硬度相同或高于他们的硬度的其他金属来填充。

优选地，填充方式为化学气相沉积法。将一个含钨的化合物当作源，给这个源一定的能量轰击，含钨化合物会分解成钨和一种气体，钨沉积在槽中。需要说明的是，槽内填充的金属深度与槽的深度需一致，而在实际的填充过程中表面粗糙度是普遍存在的。

进一步需要强调的是，适用于本实施例的晶片有效层211当中的绝缘介质层采用低K介电常数材料，而低介电常数材料的机械性能较弱，更容易被机械研磨过程中的机械作用损伤，甚至由于按压造成材料变形，之所以本实施例提出在目标点22周围形成一个闭合的金属框，目的就在于保护目标点，避免在制备半导体样品时的研磨过程中引起样品表面材料的变形。

另外，需要说明的是，本实施例当中的晶片是采用大马士革布线方式的铜制程工艺，并不限于单大马士革工艺或双大马士革工艺。目的是为了解决如背景技术中的描述的问题。

综上所述，本发明解决了现有技术中用于失效分析的样品在研磨过程中引起样品表面材料变形的问题。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

实施例二

本实施例提供一芯片作为半导体样品，该芯片中包含用于失效分析的目标点。该芯片指的是一个已经封装好的芯片。

如图3所示的是一个制作样品的俯视图，图中包含一个已封装的芯片31、目标点32以及闭合槽33。与实施例一不同的是用于失效分析的目标点32处于芯片31的边缘地带。除此以外，本实施例的其他实施方式与实施例一完全一致。目的也是在目标点的四周形成一个金属框，但与实施例一的作用不同。本实施例强调的目标点32处于芯片的边缘地带，之所以提出在目标点32周围形成一个金属框，目的就在于保护目标点，避免在制备半导体样品时，人工定点研磨过程中由于研磨速度快而造成目标点被研磨消失或者目标点保留不完整，降低了研磨速度，使研磨平稳地进行，提高了研磨的可控性。

综上所述，本发明解决了现有技术中用于失效分析的半导体样品在研磨过程中由于边缘效应造成的目标点消失或不完整的问题。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种改善半导体样品定点研磨过程中平坦性的方法，其特征在于，该方法包括以下步骤：

(1)提供一半导体样品，所述半导体样品中包含用于失效分析的目标点；

(2)刻蚀所述半导体样品，形成包围该目标点的槽；

(3)在所述槽中填充金属，形成包围目标点的金属框。

2.根据权利要求1所述的改善半导体样品定点研磨过程中平坦性的方法，其特征在于：所述步骤（2）中采用聚焦离子束刻蚀工艺刻蚀所述半导体样品，形成包围该目标点的槽。

3.根据权利要求1所述的改善半导体样品定点研磨过程中平坦性的方法，所述包围该目标点的槽为闭合槽；所述包围目标点的金属框为闭合金属框。

4.根据权利要求1所述的改善半导体样品定点研磨过程中平坦性的方法，其特征在于：所述包围该目标点的槽的截面形状为圆形或者任意多边形。

5.根据权利要求1或3所述的改善半导体样品定点研磨过程中平坦性的方法，其特征在于：所述步骤（3）中的金属包括钨或铂。

6.根据权利要求1所述的改善半导体样品定点研磨过程中平坦性的方法，其特征在于：所述步骤（1）中的目标点位于芯片的边缘。

7.根据权利要求4所述的改善半导体样品定点研磨过程中平坦性的方法，其特征在于：所述槽的截面为正方形，所述目标点与槽的内边框垂直距离大于或等于5um。

8.根据权利要求1所述的改善半导体样品定点研磨过程中平坦性的方法，其特征在于：所述槽的深度h为1-4um，所述槽的宽度d为0.5-2um。

9.根据权利要求1所述的改善半导体样品定点研磨过程中平坦性的方法，其特征在于：所述槽的横截面形状为U型或V型。