JP2023132708A - 配線基板および半導体装置 - Google Patents

配線基板および半導体装置 Download PDF

Info

Publication number
JP2023132708A
JP2023132708A JP2022038193A JP2022038193A JP2023132708A JP 2023132708 A JP2023132708 A JP 2023132708A JP 2022038193 A JP2022038193 A JP 2022038193A JP 2022038193 A JP2022038193 A JP 2022038193A JP 2023132708 A JP2023132708 A JP 2023132708A
Authority
JP
Japan
Prior art keywords
wiring board
connection
insulating layer
connection pad
connection pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022038193A
Other languages
English (en)
Inventor
智則 川田
Tomonori Kawada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2022038193A priority Critical patent/JP2023132708A/ja
Priority to US17/841,426 priority patent/US20230292435A1/en
Priority to TW111118908A priority patent/TWI831215B/zh
Priority to CN202210841242.8A priority patent/CN116779579A/zh
Priority to EP22193133.0A priority patent/EP4246567A1/en
Publication of JP2023132708A publication Critical patent/JP2023132708A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0295—Programmable, customizable or modifiable circuits adapted for choosing between different types or different locations of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0029—Etching of the substrate by chemical or physical means by laser ablation of inorganic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09072—Hole or recess under component or special relationship between hole and component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch or thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10022—Non-printed resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】高い汎用性を有する配線基板を提供する。【解決手段】配線基板は、第１の絶縁層と、第１の絶縁層の上方に設けられた、第１の接続パッドを含む第１のパッド領域と、第１の絶縁層に対して第１の接続パッドよりも上方に設けられ、第１の接続パッドを露出させる第１の開口を有する第２の絶縁層と、第２の絶縁層の上方に設けられ、第１の接続パッドに電気的に接続された第２の接続パッドを含む第２のパッド領域と、第２の絶縁層に対して第２の接続パッドよりも上方に設けられ、第１の接続パッドおよび第２の接続パッドを露出させる第２の開口を有する第３の絶縁層と、を具備する。第１の接続パッド領域は、第２の接続パッド領域よりも小さい。【選択図】図１

Description

実施形態の発明は、配線基板および半導体装置に関する。
近年、通信技術や情報処理技術の発達に伴い、メモリ等の半導体装置の小型化および高速化が要求されている。これに対応するため、複数の半導体チップを積層させた３次元構造を有する半導体パッケージの開発が進められている。
上記半導体パッケージは、例えばプリント配線板の上にチップ部品を搭載し、プリント配線板の接続パッドとチップ部品とを接続することにより形成されるフィルムオンデバイス（ＦＯＤ）構造を有する。
特開２００２－３１９７４５号公報 特開２００２－７６３１４号公報 特開２００７－２０１１９７号公報
実施形態の発明が解決しようとする課題は、高い汎用性を有する配線基板を提供するこことである。
実施形態の配線基板は、第１の絶縁層と、第１の絶縁層の上方に設けられた、第１の接続パッドを含む第１の接続パッド領域と、第１の絶縁層に対して第１の接続パッドよりも上方に設けられ、第１の接続パッドを露出させる第１の開口を有する第２の絶縁層と、第２の絶縁層の上方に設けられ、第１の接続パッドに電気的に接続された第２の接続パッドを含む第２の接続パッド領域と、第２の絶縁層に対して第２の接続パッドよりも上方に設けられ、第１の接続パッドおよび第２の接続パッドを露出させる第２の開口を有する第３の絶縁層と、を具備する。第１の接続パッド領域は、第２の接続パッド領域よりも小さい
配線基板１の構造例を示す上面模式図である。 配線基板１の構造例を示す断面模式図である。 配線基板１の構造例を示す断面模式図である。 配線基板１の構造例を示す断面模式図である。 チップ部品のサイズを説明するための模式図である。 半導体装置１００Ａの構造例を示す上面模式図である。 半導体装置１００Ａの構造例を示す断面模式図である。 半導体装置１００Ａの構造例を示す断面模式図である。 半導体装置１００Ｂの構造例を示す上面模式図である。 半導体装置１００Ｂの構造例を示す断面模式図である。 半導体装置１００Ｂの構造例を示す断面模式図である。 配線基板１の構造例を示す上面模式図である。 配線基板１の構造例を示す断面模式図である。 配線基板１の構造例を示す断面模式図である。 準備工程での配線基板１の構造例を示す上面模式図である。 準備工程での配線基板１の構造例を示す断面模式図である。 準備工程での配線基板１の構造例を示す断面模式図である。 開口工程での配線基板１の構造例を示す上面模式図である。 開口工程での配線基板１の構造例を示す断面模式図である。 開口工程での配線基板１の構造例を示す断面模式図である。 半導体装置１００Ａの構造例を示す断面模式図である。 半導体装置１００Ａの構造例を示す断面模式図である。 半導体装置１００Ｂの構造例を示す上面模式図である。 半導体装置１００Ｂの構造例を示す断面模式図である。 配線基板１の製造方法の変形例を説明するための断面模式図である。 配線基板１の製造方法の変形例を説明するための断面模式図である。
以下、実施形態について、図面を参照して説明する。図面に記載された各構成要素の厚さと平面寸法との関係、各構成要素の厚さの比率等は現物と異なる場合がある。また、実施形態において、実質的に同一の構成要素には同一の符号を付し適宜説明を省略する。
（配線基板の構造例）
実施形態の配線基板の構造例について図１、図２、および図３（ａ）を参照して説明する。図１は、配線基板１の構造例を示す上面模式図であり、配線基板１のチップ搭載面のＸ軸とＸ軸に直交するＹ軸とを含むＸ－Ｙ平面の一部を示す。チップ搭載面に垂直なＺ軸は、積層方向（厚さ方向）である。図２は、配線基板１の構造例を示す断面模式図であり、図１においてチップ搭載面のＹ軸方向に沿う線分Ａ１－Ｂ１の配線基板１の断面の例を示す。図３（ａ）は、配線基板１の構造例を示す断面模式図であり、図１においてチップ搭載面のＸ軸方向に沿う線分Ａ２－Ｂ２の配線基板１の断面の例を示す。なお、図１、図２、および図３（ａ）の配線基板の構造例は、一例であって、実施形態の配線基板の構造例は、当該構造例に限定されない。
配線基板１の例は、プリント配線板等である。配線基板１は、絶縁層１０と、複数の接続パッド１１と、絶縁層１２と、複数の接続パッド１３と、複数の接続部１４と、絶縁層１５と、を備える。配線基板１の内部には、複数の内部配線層が形成されていてもよい。
絶縁層１０の例は、プリプレグ等を含む。プリプレグに限定されず、例えばガラス基板、セラミック基板、ガラスエポキシ等の樹脂基板等を用いてもよい。このとき、基板はフレキシブルであってもよい。図２および図３（ａ）は、便宜のため、絶縁層１０を部分的に示す。
複数の接続パッド１１は、例えばＺ軸方向において、絶縁層１０の上方に設けられる。複数の接続パッド１１は、例えば絶縁層１０上に設けられる。複数の接続パッド１１は、接続パッド１１ａと、接続パッド１１ｂと、を含む。複数の接続パッド１１の数は、図１に示すように２つに限定されず、３つ以上であってもよい。
複数の接続パッド１１は、例えば配線基板１の表層面（チップ搭載面）のＹ軸方向に沿って配列される。複数の接続パッド１１は、例えばチップ部品２１を載置するために設けられる。図２の二点鎖線は、想像線であり、二点鎖線で囲まれた領域は、チップ部品２１を載置する場合のチップ部品２１の領域を示す。複数の接続パッド１１は、例えば銅等の金属材料を用いて形成される。
絶縁層１２は、例えばＺ軸方向において、絶縁層１０に対して複数の接続パッド１１のそれぞれの一部を被覆するように複数の接続パッド１１よりも上方に設けられる。絶縁層１２は、複数の接続パッド１１のそれぞれの他部を露出させる開口Ｈ１を有する。つまり、各接続パッド１１の少なくとも一部は絶縁層１２から露出される。開口Ｈ１は、例えば絶縁層１２を部分的に除去することにより形成される。絶縁層１２の例は、プリプレグ等が挙げられる。
複数の接続パッド１３は、例えばＺ軸方向において、絶縁層１２の上方に設けられる。複数の接続パッド１３は、例えば絶縁層１２上に設けられる。複数の接続パッド１３は、例えば複数の接続部１４を介して複数の接続パッド１１に電気的に接続される。複数の接続パッド１３は、接続パッド１３ａと、接続パッド１３ｂと、を含む。複数の接続部１４は、接続部１４ａと、接続部１４ｂと、を含む。接続パッド１３ａは、接続部１４ａを介して接続パッド１１ａに電気的に接続される。接続パッド１３ｂは、接続部１４ｂを介して接続パッド１１ｂに電気的に接続される。複数の接続パッド１３の数は、図１に示すように２つに限定されず、３つ以上であってもよい。
複数の接続パッド１３は、例えば配線基板１のチップ搭載面のＸ軸方向に沿って配列される。複数の接続パッド１３は、例えばチップ部品２１よりサイズが大きいチップ部品２２を載置するために設けられる。図３（ａ）の二点鎖線は、想像線であり、二点鎖線で囲まれた領域は、チップ部品２２を載置するときのチップ部品２２の領域を示す。複数の接続パッド１３は、例えば銅等の金属材料を用いて形成される。図３（ａ）は、複数の接続パッド１３が配線基板１の表層に形成される例を示すが、これに限定されず、複数の接続パッド１３は、配線基板１の内層に設けられていてもよい。
複数の接続部１４のそれぞれは、複数の接続パッド１１の一つと複数の接続パッド１３の一つとを電気的に接続する。図１は、複数の接続部１４として接続部１４ａおよび接続部１４ｂを模式的に示す。複数の接続部１４の例は、ビア、配線等が挙げられる。接続部１４は、図１に示すように配線により形成されてもよいし、図３（ｂ）に示すように、ビアにより形成されてもよい。図３（ｂ）は、図１においてチップ搭載面のＸ軸方向に沿う線分Ａ３－Ｂ３の配線基板１の断面の例を示す。複数の接続部１４の位置は、特に限定されない。複数の接続部１４をビアで形成する場合、複数の接続部１４は、例えば銅等の金属材料を用いて形成される。
絶縁層１５は、絶縁層１２に対して複数の接続パッド１３よりも上方に設けられる。絶縁層１５は、例えば絶縁層１２上に設けられる。絶縁層１５の例は、ソルダーレジスト等を含む。絶縁層１５は、複数の接続パッド１１および複数の接続パッド１３を露出させる開口Ｈ２を有する。複数の接続パッド１１および複数の接続パッド１３は、部分的に絶縁層１５から露出していればよい。開口Ｈ２は、例えば絶縁層１５を部分的に除去することにより形成される。
チップ部品２１およびチップ部品２２の例は、チップ抵抗器、チップコンデンサ等を含む。チップ部品２１およびチップ部品２２は、互いに同じ機能を有する。例えば、チップ部品２１がチップ抵抗器であれば、チップ部品２２もチップ抵抗器であり、チップ部品２１がチップコンデンサであれば、チップ部品２２もチップコンデンサである。チップ部品２１およびチップ部品２２のいずれかの部品が配線基板１に載置される。
チップ部品２１またはチップ部品２２は、異なるサイズを有する。これらのチップ部品のサイズは、例えば日本産業規格（ＪＩＳ）や米国電子工業会（ＥＩＡ）規格によりチップ部品の長さＬ（ｍｍ）×チップ部品の幅Ｄ（ｍｍ）の組み合わせに応じて規定された４桁または５桁の数字からなる略称で表すことができる。図４は、チップ部品のサイズを説明するための立体模式図である。表１は、チップ部品のサイズとサイズの略称との関係を示す。例えば、チップ部品２２がＪＩＳ略称０６０３により表されるチップであるとき、チップ部品２１は、ＪＩＳ略称０４０２により表されるチップである。
Figure 2023132708000002
チップ部品を載置する領域は、チップ部品のための接続パッドを含む領域（ここでは、パッド領域とも称する）である。すなわち、チップ部品の面積とパッド領域の面積は、パッド領域の方がわずかに大きいがほぼ同等である。従って、パッド領域は、実装すべきチップ部品のサイズに応じて設計される。
接続パッドの設計に際しては、他のチップ部品等との接続関係、抵抗や容量の電気的条件、等も考慮して、全体として最適な配線基板となるようにすることが求められる。しかしながら、そのような設計を行う場合であっても、仕様変更などにより、別のチップ部品に代替する場合がある。代替のチップ部品が同一サイズであればそのまま交換すればよいが、異なるサイズの場合は、配線基板の再設計が必要となる。
そこで、本実施形態の配線基板では、異なる大きさの複数のパッド領域を形成する。これにより、載置するチップ部品のサイズを変更したい場合であっても、新たに配線基板を製造することなく、載置するチップ部品のサイズを変更することが可能である。よって、高い汎用性を有する配線基板を提供できる。
載置するチップ部品のサイズを変更可能にするために、配線基板の表層面に異なるサイズを有する複数の接続パッドを形成することが考えられる。しかしながら、異なるサイズを有する接続パッド同士の間隔が狭くなると、接続パッドを形成するための導電層の加工が困難となるため、接続パッドの形成が困難となる。
これに対し、実施形態の配線基板は、異なる大きさの複数のパッド領域を、互いに異なる層に備える。これにより、接続パッド同士の間隔が狭い場合であっても容易に形成できる。
複数の接続パッド１１を含む、チップ部品２１のパッド領域は、複数の接続パッド１３を含む、チップ部品２２のパッド領域よりも小さい。
複数の接続パッド１１は、複数の接続パッド１３の配列方向と交差する方向に配列され、複数の接続パッド１１は、Ｘ軸方向において複数の接続パッド１３の一つと複数の接続パッド１３の他の一つとの間に配置される。配線基板１には、チップ部品２１またはチップ部品２２のいずれか一方のみが載置されるため、上記配置にすることにより、これらのチップ部品の載置領域を小さくできるため、配線基板１の面積を小さくできる。また、例えば絶縁層１５に用いられるソルダーレジストの塗布量を減らすことができる。さらに、チップ部品を実装する際の汎用性を向上できる。
複数の接続パッド１１のそれぞれのＸ軸方向の幅は、複数の接続パッド１３のＸ軸方向の間隔よりも小さいことが好ましい。複数の接続パッド１１のＹ軸方向の間隔は、複数の接続パッド１３のＸ軸方向の間隔よりも小さいことが好ましい。これらにより、チップ部品２１およびチップ部品２２の載置領域を小さくすることができるため、配線基板１の面積を小さくできる。
（半導体装置の構造例）
配線基板１にチップ部品２１を載置する場合の半導体装置の構造例について図５、図６、および図７を参照して説明する。図５は、半導体装置１００Ａの構造例を示す上面模式図であり、配線基板１のチップ搭載面のＸ軸とＹ軸とを含むＸ－Ｙ平面の一部を示す。図６は、半導体装置１００Ａの構造例を示す断面模式図であり、図５において線分Ａ１－Ｂ１の半導体装置１００Ａの断面の例を示す。図７は、半導体装置１００Ａの構造例を示す断面模式図であり、図５において線分Ａ２－Ｂ２の半導体装置１００Ａの断面の例を示す。なお、図１、図２、および図３（ａ）に示す配線基板１と同じ部分については、配線基板１の説明を適宜援用できる。
配線基板１にチップ部品２１を載置する場合、図５、図６、および図７に示すように、チップ部品２１は、複数の接続パッド１１に接して載置される。このとき、チップ部品２１は、複数の接続パッド１３の一つと、複数の接続パッド１３の他の一つと、の間に設けられ、複数の接続パッド１３に接していない。
配線基板１にチップ部品２２を載置する場合の半導体装置の構造例について図８、図９、および図１０を参照して説明する。図８は、半導体装置１００Ｂの構造例を示す上面模式図であり、配線基板１のＸ－Ｙ平面の一部を示す。図９は、半導体装置１００Ｂの構造例を示す断面模式図であり、図８において線分Ａ１－Ｂ１の半導体装置１００Ｂの断面の例を示す。図１０は、半導体装置１００Ｂの構造例を示す断面模式図であり、図８において線分Ａ２－Ｂ２の半導体装置１００Ｂの断面の例を示す。なお、図１、図２、および図３（ａ）に示す配線基板１と同じ部分については、配線基板１の説明を適宜援用できる。
配線基板１にチップ部品２２を載置する場合、図８、図９、および図１０に示すように、チップ部品２２は、複数の接続パッド１３に接して載置される。このとき、チップ部品２２は、Ｚ軸方向において複数の接続パッド１１と離間して設けられ、複数の接続パッド１１に接していない。
（配線基板の変形例）
配線基板１は、接続パッド１１および接続パッド１３と異なる接続パッドをさらに有していてもよい。実施形態の配線基板の変形例について図１１、図１２、および図１３を参照して説明する。図１１は、配線基板１の構造例を示す上面模式図であり、Ｘ－Ｙ平面の一部を示す。図１２は、配線基板１の構造例を示す断面模式図であり、図１１の線分Ａ１－Ｂ１の配線基板１の断面の他の例を示す。図１３は、配線基板１の構造例を示す断面模式図であり、図１１の線分Ａ２－Ｂ２の配線基板１の断面の他の例を示す。なお、図１、図２、および図３（ａ）に示す配線基板１と同じ部分については、配線基板１の説明を適宜援用できる。
図１１に示す複数の接続パッド１１は、例えばチップ部品３１を載置するために設けられる。図１１の二点鎖線は、想像線であり、二点鎖線で囲まれた領域は、チップ部品３１を載置する場合のチップ部品３１の領域を示す。複数の接続パッド１１のその他の説明は、図１に示す複数の接続パッド１１の説明を適宜援用できる。
図１１に示す複数の接続パッド１３は、例えばチップ部品３１よりサイズが大きいチップ部品３２を載置するために設けられる。図１１の二点鎖線は、想像線であり、二点鎖線で囲まれた領域は、チップ部品３２を載置するときのチップ部品３２の領域を示す。複数の接続パッド１３のその他の説明は、図１に示す複数の接続パッド１３の説明を適宜援用できる。
配線基板１の変形例は、複数の接続パッド１６と、絶縁層１７と、をさらに具備する。
複数の接続パッド１６は、例えばＺ軸方向において、絶縁層１０の上方に設けられる。複数の接続パッド１６は、例えば絶縁層１０上に設けられる。複数の接続パッド１６は、例えば複数の接続部１４を介して複数の接続パッド１１および複数の接続パッド１３に電気的に接続される。複数の接続パッド１６は、接続パッド１６ａと、接続パッド１６ｂと、を含む。接続パッド１６ａは、接続部１４ａを介して接続パッド１１ａおよび接続パッド１３ａに電気的に接続される。接続パッド１６ｂは、接続部１４ｂを介して接続パッド１１ｂおよび接続パッド１３ｂに電気的に接続される。複数の接続パッド１６の数は、図１１に示すように２つに限定されず、３つ以上であってもよい。
複数の接続パッド１６は、例えば配線基板１のチップ搭載面のＸ軸方向に沿って配列される。複数の接続パッド１６は、例えばチップ部品３１よりサイズが小さいチップ部品３３を載置するために設けられる。図１２および図１３の二点鎖線は、想像線であり、二点鎖線で囲まれた領域は、チップ部品３３を載置するときのチップ部品３３の領域を示す。複数の接続パッド１６は、例えば銅等の金属材料を用いて形成される。
絶縁層１７は、絶縁層１０と絶縁層１２との間に設けられる。絶縁層１７は、例えばＺ軸方向において、絶縁層１０に対して複数の接続パッド１６のそれぞれの一部を被覆するように設けられる。複数の接続パッド１１は、絶縁層１７の上方に設けられる。絶縁層１７は、複数の接続パッド１６のそれぞれの他部を露出させる開口Ｈ０を有する。つまり、各接続パッド１６の少なくとも一部は絶縁層１７から露出される。開口Ｈ０は、例えば絶縁層１７を部分的に除去することにより形成される。絶縁層１７の例は、プリプレグ等が挙げられる。
チップ部品３１、チップ部品３２、およびチップ部品３３のそれぞれの例は、チップ抵抗器、チップコンデンサ等を含む。チップ部品３１、チップ部品３２、およびチップ部品３３は、互いに同じ機能を有する。例えば、チップ部品３１およびチップ部品３２がチップ抵抗器であれば、チップ部品３３もチップ抵抗器であり、チップ部品３１およびチップ部品３２がチップコンデンサであれば、チップ部品３３もチップコンデンサである
チップ部品３１、チップ部品３２、およびチップ部品３３は、異なるサイズを有する。これらのチップ部品のサイズは、チップ部品２１およびチップ部品２３と同様に、ＪＩＳやＥＩＡ規格の略称で表すことができる。例えば、チップ部品３１がＪＩＳ略称０６０３により表されるチップであるとき、チップ部品３２は、ＪＩＳ略称１００５により表されるチップであり、チップ部品３３は、ＪＩＳ略称０４０２により表されるチップである。チップ部品３１、チップ部品３２、およびチップ部品３３のいずれかの部品が配線基板１に載置される。チップ部品３１、チップ部品３２、およびチップ部品３３のその他の説明は、チップ部品２１およびチップ部品２２の説明を適宜援用できる。
以上のように、配線基板１の変形例は、複数の接続パッド１６および絶縁層１７を有する。チップ部品３３のための複数の接続パッド１６を含むパッド領域の面積は、チップ部品３１のための複数の接続パッド１１を含むパッド領域の面積よりも小さい。これにより、載置するチップ部品のサイズを変更したい場合であっても、新たに配線基板を製造することなく、載置するチップ部品のサイズを変更することが可能である。よって、高い汎用性を有する配線基板を提供できる。本変形例は、Ｚ方向の高さの異なる接続パッドを３層設ける例を示すが、さらに、４層以上の接続パッドを設けてもよい。
複数の接続パッド１６は、複数の接続パッド１１（１１ａ、１１ｂ）の配列方向と交差する方向に配列される。さらに、複数の接続パッド１６は、Ｙ軸方向において接続パッド１１ａと接続パッド１１ｂの間に配置される。配線基板１に、チップ部品３１、チップ部品３２、またはチップ部品３３を載置する場合、上記変形例のようにＺ方向に重ねて配置することにより、配線基板１におけるチップ部品の専有面積を小さくできる。また、例えば絶縁層１５に用いられるソルダーレジストの塗布量を減らすこともできる。さらに、チップ部品を実装する際の汎用性を向上できる。
複数の接続パッド１６のそれぞれのＸ軸方向の幅は、複数の接続パッド１１のＹ軸方向の間隔よりも小さいことが好ましい。これにより、チップ部品３３の載置領域を小さくすることができるため、配線基板１の面積を小さくできる。
（配線基板の製造方法例）
配線基板の製造方法例は、準備工程と、開口工程と、を具備する。図１４は、準備工程での配線基板１の構造例を示す上面模式図であり、Ｘ－Ｙ平面の一部を示す。チップ搭載面に垂直なＺ軸は、積層方向（厚さ方向）である。図１５は、準備工程での配線基板１の構造例を示す断面模式図であり、図１４において線分Ａ１－Ｂ１の配線基板１の断面の例を示す。図１６は、準備工程での配線基板１の構造例を示す断面模式図であり、図１４において線分Ａ２－Ｂ２の配線基板１の断面の例を示す。なお、図１、図２、および図３（ａ）に示す配線基板１と同じ部分については、配線基板１の説明を適宜援用できる。
準備工程により、絶縁層１０と、複数の接続パッド１１と、絶縁層１２と、導電層１３０と、絶縁層１５と、を具備する積層体１Ａを準備する。積層体１Ａは、図３（ｂ）に示すようなビア等の接続部１４を有していてもよい。
導電層１３０は、絶縁層１２の上方に設けられる。導電層１３０は、例えばＸ軸方向に延在する。導電層１３０は、複数の接続パッド１３を形成するために設けられる。
図１７は、開口工程での配線基板１の構造例を示す上面模式図であり、Ｘ－Ｙ平面の一部を示す。図１８は、開口工程での配線基板１の構造例を示す断面模式図であり、図１７において線分Ａ１－Ｂ１の配線基板１の断面の例を示す。図１９は、準備工程での配線基板１の構造例を示す断面模式図であり、図１７において線分Ａ２－Ｂ２の配線基板１の断面の例を示す。
開口工程により、絶縁層１２および導電層１３０のそれぞれを部分的に除去して複数の接続パッドのそれぞれの少なくとも一部を露出させる開口Ｈ１を形成するとともに接続パッド１３ａと接続パッド１３ｂとを形成する。絶縁層１２および導電層１３０は、例えばレーザービームを照射することにより部分的に除去可能である。接続パッド１３ａと接続パッド１３ｂを形成した後に、図３（ａ）に示すような配線等の接続部１４を形成してもよい。
以上の方法により、配線基板を製造できる。実施形態の配線基板の製造方法例では、絶縁層１２および導電層１３０を部分的に除去して開口Ｈ１および複数の接続パッド１３を形成するため、接続パッド同士の間隔が狭い場合であっても容易に形成できる。
（半導体装置の製造方法例）
配線基板１にチップ部品２１を載置する場合の半導体装置１００Ａの製造方法例について図２０および図２１を参照して説明する。図２０は、半導体装置１００Ａの構造例を示す断面模式図であり、線分Ａ１－Ｂ１の半導体装置１００Ａの断面の例を示す。図２１は、半導体装置１００Ａの構造例を示す断面模式図であり、線分Ａ２－Ｂ２における半導体装置１００Ａの断面の例を示す。なお、図１７、図１８、および図１９に示す配線基板１と同じ部分については、配線基板１の説明を適宜援用できる。
配線基板１にチップ部品２１を載置する場合、図２０および図２１に示すように、複数の接続パッド１１の表面にはんだ３０ａを供給してはんだ３０ａを介して接続パッド１１とチップ部品２１の接続端子とを接合する。はんだ３０ａは、例えばジェットディスペンサを用いて供給される。はんだ３０ａは、例えば銀等の金属材料を用いて形成される。
配線基板１にチップ部品２２を載置する場合の半導体装置の製造方法例について図２２および図２３を参照して説明する。図２２は、半導体装置１００Ｂの構造例を示す断面模式図であり、線分Ａ１－Ｂ１の半導体装置１００Ｂの断面の他の例を示す。図２３は、半導体装置１００Ｂの構造例を示す断面模式図であり、線分Ａ２－Ｂ２における半導体装置１００Ｂの断面の他の例を示す。なお、図１７、図１８、および図１９に示す配線基板１と同じ部分については、配線基板１の説明を適宜援用できる。
配線基板１にチップ部品２２を載置する場合、図２２および図２３に示すように、複数の接続パッド１３の表面にはんだ３０ｂを供給してはんだ３０ｂを介して接続パッド１３とチップ部品２２の接続端子とを接合する。はんだ３０ｂは、例えばジェットディスペンサを用いて供給される。はんだ３０ｂは、例えば銀等の金属材料を用いて形成される。
（配線基板の製造方法の変形例）
配線基板の製造方法の変形例では、スルーホールを形成し、その後スルーホールに導電層を形成することにより、複数のビア１４を形成してもよい。実施形態の配線基板の製造方法の変形例について図２４および図２５を参照して説明する。図２４および図２５は、配線基板の製造方法の変形例を説明するための断面模式図であり、Ｚ軸方向の断面の一部を示す。なお、図１、図２、および図３（ａ）に示す配線基板１と同じ部分については、配線基板１の説明を適宜援用できる。
実施形態の配線基板１の製造方法の変形例は、スルーホール形成工程と、ビア形成工程と、を具備する。
スルーホール形成工程により、図２４に示すように、接続パッド１１ｘ、絶縁層１２、接続パッド１３ｘ、絶縁層１８、および接続パッド１９ｘを例えばＺ軸方向に貫通するスルーホールＴＨを形成する。スルーホール形成工程は、開口Ｈ１を形成する工程（開口形成工程）の前または後であってもよい。
接続パッド１１ｘは、複数の接続パッド１１から選ばれる任意のパッドである。
接続パッド１３ｘは、複数の接続パッド１３から選ばれる任意のパッドである。
絶縁層１８は、例えば絶縁層１０の絶縁層１２と反対側に設けられる。絶縁層１８の例は、プリプレグ等である。なお、配線基板１は、絶縁層１０と絶縁層１８との間に別の絶縁層や、内部配線を形成する導電層を有していてもよい。
接続パッド１９ｘは、複数の接続パッド１９から選ばれる任意のパッドである。接続パッド１９ｘは、例えば外部接続端子としての機能を有する。複数の接続パッド１９は、絶縁層１０に対して絶縁層１８の上方に設けられる。複数の接続パッド１９は、例えば複数の接続パッド１３と同じ材料および方法を用いて形成可能である。
スルーホールＴＨは、例えばドリルを用いた機械加工により形成可能である。スルーホールＴＨの形成後に、デスミア処理を行ってもよい。
ビア形成工程により、図２５に示すように、スルーホールＴＨの内壁面に導電層を形成することによりビア１４ｘを形成する。上記導電層は、ビア１４に適用可能な材料を用いて例えばメッキ法により形成される。
ビア１４ｘは、複数のビア１４から選ばれる任意のビアである。ビア１４ｘは、接続パッド１１ｘと、接続パッド１３ｘと、接続パッド１９ｘと、を接続する。
以上のように、実施形態の配線基板の製造方法の変形例では、スルーホールＴＨにビア１４ｘを形成することにより、接続パッド１１ｘと、接続パッド１３ｘと、を電気的に接続できる。
上記実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施し得るものであり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１…配線基板、１Ａ…積層体、１０…絶縁層、１１…接続パッド、１１ａ…接続パッド、１１ｂ…接続パッド、１１ｘ…接続パッド、１２…絶縁層、１３…接続パッド、１３ａ…接続パッド、１３ｂ…接続パッド、１３ｘ…接続パッド、１４…ビア、１４ａ…ビア、１４ｂ…ビア、１４ｘ…ビア、１５…絶縁層、１６…内部配線、１７…絶縁層、１８…絶縁層、１９…接続パッド、１９ｘ…接続パッド、２１…チップ部品、２２…チップ部品、３１…チップ部品、３２…チップ部品、３３…チップ部品、１００Ａ…半導体装置、１００Ｂ…半導体装置、１３０…導電層。

Claims (10)

  1. 第１の絶縁層と、
    前記第１の絶縁層の上方に設けられた、第１の接続パッドを含む第１のパッド領域と、
    前記第１の絶縁層に対して前記第１の接続パッドよりも上方に設けられ、前記第１の接続パッドを露出させる第１の開口を有する第２の絶縁層と、
    前記第２の絶縁層の上方に設けられ、前記第１の接続パッドに電気的に接続された第２の接続パッドを含む第２のパッド領域と、
    前記第２の絶縁層に対して前記第２の接続パッドよりも上方に設けられ、前記第１の接続パッドおよび前記第２の接続パッドを露出させる第２の開口を有する第３の絶縁層と、
    を具備し、
    前記第１の接続パッド領域は、前記第２の接続パッド領域よりも小さい、配線基板。
  2. 複数の前記第１の接続パッドと、
    複数の前記第２の接続パッドと、を具備し、
    前記複数の第１の接続パッドは、第１方向に沿って配列され、
    前記複数の第２の接続パッドは、前記第１方向と交差する第２方向に沿って配列され、
    前記複数の第１の接続パッドは、前記第２方向において前記複数の第２の接続パッドの一つと他の一つとの間に配置される、請求項１に記載の配線基板。
  3. 前記第１の接続パッドは、第１の部品を載置するために設けられ、
    前記第２の接続パッドは、前記第１の部品よりもサイズが大きい第２の部品を載置するために設けられる、請求項１または請求項２に記載の配線基板。
  4. 前記第１および第２の部品のそれぞれは、チップ抵抗器である、請求項３に記載の配線基板。
  5. 前記第１および第２の部品のそれぞれは、チップコンデンサである、請求項３に記載の配線基板。
  6. 第１の絶縁層と、
    前記第１の絶縁層の上方に設けられた、第１の接続パッドを含む第１のパッド領域と、
    前記第１の絶縁層に対して前記第１の接続パッドよりも上方に設けられ、前記第１の接続パッドを露出させる第１の開口を有する第２の絶縁層と、
    前記第２の絶縁層の上方に設けられ、前記第１の接続パッドに電気的に接続された第２の接続パッドを含む第２のパッド領域と、
    前記第２の絶縁層に対して前記第２の接続パッドよりも上方に設けられ、前記第１の接続パッドおよび前記第２の接続パッドを露出させる第２の開口を有する第３の絶縁層と、
    を備え、前記第１のパッド領域が前記第２の領域パッドよりも小さい、配線基板と、を具備し、
    前記第１の接続パッド上に載置可能な第１の部品、または、前記第１の部品よりもサイズが大きく、前記第２の接続パッド上に載置可能な第２の部品のいずれかの部品が載置される、半導体装置。
  7. 複数の前記第１の接続パッドと、
    複数の前記第２の接続パッドと、を具備し、
    前記複数の第１の接続パッドは、第１方向に沿って配列され、
    前記複数の第２の接続パッドは、前記第１方向と交差する第２方向に沿って配列され、
    前記複数の第１の接続パッドは、前記第２方向において前記複数の第２の接続パッドの一つと他の一つとの間に配置される、請求項６に記載の半導体装置。
  8. 前記第１の接続パッドは、第１の部品を載置するために設けられ、
    前記第２の接続パッドは、前記第１の部品よりもサイズが大きい第２の部品を載置するために設けられる、請求項６または請求項７に記載の半導体装置。
  9. 前記第１および第２の部品のそれぞれは、チップ抵抗器である、請求項８に記載の半導体装置。
  10. 前記第１および第２の部品のそれぞれは、チップコンデンサである、請求項８に記載の半導体装置。
JP2022038193A 2022-03-11 2022-03-11 配線基板および半導体装置 Pending JP2023132708A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2022038193A JP2023132708A (ja) 2022-03-11 2022-03-11 配線基板および半導体装置
US17/841,426 US20230292435A1 (en) 2022-03-11 2022-06-15 Wiring board, semiconductor device, and method of manufacturing wiring board
TW111118908A TWI831215B (zh) 2022-03-11 2022-07-14 配線基板、配線基板的製造方法及半導體裝置
CN202210841242.8A CN116779579A (zh) 2022-03-11 2022-07-18 布线基板、布线基板的制造方法以及半导体装置
EP22193133.0A EP4246567A1 (en) 2022-03-11 2022-08-31 Wiring board, semiconductor device, and method of manufacturing wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022038193A JP2023132708A (ja) 2022-03-11 2022-03-11 配線基板および半導体装置

Publications (1)

Publication Number Publication Date
JP2023132708A true JP2023132708A (ja) 2023-09-22

Family

ID=83152149

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022038193A Pending JP2023132708A (ja) 2022-03-11 2022-03-11 配線基板および半導体装置

Country Status (5)

Country Link
US (1) US20230292435A1 (ja)
EP (1) EP4246567A1 (ja)
JP (1) JP2023132708A (ja)
CN (1) CN116779579A (ja)
TW (1) TWI831215B (ja)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101165968B (zh) * 2006-10-20 2011-11-30 光宝科技股份有限公司 适用于一即插即用传输装置的全向性超宽带天线
TWM354173U (en) * 2008-11-25 2009-04-01 Chipsip Technology Co Ltd Multi-chip package structure
TWI413457B (zh) * 2010-06-01 2013-10-21 Wintek Corp Pad structure
JP2015516693A (ja) * 2012-05-17 2015-06-11 イーガントゥ リミテッド 電子集積のための３次元モジュール
JP2015146346A (ja) * 2014-01-31 2015-08-13 イビデン株式会社 多層配線板
WO2019070485A1 (en) * 2017-10-03 2019-04-11 500 Group, Inc. WHEEL ASSEMBLY FOR TRANSPORTING ARTICLES
JP7114690B2 (ja) * 2018-03-20 2022-08-08 京セラ株式会社 配線基板
KR20200088680A (ko) * 2019-01-15 2020-07-23 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
CN113785668A (zh) * 2019-01-18 2021-12-10 维纳米技术公司 集成印刷电路板及其制造方法
JP7176103B2 (ja) * 2019-03-29 2022-11-21 京セラ株式会社 電子素子実装用基板、および、電子装置
KR102586072B1 (ko) * 2019-05-21 2023-10-05 삼성전기주식회사 반도체 패키지 및 이를 포함하는 안테나 모듈
JP7443092B2 (ja) * 2020-03-04 2024-03-05 日東電工株式会社 配線回路基板

Also Published As

Publication number Publication date
EP4246567A1 (en) 2023-09-20
CN116779579A (zh) 2023-09-19
US20230292435A1 (en) 2023-09-14
TWI831215B (zh) 2024-02-01
TW202337281A (zh) 2023-09-16

Similar Documents

Publication Publication Date Title
US9723729B2 (en) Printed wiring board
US6848912B2 (en) Via providing multiple electrically conductive paths through a circuit board
EP1761119A1 (en) Ceramic capacitor
JP2001053447A (ja) 部品内蔵型多層配線基板およびその製造方法
KR101164957B1 (ko) 인쇄회로기판 및 그 제조방법
US20090277673A1 (en) PCB having electronic components embedded therein and method of manufacturing the same
JP2013051336A (ja) 部品内蔵配線基板及びその製造方法
JP2009277916A (ja) 配線基板及びその製造方法並びに半導体パッケージ
US20150319842A1 (en) Circuit board and method for manufacturing the same
WO2011102134A1 (ja) 部品内蔵基板
JP2016171119A (ja) 回路基板及びその製造方法
JP2004064052A (ja) ノイズ遮蔽型積層基板とその製造方法
US20080251493A1 (en) Method for manufacturing printed wiring board with built-in capacitor
JP2023132708A (ja) 配線基板および半導体装置
KR20110131049A (ko) 인쇄회로기판 및 그 제조방법
KR101151472B1 (ko) 인쇄회로기판 및 그 제조방법
JP2014183085A (ja) マルチチップモジュール用基板、マルチチップモジュール用多層配線基板、マルチチップモジュール及びマルチチップ多層配線モジュール
KR100687791B1 (ko) 인쇄회로기판의 제조방법
KR20110093407A (ko) 인쇄회로기판 및 그 제조방법
KR100674305B1 (ko) 인쇄회로기판 및 그 제조방법
JP2007027472A (ja) 部品内蔵デバイス及び製造方法
KR20180075171A (ko) Pcb 기판의 층간을 연결하는 대각선 비아의 구조 및 pcb 기판의 층간을 연결하는 대각선 비아의 제조방법
KR20080068308A (ko) 모듈 기판 및 그 제조방법
JP2008034755A (ja) ビルドアッププリント配線板
JP2002334953A (ja) 配線基板の加工方法