TW201411800A - 用於電子整合之三維模組 - Google Patents

用於電子整合之三維模組 Download PDF

Info

Publication number
TW201411800A
TW201411800A TW102117606A TW102117606A TW201411800A TW 201411800 A TW201411800 A TW 201411800A TW 102117606 A TW102117606 A TW 102117606A TW 102117606 A TW102117606 A TW 102117606A TW 201411800 A TW201411800 A TW 201411800A
Authority
TW
Taiwan
Prior art keywords
module
cavity
substrate
conductive
contact
Prior art date
Application number
TW102117606A
Other languages
English (en)
Inventor
Michael Dakhiya
Eran Shaked
Original Assignee
Eagantu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Eagantu Ltd filed Critical Eagantu Ltd
Publication of TW201411800A publication Critical patent/TW201411800A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17—Post-manufacturing processes
    • H05K2203/171—Tuning, e.g. by trimming of printed components or high frequency circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49004—Electrical device making including measuring or testing of device or component part
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/53022—Means to assemble or disassemble with means to test work or product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

本發明揭示一種電子模組(20、39、60、80、132、140、144)，其包含一基板(21)，該基板(21)包含其中形成有一腔(40、42、134、142)之一介電材料。該腔內之第一導電接觸件(44)經組態以接觸安裝在該腔中之至少一第一電子組件(32)。該基板包圍該腔之一表面上之第二導電接觸件(44)經組態以接觸安裝在該腔上方之至少一第二電子組件(28、30)。該基板內之導電跡線(36、48)與該等第一導電接觸件及該等第二導電接觸件電連通。

Description

用於電子整合之三維模組
本發明大體上係關於電子電路及系統，且特定言之係關於積體電路及此等電路及系統中之其他組件之總成。
現代電子裝置含有極多個組件及逐漸增加之複雜度。同時，要求設計者將此等組件裝配入至更小的製成品中。
此等衝突要求導致晶片設計及封裝之高度整合途徑之開發。例如，多晶片模組(MCM)通常含有多個積體電路(IC)或半導體晶粒，且亦可能含有一統一基板上之離散組件。接著可將該MCM作為一單個組件組裝至一印刷電路板上。一些先進MCM使用一「晶片-堆疊」封裝，其中半導體晶粒係以一垂直組態堆疊，因此減小該MCM佔據面積之大小(以增加高度為代價)。此種類之一些設計亦被稱為一「系統級封裝」。
作為此種類之設計之一實例，美國專利5,905,635描述電子模組與一支撐結構之一總成。各電子模組係呈堆疊在至少兩個層級上之電子組件之形式，該等電子組件係藉由一中間層分離。各電子模組包括形成於該中間層中之至少一孔，而該支撐結構包括引入至連續模組之各自孔中之至少一桿元件。
雖然IC晶片通常係安裝在一MCM或印刷電路板之表面上，但是 在一些設計中，一IC可安裝在基板之一凹口中。例如，美國專利7,116,557描述一嵌入式組件積體電路總成，其中IC組件係嵌入於安置在提供一散熱片之一導熱核心上之一層壓基板內。該等電路組件係經由諸如可撓性導線接合之可撓性電互連電連接至該IC。在該等可撓性電互連及該積體電路總成之曝露表面上沈積一電絕緣塗層。一導熱囊封材料將該等電子組件及該等可撓性電互連包在一剛性或半剛性基質內。
下文描述之本發明之實施例提供一種用於電子整合之新穎三維(3D)設計途徑。
因此根據本發明之一實施例提供一種電子模組，其包含一基板，該基板包含其中形成有一腔之一介電材料。該腔內之第一導電接觸件經組態以接觸安裝在該腔中之至少一第一電子組件。該基板包圍該腔之一表面上之第二導電接觸件經組態以接觸安裝在該腔上方之至少一第二電子組件。該基板內之導電跡線與該等第一導電接觸件及該等第二導電接觸件電連通。
在一所揭示之實施例中，導電接觸件包含基板上之第一接觸襯墊，該等第一接觸襯墊經組態以實體且電接觸電子組件之一下表面上之第二接觸襯墊。通常，該第二電子組件係選自由積體電路晶片及插入器組成之組件之一群組，而該至少一第一電子組件係選自由進一步積體電路晶片及離散組件組成之組件之一進一步群組。
在一些實施例中，導電跡線包含通孔，該等通孔在垂直於基板包圍腔之表面之一方向上通過該基板。該等通孔可佈置在一預定義柵格上或以相對於接觸件之各者成一組預定義角度安置。通常，該等通孔之至少一者經組態以使該等第一導電接觸件之一者與該等第二導電接觸件之一者連接。此外或替代地，該模組包含該基板之一外表面上 用於接觸一印刷電路板之複數個接觸襯墊，其中該等通孔之至少一者經組態以使該等導電接觸件之一者與該外表面上之該等接觸襯墊之一者連接。
在一些實施例中，導電跡線包含導電線，該等導電線係安置在平行於基板包圍腔之表面之一或多個平面中。該等導電線可具有一不均勻厚度。模組可包含該基板之一側上之複數個接觸襯墊，該側係垂直於該基板包圍該腔之表面，其中該等導電線之至少一者經組態以使該等導電接觸件之一者與該基板之該側上之接觸襯墊之一者連接。此外或替代地，該等導電線可包含安置在藉由該腔之一內表面界定之一第一平面中之至少第一線及安置在含有基板包圍該腔之表面之一第二平面中之第二線。
在所揭示之實施例中，模組包含嵌入在基板之一外表面中或該外表面上之一或多個離散電子組件。該等離散電子組件或整個模組可經組態且經修整以滿足一預定義操作規範。通常，嵌入在基板之外表面中或該外表面上之組件係選自由電阻器、平面電容器(flat capacitor)、叉指型電容器及電感器組成之組件之一群組。
在一些實施例中，其內安置第一導電接觸件之腔係一內腔，且該基板包圍該內腔之表面(其上安置第二導電接觸件)係一內表面，而該基板具有經組態以含有該至少一第二電子組件且藉由該基板之一外表面(其上安置第三導電接觸件)包圍之一外腔，該等第三導電接觸件經組態以接觸安裝在該外腔上方之至少一第三電子組件。
在替代性實施例中，該腔係形成於該基板之一第一側中，且該基板經組態以在該基板與該第一側相對之一第二側上安裝一或多個第三電子組件。在一此實施例中，形成於該基板之該第一側中之腔係一第一腔，且一第二腔係形成於該基板之該第二側中且經組態以含有該等第三電子組件之至少一者，該至少一第三電子組件係安裝在該第二 腔中。該基板之該第二側可經組態以在該第二腔上方安裝該等第三電子組件之至少另一者。
根據本發明之一實施例亦提供一種電子總成，其包含電且機械地耦合在一起之至少第一模組及第二模組。該等模組之各者包含一基板，該基板包含其中形成有一腔之一介電材料。該腔內之第一導電接觸件經組態以接觸安裝在該腔中之至少一第一電子組件，而該基板包圍該腔之一表面上之第二導電接觸件經組態以接觸安裝在該腔上方之至少一第二電子組件。該基板內之導電跡線與該等第一導電接觸件及該等第二導電接觸件電連通。
在一所揭示之實施例中，至少該第一模組及該第二模組包含該等模組之外表面上之各自接觸襯墊，其中該等接觸襯墊係連接至導電跡線且耦合在該總成內以提供至少該第一模組及該第二模組之間之電連通。
在一些實施例中，至少該第一模組係堆疊在該總成中之第二模組上。該第一模組可經堆疊使得該第一模組之基板與該第一模組中之腔相對之一下表面覆蓋且圍封形成於該第二模組中之腔。替代地，該第一模組經堆疊使得該第一模組中之腔面向進入形成於該第二模組中之腔中。
進一步替代地，該第一模組係藉由該第一模組之一側上之接觸襯墊連接至該第二模組，該側係垂直於該第一模組之基板包圍該第一模組中之腔之表面。在此情況中，該第一模組可經定向使得該第一模組中之腔及該第二模組中之腔在相互平行或相互垂直之各自方向上敞開。
在另一實施例中，該總成包含一介電基底，其中至少該第一模組及該第二模組係並排安裝在該介電基底之一表面上，而該第一模組中之腔及該第二模組中之腔在垂直於該表面之一方向上敞開。
根據本發明之一實施例額外提供一種用於產生一電子模組之方法。該方法包含提供一基板，該基板包含其中形成有一腔之一介電材料，具有該腔內之第一導電接觸件、該基板包圍該腔之一表面上之第二導電接觸件及該基板內與該等第一及第二導電接觸件電連通之導電跡線。在該腔內安裝至少一第一電子組件使之接觸該等第一導電接觸件。在該腔上方、基板包圍該腔之表面上安裝至少一第二電子組件使之接觸該等第二導電接觸件。
結合圖式自本發明之實施例之下列實施方式將更完整地理解本發明，其中：
20‧‧‧多層級電子模組
21‧‧‧介電基板
22‧‧‧層
24‧‧‧層
26‧‧‧層/介電層/基板層
28‧‧‧組件/第二電子組件
30‧‧‧組件/第二電子組件
32‧‧‧組件/第一電子組件
34‧‧‧離散組件/嵌入式組件
36‧‧‧通孔
37‧‧‧接觸襯墊/側接觸件
38‧‧‧接觸襯墊/接觸件
39‧‧‧多層級電子模組
40‧‧‧外腔
42‧‧‧巢套式內腔
44‧‧‧導電襯墊/導電接觸件
46‧‧‧接觸襯墊
48‧‧‧橫向導電線/橫向導體
50‧‧‧通孔
60‧‧‧多層級電子模組
62‧‧‧通孔
66‧‧‧通孔
68‧‧‧橫向線
70‧‧‧組件
72‧‧‧通孔
74‧‧‧橫向導電線
80‧‧‧多層級電子模組
82‧‧‧橫向導電線
84‧‧‧橫向導電線
86‧‧‧厚部分
90‧‧‧嵌入式電容器
92‧‧‧內導電板
94‧‧‧外導電板
96‧‧‧雷射
100‧‧‧嵌入式電阻器
102‧‧‧導電跡線
104‧‧‧電阻性襯墊
106‧‧‧線
110‧‧‧嵌入式平面電容器
112‧‧‧電極
114‧‧‧鐵電材料
116‧‧‧嵌入式叉指型電容器
118‧‧‧嵌入式鐵電層
120‧‧‧交錯電極
124‧‧‧嵌入式電感器124
126‧‧‧線圈
130‧‧‧鐵氧體
132‧‧‧多層級電子模組
134‧‧‧腔
136‧‧‧組件
140‧‧‧多層級電子模組
142‧‧‧腔
144‧‧‧多層級電子模組
146‧‧‧組件
150‧‧‧總成
152‧‧‧多層級電子模組
154‧‧‧多層級電子模組
156‧‧‧多層級電子模組
158‧‧‧接觸襯墊
160‧‧‧腔
162‧‧‧腔
164‧‧‧腔
170‧‧‧總成
172‧‧‧介電基底
174‧‧‧多層級電子模組
176‧‧‧腔
178‧‧‧接觸襯墊
180‧‧‧總成
182‧‧‧多層級電子模組
184‧‧‧多層級電子模組
186‧‧‧多層級電子模組
190‧‧‧總成
192‧‧‧多層級電子模組
194‧‧‧多層級電子模組
196‧‧‧多層級電子模組
198‧‧‧中心腔
200‧‧‧總成
202‧‧‧多層級電子模組
204‧‧‧多層級電子模組
206‧‧‧組件
208‧‧‧組件
210‧‧‧總成
212‧‧‧多層級電子模組
214‧‧‧多層級電子模組
216‧‧‧接觸襯墊
圖1係根據本發明之一實施例之一多層級電子模組之一示意截面圖解；圖2係根據本發明之一實施例之一多層級電子模組之一示意詳細視圖；圖3A至圖3C係根據本發明之一實施例之一多層級電子模組之連續層之示意俯視圖；圖4係根據本發明之一實施例之一多層級電子模組之一層之一示意俯視圖；圖5係根據本發明之另一實施例之一多層級電子模組之一示意詳細視圖；圖6A至圖6C係根據本發明之一替代性實施例之一多層級電子模組之連續層之示意俯視圖；圖7係根據本發明之又另一實施例之一多層級電子模組之一層之一示意俯視圖；圖8係根據本發明之一進一步實施例之一多層級電子模組之一示意截面圖解； 圖9係根據本發明之一實施例展示一嵌入式電容器之雷射修整之一多層級電子模組之一示意截面圖解；圖10係根據本發明之一實施例展示一嵌入式電阻器之一多層級電子模組中之一層之一示意俯視圖；圖11係根據本發明之一實施例展示一嵌入式平面電容器之一多層級電子模組之一示意截面圖解；圖12係根據本發明之一實施例展示一嵌入式叉指型電容器之一多層級電子模組之一示意截面圖解；圖13係根據本發明之一實施例展示一嵌入式電感器之一多層級電子模組之一層之一示意俯視圖；圖14A至圖14C係根據本發明之替代性實施例之多層級電子模組之示意截面圖解；圖15係根據本發明之一實施例之多層級電子模組之一堆疊之一示意截面圖解；圖16係根據本發明之一實施例包括多層級電子模組之一總成之一示意側視圖；圖17至圖19係根據本發明之替代性實施例包括多個多層級電子模組之總成之示意側視圖；及圖20係根據本發明之一進一步實施例包括多個多層級電子模組之一總成之一示意側視圖。
概述
本文描述之本發明之實施例提供一種新類型的電子模組，其使多個IC晶片及其他組件(包含被動式離散組件以及微機電、光學及其他多功能部分)能夠以高組件密度一起安裝在三維(3D)總成中。此等模組產生適用於藉由不同的製造程序製造之組件之一平台且支援特殊 材料併入至3D設計中。此模組設計亦最佳化熱耗散且因此改良系統功率能力，而整合式互連確保高位準之可靠性。根據本發明之實施例之模組可用於最佳化系統效能且減少產品成本及上市時間。
在所揭示之實施例中，一電子模組包括具有一腔之一介電基板。(具有一或多個腔之此種基板在本文被等效地稱為一「框架」)。該腔內之導電接觸件允許可為離散組件或IC之一或多個電子組件安裝於基板在該腔內之表面上。該基板包圍該腔之表面上之額外導電接觸件可用以將諸如一積體電路或插入器之一或多個額外電子組件安裝在該腔上方。該腔可具有兩個或更多個巢套層，因此容許以三個或更多個層級安裝組件。離散組件亦可嵌入在該基板本身中。
基板內之導電跡線連接至基板之表面上之(包圍腔之表面內及該表面上之)導電接觸件。可按照需要佈置該等跡線以提供該等組件之間的適當連接且接觸該基板之外表面上之接觸襯墊。此等外接觸襯墊可用以將模組安裝在一印刷電路板上且將多個模組一起連接至一較大總成中。
本發明之實施例實施下列設計原理：
˙具有不同功能、材料及生產程序之部分之分離。
˙各部分之效能及成本最佳化。
˙多功能部分易於組裝在3D介電框架上。
˙可靠標準互連之最小數目。
˙改良之熱耗散及增強之可靠性。
用於所揭示之實施例中之介電框架具有許多優點，包含以下各者：
1.可使用廣泛範圍的介電材料，包含(例如)層壓板及陶瓷(諸如低溫共燒陶瓷-LTCC)。
2.可使用具成本效益的製造技術以產生框架。
3.該框架具有用於射頻(RF)電路應用中之優越高頻性質。
4.現有組裝技術可用於將組件組裝在框架上。
5.該框架之敞開腔設計使其適用於與微機電系統(MEMS)及光學組件以及電子組件一起使用。
6.如下文所述之實施例中所示，不同大小的敞開腔實現來自底層上之較小部分之晶片同時安裝至頂部上之較大IC及插入器，而無須昂貴的晶片嵌入來構建具有高組件密度之真實3D多層結構。
7.可在該框架之背側上形成一接地平面。
8.在組件組裝之後，可視需要使用現有技術及材料囊封該框架。
9.靈活的設計原理藉由使用最合適的材料及製造技術產生各組件(包含離散組件及IC二者)實現模組效能之最佳化。因此，可在一早期設計階段最佳化各部分之效能。內部非電感式連接件實現組件之高速低損耗互連。
10.該框架設計支援增強之可靠性。可預測試各部分。該設計亦容許修整整個組裝模組且因此可改良其效能。可使用適當的互連及具有高導熱性之特殊材料最佳化熱耗散。具有覆晶或晶片級外觀尺寸之IC可用於成本效益及可靠性。如上提及般可囊封模組。
11.如下文所述，單個框架可用作3D建置組塊。此等建置組塊實現具有較高等級之較大、更複雜、多維結構之製造及組裝。
12.此等實施例之模組性提供關於成本、電力預算、機械應力消除、速度增強及系統特徵(諸如測試程式之標準化)之許多其他益處。
圖1係根據本發明之一實施例之一多層級電子模組20之一示意截面圖解。該模組係構建在一介電基板21上，在此實例中，該介電基板21包括一起界定模組20之框架之三層22、24、26。層22及24係在其等中心敞開，因此含有一外腔40及一巢套式內腔42。模組20之特定幾何形狀係藉由實例加以展示且具有替代性幾何形狀之模組係在下文描述 之其他圖中加以展示。為方便起見，圖1展示一組笛卡爾軸，其中X方向及Y方向在平行於其上安裝組件之層22、24及26之表面之橫向方向上延伸，而Z方向垂直於此等表面延伸。
基板21可包括任何合適的電絕緣材料。例如，LTCC(陶瓷)提供優越的熱傳遞且因此促進組件的冷卻，而一層壓板在產生多層結構時尤其具成本效益。替代地，一彈性聚合物可用以提供機械振動之改良之吸收，或可取決於系統需求選取此項技術中所知的其他合適的介電材料。
電子組件係以一3D陣列安裝在模組20中。組件32(其等通常可為離散組件或IC)係安裝在腔42內層26之表面上。諸如一IC之另一組件30係安裝在腔42上方、層24包圍該腔之表面上。(層24及類似地層22可在所有側上或僅兩側或三側上包圍對應腔42及40)。諸如一IC或插入器之又另一組件28係安裝在腔40上方、層22之表面上。(插入器通常包括具有合適互連之簡易IC晶片)。模組20中之IC及離散組件可包含於晶片級或覆晶封裝中，或可組裝為裸晶粒。如下文進一步解釋，一些離散組件34亦可嵌入基板21中。
如後續圖中所示，安裝在模組上或模組中之電子組件係藉由延伸在基板21上且延伸穿過基板21之導電跡線連接。如(例如)圖2中所示，此等跡線通常包含在垂直於腔40及42中以及包圍該等腔40及42之表面(其上安裝組件)之一方向(即，Z方向)上通過基板21之通孔36以及安置在平行於組件安裝表面之X-Y平面中之導電線。該等導電跡線及接觸件可使用標準銀印刷或銅之光化學技術產生，或其等可(替代地或此外)包括其他金屬以及導電聚合物及黏著劑。
模組20經組態以使用基板21之外表面上之接觸襯墊37及/或38安裝在一較大下伏基板(諸如一印刷電路板(PCB))上。替代地或此外，如(例如)圖15至圖20中所示，接觸襯墊37及/或38可用於將模組20連接 至其他模組。外部接觸襯墊37及38可為任何合適類型，諸如球柵格陣列(BGA)、平台柵格陣列(LGA)或表面安裝裝置(SMD)接觸件。如圖1中所示，接觸件37係位於垂直於腔40及42中以及包圍腔40及42之組件安裝表面之基板21之側上，而接觸件38係在基板平行於該等組件安裝表面之底部表面(或頂部表面-但是此選項並未在圖1中加以展示)上。通常。如(例如)圖4及圖8中所示，接觸件38係藉由通孔36連接至模組20中之電子組件，而接觸件37係藉由平行於該等組件安裝表面延伸之橫向導電線連接。
圖2係根據本發明之另一實施例之一多層級電子模組39之一示意詳細視圖。此圖展示通孔36及橫向導電線48以及其等至組件28、30及32之連接件之細節。如先前提及般，導電線48通常沿層22、24及26之表面延伸，且因此形成於腔42之內表面上(層26上)及包圍腔40及42之層22及24之表面上。該等通孔及線通常係針對低電阻及較少電感或無電感而設計。
通孔36及線48係藉由形成於基板21之層22、24及26之表面上之導電接觸襯墊46連接至該等組件。接觸襯墊46使用合適的焊接或其他接合技術實體且電接觸組件28、30及32上之導電襯墊44。因此，此等組件可藉由在接觸襯墊46之間延伸之通孔36及線48在該基板之相同或不同層級處連接模組39之外部接觸襯墊(諸如襯墊38)且彼此連接。
導電通孔及線之設計
可針對各特定模組專門設計且產生通孔圖案，但是可藉由提供用於類似封裝之標準通孔圖案簡化設計程序並減小生產成本。對於此等標準圖案，可產生所有可用通孔，但是取決於該模組之電氣方案，僅一些可用通孔可藉由導電線連接至組件。
圖3A至圖3C係根據本發明之一實施例之一多層級電子模組(諸如模組20)之連續層26、24、22之示意俯視圖。在此實施例中，通孔50 沿X及Y方向佈置在一預定義柵格中。實際上使用的通孔數目取決於組件數目、其等終端接觸件的數目及電氣方案。
在圖3A至圖3C中所示之方案中，組件32、30及28大體上根據其等實體大小(在底部至頂部方向上自最小至最大)而配置。因此，通孔50之圖案隨層變化，其中標記為C(C1、C2及C3)之通孔延伸穿過所有三層22-24-26；標記為B之通孔延伸穿過層24及26；且標記為A之通孔僅延伸穿過其上安裝組件32之表面與襯墊38所處之下表面之間之層26。因此，取決於橫向導體48(未在此等圖中展示)之佈局，該等「C」通孔可使該等層之任一者上之組件互連或將此等組件連接至外部接觸襯墊。該等「B」及「A」通孔在其等連接能力方面更加有限，但是可用於所描繪模組中之通孔之柵格可一起用以提供組件間及外部連接件之實質上任何所要圖案。
圖4係根據本發明之一實施例展示橫向導電線48之一多層級電子模組之一層之一示意俯視圖。如同圖3A至圖3C中之通孔50，線48係佈局成一直線圖案。在圖4中所示之實例中，線48將組件32連接至該模組之側上之接觸襯墊37。替代地，相同種類之線可連接至通孔以及相同層中之其他組件。
圖5係根據本發明之另一實施例之一多層級電子模組60之一示意詳細視圖。此圖展示如何可使用橫向線48及通孔62以將組件28、30、32連接至基板之層26之下表面上之接觸襯墊38。相同種類之線及通孔可用於圖2中所示之方案及實質上任何其他種類的互連案例中。
圖6A至圖6C係根據本發明之一替代性實施例之一多層級電子模組之連續層26、24、22之示意俯視圖。不同於前述實施例，此設計並非基於通孔之一固定陣列，而是僅使用在所需位置處通過適當層之特定通孔66以及將此等通孔連接至組件28、30及32之橫向線68。在一些應用中，此途徑可在更緊密包裝模組中之組件之可能性的情況下使用 較少金屬且提供更大設計靈活性。
圖7係根據本發明之又另一實施例之一多層級電子模組之一層之一示意俯視圖。在此實施例中，通孔72係安置成相對於其上安裝一組件70之接觸件成一組預定義角度。接著，在組件接觸件與實際使用的通孔之間形成橫向導電線74。此種類之設計途徑可提供圖3A至圖3C中所示之基於柵格之設計與圖6A至圖6C之「自由形式」設計之間之一有用折衷。
無關於所選取的佈局種類，鑽孔及金屬電鍍通常係用於在層壓基板中產生垂直通孔之最合適的技術。可機械地或藉由雷射執行該鑽孔，接著使用此項技術中所知的方法電鍍銅。通常可以此方式達成可靠的非電感式接觸件，其中通孔直徑在50微米至350微米之範圍中(但是更大及更小通孔亦係可行的)。
對於陶瓷基板，厚膜技術通常係最合適的。在此情況中，在用於產生基板之陶瓷生坯帶之各層中機械地製備用於通孔之開口。銀、鈀銀合金或其他金屬膏之網版印刷係用以使用導電材料填充此等開口。接著將由該陶瓷生坯帶製成之一多層結構按壓在一起且燒結該多層結構。為使組件與側終端連接，可使用厚的導電線(跡線)來代替通孔或可結合通孔使用厚的導電線(跡線)。
圖8係根據本發明之一進一步實施例展示橫向導電線82、84之一多層級電子模組80之一示意截面圖解。如此圖中圖解說明，為使組件32與外接觸襯墊37連接，可使用厚的金屬跡線來代替通孔之鑽孔或可結合通孔之鑽孔使用厚的金屬跡線。亦可使用此種類之跡線以產生連接至垂直通孔之水平片段。
對於層壓基板，厚的金屬包層(大體上在150微米至600微米之範圍中，但是替代地可使用更大及更小厚度)通常係用於產生跡線82、84之最合適技術。可使用此項技術中所知的包層技術產生銅厚度高達 250密耳及鋁厚度高達500密耳之金屬跡線。此一厚度足夠大以產生上文定義之厚度範圍中之可靠且非電感式跡線。如此項技術中所知，可使用各種技術以圖案化(層壓框架之)厚金屬，諸如光化學、微機械及基於雷射之技術。
橫向導電線82、84可具有均勻或不均勻厚度。例如，橫向導電線82在側接觸件37處之終端可包含靠近接觸件37之一厚部分86。此較厚部分可改良厚度高達250微米之跡線之終端接觸件。此種類的可變跡線厚度亦可用於垂直通孔之橫向連接。可在別處使用一最小金屬厚度以提供可靠且非電感式接觸件、多層結構之容易製造及具成本效益的金屬圖案化。
概括而言，使用一層壓基板產生如上所述之一3D模組之步驟序列可包含以下各者：
1.製備(包含腔之)個別層。
2.金屬圖案化各層以給定線及接觸襯墊之所需圖案。
3.層壓。
4.對垂直通孔進行鑽孔及電鍍。
5.添加外部終端。
6.組裝組件。
對於陶瓷基板，可藉由導電厚膜膏之多網版印刷構建(連接至側接觸件或通孔之)厚金屬跡線，從而同時容許圖案化跡線。在此種類之模組中，通常可期望在150微米至250微米之範圍中之跡線厚度。
概括而言，在此情況中，對於陶瓷技術，產生一3D模組之步驟序列可如下：
1.針對(具有所需腔及通孔之)每一層製備生瓷帶-包含針對每一層網版印刷導電線、通孔及接觸襯墊。
2.將個別層按壓在一起以形成一多層結構。
3.燒結。
4.添加外部終端。
5.組裝組件。
新的3D印刷(添加式製造)技術亦適用於框架產生。在此情況中，該3D框架僅使用用於襯墊、線及通孔之導電材料及用於剩餘部分之絕緣材料之所要組合而逐層印刷。對於呈複雜圖案之厚導電水平跡線及垂直通孔而言，此製造技術係具成本效益的。
併入嵌入式組件
如圖1中示意地圖解說明，基板21可含有嵌入式組件34，諸如電阻器、電容器及電感器。此等組件可用於實質上任何類型的電子模組中，但是其等尤其可用於建構各種類型的RF電路及晶片，諸如濾波器、平衡-不平衡轉換器及變壓器。該等嵌入式組件可結合放置在基板之安裝表面上之其他離散組件(諸如組件32(圖1))使用。此組合能夠建構更複雜種類的RF(及其他)模組，諸如濾波器及多工器。
可使用額外技術以增強並精緻化嵌入式組件34之性質。例如，可使用諸如雷射修整之修整技術以微調生產組件值。此外或替代地，諸如鐵氧體及鐵電體之特殊材料可併入嵌入基板之外表面中或該外表面上之組件中以改良效能。在後續圖中圖解說明此等選項。下文描述數個特定組件，但是藉由本實施例提供之修整原理可應用於可以此方式嵌入基板中或該基板上之實質上任何種類的可修整組件。
圖9係根據本發明之一實施例展示一嵌入式電容器90之雷射修整之一多層級電子模組之一示意截面圖解。在此實施例中，介電層26本身係一多層結構。因此，電容器90包括形成於層26之一內層表面上之一內導電板92及形成於層26之上表面上之一外導電板94以實現修整。量測電容器90之特性且一雷射96自板94移除足夠材料以達到適當組件值以在該模組之設計頻率下給定所要操作性質。例如，在產生濾波器 及多工器時，量測指定頻帶中之插入損耗及抑制，且應用電磁模擬(如此項技術中所知)以計算所需修整值。類似技術可用於其他類型的模組中。
圖10係根據本發明之一實施例展示一嵌入式電阻器100之一多層級電子模組之一示意俯視圖。電阻器100包括連接至一電阻性襯墊104之一導電跡線102。電阻器100之電阻係藉由襯墊寬度加以判定。因此，可使用上述技術藉由沿(例如)一線106切割襯墊104而修整電阻。
類似地，電阻器、電感器及叉指型電容器可形成在一模組之層之一者之外表面上且接著藉由類似技術修整。例如，電阻及電感值可藉由使導電線變狹窄來修整，而電容係藉由移除電極之一部分進行修整。此途徑容許在已組裝模組之組件之前或之後測試並修整整個模組。可藉由自動設備以高度標準化測試程式個別地測試並修整此等模組。
替代地或此外，當無需修整時，嵌入式組件34連同連接至該等嵌入式組件34之合適導電跡線可完全包含於基板之介電層之一者內。例如，仍可藉由安裝在框架上之離散組件32達成電路校正。
可使用各種技術以將組件32嵌入一模組基板之一層中(及一模組之介電框架內之其他層中，無論組件表面是否可用於後續修整)。當該基板包括一層壓板時，可僅在層壓程序中之適當階段嵌入構成該組件之導體及其他元件(諸如鐵電及/或磁性元件)。另一方面，陶瓷基板通常需要高溫燒結，此可損壞嵌入式組件。因此，當使用一陶瓷基板時，可在燒結階段使孔留在該基板中以供此後插入嵌入式組件之用。在已插入該等組件之後，可視需要使用一合適的囊封材料填充該等孔。
圖11係根據本發明之一實施例展示一嵌入式平面電容器110之一多層級電子模組之一示意截面圖解。一鐵電材料114嵌入基板層26中 該電容器之電極112之間。
圖12係根據本發明之另一實施例展示一嵌入式叉指型電容器116之一多層級電子模組之一示意截面圖解。在此情況中，該電容器之一組交錯電極120可經嵌入與一或多個嵌入式鐵電層118並排或嵌入該一或多個嵌入式鐵電層118之間。
圖13係根據本發明之又另一實施例展示一嵌入式電感器124之一多層級電子模組之一層之一示意俯視圖。此處，一鐵氧體130或其他磁性材料係嵌入層26中該電感器之一線圈126內以增加電感。
替代性框架設計及多框架模組
圖1中展示且在數個後續圖中重複之模組20之框架幾何形狀表示可基於本發明之原理產生之結構種類，但是僅藉由實例展示且並無限制。在後續圖中展示數個進一步實例。熟習此項技術者在閱讀本描述之後將明白替代性之基於腔之多層級模組設計且該等多層級模組設計被視為在本發明之範疇內。
圖14A係根據本發明之一替代性實施例之一多層級電子模組132之一示意截面圖解。此處，一腔134形成在基板之一側中，且組件30及32分別安裝在該腔上方及該腔中。在模組132之基板與腔134相對之另一側上提供額外跡線(未展示)以亦實現在此相對側上安裝進一步組件136。在此實施例中，接觸襯墊38係形成於該基板與腔134相同之側上(而非如前述實施例般形成於相對側上)，且因此使模組132能夠安裝在一PCB或其他下伏基板上使得該腔面朝該基板。
圖14B係根據本發明之另一實施例之一多層級電子模組140之一示意截面圖解。在此情況中，基板具有形成於兩側上之腔134及142且具有與腔134並排之接觸襯墊38。組件136安裝在腔134中，而組件30及32安裝在腔142上方及腔142中。
圖14C係根據本發明之又另一實施例之一多層級電子模組144之 一示意截面圖解。此實施例類似於模組140，而且在腔134及腔142二者之邊緣周圍提供安裝表面，使得組件146及30可分別安裝在此等腔上方。
雖然前述圖全部展示僅包括一單個基板框架之模組，但是在下文描述之實施例中，此等模組之兩者或更多者可電且機械地耦合在一起以產生一單個整合式電子總成。此耦合通常係藉由將該等模組之外表面上之合適接觸襯墊結合在一起來完成。例如，該等基板之任一側上之覆晶終端可用於此目的。此途徑使單個模組能夠藉由使該等框架彼此焊接或接合而併入複雜3D結構及陣列中。此途徑不僅可用於電子電路，而且亦可用於光學及機電裝置以及一些類型的「系統級封裝」產品。
圖15係根據本發明之一實施例之此種類之一總成150之一示意截面圖解。總成150包括多層級電子模組152、154、156之一堆疊。此等模組通常含有類似於前述圖中所展示之內部導電接觸件及跡線。模組152、154及156係藉由其等各自上表面及/或下表面上之接觸襯墊158而彼此連接，該等接觸襯墊158連接至各模組內之跡線且因此提供該等模組之間之電連通。
模組152、154及156含有各自腔160、162及164。在此實施例中，該等模組經堆疊使得模組152中之基板之下表面(與腔160相對)覆蓋且圍封模組154中之腔162，而模組154中之基板之下表面覆蓋且圍封模組156中之腔164。
圖16係根據本發明之另一實施例包括多個多層級電子模組174之一總成170之一示意側視圖。在此實施例中，各模組174含有一各自腔176且在該模組垂直於模組基板包圍該腔之表面之一側上具有接觸襯墊178。因此，模組174係並排安裝在一介電基底172之上表面上，其中其等腔176在垂直於該表面之一方向上敞開。基底172本身可藉由接 觸襯墊38安裝在一PCB或其他基板上。此組態尤其可用於產生具有高組件密度之多模組總成。
圖17係根據本發明之一替代性實施例包括多個多層級電子模組182、184、186之一總成180之一示意側視圖。模組182、184、186之各者係藉由形成於該模組垂直於模組基板包圍其各自腔之表面之一側上之接觸襯墊178附接至其他模組之至少一者。此配置容許模組182及184在一定向上連接在一起使得其等各自腔在相互平行方向上敞開。另一方面，模組182之上表面上之接觸襯墊使模組186能夠如圖中所示般安裝，其中其腔在垂直於模組182及184中之腔之敞開方向之一方向上敞開。
針對模組之相互附接，接觸襯墊之此放置靈活性容許以廣泛多種形狀及組態產生總成。
例如，圖18係根據本發明之一替代性實施例包括多個多層級電子模組192、194及196之一總成190之一示意側視圖。在此情況中，模組196分別使用模組196之側及模組192及194之頂部及底部上之接觸襯墊178而垂直地安裝在模組192與194之間。此配置界定藉由該等模組圍封之一中心腔198。
圖19係根據本發明之又另一實施例包括兩個多層級電子模組202及204之一總成200之一示意側視圖。在此情況中，模組202及204經堆疊使得模組202中之腔面向進入模組204中之對應腔。組件206係安裝在模組202及204之各自內腔上方，而組件208係安裝在該等內腔內。該等模組係藉由其等各自上表面上之接觸襯墊接合在一起。因此，此實施例可使用上述類型之一單個模組設計以相對於其上安裝該總成之PCB上消耗的「面積」達成大致兩倍組件密度。
圖20係包括根據本發明之一進一步實施例之多個多層級電子模組212及214之一總成210之一示意側視圖。模組212係類似於圖14C中 所示具有上腔及下腔之一類型。模組214具有類似於模組20(圖1)之幾何形狀之一幾何形狀，且係以一垂直組態藉由接觸襯墊216連接至模組212之側。
應了解，上述實施例係以實例方式列舉，且本發明並不限於已在上文特定展示且描述者。實情係，本發明之範疇包含上述各種特徵之組合及子組合以及其等之變動及修改，熟習此項技術者在閱讀前述描述之後將想到該等變動及修改且先前技術中並未揭示該等變動及修改。
20‧‧‧多層級電子模組
21‧‧‧介電基板
22‧‧‧層
24‧‧‧層
26‧‧‧層/介電層/基板層
28‧‧‧組件/第二電子組件
30‧‧‧組件/第二電子組件
32‧‧‧組件/第一電子組件
34‧‧‧離散組件/嵌入式組件
36‧‧‧通孔
37‧‧‧接觸襯墊/側接觸件
38‧‧‧接觸襯墊/接觸件
40‧‧‧外腔
42‧‧‧巢套式內腔

Claims (58)

  1. 一種電子模組，其包括：一基板，其包括其中形成有一腔之一介電材料；第一導電接觸件，其等在該腔內，該等第一導電接觸件經組態以接觸安裝在該腔中之至少一第一電子組件；第二導電接觸件，其等在該基板包圍該腔之一表面上，該等第二導電接觸件經組態以接觸安裝在該腔上方之至少一第二電子組件；及導電跡線，其等在該基板內與該等第一及第二導電接觸件電連通。
  2. 如請求項1之模組，其中該等導電接觸件包括該基板上之第一接觸襯墊，該等第一接觸襯墊經組態以實體且電接觸該等電子組件之一下表面上之第二接觸襯墊。
  3. 如請求項1或2之模組，其中該第二電子組件係選自由積體電路晶片及插入器組成之組件之一群組。
  4. 如請求項3之模組，其中該至少一第一電子組件係選自由進一步積體電路晶片及離散組件組成之組件之一進一步群組。
  5. 如請求項1或2之模組，其中該等導電跡線包括通孔，該等通孔在垂直於該基板包圍該腔之該表面之一方向上通過該基板。
  6. 如請求項5之模組，其中該等通孔係佈置在一預定義柵格上。
  7. 如請求項5之模組，其中該等通孔係安置成相對於該等接觸件之各者成一組預定義角度。
  8. 如請求項5之模組，其中該等通孔之至少一者經組態以使該等第一導電接觸件之一者與該等第二導電接觸件之一者連接。
  9. 如請求項5之模組，其包括該基板之一外表面上用於接觸一印刷 電路板之複數個接觸襯墊，其中該等通孔之至少一者經組態以使該等導電接觸件之一者與該外表面上之該等接觸襯墊之一者連接。
  10. 如請求項1或2之模組，其中該等導電跡線包括導電線，該等導電線係安置在平行於該基板包圍該腔之該表面之一或多個平面中。
  11. 如請求項10之模組，其中該等導電線具有一不均勻厚度。
  12. 如請求項10之模組，其包括該基板之一側上之複數個接觸襯墊，該側係垂直於該基板包圍該腔之該表面，其中該等導電線之至少一者經組態以使該等導電接觸件之一者與該基板之該側上之該等接觸襯墊之一者連接。
  13. 如請求項10之模組，其中該等導電線包括：至少第一線，其等係安置在藉由該腔之一內表面界定之一第一平面中；及第二線，其等係安置在含有該基板包圍該腔之該表面之一第二平面中。
  14. 如請求項1或2之模組，其包括嵌入該基板之一外表面中或該外表面上之一或多個離散電子組件。
  15. 如請求項14之模組，其中該等離散電子組件經組態且經修整使得該等組件或該整個模組滿足一預定義操作規範。
  16. 如請求項14之模組，其中嵌入該基板之該外表面中或該外表面上之該等組件係選自由電阻器、平面電容器、叉指型電容器、電感器及其他可修整組件組成之組件之一群組。
  17. 如請求項1或2之模組，其中其內安置該等第一導電接觸件之該腔係一內腔，且其中該基板包圍該內腔之其上安置該等第二導電接觸件之該表面係一內表面，及其中該基板具有經組態以含有該至少一第二電子組件且藉由 該基板之一外表面包圍之一外腔，在該基板之該外表面上安置經組態以接觸安裝在該外腔上方之至少一第三電子組件之第三導電接觸件。
  18. 如請求項1或2之模組，其中該腔係形成於該基板之一第一側中，且其中該基板經組態以在該基板與該第一側相對之一第二側上安裝一或多個第三電子組件。
  19. 如請求項18之模組，其中形成於該基板之該第一側中之該腔係一第一腔，且其中一第二腔係形成於該基板之該第二側中且經組態以含有該等第三電子組件之至少一者，該至少一第三電子組件係安裝在該第二腔中。
  20. 如請求項19之模組，其中該基板之該第二側經組態以在該第二腔上方安裝該等第三電子組件之至少另一者。
  21. 一種電子總成，其包括電且機械地耦合在一起之至少第一模組及第二模組，該等模組之各者包括：一基板，其包括其中形成有一腔之一介電材料；第一導電接觸件，其等在該腔內，該等第一導電接觸件經組態以接觸安裝在該腔中之至少一第一電子組件；第二導電接觸件，其等在該基板包圍該腔之一表面上，該等第二導電接觸件經組態以接觸安裝在該腔上方之至少一第二電子組件；及導電跡線，其等在該基板內與該等第一及第二導電接觸件電連通。
  22. 如請求項21之總成，其中至少該第一模組及該第二模組包括該等模組之外表面上之各自接觸襯墊，其中該等接觸襯墊係連接至該等導電跡線且係耦合在該總成內以提供至少該第一模組及該第二模組之間之電連通。
  23. 如請求項21或22之總成，其中至少該第一模組係堆疊在該總成之該第二模組上。
  24. 如請求項23之總成，其中該第一模組經堆疊使得該第一模組之該基板與該第一模組中之該腔相對之一下表面覆蓋且圍封形成於該第二模組中之該腔。
  25. 如請求項23之總成，其中該第一模組經堆疊使得該第一模組中之該腔面向進入形成於該第二模組中之該腔。
  26. 如請求項23之總成，其中該第一模組係藉由該第一模組之一側上之接觸襯墊連接至該第二模組，該側係垂直於該第一模組之該基板包圍該第一模組中之該腔之該表面。
  27. 如請求項26之總成，其中該第一模組經定向使得該第一模組中之該腔及該第二模組中之該腔在相互平行之各自方向上敞開。
  28. 如請求項26之總成，其中該第一模組經定向使得該第一模組中之該腔及該第二模組中之該腔在相互垂直之各自方向上敞開。
  29. 如請求項21或22之總成，其包括一介電基底，其中至少該第一模組及該第二模組係並排安裝在該介電基底之一表面上，而該第一模組中之該腔及該第二模組中之該腔在垂直於該表面之一方向上敞開。
  30. 一種用於產生一電子模組之方法，該方法包括：提供一基板，該基板包括其中形成有一腔之一介電材料，具有該腔內之第一導電接觸件、該基板包圍該腔之一表面上之第二導電接觸件及該基板內與該等第一及第二導電接觸件電連通之導電跡線；在該腔內安裝至少一第一電子組件使之接觸該等第一導電接觸件；及在該腔上方、該基板包圍該腔之該表面上安裝至少一第二電 子組件使之接觸該等第二導電接觸件。
  31. 如請求項30之方法，其中提供該基板包括在該基板上形成第一接觸襯墊，該等第一接觸襯墊經組態以實體且電接觸該等電子組件之一下表面上之第二接觸襯墊。
  32. 如請求項30或31之方法，其中該第二電子組件係選自由積體電路晶片及插入器組成之組件之一群組。
  33. 如請求項32之方法，其中該至少一第一電子組件係選自由進一步積體電路晶片及離散組件組成之組件之一進一步群組。
  34. 如請求項30或31之方法，其中該等導電跡線包括通孔，該等通孔在垂直於該基板包圍該腔之該表面之一方向上通過該基板。
  35. 如請求項34之方法，其中該等通孔係佈置在一預定義柵格上。
  36. 如請求項34之方法，其中該等通孔係安置成相對於該等接觸件之各者成一組預定角度。
  37. 如請求項34之方法，其中該等通孔之至少一者經組態以使該等第一導電接觸件之一者與該等第二導電接觸件之一者連接。
  38. 如請求項34之方法，其中提供該基板包括在該基板之一外表面上形成用於接觸一印刷電路板之複數個接觸襯墊，其中該等通孔之至少一者經組態以使該等導電接觸件之一者與該外表面上之該等接觸襯墊之一者連接。
  39. 如請求項30或31之方法，其中該等導電跡線包括導電線，該等導電線係安置在平行於該基板包圍該腔之該表面之一或多個平面中。
  40. 如請求項39之方法，其中該等導電線具有一不均勻厚度。
  41. 如請求項39之方法，其中提供該基板包括在該基板之一側上形成複數個接觸襯墊，該側係垂直於該基板包圍該腔之該表面，其中該等導電線之至少一者經組態以使該等導電接觸件之一者 與該基板之該側上之該等接觸襯墊之一者連接。
  42. 如請求項39之方法，其中該等導電線包括：至少第一線，其等係安置在藉由該腔之一內表面界定之一第一平面中；及第二線，其等係安置在含有該基板包圍該腔之該表面之一第二平面中。
  43. 如請求項30或31之方法，其中提供該基板包括將一或多個離散電子組件嵌入該基板之一外表面中或該外表面上。
  44. 如請求項43之方法，其中嵌入該一或多個離散電子組件包括修整該等嵌入式組件之至少一者使得該等組件或該整個模組滿足一預定義操作規範。
  45. 如請求項43之方法，其中嵌入在該基板之該外表面中或該外表面上之該等組件係選自由電阻器、平面電容器、叉指型電容器、電感器及其他可修整組件組成之組件之一群組。
  46. 如請求項30或31之方法，其中其內安置該等第一導電接觸件之該腔係一內腔，且其中該基板包圍該內腔之其上安置該等第二導電接觸件之該表面係一內表面，及其中提供該基板包括形成經組態以含有該至少一第二電子組件且藉由該基板之一外表面包圍之一外腔，在該基板之該外表面上安置經組態以接觸安裝在該外腔上方之至少一第三電子組件之第三導電接觸件。
  47. 如請求項30或31之方法，其中該腔係形成於該基板之一第一側中，且其中該方法包括在該基板與該第一側相對之一第二側上安裝一或多個第三電子組件。
  48. 如請求項47之方法，其中形成於該基板之該第一側中之該腔係一第一腔，且其中提供該基板包括在該基板之該第二側中形成經組態以含有該等第三電子組件之至少一者之一第二腔，該至 少一第三電子組件係安裝在該第二腔中。
  49. 如請求項48之方法，其中安裝該一或多個第三電子組件包括在該第二腔上方安裝該等第三電子組件之至少另一者。
  50. 一種用於產生一電子總成之方法，其包括將根據請求項30至49中任一項之方法產生之至少第一模組及第二模組電且機械地耦合在一起。
  51. 如請求項50之方法，其中將至少該第一模組及該第二模組耦合在一起包括使用該等模組之外表面上之各自接觸襯墊結合至少該第一模組及該第二模組，其中該等接觸襯墊係連接至該等導電跡線且耦合在該總成內以提供至少該第一模組及該第二模組之間之電連通。
  52. 如請求項50或51之方法，其中將至少該第一模組及該第二模組耦合在一起包括將至少該第一模組堆疊在該總成中之該第二模組上。
  53. 如請求項52之方法，其中該第一模組經堆疊使得該第一模組之基板與該第一模組中之腔相對之一下表面覆蓋且圍封形成於該第二模組中之腔。
  54. 如請求項52之方法，其中該第一模組經堆疊使得該第一模組中之該腔面向進入形成於該第二模組中之該腔。
  55. 如請求項52之方法，其中將至少該第一模組堆疊在該第二模組上包括藉由該第一模組之一側上之接觸襯墊將該第一模組連接至該第二模組，該側係垂直於該第一模組之基板包圍該第一模組中之該腔之表面。
  56. 如請求項55之方法，其中該第一模組經定向使得該第一模組中之該腔及該第二模組中之該腔在相互平行之各自方向上敞開。
  57. 如請求項55之方法，其中該第一模組經定向使得該第一模組中 之該腔及該第二模組中之該腔在相互垂直之各自方向上敞開。
  58. 如請求項50或51之方法，其中將至少該第一模組及該第二模組耦合在一起包括將至少該第一模組及該第二模組並排安裝在一介電基底之一表面上，同時該第一模組中之該腔及該第二模組中之該腔在垂直於該表面之一方向上敞開。
TW102117606A 2012-05-17 2013-05-17 用於電子整合之三維模組 TW201411800A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261648098P 2012-05-17 2012-05-17
US201261654888P 2012-06-03 2012-06-03
US201261670616P 2012-07-12 2012-07-12

Publications (1)

Publication Number Publication Date
TW201411800A true TW201411800A (zh) 2014-03-16

Family

ID=49583222

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102117606A TW201411800A (zh) 2012-05-17 2013-05-17 用於電子整合之三維模組

Country Status (6)

Country Link
US (2) US20150131248A1 (zh)
EP (1) EP2850649A4 (zh)
JP (1) JP2015516693A (zh)
CN (1) CN104285278A (zh)
TW (1) TW201411800A (zh)
WO (1) WO2013171636A1 (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9155198B2 (en) 2012-05-17 2015-10-06 Eagantu Ltd. Electronic module allowing fine tuning after assembly
US9156680B2 (en) * 2012-10-26 2015-10-13 Analog Devices, Inc. Packages and methods for packaging
DE102013219833B4 (de) * 2013-09-30 2020-02-13 Infineon Technologies Ag Halbleitermodul mit leiterplatte und vefahren zur hertellung eines halbleitermoduls mit einer leiterplatte
JP6320231B2 (ja) * 2014-08-04 2018-05-09 株式会社ワコム 位置指示器及びその製造方法
JP6397039B2 (ja) * 2014-09-30 2018-09-26 株式会社Ｆｕｊｉ 部品実装装置
US9516756B2 (en) * 2014-12-25 2016-12-06 Ezek Lab Company Limited Circuit module system
WO2016109696A1 (en) * 2015-01-02 2016-07-07 Voxei8, Inc. Electrical communication with 3d-printed objects
WO2017035007A1 (en) 2015-08-21 2017-03-02 Voxel8, Inc. Calibration and alignment of additive manufacturing deposition heads
US20180315911A1 (en) * 2015-10-23 2018-11-01 Heptagon Micro Optics Pte. Ltd. Electrical-Contact Assemblies
CN108700275B (zh) 2016-02-24 2022-05-31 奇跃公司 用于光发射器的低轮廓互连
WO2017160282A1 (en) 2016-03-15 2017-09-21 Intel Corporation Parasitic-aware integrated substrate balanced filter and apparatus to achieve transmission zeros
WO2017160281A1 (en) * 2016-03-15 2017-09-21 Intel Corporation Integrated substrate communication frontend
US20170283247A1 (en) * 2016-04-04 2017-10-05 Infineon Technologies Ag Semiconductor device including a mems die
US20170325327A1 (en) * 2016-04-07 2017-11-09 Massachusetts Institute Of Technology Printed circuit board for high power components
US11355427B2 (en) * 2016-07-01 2022-06-07 Intel Corporation Device, method and system for providing recessed interconnect structures of a substrate
TWI612861B (zh) * 2016-09-02 2018-01-21 先豐通訊股份有限公司 晶片埋入式電路板結構及其製造方法
CN210579415U (zh) 2016-12-28 2020-05-19 株式会社村田制作所 内插基板以及电路模块
CN108962846B (zh) * 2018-07-27 2020-10-16 北京新雷能科技股份有限公司 一种厚膜混合集成电路的封装结构及其制作方法
CN110943050B (zh) * 2018-09-21 2023-08-15 中兴通讯股份有限公司 一种封装结构及堆叠式封装结构
US11540395B2 (en) * 2018-10-17 2022-12-27 Intel Corporation Stacked-component placement in multiple-damascene printed wiring boards for semiconductor package substrates
CN109887886A (zh) * 2019-04-10 2019-06-14 中国电子科技集团公司第十三研究所 信号连接用三维垂直互联结构及方法
US11587839B2 (en) 2019-06-27 2023-02-21 Analog Devices, Inc. Device with chemical reaction chamber
CN111785691B (zh) * 2020-05-13 2022-03-11 中国电子科技集团公司第五十五研究所 一种射频微系统三维封装外壳结构以及制作方法
JP2023132708A (ja) * 2022-03-11 2023-09-22 キオクシア株式会社 配線基板および半導体装置
CN115831880A (zh) * 2023-02-13 2023-03-21 成都华兴大地科技有限公司 新型芯片集成封装结构

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4764846A (en) * 1987-01-05 1988-08-16 Irvine Sensors Corporation High density electronic package comprising stacked sub-modules
JP2792473B2 (ja) * 1995-07-06 1998-09-03 日本電気株式会社 マルチチップモジュール
KR100206893B1 (ko) * 1996-03-11 1999-07-01 구본준 반도체 패키지 및 그 제조방법
FR2756133B1 (fr) 1996-11-21 1999-06-11 Alsthom Cge Alcatel Assemblage de modules electroniques multi-niveaux
FR2785450B1 (fr) * 1998-10-30 2003-07-04 Thomson Csf Module de composants superposes dans un meme boitier
JP2002076252A (ja) * 2000-08-31 2002-03-15 Nec Kyushu Ltd 半導体装置
US7116557B1 (en) 2003-05-23 2006-10-03 Sti Electronics, Inc. Imbedded component integrated circuit assembly and method of making same
JP2005079408A (ja) * 2003-09-01 2005-03-24 Olympus Corp 小型高密度実装モジュール及びその製造方法
JP2005353925A (ja) * 2004-06-14 2005-12-22 Idea System Kk 多層配線基板および電子装置用基板
US7339278B2 (en) * 2005-09-29 2008-03-04 United Test And Assembly Center Ltd. Cavity chip package
JP2007201286A (ja) * 2006-01-27 2007-08-09 Kyocera Corp 表面実装モジュールの製造方法および表面実装モジュール
KR20070101579A (ko) 2006-04-11 2007-10-17 엘지이노텍 주식회사 모듈 대 모듈 연결구조를 갖는 패키지 시스템
US9337116B2 (en) * 2010-10-28 2016-05-10 Stats Chippac, Ltd. Semiconductor device and method of forming stepped interposer for stacking and electrically connecting semiconductor die

Also Published As

Publication number Publication date
WO2013171636A9 (en) 2014-01-30
US20140218883A1 (en) 2014-08-07
JP2015516693A (ja) 2015-06-11
CN104285278A (zh) 2015-01-14
WO2013171636A1 (en) 2013-11-21
EP2850649A1 (en) 2015-03-25
US20150131248A1 (en) 2015-05-14
EP2850649A4 (en) 2015-12-23

Similar Documents

Publication Publication Date Title
TW201411800A (zh) 用於電子整合之三維模組
US8203418B2 (en) Manufacture and use of planar embedded magnetics as discrete components and in integrated connectors
US8415789B2 (en) Three-dimensionally integrated semicondutor device and method for manufacturing the same
EP2370981B1 (en) An integrated planar variable transformer with embedded magnetic core
EP3481162B1 (en) Component carrier with two component carrier portions and a component being embedded in a blind opening of one of the component carrier portions
TWI477210B (zh) 三維被動多組件結構
EP1965615A1 (en) Module having built-in component and method for fabricating such module
KR101145041B1 (ko) 반도체칩 패키지, 반도체 모듈 및 그 제조 방법
WO2004012266A1 (en) Electronic package substrate with back side, cavity mounted capacitors and method of fabrication therefor
US9324633B2 (en) Multi-level package assembly having conductive vias coupled to chip carrier for each level and method for manufacturing the same
US8791501B1 (en) Integrated passive device structure and method
JPWO2005078796A1 (ja) 電子部品及びその製造方法
CN107919348B (zh) 具有电感的组件及其封装结构
US10128221B2 (en) Package assembly having interconnect for stacked electronic devices and method for manufacturing the same
JP5884922B2 (ja) 積層型電子装置およびその製造方法
CN100472780C (zh) 电子零部件及其制造方法
CN116134563A (zh) 集成磁性组件
WO2012129822A1 (zh) 带有绝缘体填充的阱结构的封装基板及其制造方法
US9728507B2 (en) Cap chip and reroute layer for stacked microelectronic module
US9155198B2 (en) Electronic module allowing fine tuning after assembly
US8324727B2 (en) Low profile discrete electronic components and applications of same
EP2061289A1 (en) Interconnection of embedded passive components and substrates
KR100913722B1 (ko) 멀티 칩 패키지 및 그 제조방법
WO2023070488A1 (zh) 一种封装结构、封装方法以及功率放大器
CN116033645A (zh) 无芯部件承载件及用于制造无芯部件承载件的方法