CN115831880A - 新型芯片集成封装结构 - Google Patents

新型芯片集成封装结构 Download PDF

Info

Publication number
CN115831880A
CN115831880A CN202310105380.4A CN202310105380A CN115831880A CN 115831880 A CN115831880 A CN 115831880A CN 202310105380 A CN202310105380 A CN 202310105380A CN 115831880 A CN115831880 A CN 115831880A
Authority
CN
China
Prior art keywords
layer
radio frequency
chip
bonding pad
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310105380.4A
Other languages
English (en)
Inventor
孙思成
王康任
李力力
王洪全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Huaxing Earth Technology Co ltd
Original Assignee
Chengdu Huaxing Earth Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Huaxing Earth Technology Co ltd filed Critical Chengdu Huaxing Earth Technology Co ltd
Priority to CN202310105380.4A priority Critical patent/CN115831880A/zh
Publication of CN115831880A publication Critical patent/CN115831880A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Waveguides (AREA)

Abstract

本发明公开了一种新型芯片集成封装结构,包括:盖板层、盖板层下方的陶瓷腔体层;陶瓷腔体层内部设有载板层和射频芯片层;陶瓷腔体采用高温共烧陶瓷工艺HTCC,HTCC腔体内设置有多层台阶,用于提供载板支撑和金丝键合,射频和控制走线在台阶处通过金丝与射频芯片或控制芯片互连。射频芯片装配于HTCC腔体底板上,控制芯片装配于载板上,两种芯片之间的信号传输通过HTCC腔体中的走线连通。陶瓷腔体通过与金属盖板焊接实现密封,并通过植球的方式与外界进行信号传输和固定。本发明的新型芯片集成封装,可将多种模拟/数字芯片进行三维堆叠,减少占用系统尺寸,更有利于小型化应用,同时具有工艺简单、可操作性强等优点。

Description

新型芯片集成封装结构
技术领域
本发明涉及无线通信设备领域,尤其是一种新型芯片集成封装结构。
背景技术
在相控阵雷达/通信系统中,射频收发模块(TR模块)占据了整个系统很大一部分比重的重量、功耗和成本。而相控阵雷达/通信系统不断的往小型化、低成本和高集成化方向发展,在逐渐的压缩各分部件体积的同时,降低系统成本。为了匹配系统应用需求,TR模块逐渐的向高集成化、三维封装演进。但TR模块过渡的集成化不仅增加设计难度,导致迭代风险,还会造成封装成本居高不下,尤其是相控阵雷达/通信系统在项目研制阶段会有多轮迭代的过程,也并不具备消费电子行业巨量产品的分摊。因此如何实现高集成化、低成本、小型化的芯片集成封装是结合实际应用需求的关键技术之一。
现有芯片封装设计往往采用单层封装形式,该方式能解决气密问题、提高隔离度,同时TR模块装配方式也更加简单,但该方式集成度低,三维空间利用率低。或者采用芯片三维堆叠的方式,芯片集成度高,三维空间利用率高,但设计难度较大、通用性较差,且对制作过程设备要求较高,成本难以降低。
随着应用场景不断的向着高集成化、低成本、小型化方向演变,传统的芯片封装形式已无法满足应用需求,而芯片三维异构又无法满足低成本化需求。这就亟需在高集成化、小型化的应用前景下寻求芯片封装的低成本新架构。
发明内容
本发明的发明目的在于:针对上述存在的问题,提供一种新型芯片集成封装,以解决现有TR模块无法同时满足高集成化、小型化和低成本化等需求的问题。
为实现上述发明目的,本发明采用的技术方案如下:
一种新型芯片集成封装结构,包括:盖板层1、盖板层1下方的陶瓷腔体层2;陶瓷腔体层2内部设有载板层3和载板层3下方的射频芯片层4;
盖板层1包括钼铜金属盖板11,钼铜金属盖板11固定连接在陶瓷腔体层2上方并封闭陶瓷腔体层2;
陶瓷腔体层2的基底为HTCC陶瓷介质21,HTCC陶瓷介质21上设置HTCC金属走线22和HTCC金属过孔23;HTCC金属走线22包括顶层焊盘221、上层走线及焊盘一222、中间层走线及焊盘二223、底层走线及焊盘224;HTCC金属过孔23包括金属过孔一231、金属过孔二232、金属过孔三233;
陶瓷腔体层2内部向下依次设置台阶一211、台阶二212、台阶三213、台阶四214、介质底层215;陶瓷腔体层2的顶部边缘设置顶层焊盘221;顶层焊盘221通过植球与外部部件进行控制信号和射频信号传输;
台阶一211用于支撑金属盖板11,同时与金属盖板11固定连接实现对陶瓷腔体层2的密封;
台阶二212上设置有上层走线及焊盘一222,载板层3中控制芯片32通过金丝与上层走线及焊盘一222进行互连;上层走线及焊盘一222分别与顶层焊盘221通过金属过孔一231互连,与台阶四214中的中间层走线及焊盘二223通过金属过孔二232互连;
台阶三213用于支撑载板层3中的金属载板31;
台阶四214上设置有中间层走线及焊盘二223,中间层走线及焊盘二223与顶层焊盘221通过金属过孔三233互连,通过金丝与射频芯片层4中的射频芯片互连;
介质底层215上设置有底层走线及焊盘224,通过金丝与射频芯片层4中射频芯片互连;
载板层3包括载板31和控制芯片32;控制芯片32放置于载板31上,并通过金丝与上层走线及焊盘一222进行互连;控制芯片32供电及控制输入信号通过上层走线及焊盘一222、金属过孔一231与顶层焊盘221互连;控制芯片32控制输出信号通过上层走线及焊盘一222、金属过孔一232与台阶四214中设置的中间层走线及焊盘二223互连,从而达到控制射频芯片层4中射频芯片的目的;
射频芯片层4中设置有射频芯片;射频芯片通过金丝与中间层走线及焊盘二223互连;再通过金属过孔三233与顶层焊盘221互连,实现射频芯片的供电及射频信号传输;通过金属过孔二232与上层走线及焊盘一222互连、进而通过金丝与控制芯片32互连,实现射频芯片的控制或调制控制;射频芯片通过金丝与陶瓷腔体层2中介质底层215上设置的底层走线及焊盘224互连,实现不同芯片中射频信号的传输、分配或合成。
作为优选方式,盖板层1上设有吸波材料12,吸波材料12贴设于钼铜金属盖板11下方和陶瓷腔体层2的连接处,吸波材料12用于防止射频自激以及使射频增益更平坦。
作为优选方式,在介质底层215的背面设置介质底层焊盘225,将射频信号从顶层焊盘221输入或输出,从介质底层焊盘225输出或输入。
作为优选方式,控制芯片32设置于载板31背面,收发放大芯片33设置于载板31正面。
作为优选方式,载板31采用HTCC陶瓷介质。
作为优选方式,载板31为金属载板。
作为优选方式,钼铜金属盖板11焊接在陶瓷腔体层2上方并封闭陶瓷腔体层2。
作为优选方式,台阶一211与金属盖板11焊接实现对陶瓷腔体层2的封闭。
HTCC为高温共烧陶瓷。HTCC具有高介电常数、结构强度好、物理化学性质稳定以及超高烧结温度等优点,有利于芯片封装所在系统生产装配过程中拉开温度梯度,从而降低工程实现难度,提升可量产性。
所述陶瓷腔体为多层介质,顶层设置金属焊盘,介质中设置射频走线和低频控制走线,通过在所述焊盘上植球与外部部件互连。所述陶瓷腔体层内部设置的所述射频走线和所述低频控制走线连通所述射频芯片层中芯片供电和射频传输,连通所述射频芯片层中芯片控制和所述载板层中所述低频控制芯片,连通所述低频控制芯片供电、输入控制信号和外部部件。所述陶瓷腔体顶部设置台阶,用于支撑所述盖板层,并在该支撑面进行焊接以达到密封效果。所述陶瓷腔体中间层设置多层台阶,部分所述台阶上设置有焊盘,用于键合金丝,其他所述台阶用于支撑所述载板层。所述陶瓷腔体底部为完整介质层,未设置开窗,所述底部部分区域设置有射频走线,通过金丝与所述射频芯片层中芯片互连。所述HTCC高度设置需避免金丝与所述盖板层、所述载板层干涉,并保留一定容差。
所述载板层装配于所述陶瓷腔体层中设置的台阶层。所述载板层上设置有低频控制芯片,所述低频控制芯片通过金丝与所述陶瓷腔体层中设置的台阶上设置的所述焊盘互连。
所述射频芯片层设置射频芯片、芯片电容等维持射频电路正常性能所需器件或电路板材。
综上所述,由于采用了上述技术方案,本发明的有益效果是:
1、相较于现有单层芯片封装的架构设计,本发明的架构更适用于高集成化应用场景,可将数字、模拟芯片三维集成在同一个封装中,提高系统集成度和可靠性,节约尺寸。
2、相较于现有三维异构芯片封装的架构设计,本发明的架构更适用于低成本化应用场景,且设计简单、迭代容易、产品周期更短,特别适用于相控阵/雷达系统低成本化应用场景。
3、本发明的新型芯片封装设计,采用HTCC陶瓷腔体,通过植球的方式与外部部件互连,结构简单,集成度高,体积小、重量轻,更有利于系统微系统化、小型化应用场景。
4、本发明的新型芯片封装设计,采用HTCC陶瓷腔体,介电常数高,加工精度高,更有利于射频信号垂直传输,更有利于低频控制信号无接插件传输,简化模块复杂度、减少生产装配工序、减小体积以及降低物料成本。
5、本发明的新型芯片封装设计,采用HTCC陶瓷腔体,烧结温度高,远远高于模块常规装配工艺温度,使模块装配拥有更多的温度梯度,极大的方便现有产线升级改造。
6、本发明的新型芯片封装设计,中间载板可采用HTCC陶瓷介质,能实现正反面芯片装配,同时三维集成调幅调相芯片、数字控制芯片以及收发放大芯片,进一步提高封装集成度,减小系统体积。
附图说明
图1是本发明实施例1的新型芯片集成封装结构的爆炸结构图。
图2是本发明实施例1的完整装配结构图。
图3是本发明实施例1陶瓷腔体层的剖面示意图。
图4是本发明实施例1载板层示意图。
图5是本发明实施例2陶瓷腔体层示意图。
图6是本发明实施例3载板层示意图。
图7是本发明实施例4陶瓷腔体层示意图。
图中,1为盖板层,2为陶瓷腔体层,3为载板层,4为射频芯片层,11为盖板,12为吸波材料,21为HTCC陶瓷介质,211为台阶一,212为台阶二,213为台阶三,214为台阶四,215为介质底层,22为HTCC金属走线,221为顶层焊盘,222为上层走线及焊盘一,223为中间层走线及焊盘二,224为底层走线及焊盘,225为介质底层焊盘,23为HTCC金属过孔,231为金属过孔一,232为金属过孔二,233为金属过孔三,234为金属过孔四,31为载板,32为控制芯片,33为收发放大芯片。
实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
实施例1
如图1、图2、图3、图4所示,本实施例提供一种新型芯片集成封装结构,包括:盖板层1、盖板层1下方的陶瓷腔体层2;陶瓷腔体层2内部设有载板层3和载板层3下方的射频芯片层4;
盖板层1包括钼铜金属盖板11,钼铜金属盖板11固定连接在陶瓷腔体层2上方并封闭陶瓷腔体层2;
如图1、图3所示,陶瓷腔体层2的基底为HTCC陶瓷介质21,HTCC陶瓷介质21上设置HTCC金属走线22和HTCC金属过孔23;HTCC金属走线22包括顶层焊盘221、上层走线及焊盘一222、中间层走线及焊盘二223、底层走线及焊盘224;HTCC金属过孔23包括金属过孔一231、金属过孔二232、金属过孔三233;
如图3所示,陶瓷腔体层2内部向下依次设置台阶一211、台阶二212、台阶三213、台阶四214、介质底层215;陶瓷腔体层2的顶部边缘设置顶层焊盘221;顶层焊盘221通过植球与外部部件进行控制信号和射频信号传输;
台阶一211用于支撑金属盖板11,同时与金属盖板11固定连接实现对陶瓷腔体层2的密封;
台阶二212上设置有上层走线及焊盘一222,载板层3中控制芯片32通过金丝与上层走线及焊盘一222进行互连;上层走线及焊盘一222分别与顶层焊盘221通过金属过孔一231互连,与台阶四214中的中间层走线及焊盘二223通过金属过孔二232互连;
台阶三213用于支撑载板层3中的金属载板31;
台阶四214上设置有中间层走线及焊盘二223,中间层走线及焊盘二223与顶层焊盘221通过金属过孔三233互连,通过金丝与射频芯片层4中的射频芯片互连;
介质底层215上设置有底层走线及焊盘224,通过金丝与射频芯片层4中射频芯片互连;
如图4所示,载板层3包括载板31和控制芯片32;控制芯片32放置于载板31上,并通过金丝与上层走线及焊盘一222进行互连;控制芯片32供电及控制输入信号通过上层走线及焊盘一222、金属过孔一231与顶层焊盘221互连;控制芯片32控制输出信号通过上层走线及焊盘一222、金属过孔一232与台阶四214中设置的中间层走线及焊盘二223互连,从而达到控制射频芯片层4中射频芯片的目的;
射频芯片层4中设置有射频芯片;射频芯片通过金丝与中间层走线及焊盘二223互连;再通过金属过孔三233与顶层焊盘221互连,实现射频芯片的供电及射频信号传输;通过金属过孔二232与上层走线及焊盘一222互连、进而通过金丝与控制芯片32互连,实现射频芯片的控制或调制控制;射频芯片通过金丝与陶瓷腔体层2中介质底层215上设置的底层走线及焊盘224互连,实现不同芯片中射频信号的传输、分配或合成。
盖板层1上设有吸波材料12,吸波材料12贴设于钼铜金属盖板11下方和陶瓷腔体层2的连接处,吸波材料12用于防止射频自激以及使射频增益更平坦。
优选的,载板31采用HTCC陶瓷介质。
优选的,载板31为金属载板。
钼铜金属盖板11焊接在陶瓷腔体层2上方并封闭陶瓷腔体层2。
台阶一211与金属盖板11焊接实现对陶瓷腔体层2的封闭。
实施例2
如图5所示,本实施例和实施例1的区别在于:在介质底层215的背面设置介质底层焊盘225,将射频信号从顶层焊盘221输入或输出,从介质底层焊盘225输出或输入。
实施例3
如图6所示,本实施例和实施例1的区别在于:控制芯片32设置于载板31背面,收发放大芯片33设置于载板31正面。可同时集成调幅调相芯片、数字控制芯片以及收发放大芯片于一体,集成度更高。
实施例4
如图7所示,本实施例和实施例3的区别在于:在介质底层215的背面设置介质底层焊盘225,将射频信号从顶层焊盘221输入或输出,从介质底层焊盘225输出或输入。而实施例3的射频信号只能从顶层焊盘221输入和输出。
本实施例的新型芯片封装,基于多层HTCC陶瓷,实现了高集成化、小型化和低成本化应用要求。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。

Claims (8)

1.一种新型芯片集成封装结构,其特征在于,包括:盖板层(1)、盖板层(1)下方的陶瓷腔体层(2);陶瓷腔体层(2)内部设有载板层(3)和载板层(3)下方的射频芯片层(4);
盖板层(1)包括钼铜金属盖板(11),钼铜金属盖板(11)固定连接在陶瓷腔体层(2)上方并封闭陶瓷腔体层(2);
陶瓷腔体层(2)的基底为HTCC陶瓷介质(21),HTCC陶瓷介质(21)上设置HTCC金属走线(22)和HTCC金属过孔(23);HTCC金属走线(22)包括顶层焊盘(221)、上层走线及焊盘一(222)、中间层走线及焊盘二(223)、底层走线及焊盘(224);HTCC金属过孔(23)包括金属过孔一(231)、金属过孔二(232)、金属过孔三(233);
陶瓷腔体层(2)内部向下依次设置台阶一(211)、台阶二(212)、台阶三(213)、台阶四(214)、介质底层(215);陶瓷腔体层(2)的顶部边缘设置顶层焊盘(221);顶层焊盘(221)通过植球与外部部件进行控制信号和射频信号传输;
台阶一(211)用于支撑金属盖板(11),同时与金属盖板(11)固定连接实现对陶瓷腔体层(2)的密封;
台阶二(212)上设置有上层走线及焊盘一(222),载板层(3)中控制芯片(32)通过金丝与上层走线及焊盘一(222)进行互连;上层走线及焊盘一(222)分别与顶层焊盘(221)通过金属过孔一(231)互连,与台阶四(214)中的中间层走线及焊盘二(223)通过金属过孔二(232)互连;
台阶三(213)用于支撑载板层(3)中的金属载板(31);
台阶四(214)上设置有中间层走线及焊盘二(223),中间层走线及焊盘二(223)与顶层焊盘(221)通过金属过孔三(233)互连,通过金丝与射频芯片层(4)中的射频芯片互连;
介质底层(215)上设置有底层走线及焊盘(224),通过金丝与射频芯片层(4)中射频芯片互连;
载板层(3)包括载板(31)和控制芯片(32);控制芯片(32)放置于载板(31)上,并通过金丝与上层走线及焊盘一(222)进行互连;控制芯片(32)供电及控制输入信号通过上层走线及焊盘一(222)、金属过孔一(231)与顶层焊盘(221)互连;控制芯片(32)控制输出信号通过上层走线及焊盘一(222)、金属过孔一(232)与台阶四(214)中设置的中间层走线及焊盘二(223)互连,从而达到控制射频芯片层(4)中射频芯片的目的;
射频芯片层(4)中设置有射频芯片;射频芯片通过金丝与中间层走线及焊盘二(223)互连;再通过金属过孔三(233)与顶层焊盘(221)互连,实现射频芯片的供电及射频信号传输;通过金属过孔二(232)与上层走线及焊盘一(222)互连、进而通过金丝与控制芯片(32)互连,实现射频芯片的控制或调制控制;射频芯片通过金丝与陶瓷腔体层(2)中介质底层(215)上设置的底层走线及焊盘(224)互连,实现不同芯片中射频信号的传输、分配或合成。
2.根据权利要求1所述的新型芯片集成封装结构,其特征在于:盖板层(1)上设有吸波材料(12),吸波材料(12)贴设于钼铜金属盖板(11)下方和陶瓷腔体层(2)的连接处,吸波材料(12)用于防止射频自激以及使射频增益更平坦。
3.根据权利要求1所述的新型芯片集成封装结构,其特征在于:在介质底层(215)的背面设置介质底层焊盘(225),将射频信号从顶层焊盘(221)输入或输出,从介质底层焊盘(225)输出或输入。
4.根据权利要求1或3所述的新型芯片集成封装结构,其特征在于:控制芯片(32)设置于载板(31)背面,收发放大芯片(33)设置于载板(31)正面。
5.根据权利要求1所述的新型芯片集成封装结构,其特征在于:载板(31)采用HTCC陶瓷介质。
6.根据权利要求1所述的新型芯片集成封装结构,其特征在于:载板(31)为金属载板。
7.根据权利要求1所述的新型芯片集成封装结构,其特征在于:钼铜金属盖板(11)焊接在陶瓷腔体层(2)上方并封闭陶瓷腔体层(2)。
8.根据权利要求1所述的新型芯片集成封装结构,其特征在于:台阶一(211)与金属盖板(11)焊接实现对陶瓷腔体层(2)的封闭。
CN202310105380.4A 2023-02-13 2023-02-13 新型芯片集成封装结构 Pending CN115831880A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310105380.4A CN115831880A (zh) 2023-02-13 2023-02-13 新型芯片集成封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310105380.4A CN115831880A (zh) 2023-02-13 2023-02-13 新型芯片集成封装结构

Publications (1)

Publication Number Publication Date
CN115831880A true CN115831880A (zh) 2023-03-21

Family

ID=85521089

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310105380.4A Pending CN115831880A (zh) 2023-02-13 2023-02-13 新型芯片集成封装结构

Country Status (1)

Country Link
CN (1) CN115831880A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116722335A (zh) * 2023-08-09 2023-09-08 成都华兴大地科技有限公司 一种垂直过渡结构及应用
CN117082730A (zh) * 2023-09-20 2023-11-17 成都华兴大地科技有限公司 一种可气密多层陶瓷结构
CN117374575A (zh) * 2023-12-08 2024-01-09 石家庄军特电子科技有限公司 射频信号发射模块

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001261432A (ja) * 2000-03-21 2001-09-26 Kyocera Corp 高周波用磁器組成物および高周波用磁器
JP2003068907A (ja) * 2001-08-29 2003-03-07 Nec Corp 高周波機能モジュール及びその多層実装構造
JP2003234452A (ja) * 2002-02-06 2003-08-22 Mitsubishi Electric Corp 高周波回路モジュール及びその製造方法
US20050051356A1 (en) * 2002-07-17 2005-03-10 Ngk Spark Plug Co., Ltd. Copper paste and wiring board using the same
JP2005252079A (ja) * 2004-03-05 2005-09-15 Mitsubishi Electric Corp 多層セラミック基板、高周波モジュール、及び多層セラミック基板の製造方法
US20140218883A1 (en) * 2012-05-17 2014-08-07 Eagantu Ltd. Electronic module allowing fine tuning after assembly
CN107248513A (zh) * 2017-06-19 2017-10-13 苏州博海创业微系统有限公司 北斗一体化封装电路
CN109256373A (zh) * 2018-09-29 2019-01-22 中国电子科技集团公司第四十三研究所 I/f转换系统三维立体封装结构及封装方法
CN110501579A (zh) * 2019-07-24 2019-11-26 成都华兴大地科技有限公司 用于毫米波天线的远场测试系统及其测试方法
CN112635444A (zh) * 2020-12-22 2021-04-09 中国电子科技集团公司第五十五研究所 一种具有三维堆叠形式的微系统封装组件及其制作方法
WO2021227240A1 (zh) * 2020-05-13 2021-11-18 中国电子科技集团公司第五十五研究所 一种射频微系统三维封装外壳结构以及制作方法
CN113745171A (zh) * 2021-08-31 2021-12-03 华天科技(南京)有限公司 一种设置有台阶腔体的芯片堆叠封装结构及其制作方法
CN113838845A (zh) * 2021-11-26 2021-12-24 成都雷电微力科技股份有限公司 一种基于三维堆叠气密封装的tr组件及组装方法
CN115458517A (zh) * 2022-08-31 2022-12-09 航天科工微电子系统研究院有限公司 一种Ka频段TR组件SiP芯片结构及其设计方法
CN115662965A (zh) * 2022-12-15 2023-01-31 成都华兴大地科技有限公司 一种新型大功耗芯片封装结构及封装方法

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001261432A (ja) * 2000-03-21 2001-09-26 Kyocera Corp 高周波用磁器組成物および高周波用磁器
JP2003068907A (ja) * 2001-08-29 2003-03-07 Nec Corp 高周波機能モジュール及びその多層実装構造
JP2003234452A (ja) * 2002-02-06 2003-08-22 Mitsubishi Electric Corp 高周波回路モジュール及びその製造方法
US20050051356A1 (en) * 2002-07-17 2005-03-10 Ngk Spark Plug Co., Ltd. Copper paste and wiring board using the same
JP2005252079A (ja) * 2004-03-05 2005-09-15 Mitsubishi Electric Corp 多層セラミック基板、高周波モジュール、及び多層セラミック基板の製造方法
US20140218883A1 (en) * 2012-05-17 2014-08-07 Eagantu Ltd. Electronic module allowing fine tuning after assembly
CN107248513A (zh) * 2017-06-19 2017-10-13 苏州博海创业微系统有限公司 北斗一体化封装电路
CN109256373A (zh) * 2018-09-29 2019-01-22 中国电子科技集团公司第四十三研究所 I/f转换系统三维立体封装结构及封装方法
CN110501579A (zh) * 2019-07-24 2019-11-26 成都华兴大地科技有限公司 用于毫米波天线的远场测试系统及其测试方法
WO2021227240A1 (zh) * 2020-05-13 2021-11-18 中国电子科技集团公司第五十五研究所 一种射频微系统三维封装外壳结构以及制作方法
CN112635444A (zh) * 2020-12-22 2021-04-09 中国电子科技集团公司第五十五研究所 一种具有三维堆叠形式的微系统封装组件及其制作方法
CN113745171A (zh) * 2021-08-31 2021-12-03 华天科技(南京)有限公司 一种设置有台阶腔体的芯片堆叠封装结构及其制作方法
CN113838845A (zh) * 2021-11-26 2021-12-24 成都雷电微力科技股份有限公司 一种基于三维堆叠气密封装的tr组件及组装方法
CN115458517A (zh) * 2022-08-31 2022-12-09 航天科工微电子系统研究院有限公司 一种Ka频段TR组件SiP芯片结构及其设计方法
CN115662965A (zh) * 2022-12-15 2023-01-31 成都华兴大地科技有限公司 一种新型大功耗芯片封装结构及封装方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116722335A (zh) * 2023-08-09 2023-09-08 成都华兴大地科技有限公司 一种垂直过渡结构及应用
CN116722335B (zh) * 2023-08-09 2023-10-27 成都华兴大地科技有限公司 一种垂直过渡结构及应用
CN117082730A (zh) * 2023-09-20 2023-11-17 成都华兴大地科技有限公司 一种可气密多层陶瓷结构
CN117082730B (zh) * 2023-09-20 2024-02-09 成都华兴大地科技有限公司 一种可气密多层陶瓷结构
CN117374575A (zh) * 2023-12-08 2024-01-09 石家庄军特电子科技有限公司 射频信号发射模块
CN117374575B (zh) * 2023-12-08 2024-02-09 石家庄军特电子科技有限公司 射频信号发射模块

Similar Documents

Publication Publication Date Title
CN112994760B (zh) 一种高集成度多波束瓦片式tr组件
CN115831880A (zh) 新型芯片集成封装结构
CN110739537B (zh) 高密度高集成度毫米波瓦式相控天线t/r组件
CN112051551B (zh) 基于硅基三维集成的微小型雷达高频大功率有源子阵
CN111048500B (zh) 一体化封装射频微系统组件
EP1182704A2 (en) High frequency module
CN111146190B (zh) 一种硅基三维集成微波变频组件
CN113838845B (zh) 一种基于三维堆叠气密封装的tr组件及组装方法
CN110794373A (zh) 一种集成毫米波瓦片式tr组件
CN113471186B (zh) 卫星通信多通道射频收发接口单元3d集成封装架构
CN105743534B (zh) 一种多通道收发组件
CN113451732B (zh) 一种新型气密瓦片式相控阵天线
CN116722335B (zh) 一种垂直过渡结构及应用
CN112803898B (zh) 一种高集成度变频通道组件
CN115666051A (zh) 一种一体化有源相控阵封装天线射频微系统
US6198456B1 (en) Integrated transmitter or receiver device
CN114613751A (zh) 一种大功率立体堆叠三维集成射频前端微系统
CN111555734A (zh) 一种基于RF-SiP技术的声表面波开关滤波模块和电子设备
CN113540777B (zh) 基于有源aip单元的平板相控阵天线架构
CN112437535B (zh) 一种具有高稳定性的射频前端
CN114496996B (zh) 一种tr组件的电磁屏蔽结构
CN216252731U (zh) 一种射频收发装置
CN111585589B (zh) 一种多通道小型宽带接收机
CN115166641A (zh) 一种基于sip的小型化表贴收发组件
CN114093823A (zh) 一种微波与毫米波芯片的气密封装结构及封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20230321

RJ01 Rejection of invention patent application after publication