CN112635444A - 一种具有三维堆叠形式的微系统封装组件及其制作方法 - Google Patents

一种具有三维堆叠形式的微系统封装组件及其制作方法 Download PDF

Info

Publication number
CN112635444A
CN112635444A CN202011526452.5A CN202011526452A CN112635444A CN 112635444 A CN112635444 A CN 112635444A CN 202011526452 A CN202011526452 A CN 202011526452A CN 112635444 A CN112635444 A CN 112635444A
Authority
CN
China
Prior art keywords
ceramic
metal
shell
cavity
welding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011526452.5A
Other languages
English (en)
Other versions
CN112635444B (zh
Inventor
庞学满
李华新
谢新根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 55 Research Institute
Original Assignee
CETC 55 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 55 Research Institute filed Critical CETC 55 Research Institute
Priority to CN202011526452.5A priority Critical patent/CN112635444B/zh
Publication of CN112635444A publication Critical patent/CN112635444A/zh
Application granted granted Critical
Publication of CN112635444B publication Critical patent/CN112635444B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明涉及一种具有三维堆叠形式的微系统封装组件及其制作方法，组件包括外壳与陶瓷基板，外壳底座材料为低损耗陶瓷，采用低损耗陶瓷作为传输介质，可工作在微波至毫米波频段；内腔为多层台阶结构，陶瓷基板堆叠在外壳内腔台阶表面，外壳底面引出端为水平引出的金属引线，底面设置可用于散热的金属热沉，可以实现底面芯片的散热；陶瓷基板材料为低温共烧多层陶瓷或者高温共烧多层陶瓷，表面或者底面设置多个可局部密封的腔体，用于封装芯片；本发明具有集成度高、微波传输性能好、可靠性高等方面的特点。

Description

一种具有三维堆叠形式的微系统封装组件及其制作方法
技术领域
本发明涉及一种具有三维堆叠形式的微系统封装组件及其制作方法，属于射频微系统组件封装领域。
背景技术
射频微系统组件一般具备两种典型的封装形式。一是PCB配合金属壳体，这种形式制造难度较低，是一种比较传统的封装形式；该类封装形式一般尺寸大，对复杂结构的设计和生产构成瓶颈，应用受限，现阶段的应用较少。另一种是目前最常用的低温共烧陶瓷(LTCC)配合铝基复合金属材料壳体；LTCC基板的介质损耗低、硬度高，可以实现复杂的布线要求，具备实现多通道传输的条件，是目前国内外最常用的射频微系统组件封装形式。铝基复合金属材料壳体为组件提供信号输入输出通道、散热通道，机械支撑和受保护的工作环境。这种封装形式尺寸通常也比较大。有采用AlN基板、倒装单片微波集成电路(MMIC)、毛纽扣的形式实现射频微系统组件的封装，但毛纽扣需要较好的精确对位和组装，实用性不强，可靠性较低。
近年来，三维封装组件越来越受到重视，有报道在金属壳体内部通过LTCC基板本身的BGA结构实现多级LTCC基板的垂直堆叠。这种封装结构虽然在一定程度上减小了封装体积，但是需要依靠SMT同轴型接头将金属壳体内部微波信号传输出来，导致微系统整体封装体积仍然较大，难以有效降低整体封装尺寸。随着三维集成应用要求越发严苛，射频微系统组件必须向着更高的集成度和小型化的方向发展。相比于LTCC技术，高温共烧陶瓷(HTCC)技术具备更高的可靠性、更低的成本，并且可实现更高的集成度与小型化；基于HTCC技术的多层BGA焊盘面阵结构的射频微系统三维封装外壳可实现更丰富的封装形式，应用场景更为广阔；外形上通过设计多腔体多通道结构，可以省去金属壳体结构，实现射频微系统组件的进一步小型化。在HTCC外壳的基础上堆叠多级陶瓷基板，可以实现组件良好的微波传输性能，有效减少组件体积，提高组件整体可靠性。
因此，基于HTCC的射频微系统三维封装技术将成为微系统封装领域未来发展的重要方向；亟需一种基于HTCC技术开发的微系统封装组件，能够有效解决射频微系统三维封装组件领域在集成度、微波性能、可靠性等方面一直存在的问题。
发明内容
本发明提供一种具有三维堆叠形式的微系统封装组件及其制作方法，是一种集成度高、微波性能优良、可靠性高的具有三维堆叠形式的微系统封装组件。
本发明解决其技术问题所采用的技术方案是：
一种具有三维堆叠形式的微系统封装组件，其为陶瓷封装形式，可工作在微波至毫米波频段，包括外壳以及嵌设在外壳内部的陶瓷基板；
前述的外壳包括陶瓷底座、金属框架、金属引线以及金属热沉，陶瓷底座内腔设置多层台阶，台阶表面分布BGA焊盘面阵结构，在陶瓷底座的底面中心位置设置台阶腔，台阶腔内嵌入金属热沉，金属热沉的表面设置功率芯片，同时在陶瓷底座底面平出金属引线，在陶瓷底座的表面架设金属框架；
前述的陶瓷基板嵌设在陶瓷底座内腔，且其表面或者底面开设至少一个腔体，陶瓷基板的表面同样设置BGA焊盘面阵结构，位于陶瓷基板表面的BGA焊盘面阵结构与位于台阶表面的BGA焊盘面阵结构配合；
作为本发明的进一步优选，位于外壳内的BGA焊盘面阵结构，其作为微波传输结构工作的波频段范围为40GHz-60GHz；
BGA焊盘面阵结构为仿同轴形式，包括若干中心金属孔，每个中心金属孔的四周均匀环绕设置若干金属接地孔，若干金属接地孔构成以中心金属孔为圆心的圆环，圆环的半径范围为0.4mm-2.0mm，中心金属孔的直径范围为0.05mm-0.10mm，金属接地孔的直径范围为0.10mm-0.20mm；
作为本发明的进一步优选，陶瓷底座采用陶瓷作为传输介质，其损耗角正切值小于5×10-4；
作为本发明的进一步优选，陶瓷底座内腔设置多层台阶，每层台阶表面的翘曲度小于1μm/mm，各层台阶上表面都水平分布若干BGA焊盘面阵结构，焊盘直径为0.3mm-0.5mm，相邻焊盘之间的距离小于1.5mm，该BGA焊盘与外壳底板背面的金属引线通过陶瓷内部布线实现电连通性；
作为本发明的进一步优选，金属热沉为高热导率材料，采用钨铜或者钼铜或者铜-钼铜-铜或者金刚石铜；
金属引线与金属框架选用铁镍合金制作；
如前述所述的一种具有三维堆叠形式的微系统封装组件的制作方法，前述外壳内陶瓷底座采用低损耗陶瓷制备工艺结合HTCC工艺进行制备，具体包括以下步骤：
第一步，按照低损耗陶瓷配方进行配料，球磨，流延出厚度为0.200mm-0.35mm的生瓷带，备用；
第二步，采用HTCC工艺对生瓷带进行打孔、填孔、印刷金属化图形，打腔，叠片，层压、生切制作形成陶瓷底座，陶瓷底座的成型方法包括以下步骤：
第21步，预备一块镂空铝板，镂空铝板包括边框，在边框上嵌设定位销，定位销与生瓷带边缘位置的定位孔位置匹配，再预备两张镂空金属片，一张镂空金属片的镂空图形与预备制作的陶瓷底座表面腔体图形一致，另一张镂空金属片的镂空图形与预备制作的陶瓷底座底面腔体图形一致，两张镂空金属片的边缘均设置与镂空铝板上定位销位置匹配的定位孔；
第22步，将多层生瓷带进行芯片区开腔，芯片区具备符合设计要求的镂空腔体图形；
第23步，将与底面腔体图形一致的镂空金属片叠设在镂空铝板的定位销上，再将第22步获取的生瓷片由底部至顶部的顺序顺次叠加在定位销上，在最顶部的一层生瓷带表面覆设与表面腔体图形一致的镂空金属片，且该镂空金属片与顶部生瓷带上的镂空腔体图形重合；
第24步，在位于顶部的镂空金属片表面铺设软硅胶垫，位于底部的镂空金属片底面同样铺设软硅胶垫，软硅胶垫的厚度大于或者等于多层生瓷带叠加总厚度的二分之一；
第25步，将第24步获取的结构外部包裹塑料包封袋，经过真空包封、层压处理，热压压力为100-300psi，得到表面以及底部都设有腔体结构的整叠生瓷，对生瓷进行生切，得到生瓷底座；
第三步，将生瓷底座按照低损耗陶瓷烧结工艺进行预烧，预烧后进行二次重烧结，其中预烧的温度范围为1000℃-1600℃，二次重烧结的温度范围为1600℃-1700℃；
第四步，对烧结后的生瓷底座表面金属区域进行镀镍；
第五步，将金属框架在800℃-1200℃，氢气气氛条件下进行退火，随炉冷却，将金属热沉表面镀镍，镍层厚度1.5-4.0μm；
第六步，将金属框架、金属热沉、金属引线、金属底板通过银铜焊料在790±10℃的气氛条件下钎焊在一起，组成外壳半成品；
第七步，将外壳半成品表面金属区域电镀镍层和金层，镍层厚度范围为2.5-6.0μm，BGA焊盘表面金层厚度范围为0.1-0.3μm，外壳表面其他金属区域金层厚度范围为1.3-5.7μm；
作为本发明的进一步优选，前述陶瓷基板通过多层陶瓷工艺制作，具体包括以下步骤：
第⑴步，按照陶瓷配方进行配料、球磨，流延出厚度为0.10mm-0.35mm生瓷片，备用；
第⑵步，采用高温共烧多层陶瓷工艺或者低温共烧多层陶瓷工艺对备用的生瓷片进行打孔、填孔、印刷金属化图形；
第⑶步，对第⑵步获取的生瓷片基板进行腔体加工，加工方法与第二步中步骤相同；
第⑷步，将上述生瓷片基板的整叠生瓷经过生切，烧结，得到陶瓷基板；
第⑸步，将陶瓷基板的表面采用化学方法进行镀镍镀金；
作为本发明的进一步优选，陶瓷基板的表面或者底面开设若干腔体，腔体内焊接芯片，并对其进行密封，具体工艺步骤为：
第②步，将芯片通过回流焊形式焊接至腔体底部；
第②步，将腔体盖板通过低温韩料焊接到腔体边缘的密封区域；
作为本发明的进一步优选，将功率芯片以及陶瓷基板焊接至外壳内，具体包括以下步骤：
第Ⅰ步，将功率芯片焊接至位于陶瓷底座底面中心位置的热沉表面，通过键合实现与外壳的连通；
第Ⅱ步，将第一级陶瓷基板背面焊接至外壳内腔的第一层台阶匹配位置，通过BGA焊球将陶瓷基板的信号传输端焊盘与外壳台阶对应位置焊盘相连接；此焊盘即为BGA焊盘面阵结构；
第Ⅲ步，将第二级陶瓷基板背面焊接至外壳内腔的第二层台阶匹配位置，通过BGA焊球将陶瓷基板的信号传输端焊盘与外壳台阶对应位置焊盘相连接；
第Ⅳ步，以此类推，直至焊接完全部陶瓷基板；
作为本发明的进一步优选，在金属框架的表面覆设金属盖板进行密封，密封工艺包括平行封焊、焊料焊接、激光焊接。
通过以上技术方案，相对于现有技术，本发明具有以下有益效果：
1、本发明提供的外壳内BGA传输结构替代传统射频模组中向外伸张的SMT同轴型传输结构，大大缩减了射频微系统封装尺寸，同时确保微波信号的传输效果；
2、本发明在外壳内部建立阶梯形式的垂直传输结构，将多级的陶瓷基板在陶瓷底座内腔进行垂直堆叠，既可以满足陶瓷基板微波信号传输与隔离度的要求，又可以提升在垂直方向叠贴装空间，从而实现减少平面贴装空间以及封装总体积的目的；
3、本发明提供的陶瓷基板内部制作成可以进行局部密封的多腔结构，可以封装更多的芯片，实现更多通道功能；
4、本发明在陶瓷底座的底部贴设金属热沉，其作为散热片为大功率芯片提供了良好的散热通道，可以满足数十瓦乃至上百瓦功率芯片的散热要求。
附图说明
下面结合附图和实施例对本发明进一步说明。
图1是本发明提供的优选实施例关于具有三维堆叠形式的微系统封装组件结构示意图；
图2是本发明提供的优选实施例中BGA焊盘面阵结构的示意图；
图3是本发明提供的优选实施例中关于陶瓷底座的侧视图；
图4是本发明提供的优选实施例中关于陶瓷底座的剖视图。
图中：1为金属盖板，2为金属框架，3为陶瓷底座，4为金属引线，5为陶瓷基板，6为BGA焊球，7为金属热沉，8为功率芯片，9为软硅胶垫，10为镂空铝板，11为定位销，12为镂空金属片，13为生瓷底座。
具体实施方式
现在结合附图对本发明作进一步详细的说明。这些附图均为简化的示意图，仅以示意方式说明本发明的基本结构，因此其仅显示与本发明有关的构成。
为了解决目前射频微系统三维封装组件领域在集成度、微波性能、可靠性等方面一直存在的问题，本申请旨在提供一种具有三维堆叠形式的微系统封装组件，同时提供了封装组件的制作方法，此封装组件以及制作方法，可以适用多种场景，可以适用于具有仿同轴形式的微波信号传输结构的BGA型组件外壳的制备，或者适用于采用低损耗陶瓷为传输介质的多层陶瓷，或者适用于通过HTCC工艺或者LTCC工艺方法实现的多层陶瓷。
本申请提供的封装结构，其为陶瓷封装形式，包括外壳以及嵌设在外壳内部的陶瓷基板5；外壳包括陶瓷底座3、金属框架2、金属引线4以及金属热沉7，陶瓷底座内腔设置多层台阶，每层台阶表面的翘曲度小于1μm/mm，台阶表面分布BGA焊盘面阵结构，焊盘直径为0.3mm-0.5mm，相邻焊盘之间的距离小于1.5mm，在陶瓷底座的底面中心位置设置台阶腔，台阶腔内嵌入金属热沉，金属热沉的表面设置功率芯片，同时在陶瓷底座底面平出金属引线，在陶瓷底座的表面架设金属框架；陶瓷基板嵌设在陶瓷底座内腔，且其表面或者底面开设至少一个腔体，陶瓷基板的表面同样设置BGA焊盘面阵结构，位于陶瓷基板表面的BGA焊盘面阵结构与位于台阶表面的BGA焊盘面阵结构配合。
位于外壳内的BGA焊盘面阵结构为仿同轴形式，包括若干中心金属孔，每个中心金属孔的四周均匀环绕设置若干金属接地孔，若干金属接地孔构成以中心金属孔为圆心的圆环，圆环的半径范围为0.4mm-2.0mm，中心金属孔的直径范围为0.05mm-0.10mm，金属接地孔的直径范围为0.10mm-0.20mm；
本申请还给出了此封装组件的制作方法，其中针对陶瓷底座、陶瓷基板、芯片与陶瓷基板的焊接、功率芯片以及陶瓷基板与外壳的组装分别给出了施工工艺，下面就做一一陈述：
(一)陶瓷底座采用低损耗陶瓷制备工艺结合HTCC工艺进行制备，具体包括以下步骤：
第一步，按照低损耗陶瓷配方进行配料，球磨，流延出厚度为0.200mm-0.35mm的生瓷带，备用；
在这里陶瓷配方的质量比为氧化铝：氧化镁：氧化钙：粘土＝92-97：2-5：0.1-3：0.1-3。
第二步，采用HTCC工艺对生瓷带进行打孔、填孔、印刷金属化图形，打腔，叠片，层压、生切制作形成陶瓷底座，陶瓷底座的成型方法包括以下步骤：
第21步，预备一块镂空铝板10，镂空铝板包括边框，在边框上嵌设定位销11，定位销与生瓷带边缘位置的定位孔位置匹配，再预备两张镂空金属片12，一张镂空金属片的镂空图形与预备制作的陶瓷底座表面腔体图形一致，另一张镂空金属片的镂空图形与预备制作的陶瓷底座底面腔体图形一致，两张镂空金属片的边缘均设置与镂空铝板上定位销位置匹配的定位孔；
第22步，将多层生瓷带进行芯片区开腔，芯片区具备符合设计要求的镂空腔体图形；
第23步，将与底面腔体图形一致的镂空金属片叠设在镂空铝板的定位销上，再将第22步获取的生瓷片由底部至顶部的顺序顺次叠加在定位销上，在最顶部的一层生瓷带表面覆设与表面腔体图形一致的镂空金属片，且该镂空金属片与顶部生瓷带上的镂空腔体图形重合；
第24步，在位于顶部的镂空金属片表面铺设软硅胶垫9，位于底部的镂空金属片底面同样铺设软硅胶垫，软硅胶垫的厚度大于或者等于多层生瓷带叠加总厚度的二分之一；
第25步，将第24步获取的结构外部包裹塑料包封袋，经过真空包封、层压处理，热压压力为100-300psi，得到表面以及底部都设有腔体结构的整叠生瓷，对生瓷进行生切，得到生瓷底座13；
第三步，将生瓷底座按照低损耗陶瓷烧结工艺进行预烧，预烧后进行二次重烧结，其中预烧的温度范围为1000℃-1600℃，二次重烧结的温度范围为1600℃-1700℃；
第四步，对烧结后的生瓷底座表面金属区域进行镀镍；
第五步，将金属框架在800℃-1200℃，氢气气氛条件下进行退火，随炉冷却，将金属热沉表面镀镍，镍层厚度1.5-4.0μm；
第六步，将金属框架、金属热沉、金属引线、金属底板通过银铜焊料在790±10℃的气氛条件下钎焊在一起，组成外壳半成品；
第七步，将外壳半成品表面金属区域电镀镍层和金层，镍层厚度范围为2.5-6.0μm，BGA焊盘表面金层厚度范围为0.1-0.3μm，外壳表面其他金属区域金层厚度范围为1.3-5.7μm。
(二)陶瓷基板通过多层陶瓷工艺制作，具体包括以下步骤：
第⑴步，按照陶瓷配方进行配料、球磨，流延出厚度为0.10mm-0.35mm生瓷片，备用；
第⑵步，采用高温共烧多层陶瓷工艺或者低温共烧多层陶瓷工艺对备用的生瓷片进行打孔、填孔、印刷金属化图形；
第⑶步，对第⑵步获取的生瓷片基板进行腔体加工，加工方法与第二步中步骤相同；
第⑷步，将上述生瓷片基板的整叠生瓷经过生切，烧结，得到陶瓷基板；
第⑸步，将陶瓷基板的表面采用化学方法进行镀镍镀金。
(三)陶瓷基板的表面或者底面开设若干腔体，腔体内焊接芯片，并对其进行密封，具体工艺步骤为：
第①步，将芯片通过回流焊形式焊接至腔体底部；
第②步，将腔体盖板通过低温韩料焊接到腔体边缘的密封区域。
(四)将功率芯片以及陶瓷基板焊接至外壳内，具体包括以下步骤：
第Ⅰ步，将功率芯片焊接至位于陶瓷底座底面中心位置的热沉表面，通过键合实现与外壳的连通；
第Ⅱ步，将第一级陶瓷基板背面焊接至外壳内腔的第一层台阶匹配位置，通过BGA焊球6将陶瓷基板的信号传输端焊盘与外壳台阶对应位置焊盘相连接；此焊盘即为BGA焊盘面阵结构；
第Ⅲ步，将第二级陶瓷基板背面焊接至外壳内腔的第二层台阶匹配位置，通过BGA焊球将陶瓷基板的信号传输端焊盘与外壳台阶对应位置焊盘相连接；
第Ⅳ步，以此类推，直至焊接完全部陶瓷基板。
同时，在金属框架的表面覆设金属盖板1进行密封，密封工艺包括平行封焊、焊料焊接、激光焊接。
图1所示，即为本申请提供的优选实施例的具体结构示意图，图2所示为位于外壳内的BGA焊盘面阵结构，其作为微波传输结构工作的波频段范围为40GHz-60GHz，BGA焊盘面阵结构为仿同轴形式，每个焊盘包括一个中心金属孔，在中心金属孔的四周均匀环绕设置八个金属接地孔，八个金属接地孔构成以中心金属孔为圆心的圆环，圆环的半径为0.45mm，中心金属孔的直径为0.075mm，金属接地孔的直径为0.15mm，同时从图2中可以看出，相邻的焊盘之间有共用到金属接地孔；图3-图4所示，是本申请陶瓷底座的结构示意图，其内腔设置两层台阶，每层台阶表面的翘曲度小于1μm/mm，各层台阶上表面都水平分布若干BGA焊盘面阵结构，焊盘直径为0.3mm，相邻焊盘之间的距离小于1.5mm，该BGA焊盘与外壳底板背面的金属引线通过陶瓷内部布线实现电连通性。本申请中陶瓷底座采用陶瓷作为传输介质，其损耗角正切值小于5×10-4；金属热沉为高热导率材料，采用钨铜或者钼铜或者铜-钼铜-铜或者金刚石铜，陶瓷基板为低温共烧陶瓷基板；金属引线以及金属框架选用铁镍合金。
接着基于优选实施例，给出了制作方法，同样包括四个部分，
(一)陶瓷底座采用低损耗陶瓷制备工艺结合HTCC工艺进行制备，具体包括以下步骤：
第一步，按照低损耗陶瓷配方进行配料，球磨，流延出厚度为0.200mm-0.35mm的生瓷带，备用；
在这里陶瓷配方的质量比为氧化铝：氧化镁：氧化钙：粘土＝95：2.5：0.5：1.5。
第二步，采用HTCC工艺(高温共烧多层陶瓷工艺)对生瓷带进行打孔、填孔、印刷金属化图形，打腔，叠片，层压、生切制作形成陶瓷底座，陶瓷底座的成型方法包括以下步骤：
第21步，预备一块镂空铝板，镂空铝板包括边框，在边框上嵌设定位销，定位销与生瓷带边缘位置的定位孔位置匹配，再预备两张镂空金属片，一张镂空金属片的镂空图形与预备制作的陶瓷底座表面腔体图形一致，另一张镂空金属片的镂空图形与预备制作的陶瓷底座底面腔体图形一致，两张镂空金属片的边缘均设置与镂空铝板上定位销位置匹配的定位孔；
第22步，将多层生瓷带进行芯片区开腔，芯片区具备符合设计要求的镂空腔体图形；
第23步，将与底面腔体图形一致的镂空金属片叠设在镂空铝板的定位销上，再将第22步获取的生瓷片由底部至顶部的顺序顺次叠加在定位销上，在最顶部的一层生瓷带表面覆设与表面腔体图形一致的镂空金属片，且该镂空金属片与顶部生瓷带上的镂空腔体图形重合，优选实施例中形成的陶瓷底座内腔为两层台阶；
第24步，在位于顶部的镂空金属片表面铺设软硅胶垫，位于底部的镂空金属片底面同样铺设软硅胶垫，软硅胶垫的厚度大于或者等于多层生瓷带叠加总厚度的二分之一；
第25步，将第24步获取的结构外部包裹塑料包封袋，经过真空包封、层压处理，热压压力为300psi，得到表面以及底部都设有腔体结构的整叠生瓷，对生瓷进行生切，得到生瓷底座；
第三步，将生瓷底座按照低损耗陶瓷烧结工艺进行预烧，预烧后进行二次重烧结，其中预烧的温度为1600℃，二次重烧结的温度为1670℃；
第四步，对烧结后的生瓷底座表面金属区域进行镀镍；
第五步，将金属框架在1150℃，氢气气氛条件下进行退火，随炉冷却，将金属热沉表面镀镍，镍层厚度1.5μm；
第六步，将金属框架、金属热沉、金属引线、金属底板通过银铜焊料在790±10℃的气氛条件下钎焊在一起，组成外壳半成品；
第七步，将外壳半成品表面金属区域电镀镍层和金层，镍层厚度范围为2.5-6.0μm，BGA焊盘表面金层厚度范围为0.1-0.3μm，外壳表面其他金属区域金层厚度范围为1.3-5.7μm。
(二)陶瓷基板通过多层陶瓷工艺制作，具体包括以下步骤：
第⑴步，按照陶瓷配方进行配料、球磨，流延出厚度为0.10mm生瓷片，备用；
第⑵步，采用高温共烧多层陶瓷工艺(LTCC)对备用的生瓷片进行打孔、填孔、印刷金属化图形；
第⑶步，对第⑵步获取的生瓷片基板进行腔体加工，加工方法与第二步中步骤相同，在优选实施例中，从图1中可以看出，位于底部第一级的陶瓷基板其表面开设两个腔体，底面开设一个，位于第二级的陶瓷基板其表面开设三个腔体，底面开设两个腔体；
第⑷步，将上述生瓷片基板的整叠生瓷经过生切，烧结，得到陶瓷基板；
第⑸步，将陶瓷基板的表面采用化学方法进行镀镍镀金。
(三)陶瓷基板的表面或者底面开设若干腔体，腔体内焊接芯片，并对其进行密封，具体工艺步骤为：
第①步，将芯片通过回流焊形式焊接至腔体底部；
第②步，将腔体盖板通过低温韩料焊接到腔体边缘的密封区域。
(四)将功率芯片以及陶瓷基板焊接至外壳内，具体包括以下步骤：
第Ⅰ步，将功率芯片焊接至位于陶瓷底座底面中心位置的热沉表面，通过键合实现与外壳的连通；
第Ⅱ步，将第一级陶瓷基板背面焊接至外壳内腔的第一层台阶匹配位置，通过BGA焊球将陶瓷基板的信号传输端焊盘与外壳台阶对应位置焊盘相连接；此焊盘即为BGA焊盘面阵结构；
第Ⅲ步，将第二级陶瓷基板背面焊接至外壳内腔的第二层台阶匹配位置，通过BGA焊球将陶瓷基板的信号传输端焊盘与外壳台阶对应位置焊盘相连接；
第Ⅳ步，以此类推，直至焊接完全部陶瓷基板。
通过上述优选实施例，两层陶瓷基板之间的信号传输通过陶瓷外壳内部布线来实现，陶瓷基板上下表面都设置了可以局部密封的腔体，同时该外壳腔体底面设置了高热导率材料，可以贴装功率芯片，组件可以采用平行封焊工艺进行封帽，并具有气密性，氦检漏率≤5×10-3Pa·cm3/s(He)。
本申请以优选实施例作为陈述示例，通过测试可以得知，组件整体具有优秀的微波传输性能，散热性能，同时大大提升了封装集成度以及可靠性。
本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)具有与本申请所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样定义，不会用理想化或过于正式的含义来解释。
本申请中所述的“和/或”的含义指的是各自单独存在或两者同时存在的情况均包括在内。
本申请中所述的“连接”的含义可以是部件之间的直接连接也可以是部件间通过其它部件的间接连接。
以上述依据本发明的理想实施例为启示，通过上述的说明内容，相关工作人员完全可以在不偏离本项发明技术思想的范围内，进行多样的变更以及修改。本项发明的技术性范围并不局限于说明书上的内容，必须要根据权利要求范围来确定其技术性范围。

Claims (10)

1.一种具有三维堆叠形式的微系统封装组件，其为陶瓷封装形式，可工作在微波至毫米波频段，其特征在于：包括外壳以及嵌设在外壳内部的陶瓷基板；
前述的外壳包括陶瓷底座、金属框架、金属引线以及金属热沉，陶瓷底座内腔设置多层台阶，台阶表面分布BGA焊盘面阵结构，在陶瓷底座的底面中心位置设置台阶腔，台阶腔内嵌入金属热沉，金属热沉的表面设置功率芯片，同时在陶瓷底座底面平出金属引线，在陶瓷底座的表面架设金属框架；
前述的陶瓷基板嵌设在陶瓷底座内腔，且其表面或者底面开设至少一个腔体，陶瓷基板的表面同样设置BGA焊盘面阵结构，位于陶瓷基板表面的BGA焊盘面阵结构与位于台阶表面的BGA焊盘面阵结构配合。
2.根据权利要求1所述的具有三维堆叠形式的微系统封装组件，其特征在于：位于外壳内的BGA焊盘面阵结构，其作为微波传输结构工作的波频段范围为40GHz-60GHz；
BGA焊盘面阵结构为仿同轴形式，包括若干中心金属孔，每个中心金属孔的四周均匀环绕设置若干金属接地孔，若干金属接地孔构成以中心金属孔为圆心的圆环，圆环的半径范围为0.4mm-2.0mm，中心金属孔的直径范围为0.05mm-0.10mm，金属接地孔的直径范围为0.10mm-0.20mm。
3.根据权利要求1所述的具有三维堆叠形式的微系统封装组件，其特征在于：陶瓷底座采用陶瓷作为传输介质，其损耗角正切值小于5×10-4。
4.根据权利要求1所述的具有三维堆叠形式的微系统封装组件，其特征在于：陶瓷底座内腔设置多层台阶，每层台阶表面的翘曲度小于1μm/mm，各层台阶上表面都水平分布若干BGA焊盘面阵结构，焊盘直径为0.3mm-0.5mm，相邻焊盘之间的距离小于1.5mm，该BGA焊盘与外壳底板背面的金属引线通过陶瓷内部布线实现电连通性。
5.根据权利要求1所述的具有三维堆叠形式的微系统封装组件，其特征在于：金属热沉为高热导率材料，采用钨铜或者钼铜或者铜-钼铜-铜或者金刚石铜；
金属引线与金属框架选用铁镍合金制作。
6.如权利要求1所述的一种具有三维堆叠形式的微系统封装组件的制作方法，其特征在于：前述外壳内陶瓷底座采用低损耗陶瓷制备工艺结合HTCC工艺进行制备，具体包括以下步骤：
第一步，按照低损耗陶瓷配方进行配料，球磨，流延出厚度为0.200mm-0.35mm的生瓷带，备用；
第二步，采用HTCC工艺对生瓷带进行打孔、填孔、印刷金属化图形，打腔，叠片，层压、生切制作形成陶瓷底座，陶瓷底座的成型方法包括以下步骤：
第21步，预备一块镂空铝板，镂空铝板包括边框，在边框上嵌设定位销，定位销与生瓷带边缘位置的定位孔位置匹配，再预备两张镂空金属片，一张镂空金属片的镂空图形与预备制作的陶瓷底座表面腔体图形一致，另一张镂空金属片的镂空图形与预备制作的陶瓷底座底面腔体图形一致，两张镂空金属片的边缘均设置与镂空铝板上定位销位置匹配的定位孔；
第22步，将多层生瓷带进行芯片区开腔，芯片区具备符合设计要求的镂空腔体图形；
第23步，将与底面腔体图形一致的镂空金属片叠设在镂空铝板的定位销上，再将第22步获取的生瓷片由底部至顶部的顺序顺次叠加在定位销上，在最顶部的一层生瓷带表面覆设与表面腔体图形一致的镂空金属片，且该镂空金属片与顶部生瓷带上的镂空腔体图形重合；
第24步，在位于顶部的镂空金属片表面铺设软硅胶垫，位于底部的镂空金属片底面同样铺设软硅胶垫，软硅胶垫的厚度大于或者等于多层生瓷带叠加总厚度的二分之一；
第25步，将第24步获取的结构外部包裹塑料包封袋，经过真空包封、层压处理，热压压力为100-300psi，得到表面以及底部都设有腔体结构的整叠生瓷，对生瓷进行生切，得到生瓷底座；
第三步，将生瓷底座按照低损耗陶瓷烧结工艺进行预烧，预烧后进行二次重烧结，其中预烧的温度范围为1000℃-1600℃，二次重烧结的温度范围为1600℃-1700℃；
第四步，对烧结后的生瓷底座表面金属区域进行镀镍；
第五步，将金属框架在800℃-1200℃，氢气气氛条件下进行退火，随炉冷却，将金属热沉表面镀镍，镍层厚度1.5-4.0μm；
第六步，将金属框架、金属热沉、金属引线、金属底板通过银铜焊料在790±10℃的气氛条件下钎焊在一起，组成外壳半成品；
第七步，将外壳半成品表面金属区域电镀镍层和金层，镍层厚度范围为2.5-6.0μm，BGA焊盘表面金层厚度范围为0.1-0.3μm，外壳表面其他金属区域金层厚度范围为1.3-5.7μm。
7.如权利要求6所述的一种具有三维堆叠形式的微系统封装组件的制作方法，其特征在于：前述陶瓷基板通过多层陶瓷工艺制作，具体包括以下步骤：
第⑴步，按照陶瓷配方进行配料、球磨，流延出厚度为0.10mm-0.35mm生瓷片，备用；
第⑵步，采用高温共烧多层陶瓷工艺或者低温共烧多层陶瓷工艺对备用的生瓷片进行打孔、填孔、印刷金属化图形；
第⑶步，对第⑵步获取的生瓷片基板进行腔体加工，加工方法与第二步中步骤相同；
第⑷步，将上述生瓷片基板的整叠生瓷经过生切，烧结，得到陶瓷基板；
第⑸步，将陶瓷基板的表面采用化学方法进行镀镍镀金。
8.如权利要求7所述的一种具有三维堆叠形式的微系统封装组件的制作方法，其特征在于：陶瓷基板的表面或者底面开设若干腔体，腔体内焊接芯片，并对其进行密封，具体工艺步骤为：
第①步，将芯片通过回流焊形式焊接至腔体底部；
第②步，将腔体盖板通过低温韩料焊接到腔体边缘的密封区域。
9.如权利要求8所述的一种具有三维堆叠形式的微系统封装组件的制作方法，其特征在于：将功率芯片以及陶瓷基板焊接至外壳内，具体包括以下步骤：
第Ⅰ步，将功率芯片焊接至位于陶瓷底座底面中心位置的热沉表面，通过键合实现与外壳的连通；
第Ⅱ步，将第一级陶瓷基板背面焊接至外壳内腔的第一层台阶匹配位置，通过BGA焊球将陶瓷基板的信号传输端焊盘与外壳台阶对应位置焊盘相连接；此焊盘即为BGA焊盘面阵结构；
第Ⅲ步，将第二级陶瓷基板背面焊接至外壳内腔的第二层台阶匹配位置，通过BGA焊球将陶瓷基板的信号传输端焊盘与外壳台阶对应位置焊盘相连接；
第Ⅳ步，以此类推，直至焊接完全部陶瓷基板。
10.如权利要求1所述的一种具有三维堆叠形式的微系统封装组件的制作方法，其特征在于：在金属框架的表面覆设金属盖板进行密封，密封工艺包括平行封焊、焊料焊接、激光焊接。
CN202011526452.5A 2020-12-22 2020-12-22 一种具有三维堆叠形式的微系统封装组件及其制作方法 Active CN112635444B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011526452.5A CN112635444B (zh) 2020-12-22 2020-12-22 一种具有三维堆叠形式的微系统封装组件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011526452.5A CN112635444B (zh) 2020-12-22 2020-12-22 一种具有三维堆叠形式的微系统封装组件及其制作方法

Publications (2)

Publication Number Publication Date
CN112635444A true CN112635444A (zh) 2021-04-09
CN112635444B CN112635444B (zh) 2022-05-10

Family

ID=75320629

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011526452.5A Active CN112635444B (zh) 2020-12-22 2020-12-22 一种具有三维堆叠形式的微系统封装组件及其制作方法

Country Status (1)

Country Link
CN (1) CN112635444B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113271721A (zh) * 2021-04-30 2021-08-17 北京七星华创微电子有限责任公司 一种高集成度全密封立体贴装的电路集成组装工艺
CN114823548A (zh) * 2022-06-28 2022-07-29 之江实验室 一种面向光电共封装的lga封装结构
CN115172526A (zh) * 2022-07-25 2022-10-11 中国电子科技集团公司第十三研究所 陶瓷基座的制备方法、陶瓷基座及微光探测器封装方法
CN115425938A (zh) * 2022-09-28 2022-12-02 天通瑞宏科技有限公司 高可靠性csp封装方法和声表面波滤波器
CN115831880A (zh) * 2023-02-13 2023-03-21 成都华兴大地科技有限公司 新型芯片集成封装结构
CN117038646A (zh) * 2023-10-08 2023-11-10 之江实验室 陶瓷封装结构及其设计方法
CN117133721A (zh) * 2023-10-26 2023-11-28 苏州博海创业微系统有限公司 一种具有导热体腔的多层陶瓷封装管壳结构及组件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109256373A (zh) * 2018-09-29 2019-01-22 中国电子科技集团公司第四十三研究所 I/f转换系统三维立体封装结构及封装方法
CN111785691A (zh) * 2020-05-13 2020-10-16 中国电子科技集团公司第五十五研究所 一种射频微系统三维封装外壳结构以及制作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109256373A (zh) * 2018-09-29 2019-01-22 中国电子科技集团公司第四十三研究所 I/f转换系统三维立体封装结构及封装方法
CN111785691A (zh) * 2020-05-13 2020-10-16 中国电子科技集团公司第五十五研究所 一种射频微系统三维封装外壳结构以及制作方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113271721A (zh) * 2021-04-30 2021-08-17 北京七星华创微电子有限责任公司 一种高集成度全密封立体贴装的电路集成组装工艺
CN114823548A (zh) * 2022-06-28 2022-07-29 之江实验室 一种面向光电共封装的lga封装结构
CN115172526A (zh) * 2022-07-25 2022-10-11 中国电子科技集团公司第十三研究所 陶瓷基座的制备方法、陶瓷基座及微光探测器封装方法
CN115425938A (zh) * 2022-09-28 2022-12-02 天通瑞宏科技有限公司 高可靠性csp封装方法和声表面波滤波器
CN115831880A (zh) * 2023-02-13 2023-03-21 成都华兴大地科技有限公司 新型芯片集成封装结构
CN117038646A (zh) * 2023-10-08 2023-11-10 之江实验室 陶瓷封装结构及其设计方法
CN117038646B (zh) * 2023-10-08 2024-01-26 之江实验室 陶瓷封装结构及其设计方法
CN117133721A (zh) * 2023-10-26 2023-11-28 苏州博海创业微系统有限公司 一种具有导热体腔的多层陶瓷封装管壳结构及组件
CN117133721B (zh) * 2023-10-26 2024-02-23 苏州博海创业微系统有限公司 一种具有导热体腔的多层陶瓷封装管壳结构及组件

Also Published As

Publication number Publication date
CN112635444B (zh) 2022-05-10

Similar Documents

Publication Publication Date Title
CN112635444B (zh) 一种具有三维堆叠形式的微系统封装组件及其制作方法
CN111785691B (zh) 一种射频微系统三维封装外壳结构以及制作方法
EP1317801B1 (en) Thick film millimeter wave transceiver module
CN112652613A (zh) 一种具有三维堆叠形式的多通道微系统封装组件及其制作方法
US10410960B1 (en) Parallel seam welding leadless ceramic package
JP2015516693A (ja) 電子集積のための３次元モジュール
WO2003021673A9 (en) High-frequency chip packages
EP3053187B1 (en) High power rf circuit
CN215496704U (zh) 一种基于HTCC的Ku波段集成封装微波组件
CN112349691B (zh) 一种气密高导热lcp封装基板、制造方法及多芯片系统级封装结构
CN110112105B (zh) 用于封装双mos管且原位替换sop8塑封器件的陶瓷外壳及其制备方法
CN111698824B (zh) 一种自气密封装功能模块的一体化互联结构及实现方法
CN112652582A (zh) 一种具有异质集成双面腔结构的微系统封装外壳及制作方法
CN112349700B (zh) 一种气密高导热lcp封装基板及多芯片系统级封装结构
CN114050130A (zh) Csop型陶瓷外壳、放大滤波器及制作方法
CN112652614B (zh) 一种堆叠型三维封装组件结构及制作方法
CN112635443B (zh) 具有多级基板堆叠与垂直散热通道的射频微系统三维封装组件与制作方法
CN210489608U (zh) 一种满足Ka波段TR组件封装的陶瓷外壳
CN115274568A (zh) 一种射频前端三维集成结构
CN112820694B (zh) 一种芯片屏蔽与气密封装方法和封装结构
CN112349698B (zh) 一种lcp封装基板、制造方法及多芯片系统级封装结构
RU2799238C1 (ru) Трехмерная конструкция корпуса упаковки для радиочастотной микросистемы и способ ее изготовления
CN110544632B (zh) 在具有双面腔体的ltcc基板的封装盖板上制作bga焊盘的方法
CN112349685B (zh) 一种六层布线lcp封装基板、制造方法及多芯片系统级封装结构
CN112349694B (zh) 一种lcp封装基板、制造方法及多芯片系统级封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant