JPWO2005078796A1 - 電子部品及びその製造方法 - Google Patents

電子部品及びその製造方法 Download PDF

Info

Publication number
JPWO2005078796A1
JPWO2005078796A1 JP2005517907A JP2005517907A JPWO2005078796A1 JP WO2005078796 A1 JPWO2005078796 A1 JP WO2005078796A1 JP 2005517907 A JP2005517907 A JP 2005517907A JP 2005517907 A JP2005517907 A JP 2005517907A JP WO2005078796 A1 JPWO2005078796 A1 JP WO2005078796A1
Authority
JP
Japan
Prior art keywords
core substrate
resin
component
electronic component
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005517907A
Other languages
English (en)
Other versions
JP4042785B2 (ja
Inventor
山本　祐樹
祐樹 山本
原田　淳
淳 原田
鷹木　洋
洋 鷹木
克郎 平山
克郎 平山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2005078796A1 publication Critical patent/JPWO2005078796A1/ja
Application granted granted Critical
Publication of JP4042785B2 publication Critical patent/JP4042785B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

【課題】従来の電子部品は、能動部品と受動部品とがセラミック基板の片面に纏めて配置されているため、能動部品と受動部品との間で電磁的に相互干渉する。また、セラミック基板に樹脂層を接合する時に樹脂が熱硬化するため、樹脂層がセラミック基板に対して熱硬化前後で大きな体積変化を起こして層間剥離等を生じ易い。【解決手段】本発明の電子部品１０は、コア基板１１の上下両面に分けて第１、第２の樹脂層１４、１５内に封入された能動チップ部品１２及び受動チップ部品１３を有し、第１の樹脂層１４の上面にシールド用金属膜１６が形成され且つその内部にコア基板１１の回路パターンとシールド用金属膜１６を接続する第１のビアホール導体１７が形成され、第２の樹脂層１５の下面に外部端子電極１８が形成され且つその内部に外部端子電極１８とコア基板１１の回路パターンを接続する第２のビアホール導体１９が形成されている。【選択図】図１

Description

本発明は、能動部品及び受動部品が基板に樹脂封止された電子部品及びその製造方法に関し、更に詳しくは、電気的及び構造的に信頼性の高い電子部品及びその製造方法に関するものである。
従来のこの種の電子部品としては、例えば特許文献１に記載の高周波半導体装置や、特許文献２に記載の高周波モジュールおよび高周波モジュールの製造方法が知られている。
特許文献１に記載の高周波半導体装置は、セラミック基板の下面に形成されたエポキシ樹脂と無機充填物からなる複合樹脂材料層が形成され、その複合樹脂材料層の下部は平坦な形状を有し、かつ外部接続端子用電極が形成され、前記複合樹脂材料層の内部にはセラミック基板に接続された半導体素子や受動部品を埋没して構成され、送受信系のオールインワン構造のモジュールパッケージとして、小型化及び高密度実装化を実現している。
また、特許文献２に記載の高周波モジュールは、基板上に搭載された電子部品でもって構成された高周波回路部と、前記高周波回路部を電磁遮蔽するシールド被覆とを備えた高周波モジュールにおいて、前記電子部品を封入する樹脂モールド層を備え、前記シールド被覆を、前記樹脂モールド層の表面に形成された金属膜として構成することにより、専用のシールド部材を不要にしたものである。
而して、上記各特許文献に記載の技術の場合には、半導体素子や集積回路チップ等の能動部品と、コンデンサや抵抗等の受動部品とがセラミック基板の片面に纏めて配置され、これらの能動部品及び受動部品を樹脂層内に封入した構造になっている。
特開２０００−１２４４３５号公報 特開２００２−０３３４１９号公報
しかしながら、従来の電子部品である高周波半導体装置及び高周波モジュールの場合には、いずれも能動部品と受動部品とをセラミック基板の片面に纏めて配置した状態で樹脂層内に封入されているため、能動部品と受動部品との間で電磁気的に相互干渉するという課題があった。また、従来の技術の場合には、セラミック基板に搭載された能動部品や受動部品を、熱硬化樹脂を熱硬化させて樹脂層中に配置するため、熱硬化前後で樹脂層はセラミック基板に対して大きな体積変化を起こすため、セラミック基板と樹脂層との間で層間剥離等を生じ易く、また、層間剥離を生じない場合でも、セラミック基板のクラックや割れ等の構造欠陥の原因になる虞があった。
本発明は、上記課題を解決するためになされたもので、能動部品と受動部品との電磁気的な相互干渉を防止することができると共に層間剥離等の構造欠陥を防止することができる信頼性の高い電子部品及びその製造方法を提供することを目的としている。
本発明の請求項１に記載の電子部品は、第１の主面に能動部品が搭載され且つ第１の主面と対向する第２の主面に受動部品が搭載されたコア基板と、このコア基板の第１、第２の主面それぞれに能動部品及び受動部品を封入する第１、第２の樹脂層とを備え、上記第１の樹脂層の上面にシールド用金属膜を設けると共にその内部に上記シールド用金属膜と上記第１の主面に形成された回路パターンとを接続する第１のビアホール導体を設け、且つ、上記第２の樹脂層の下面に外部端子電極を設けると共にその内部に上記外部端子電極と上記第２の主面に形成された回路パターンとを接続する第２のビアホール導体を設けたことを特徴とするものである。
また、本発明の請求項２に記載の電子部品は、請求項１に記載の発明において、上記能動部品を複数搭載すると共にこれらの能動部品の間に第１のビアホール導体を介在させたことを特徴とするものである。
また、本発明の請求項３に記載の電子部品は、請求項１または請求項２に記載の発明において、上記シールド用金属膜及び上記外部端子電極をそれぞれ金属箔によって形成したことを特徴とするものである。
また、本発明の請求項４に記載の電子部品は、請求項１〜請求項３のいずれか１項に記載の発明において、上記コア基板は、樹脂多層基板であることを特徴とするものである。
また、本発明の請求項５に記載の電子部品の製造方法は、請求項１〜請求項５のいずれか１項に記載の電子部品を製造する方法であって、上記電子部品のコア基板の両面側それぞれに第１、第２の樹脂を配置する工程と、上記第１、第２の樹脂を上記コア基板に同時に熱圧着して上記コア基板の両面に第１、第２の樹脂層をそれぞれ形成する工程とを有することを特徴とするものである。
また、本発明の請求項６に記載の電子部品の製造方法は、請求項５に記載の発明において、上記第１の樹脂の上記コア基板とは反対側の面に金属箔を配置すると共に、上記第２の樹脂の上記コア基板とは反対側の面に金属箔を配置する工程を有することを特徴とするものである。
本発明の請求項１〜請求項６に記載の発明によれば、能動部品と受動部品との電磁気的な相互干渉を防止することができると共に層間剥離等の構造欠陥を防止することができる信頼性の高い電子部品及びその製造方法を提供することができる。
 発明の実施の形態
以下、図１に示す実施形態に基づいて本発明を説明する。尚、図１は本発明の電子部品の一実施形態を示す断面図、図２は本発明の電子部品の製造方法の要部を示す図で、（ａ）はコア基板に能動部品及び受動部品が搭載した状態を示す断面図、（ｂ）は（ａ）のコア基板に樹脂層を圧着した状態を示す断面図、（ｃ）はビアホール導体を形成した電子部品の完成品を示す断面図である。
本実施形態の電子部品１０は、例えば図１に示すように、複数の樹脂層１１Ａを積層して形成された樹脂多層基板からなるコア基板１１と、コア基板１１の第１の主面（上面）に形成された回路パターン（図示せず）の所定箇所にそれぞれに搭載された半導体素子等の能動素子からなる複数の能動チップ部品１２と、コア基板１１の第２の主面（下面）に形成された回路パターン（図示せず）の所定箇所にそれぞれ搭載されたコンデンサ、インダクタ、抵抗等の受動素子からなる複数の受動チップ部品１３とを備えている。このように、能動チップ部品１２と受動チップ部品１３とをコア基板１１の上下に両面に分けてして配置することにより、能動チップ部品１２と受動チップ部品１３との電磁気的な相互干渉を防止することができる。
上記コア基板１１は各樹脂層１１Ａそれぞれに形成された回路パターン（図示せず）を内蔵し、上下の樹脂層１１Ａの回路パターンは互いにビアホール導体（図示せず）を介して接続されている。各樹脂層１１Ａは、例えば、エポキシ系樹脂等の従来公知の合成樹脂によって形成されている。
上記コア基板１１の上面には第１の樹脂層１４が接合され、この樹脂層１４によってコア基板１１の上面に搭載された複数の能動チップ部品１２を封入している。また、コア基板１１の下面には第２の樹脂層１５が接合され、この樹脂層１５によってコア基板１１の下面に搭載された複数の受動チップ部品１３を封入している。第１、第２の樹脂層１４、１５は、それぞれシリカ等の無機化合物がフィラーとして混入されており、第１、第２の樹脂層１４、１５の熱伝導性を高めてある。これらの樹脂層１４、１５の樹脂自体はそれぞれコア基板１１を構成する樹脂層１１Ａと同一の合成樹脂であっても異なる合成樹脂であっても良い。尚、コア基板１１にもフィラーを混入しても良い。
上記コア基板１１は合成樹脂によって形成され、また、第１、第２の樹脂層１４、１５はそれぞれ無機フィラー入りの合成樹脂によって形成されているため、コア基板１１と第１、第２の樹脂層１４、１５間の熱膨張差が殆どないか、熱膨張差が小さいため、コア基板１１と第１、第２の樹脂層１４、１５との間で層間剥離を生じる虞がなく、また、第１、第２の樹脂層１４、１５の熱硬化による収縮によってコア基板１１を損傷したり、界面でクラックを発生する虞がない。
また、上記第１の樹脂層１４の上面にはシールド用金属膜１６が所定の回路パターンで形成され、このシールド用金属膜１６によって第１の樹脂層１４内を外部から電磁気的に遮蔽している。更に、第１の樹脂層１４には上下に貫通する第１のビアホール導体１７が所定のパターンで形成され、これらのビアホール導体１７は隣り合う能動チップ部品１２、１２間に介在し、シールド用金属膜１６とコア基板１１上面の回路パターン（例えば、グランド電極）とを接続している。このビアホール導体１７は、例えば横方向（水平方向）の断面が円形、楕円形状等の断面形状に形成され、このビアホール導体１７によって隣り合う能動チップ部品１２、１２間で電磁気的な相互干渉を極力生じないようにしている。このように第１のビアホール導体１７が能動チップ部品１２、１２間に介在することによって能動チップ部品１２を高密度実装し、延いては電子部品１０を小型化することができる。
上記第２の樹脂層１５の下面には外部端子電極１８が所定のパターンで複数箇所に入出力端子として形成されている。更に、第２の樹脂層１５には上下に貫通する第２のビアホール導体１９が所定のパターンで形成され、これらのビアホール導体１９は外部端子電極１８とコア基板１１下面の回路パターンとを接続している。このように第２のビアホール導体１９が受動チップ部品１３、１３間に介在することによって受動チップ部品１３を高密度実装し、延いては電子部品１０を小型化することができる。
上記シールド用金属膜１６及び外部端子電極１８は、例えば電解銅箔等の抵抗値の低い金属箔によってそれぞれ形成されている。これらの金属箔の樹脂層との接着面それぞれには予め粗面化処理が施されている。加えてシランカップリング処理、エキシマ光照射処理、コロナ放電処理及び黒化処理等の表面処理を施すことにより、シールド用金属膜１６及び外部端子電極１８それぞれのアンカー効果が向上し、シールド用金属膜１６は第１の樹脂層１４と強固に密着して第１の樹脂層１４から剥離し難く、外部端子電極１８は第１の樹脂層１５と強固に密着して第２の樹脂層１５から剥離し難くなっている。
また、第１、第２のビアホール導体１７、１９は、それぞれのビアホールに対するめっき処理によって析出した銅等の導電性金属によって形成されている。これらのビアホール導体１７、１９は、導電性金属がビアホール内に充填されて形成されたものであっても良く、また、導電性金属がビアホールの表面のみに被覆されたものであっても良い。これらのビアホール導体１７、１９は導電性ペーストによっても形成されるが、電気的信頼性や耐衝撃性を勘案すればめっき処理によるものの方が好ましい。
また、上記コア基板１１は樹脂多層基板ではなく、セラミック多層基板によって形成することもできる。この場合には、コア基板１１と第１、第２の樹脂層１４、１５それぞれとの界面にコア基板１１の面積の１〜１０％を占める電極（図示せず）を形成することができる。これらの電極を形成する場合には、コア基板１１であるセラミック多層基板と一緒に導電性ペーストを焼結することによって形成することが好ましい。導電性ペーストは焼結により金属粒子の粒成長と有機バインダ等の消失によって電極面を粗面化することができ、セラミック多層基板であるコア基板１１と第１、第２の樹脂層１４、１５との間の層間剥離を抑制し、あるいは防止することができる。この電極はコア基板１１の回路パターンに接続して形成されたものであっても、回路パターンとは独立して形成されたものであっても良い。
以上説明したように本実施形態によれば、コア基板１１の上下両面に能動チップ部品１２と受動チップ部品１３を分けて第１、第２の樹脂層１４、１５内に封入したため、能動チップ部品１２と受動チップ部品１３との電磁気的な相互干渉を防止することができる。また、第１の樹脂層１４上面のシールド用金属膜１６によって第１の樹脂層１４内の能動チップ部品１２を外部から電磁気的に遮断しているため、能動チップ部品１２を外部ノイズから効率的に保護することができ、しかも、シールド用金属膜１６とコア基板１１の上面に形成された回路パターンとを接続する第１のビアホール導体１７を隣り合う能動チップ部品１２、１２間に介在させたため、第１のビアホール導体１７によって能動チップ部品１２、１２間の電磁気的な相互干渉を防止することができる。また、複数の受動チップ部品１３、１３の間に第２のビアホール導体１９を介在させたため、各受動チップ部品１３同士の相互干渉を抑制してそれぞれの性能を損なう虞がない。
更に、一般に、受動チップ部品同士あるいは能動チップ部品同士はそれぞれのサイズが近いため、受動チップ部品と能動チップ部品が混在している場合よりも能動チップ部品１２と受動チップ部品１３とを分けて第１、第２の樹脂層１４、１５内に封入する方が複数の能動チップ部品１２、複数の受動チップ部品１３それぞれの高さを揃えることができ、これらのチップ部品１２、１３が混在している場合と比較して第１、第２の樹脂層１４、１５をそれぞれ薄層化することができる。
また、コア基板１１を樹脂多層基板によって形成したため、第１、第２の樹脂層１４、１５との相性が良く、第１、第２の樹脂層１４、１５が熱硬化して収縮しても、コア基板１１と第１、第２の樹脂層１４、１５間の層間剥離等を抑制し、あるいは防止することができ、携帯電話等の用途で要求される落下試験時の層間剥離の発生率が低減し、耐衝撃性を高めることができる。また、シールド用金属膜１６及び外部端子電極１８を金属箔によってべた電極として形成したため、低い抵抗値を得ることができ、しかも金属箔を圧着するだけ電極を形成することができるため、シールド用金属膜１６及び外部端子電極１８を安価に形成することができる。また、第１、第２のビアホール導体１７、１９をめっき処理による導電性金属によって形成したため、これらのビアホール導体１７、１９の低抵抗化を図り、コア基板１１上面の回路パターンとの密着力（接続性）を高めて耐衝撃性を高め、衝撃力が加わった時の導通不良等を防止または抑制することができる。
また、コア基板１１をセラミック多層基板によって形成する場合には、セラミック多層基板の上下両面にこれと同時に電極を形成することにより、電極面が粗面化されてセラミック多層基板であるコア基板１１と第１、第２の樹脂層１４、１５との間の層間剥離を抑制することができる。
従って、本実施形態によれば、能動チップ部品１２と受動チップ部品１３との電磁気的な相互干渉を防止することができると共に層間剥離等の構造欠陥を防止することができ、信頼性の高い電子部品１０を得ることができる。
次に、本発明の電子部品の製造方法の一実施形態について図２の（ａ）〜（ｃ）を参照しながら説明する。電子部品１０を製造するにはまず、コア基板１１及び能動チップ素子１２、受動チップ素子１３を準備する。そして、図２の（ａ）に示すように能動チップ素子１２及び受動チップ素子１３それぞれをコア基板１１の上下両面に形成された回路パターンの所定箇所に合わせて実装する。尚、図２では１個の電子部品１０を形成する工程を図示しているが、実際にはコア基板１１のマザー基板を準備し、このマザー基板に複数の電子部品１０を同時に形成する。
次いで、コア基板１１の上方に所定の厚みの無機フィラー入りの熱硬化性樹脂からなる第１の樹脂を配置すると共に第１の樹脂層の上面側に電解銅箔を粗面側を第１の樹脂側に向けて配置する。また、これと並行してコア基板１１の下方に所定の厚みの無機フィラー入りの熱硬化性樹脂からなる第２の樹脂を配置すると共に第２の樹脂の下面側に電解銅箔を粗面側を第２の樹脂側に向けて配置する。尚、電解銅箔と第１、第２の樹脂とを予め接合したシートをコア基板１１の上下に配置しても良い。
コア基板１１の上下に配置した第１、第２の樹脂を真空下、１８０℃で６０分間加熱し、０．５ＭＰａの圧力で第１、第２の樹脂をそれぞれの電解銅箔と一緒にコア基板１１の上下両面に同時に熱圧着して第１、第２の樹脂層１４、１５を形成し、能動チップ部品１２を第１の樹脂層１４内に埋め込むと共に受動チップ部品１３を第２の樹脂層１５内に埋め込み、第１、第２の樹脂層１４、１５をそれぞれ熱硬化させる。この処理によって図２の（ｂ）に示すように第１の樹脂層１４の上面に金属膜１６Ａが形成され、第２の樹脂層１５の下面に金属膜１８Ａが形成される。
次いで、フォトリソグラフィ技術及びエッチング技術を用いて、第１、第２の樹脂層１４、１５それぞれの金属膜１６Ａ、１８Ａを所定の回路形状にパターニングして回路パターンを形成する。これらの処理によって第１の樹脂層１４側の金属膜１６Ａからはシールド用金属膜１６が形成され、第２の樹脂層１５側の金属膜１８Ａからは外部端子電極１８が形成される。
更に、ＣＯ２レーザ光を第１、第２の樹枝層１４、１５の所定箇所に照射してコア基板１１の上下両面の回路パターンに達する有底のビアホールを形成する。そして、各ビアホール内のデスミア処理を行った後、無電解銅めっき、電解銅めっきの順でビアホール内に銅金属を充填して第１、第２のビアホール導体１７、１９を形成し、図２の（ｃ）に示すようにシールド用金属膜１６とコア基板１１上面の回路パターンとを電気的に接続すると共に外部端子電極１８とコア基板１１下面の回路パターンとコア基板上の回路パターンとを電気的に接続する。そして、再度、シールド用金属膜１６及び外部端子電極１８をそれぞれの回路形状にパターニングした後、それぞれに防錆処理を施す。その後、マザー基板をダイシングカットして個々の電子部品１０を得る。
以上説明したように本実施形態によれば、コア基板１１の上下それぞれに第１、第２の樹脂層１４、１５を配置する工程と、コア基板１１の上下両面それぞれに、第１、第２の樹脂層１４、１５を同時に熱圧着する工程とを備えているため、コア基板１１に配置された能動チップ部品１２及び受動チップ部品１３が第１、第２の樹脂層１４、１５内で同時に加熱されるため、能動チップ部品１２側と受動チップ部品１３側との間に温度差がなく、コア基板１１の上面側と下面側との間に熱膨張差や収縮差がなく、能動チップ部品１２及び受動チップ部品１３のコア基板１１からの剥離を確実に抑制し、防止することができる。
また、第１、第２のビアホール導体１７、１９を形成する際に、それぞれのビアホールが有底になっているため、ビアホールのアスペクト比が高い場合でもめっき処理によって第１、第２ビアホール導体１７、１９を確実に形成することができ、しかもコア基板１１の上下両面に形成された回路パターンとの接続性が良く耐衝撃性に優れた低抵抗の導体を得ることができ、電気的信頼性の高い電子部品１０を得ることができる。これらの電子部品１０に関して、信頼性試験としてヒートサイクル試験（−４０℃×３０分→８５℃×３０分、１０００サイクル）、恒温恒湿試験（８５℃、ＲＨ８５％で１０００時間）、高温放置試験（１２５℃で１０００時間）を行い、耐衝撃性試験として落下試験（１．８ｍから落下）を行った結果、第１、第２ビアホール導体１７、１９の抵抗値は各試験前後で殆ど変動がなく、また、落下試験では第１、第２ビアホール導体１７、１９における導通不良が発生しなかった。有底ビアホールのアスペクト比が高い場合には導電性ペーストをビアホール内に充填することが難しく、また、充填できたとしてもめっきによるものと比較して高抵抗である。
本発明は、例えば携帯電話等の移動体通信装置に用いられる電子部品を製造する場合に好適に用いることができる。
本発明の電子部品の一実施形態を示す断面図である。 本発明の電子部品の製造方法の要部を示す図で、（ａ）はコア基板に能動部品及び受動部品が搭載した状態を示す断面図、（ｂ）は（ａ）のコア基板に樹脂層を圧着した状態を示す断面図、（ｃ）はビアホール導体を形成した電子部品の完成品を示す断面図である。
符号の説明
１０ 電子部品
１１ コア基板
１２ 能動チップ部品（能動部品）
１３ 受動チップ部品（受動部品）
１４ 第１の樹脂層
１５ 第２の樹脂層
１６ シールド用金属膜
１７ 第１のビアホール導体
１８ 外部端子電極
１９ 第２のビアホール導体
また、本発明の請求項５に記載の電子部品の製造方法は、請求項１〜請求項４のいずれか１項に記載の電子部品を製造する方法であって、上記電子部品のコア基板の両面側それぞれに第１、第２の樹脂を配置する工程と、上記第１、第２の樹脂を上記コア基板に同時に熱圧着して上記コア基板の両面に第１、第２の樹脂層をそれぞれ形成する工程とを有することを特徴とするものである。
本発明の請求項１に記載の電子部品は、第１の主面に能動部品が搭載され且つ第１の主面と対向する第２の主面に受動部品が搭載された平板状のコア基板と、上記第１の主面に形成されて上記能動部品を封入する第１の樹脂層と、上記第２の主面に形成されて上記受動部品を封入する第２の樹脂層と、を備え、上記第１の樹脂層の上面にシールド用金属膜を設けると共にその内部に上記シールド用金属膜と上記第１の主面に形成された回路パターンとを接続する第１のビアホール導体を設け、且つ、上記第２の樹脂層の下面に外部端子電極を設けると共にその内部に上記外部端子電極と上記第２の主面に形成された回路パターンとを接続する第２のビアホール導体を設けたことを特徴とするものである。
本発明によれば、能動部品と受動部品との電磁気的な相互干渉を防止することができると共に層間剥離等の構造欠陥を防止することができ、延いては製品としてヒートサイクル試験や耐衝撃性試験等を行っても損傷することがない信頼性の高い電子部品及びその製造方法を提供することができる。
以上説明したように本実施形態によれば、コア基板１１の上下両面に能動チップ部品１２と受動チップ部品１３を分けてそれぞれ搭載すると共に、コア基板１１上面の能動チップ部品１２を第１の樹脂層１４で封入すると共にコア基板１１下面の受動チップ部品１３を第２の樹脂層１５で封入したため、能動チップ部品１２と受動チップ部品１３との電磁気的な相互干渉を防止することができる。また、第１の樹脂層１４上面のシールド用金属膜１６によって第１の樹脂層１４内の能動チップ部品１２を外部から電磁気的に遮断しているため、能動チップ部品１２を外部ノイズから効率的に保護することができ、しかも、シールド用金属膜１６とコア基板１１の上面に形成された回路パターンとを接続する第１のビアホール導体１７を隣り合う能動チップ部品１２、１２間に介在させたため、第１のビアホール導体１７によって能動チップ部品１２、１２間の電磁気的な相互干渉を防止することができる。また、複数の受動チップ部品１３、１３の間に第２のビアホール導体１９を介在させたため、各受動チップ部品１３同士の相互干渉を抑制してそれぞれの性能を損なう虞がない。

Claims (6)

  1. 第１の主面に能動部品が搭載され且つ第１の主面と対向する第２の主面に受動部品が搭載されたコア基板と、このコア基板の第１、第２の主面それぞれに能動部品及び受動部品を封入する第１、第２の樹脂層とを備え、上記第１の樹脂層の上面にシールド用金属膜を設けると共にその内部に上記シールド用金属膜と上記第１の主面に形成された回路パターンとを接続する第１のビアホール導体を設け、且つ、上記第２の樹脂層の下面に外部端子電極を設けると共にその内部に上記外部端子電極と上記第２の主面に形成された回路パターンとを接続する第２のビアホール導体を設けたことを特徴とする電子部品。
  2. 上記能動部品を複数搭載すると共にこれらの能動部品の間に第１のビアホール導体を介在させたことを特徴とする請求項１に記載の電子部品。
  3. 上記シールド用金属膜及び上記外部端子電極をそれぞれ金属箔によって形成したことを特徴とする請求項１または請求項２に記載の電子部品。
  4. 上記コア基板は、樹脂多層基板であることを特徴とする請求項１〜請求項３のいずれか１項に記載の電子部品。
  5. 請求項１〜請求項５のいずれか１項に記載の電子部品を製造する方法であって、上記電子部品のコア基板の両面側それぞれに第１、第２の樹脂を配置する工程と、上記第１、第２の樹脂を上記コア基板に同時に熱圧着して上記コア基板の両面に第１、第２の樹脂層をそれぞれ形成する工程とを有することを特徴とする電子部品の製造方法。
  6. 上記第１の樹脂の上記コア基板とは反対側の面に金属箔を配置すると共に、上記第２の樹脂の上記コア基板とは反対側の面に金属箔を配置する工程を有することを特徴とする請求項５に記載の電子部品の製造方法。
JP2005517907A 2004-02-13 2004-12-10 電子部品及びその製造方法 Active JP4042785B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2004037541 2004-02-13
JP2004037541 2004-02-13
JP2004117471 2004-04-13
JP2004117471 2004-04-13
PCT/JP2004/018469 WO2005078796A1 (ja) 2004-02-13 2004-12-10 電子部品及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2005078796A1 true JPWO2005078796A1 (ja) 2008-01-10
JP4042785B2 JP4042785B2 (ja) 2008-02-06

Family

ID=34863469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005517907A Active JP4042785B2 (ja) 2004-02-13 2004-12-10 電子部品及びその製造方法

Country Status (4)

Country Link
US (1) US8759953B2 (ja)
JP (1) JP4042785B2 (ja)
KR (1) KR100753499B1 (ja)
WO (1) WO2005078796A1 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070163802A1 (en) * 2006-01-19 2007-07-19 Triquint Semiconductors, Inc. Electronic package including an electromagnetic shield
JP4462332B2 (ja) * 2007-11-05 2010-05-12 セイコーエプソン株式会社 電子部品
JP4329884B2 (ja) * 2007-11-20 2009-09-09 株式会社村田製作所 部品内蔵モジュール
TWI420640B (zh) 2008-05-28 2013-12-21 矽品精密工業股份有限公司 半導體封裝裝置、半導體封裝結構及其製法
US7851893B2 (en) * 2008-06-10 2010-12-14 Stats Chippac, Ltd. Semiconductor device and method of connecting a shielding layer to ground through conductive vias
TWI393239B (zh) * 2009-10-16 2013-04-11 Advanced Semiconductor Eng 具有內屏蔽體之封裝結構及其製造方法
JP5045727B2 (ja) 2009-10-21 2012-10-10 ソニー株式会社 高周波モジュールおよび受信装置
JP5532141B2 (ja) * 2010-10-26 2014-06-25 株式会社村田製作所 モジュール基板及びモジュール基板の製造方法
WO2012165530A1 (ja) 2011-06-03 2012-12-06 株式会社村田製作所 多層基板の製造方法および多層基板
JP5768888B2 (ja) 2011-09-07 2015-08-26 株式会社村田製作所 モジュールの製造方法および端子集合体
CN103828043B (zh) 2011-09-07 2017-11-24 株式会社村田制作所 模块的制造方法及模块
US9030841B2 (en) * 2012-02-23 2015-05-12 Apple Inc. Low profile, space efficient circuit shields
KR101932495B1 (ko) * 2012-05-11 2018-12-27 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
US9177925B2 (en) * 2013-04-18 2015-11-03 Fairfchild Semiconductor Corporation Apparatus related to an improved package including a semiconductor die
JP5576542B1 (ja) * 2013-08-09 2014-08-20 太陽誘電株式会社 回路モジュール及び回路モジュールの製造方法
KR20150035251A (ko) 2013-09-27 2015-04-06 삼성전기주식회사 외부접속단자부와 외부접속단자부를 갖는 반도체 패키지 및 그들의 제조방법
KR20150053592A (ko) * 2013-11-08 2015-05-18 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
DE102015000317A1 (de) 2014-01-10 2015-07-16 Fairchild Semiconductor Corporation Isolierung zwischen Halbleiterkomponenten
KR20150123420A (ko) * 2014-04-24 2015-11-04 에스케이하이닉스 주식회사 반도체 패키지 및 그 제조 방법
JP2016139648A (ja) * 2015-01-26 2016-08-04 株式会社東芝 半導体装置及びその製造方法
KR102117477B1 (ko) * 2015-04-23 2020-06-01 삼성전기주식회사 반도체 패키지 및 반도체 패키지의 제조방법
CN208159008U (zh) * 2015-08-10 2018-11-27 株式会社村田制作所 树脂多层基板
US10483249B2 (en) 2015-12-26 2019-11-19 Intel Corporation Integrated passive devices on chip
KR20170092309A (ko) 2016-02-03 2017-08-11 삼성전기주식회사 양면 패키지 모듈 및 기판 스트립
JP6728917B2 (ja) 2016-04-12 2020-07-22 Tdk株式会社 電子回路モジュールの製造方法
JP6760397B2 (ja) * 2016-12-14 2020-09-23 株式会社村田製作所 モジュール
CN111033722B (zh) * 2017-09-04 2023-12-12 株式会社村田制作所 高频模块及其制造方法
CN111295749B (zh) * 2017-11-02 2023-04-18 株式会社村田制作所 电路模块
CN215300624U (zh) 2018-03-23 2021-12-24 株式会社村田制作所 高频模块和通信装置
US10930604B2 (en) 2018-03-29 2021-02-23 Semiconductor Components Industries, Llc Ultra-thin multichip power devices
CN112005501B (zh) 2018-03-30 2022-12-16 株式会社村田制作所 高频模块以及具备该高频模块的通信装置
JP2021106341A (ja) 2019-12-26 2021-07-26 株式会社村田製作所 高周波モジュールおよび通信装置
JP2021129217A (ja) 2020-02-13 2021-09-02 株式会社村田製作所 高周波モジュールおよび通信装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900008647B1 (ko) * 1986-03-20 1990-11-26 후지쓰 가부시끼가이샤 3차원 집적회로와 그의 제조방법
US5068708A (en) * 1989-10-02 1991-11-26 Advanced Micro Devices, Inc. Ground plane for plastic encapsulated integrated circuit die packages
US5422514A (en) * 1993-05-11 1995-06-06 Micromodule Systems, Inc. Packaging and interconnect system for integrated circuits
JP3198796B2 (ja) 1993-06-25 2001-08-13 富士電機株式会社 モールドモジュール
JPH08186192A (ja) 1994-12-27 1996-07-16 Matsushita Electric Works Ltd 多層プリント配線板の製造方法
JP2725637B2 (ja) * 1995-05-31 1998-03-11 日本電気株式会社 電子回路装置およびその製造方法
JPH09219588A (ja) 1996-02-13 1997-08-19 Toppan Printing Co Ltd プリント配線板とその製造方法
JP3961092B2 (ja) 1997-06-03 2007-08-15 株式会社東芝 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
KR100563122B1 (ko) * 1998-01-30 2006-03-21 다이요 유덴 가부시키가이샤 하이브리드 모듈 및 그 제조방법 및 그 설치방법
JP3441368B2 (ja) 1998-05-29 2003-09-02 京セラ株式会社 多層配線基板およびその製造方法
JP2000012769A (ja) 1998-06-24 2000-01-14 Rhythm Watch Co Ltd 回路モジュール
JP2000223647A (ja) * 1999-02-03 2000-08-11 Murata Mfg Co Ltd 高周波モジュールの製造方法
JP2001217542A (ja) 2000-01-31 2001-08-10 Kyocera Corp 多層配線基板及びその製造方法
JP2002033419A (ja) 2000-07-14 2002-01-31 Sharp Corp 高周波モジュールおよび高周波モジュールの製造方法
JP2002111222A (ja) 2000-10-02 2002-04-12 Matsushita Electric Ind Co Ltd 多層基板
JP2002203938A (ja) * 2000-12-28 2002-07-19 Toshiba Corp ハイブリッド半導体装置
JP2003078244A (ja) 2001-06-18 2003-03-14 Nitto Denko Corp 多層配線基板及びその製造方法
JP2003007367A (ja) 2001-06-21 2003-01-10 Matsushita Electric Ind Co Ltd 複合セラミック部品の実装面用樹脂シート、および、複合セラミック部品とその製造方法
JP3890947B2 (ja) 2001-10-17 2007-03-07 松下電器産業株式会社 高周波半導体装置
JP2003197849A (ja) 2001-10-18 2003-07-11 Matsushita Electric Ind Co Ltd 部品内蔵モジュールとその製造方法
JP2003188538A (ja) 2001-12-18 2003-07-04 Murata Mfg Co Ltd 多層基板、および多層モジュール
JP2003258192A (ja) * 2002-03-01 2003-09-12 Hitachi Ltd 半導体装置およびその製造方法
JP4028749B2 (ja) * 2002-04-15 2007-12-26 日本特殊陶業株式会社 配線基板
JP2004064052A (ja) * 2002-07-27 2004-02-26 Samsung Electro Mech Co Ltd ノイズ遮蔽型積層基板とその製造方法
JP2004071977A (ja) * 2002-08-08 2004-03-04 Mitsubishi Electric Corp 半導体装置
EP1394857A3 (en) * 2002-08-28 2004-04-07 Matsushita Electric Industrial Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
JP4042785B2 (ja) 2008-02-06
US20060267159A1 (en) 2006-11-30
KR20070007054A (ko) 2007-01-12
WO2005078796A1 (ja) 2005-08-25
US8759953B2 (en) 2014-06-24
KR100753499B1 (ko) 2007-08-31

Similar Documents

Publication Publication Date Title
JP4042785B2 (ja) 電子部品及びその製造方法
KR102151047B1 (ko) 전력 오버레이 구조 및 그 제조 방법
JP3709882B2 (ja) 回路モジュールとその製造方法
KR100557049B1 (ko) 반도체 장치와 그 제조방법
JP4453702B2 (ja) 複合型電子部品及びその製造方法
US6930257B1 (en) Integrated circuit substrate having laminated laser-embedded circuit layers
CN103747616B (zh) 元器件内置模块
CN111696963A (zh) 封装结构及其制作方法
US11160160B1 (en) PCB for bare die mount and process therefore
US20080298023A1 (en) Electronic component-containing module and manufacturing method thereof
TW201511624A (zh) 零件內建基板及其製造方法
US20220238482A1 (en) Embedded copper structure for microelectronics package
WO2006011508A1 (ja) 複合型電子部品及びその製造方法
JPWO2005004567A1 (ja) 部品内蔵基板の製造方法
CN100472780C (zh) 电子零部件及其制造方法
JP5397012B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2012064600A (ja) 多層基板およびその製造方法
JP5192865B2 (ja) 部品内蔵配線基板の製造方法
JP5539453B2 (ja) 電子部品搭載多層配線基板及びその製造方法
KR102117477B1 (ko) 반도체 패키지 및 반도체 패키지의 제조방법
JP4875926B2 (ja) 多層配線板及びその製造方法
CN211792251U (zh) 微电子封装的嵌入式铜结构
JP5369875B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
KR102205195B1 (ko) 반도체 칩 적층 패키지 및 그 제조 방법
KR20170124769A (ko) 전자 소자 모듈 및 그 제조 방법

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071023

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071105

R150 Certificate of patent or registration of utility model

Ref document number: 4042785

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131122

Year of fee payment: 6