TWI612861B - 晶片埋入式電路板結構及其製造方法 - Google Patents

晶片埋入式電路板結構及其製造方法 Download PDF

Info

Publication number
TWI612861B
TWI612861B TW105128453A TW105128453A TWI612861B TW I612861 B TWI612861 B TW I612861B TW 105128453 A TW105128453 A TW 105128453A TW 105128453 A TW105128453 A TW 105128453A TW I612861 B TWI612861 B TW I612861B
Authority
TW
Taiwan
Prior art keywords
power
layer
metal layer
wafer
embedded
Prior art date
Application number
TW105128453A
Other languages
English (en)
Other versions
TW201813466A (zh
Inventor
李建成
鄭文鋒
廖中興
Original Assignee
先豐通訊股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 先豐通訊股份有限公司 filed Critical 先豐通訊股份有限公司
Priority to TW105128453A priority Critical patent/TWI612861B/zh
Priority to US15/393,633 priority patent/US9860990B1/en
Application granted granted Critical
Publication of TWI612861B publication Critical patent/TWI612861B/zh
Publication of TW201813466A publication Critical patent/TW201813466A/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/021—Components thermally connected to metal substrates or heat-sinks by insert mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/24247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/066—Heatsink mounted on the surface of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0228—Cutting, sawing, milling or shearing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Abstract

一種晶片埋入式電路板結構包含多層板及埋置於多層板內的功率模組。功率模組包括絕緣基材、被絕緣基材包覆的功率單元、及設置於絕緣基材表面的線路層。所述功率單元包括有電熱傳導座以及多個功率晶片，電熱傳導座包含有傳導部及垂直地相連於傳導部的承載部，而每個功率晶片具有位於相反側的第一電極層與第二電極層，上述多個第一電極層固定且並聯地電性連接於承載部，並且所述多個功率晶片位於傳導部的一側。線路層電性連接於所述電熱傳導座與多個所述功率晶片的第二電極層，以使功率模組能通過線路層與電熱傳導座而測試每個功率晶片。

Description

晶片埋入式電路板結構及其製造方法
本發明涉及一種功率元件，且還涉及一種晶片埋入式電路板結構及其製造方法。
為降低電子產品的尺寸並提高供電效率，電子產品所使用的電路板結構內大都將功率晶片埋置於內。但，現有的功率晶片(如：高功率晶片)並無法獨自進行相對應的(高功率)測試，所以大都是在功率晶片埋置於電路板結構後，再對經由電路板結構的導電線路進行功率晶片的相關測試。然而，現有電路板結構須先形成多個貫孔，而後才於多個貫孔內填入導電材料以成形上述導電線路，而連接於所述功率晶片各個電極上的多條導電線路並不具備導熱功能，使得所述功率晶片產生的熱能不易被排除。再者，當所述電路板結構進行測試得知功率晶片有缺失時，更是會導致整個電路板結構無法使用，進而提升製造成本。
於是，本發明人認為上述缺陷可改善，乃特潛心研究並配合科學原理的運用，終於提出一種設計合理且有效改善上述缺陷的本發明。
本發明實施例在於提供一種晶片埋入式電路板結構及功率模組，能有效地改善現有電路板結構所產生的缺失。
本發明實施例公開一種晶片埋入式電路板結構，包括：至少 一功率模組，包括：一絕緣基材，具有位於相反側的一第一表面與一第二表面；一功率單元，至少局部被所述絕緣基材所包覆，並且所述功率單元包括有：一電熱傳導座，為包含有一傳導部及垂直地相連於所述傳導部的一承載部；及多個功率晶片，各具有位於相反側的一第一電極層與一第二電極層，多個所述第一電極層固定且並聯地電性連接於所述承載部，並且多個所述功率晶片位於所述傳導部的一側；及一線路層，設置於所述絕緣基材的所述第一表面，所述線路層電性連接於所述電熱傳導座與其上的多個所述功率晶片的第二電極層，以使所述功率模組能通過所述線路層與所述電熱傳導座而測試每個所述功率晶片；以及一多層板，內部埋置有至少一所述功率模組。
本發明實施例也公開一種晶片埋入式電路板結構的製造方法，包括：提供一壓合板；其中，所述壓合板包含一絕緣層以及位於所述絕緣層相反兩面的一第一金屬層與一第二金屬層，並且所述第一金屬層的厚度大於所述第二金屬層的厚度；形成連接所述第一金屬層與所述第二金屬層的多組連接線路；其中，多組所述連接線路相互分離並埋置於所述絕緣層內；移除部分所述第二金屬層以形成多個連接墊，並且移除部分所述絕緣層以形成多個絕緣支撐部，以使所述第一金屬層形成有未被多個所述絕緣支撐部所覆蓋的多個承載面；其中，多個所述連接墊分別設置於多個所述絕緣支撐部上，多組所述連接線路分別連接於多個所述連接墊並且分別埋置於多個所述絕緣支撐部內；在每個所述承載面上安裝且電性連接一組功率晶片，並以一絕緣基材包覆多組所述功率晶片、多個所述絕緣支撐部、及多個所述連接墊；於所述絕緣基材上形成有多個線路層，並且每個所述線路層連接於一個所述連接墊及其一側的一組所述功率晶片；切割位於每個所述絕緣支撐部一側的所述絕緣基材及所述第一金屬層，以形成多個功率模組；其中，在每個所述功率模組中，所述功率模組的一電熱傳導 座包含切割後的所述第一金屬層部位及其所連接的所述連接線路與所述連接墊，並且所述電熱傳導座的一承載部包含切割後的所述第一金屬層部位，而所述電熱傳導座的一傳導部包含所述連接線路與所述連接墊；以及將一多層板的多個凹槽內各埋置有一個所述功率模組，以形成一晶片埋入式電路板結構。
本發明實施例又公開一種晶片埋入式電路板結構的製造方法，包括：將多組功率晶片安裝於一載板；其中，所述載板包含一第一金屬層，多組所述功率晶片固定且電性連接於所述第一金屬層；將一絕緣基材形成於所述第一金屬層上且包覆多組所述功率晶片；在遠離所述第一金屬層的所述絕緣基材表面上形成有電性連接於多組所述功率晶片的一第二金屬層，形成連接所述第一金屬層與所述第二金屬層並埋置於所述絕緣基材內的多組連接線路；其中，多組所述連接線路相互分離並且分別對應於多組所述功率晶片；將所述第二金屬層形成多個線路層，並且每個所述線路層連接於一組所述連接線路及其對應的一組所述功率晶片；切割所述絕緣基材與所述載板，以形成多個功率模組；其中，在每個所述功率模組中，所述功率模組的一電熱傳導座包含切割後的所述第一金屬層部位及其所連接的所述連接線路，並且所述電熱傳導座的一承載部包含切割後的所述第一金屬層部位，而所述電熱傳導座的一傳導部包含所述連接線路；以及將一多層板的多個凹槽內各埋置有一個所述功率模組，以形成一晶片埋入式電路板結構。
綜上所述，本發明實施例所公開的晶片埋入式電路板結構及其製造方法，具備用來同時傳遞熱能與電能的電熱傳導座，所以功率晶片能夠通過接觸於上述電熱傳導座，而使所述功率晶片與電熱傳導座間能夠較為快速地傳遞熱能與電能。再者，所述功率模組是將功率晶片埋置於絕緣基材內以隔絕外部干擾，並通過所述線路層與電熱傳導座進行電壓或電流傳輸，以使功率晶片能夠 接收到預定的電壓或電流。藉此，所述晶片埋入式電路板結構能在埋置功率模組之前，就先測得功率模組是否正常，以避免產生整個晶片埋入式電路板結構無法使用的情況。
為使能更進一步瞭解本發明的特徵及技術內容，請參閱以下有關本發明的詳細說明與附圖，但是此等說明與附圖僅用來說明本發明，而非對本發明的保護範圍作任何的限制。
100‧‧‧晶片埋入式電路板結構
1‧‧‧功率模組
11‧‧‧絕緣基材
111‧‧‧第一表面
112‧‧‧第二表面
113‧‧‧導電層
114‧‧‧接合層
12‧‧‧功率單元
121‧‧‧電熱傳導座
1211‧‧‧傳導部
1211a‧‧‧連接墊
1211b‧‧‧連接線路
1212‧‧‧承載部
1213‧‧‧側牆
1214‧‧‧承載面
122‧‧‧功率晶片
1221‧‧‧第一電極層
1222‧‧‧第二電極層
123‧‧‧絕緣散熱體(陶瓷塊體)
124‧‧‧絕緣支撐部
13‧‧‧線路層
131‧‧‧串接線路
132‧‧‧延伸線路
133‧‧‧傳導座線路
134‧‧‧晶片線路
14‧‧‧金屬層
15‧‧‧絕緣黏著層
2‧‧‧多層板
21‧‧‧第一板面
211‧‧‧凹槽
22‧‧‧第二板面
200‧‧‧導熱件
10‧‧‧壓合板
101‧‧‧絕緣層
102‧‧‧第一金屬層
103‧‧‧第二金屬層
20‧‧‧載板
圖1A為本發明晶片埋入式電路板結構黏貼在導熱件的剖視示意圖。
圖1B為圖1A變化態樣的剖視示意圖。
圖2為本發明功率模組的剖視示意圖。
圖3為圖2中的功率單元的立體示意圖。
圖4為圖2中的功率單元的另一立體示意圖。
圖5為本發明功率模組在絕緣基材內設有導電層的剖視示意圖。
圖6為本發明功率模組黏貼在導熱件的剖視示意圖。
圖7為本發明功率模組實施例二的剖視示意圖。
圖8為圖7中的功率單元的立體示意圖。
圖9為本發明功率模組實施例三的剖視示意圖。
圖10為本發明晶片埋入式電路板結構實施例四的製造方法的步驟S110示意圖。
圖11為本發明晶片埋入式電路板結構實施例四的製造方法的步驟S120示意圖。
圖12為本發明晶片埋入式電路板結構實施例四的製造方法的步驟S130示意圖。
圖13為本發明晶片埋入式電路板結構實施例四的製造方法的步驟S140示意圖。
圖14為本發明晶片埋入式電路板結構實施例四的製造方法的步驟 S150及S160示意圖。
圖15為本發明晶片埋入式電路板結構實施例四的製造方法的步驟S170示意圖(一)。
圖16為本發明晶片埋入式電路板結構實施例四的製造方法的步驟S170示意圖(二)。
圖17為本發明晶片埋入式電路板結構實施例五的製造方法的步驟S210示意圖。
圖18為本發明晶片埋入式電路板結構實施例五的製造方法的步驟S220示意圖。
圖19為本發明晶片埋入式電路板結構實施例五的製造方法的步驟S230示意圖。
圖20為本發明晶片埋入式電路板結構實施例五的製造方法的步驟S240與S250示意圖。
圖21為本發明晶片埋入式電路板結構實施例五的製造方法的步驟S260示意圖。
圖22為本發明晶片埋入式電路板結構實施例五的第一變化態樣。
圖23為本發明晶片埋入式電路板結構實施例五的第二變化態樣。
圖24為本發明晶片埋入式電路板結構實施例五的第三變化態樣。
[實施例一]
請參閱圖1A至圖6，為本發明的實施例一，需先說明的是，本實施例對應附圖所提及的相關數量與外型，僅用來具體地說明本發明的實施方式，以便於了解本發明的內容，而非用來侷限本發明的保護範圍。
如圖1A所示，本實施例公開一種晶片埋入式電路板結構100，特別是指具備高功率晶片的電路板結構，但不以此為限。其中，所述晶片埋入式電路板結構100包括至少一功率模組1以及 一多層板2，上述功率模組1是埋置於多層板2內。須說明的是，所述晶片埋入式電路板結構100可包含有埋置於多層板2內的多個功率模組1，並且所述功率模組1也可單獨地被應用在其他裝置上，不侷限上述多層板2。以下將先就本實施例晶片埋入式電路板結構100的功率模組1及多層板2構造作說明，而後再介紹功率模組1及多層板2彼此間的連接關係。
如圖2和圖3所示，所述功率模組1包括一絕緣基材11、彼此分離且埋置於上述絕緣基材11內的兩個功率單元12、及位於絕緣基材11相反兩個表面的一線路層13與一金屬層14。其中，所述絕緣基材11於本實施例中較佳為高散熱絕緣材質所製成的板狀構造並具有位於相反側的一第一表面111(如圖2中的絕緣基材11頂面)與一第二表面112(如圖2中的絕緣基材11底面)，但不受限於此。
每個功率單元12包括有一電熱傳導座121與設置於上述電熱傳導座121上的至少一功率晶片122，其中，每個功率單元12的功率晶片122數量於本實施例中是以一個為例作說明，但本發明並不受限於此。例如：請參閱圖1B所示，每個功率單元12也可以包括有多個功率晶片122，並且上述多個功率晶片122較佳是以並聯方式安裝於電熱傳導座121上。由於每個功率單元12的構造大致相同，為便於理解本實施例，下述說明將先就單個功率單元12的構造作介紹。
所述電熱傳導座121為一體成型的金屬(如：銅)構造並包含有一傳導部1211及垂直地相連於傳導部1211的一承載部1212，並且上述傳導部1211與承載部1212呈L型構造。每個所述功率晶片122於本實施例中優選是無法進行獨立測試的一高功率晶片122，上述高功率晶片122可以是應用於超過5千瓦特(KW)的功率晶片122，但本發明並不以此為限。再者，所述功率晶片122具有 位於相反側的一第一電極層1221(如圖2中的功率晶片122底層)與一第二電極層1222(如圖2中的功率晶片122頂層)，所述第一電極層1221固定且電性連接於承載部1212，並且功率晶片122相鄰於所述傳導部1211。其中，每個所述第一電極層1221為一汲極電極，每個所述第二電極層1222包含相互分離的一源極電極與一閘極電極。
藉此，由於所述電熱傳導座121於本實施例中是用來同時傳遞熱能與電能，所以功率晶片122能夠通過接觸於上述電熱傳導座121，而使所述功率晶片122與電熱傳導座121間能夠較為快速地傳遞熱能與電能。
進一步地說，用來固定所述功率晶片122的所述承載部1212表面定義為一承載面1214(如圖3中的承載部1212頂面)，並且上述承載面1214的面積不小於功率晶片122的截面積。其中，所述功率晶片122的截面積於本實施例中是指垂直於第一電極層1221的功率晶片122截面的面積。
藉此，所述功率晶片122的第一電極層1221通過完全接觸於上述承載面1214，以有效地提升所述功率晶片122與承載部1212間的每單位時間內的電能與熱能傳輸量。再者，遠離功率晶片122的所述承載部1212表面(如圖2中的承載部1212底面)較佳是與所述絕緣基材11的第二表面112呈共平面設置。而所述功率晶片122的第二電極層1222與所述傳導部1211皆鄰近於所述第一表面111並與上述第一表面111相隔有一距離。
須說明的是，所述功率晶片122的第一電極層1221以及所述電熱傳導座121的承載部1212於本實施例中是以導熱及導電的金屬相互接合，例如通過銀燒結法(silver sintering)或擴散焊接法(diffusion soldering)等方式接合。
以上所述為每個功率單元12的構造說明，但本發明不侷限於此。舉例來說，如圖4所示，每個所述電熱傳導座121可進一步 包含有垂直地相連於所述傳導部1211與承載部1212的一側牆1213，並且於每個所述功率單元12中的功率晶片122位於相對應的傳導部1211、承載部1212、及側牆1213所包圍形成的空間內。另，所述側牆1213的具體構造也可依據設計者的實際需求而加以調整變化，並不以圖4所示為限。
此外，如圖5所示，所述絕緣基材11內也可設有至少一功能模組(圖中未示出)及相連於上述功能模組的至少一導電層113，並且埋置於絕緣基材11內的所述導電層113未接觸於任一個電熱傳導座121與任一個功率晶片122。
如圖2和圖3所示，所述線路層13設置於絕緣基材11的第一表面111，並且線路層13電性連接於兩個所述電熱傳導座121與兩個所述功率晶片122的第二電極層1222，以使所述功率模組1能通過線路層13與兩個電熱傳導座121而測試每個功率晶片122。更詳細地說，由於功率晶片122在進行單獨測時，容易受到配線或治具等外部干擾影響，而導致功率晶片122無法接收到預定的電壓或電流，而本實施例的功率模組1是將功率晶片122埋置於絕緣基材11內以隔絕外部干擾，並通過所述線路層13與電熱傳導座121進行電壓或電流傳輸，以使功率晶片122能夠接收到預定的電壓或電流。並且，所述功率模組1可在置入多層板2之前先進行測試，藉以避免多層板2因為埋入有問題的功率模組1而造成不必要的損失。
再者，所述線路層13具有相互分離的一串接線路131及兩個延伸線路132，所述串接線路131連接於屬於不同所述功率單元12(且相鄰近)的傳導部1211與所述第二電極層1222，而未與所述串接線路131連接(且相互遠離)的傳導部1211與第二電極層1222則分別連接於兩個所述延伸線路132，以使兩個功率單元12經由線路層13而並聯地電性連接。所述功率單元12於本實施例中所包括兩個功率晶片122優選是並聯配合運作，並且功率模組1僅 包含單顆獨立運作的功率晶片(圖中未示出)則非是本實施例所指的功率模組1。
其中，所述串接線路131及兩個延伸線路132是分別自絕緣基材11的第一表面111延伸入絕緣基材11內，以連接在遠離第二表面112的所述傳導部1211表面(如圖2中的傳導部1211頂面)及第二電極層1222。而所述兩個延伸線路132則可分別用以施加測試電壓或是輸入/輸出測試電流。
進一步地說，所述線路層13可以通過下述方式成型，但不受限於此。先在絕緣基材11的第一表面111形成貫通至功率晶片122第二電極層1222與電熱傳導座121傳導部1211的多個通孔(未標示)，而後再以一導電材料填滿(如：電鍍於)上述多個通孔並覆蓋於通孔旁的第一表面111部位，藉以成形上述的串接線路131及兩個延伸線路132。
所述金屬層14設置於所述絕緣基材11的第二表面112，並且金屬層14包含至少兩個分離的區塊(未標示)，並且所述兩個電熱傳導座121的承載部1212分別一體連接於上述金屬層14的兩個區塊。此外，如圖6所示，所述功率模組1可進一步包括有一絕緣黏著層15，上述絕緣黏著層15設置於所述金屬層14以及絕緣基材11的至少部分第二表面112(如圖6中位於金屬層14兩個區塊間的第二表面112部位)，藉以使所述功率模組1能通過絕緣黏著層15而貼附於一導熱件200。
此外，在另一未繪示的實施例中，所述電熱傳導座121可改用陶瓷材料，並且於所述陶瓷材料內形成有導電線路，藉以作為傳導電流。其中，由於電熱傳導座121改用陶瓷材料，所以能夠有效地改善功率晶片122與周圍材料間的膨脹係數差異、並且提升不同功率晶片122間的絕緣效果。
如圖1A所示，所述多層板2具有位於相反側的一第一板面 21與一第二板面22，而所述多層板2於本實施例中是指經由壓合成型並已完成線路佈局的多層式電路板。其中，所述功率模組1自第二板面22埋入於多層板2內而構成本實施例所指的晶片埋入式電路板結構100，並且所述功率模組1的絕緣基材11的第二表面112自第一板面21而裸露於所述多層板2外，而所述晶片埋入式電路板結構100能通過所述絕緣黏著層15而貼附於導熱件200。
再者，所述功率模組1的絕緣基材11可採用不同於多層板2的材料(如：高散熱絕緣材質)，藉以提升晶片埋入式電路板結構100的散熱效果，並且能夠改善熱應力所造成的問題(如：多層板2彎翹或功率晶片122碎裂)。
[實施例二]
請參閱圖7和圖8，為本發明的實施例二，本實施例類似於上述實施例一，所以兩個實施例相同處則不再加以贅述，而兩個實施例的差異主要在於所述功率模組1的構造。
具體來說，本實施例的功率模組1省略金屬層14，每個功率單元12進一步包含有一絕緣散熱體123，上述絕緣散熱體123於本實施例中為陶瓷塊體作說明，但不受限於此。而於每個所述功率單元12中，所述電熱傳導座121的承載部1212設置於絕緣散熱體123上，並且遠離功率晶片122的所述絕緣散熱體123表面是與絕緣基材11的第二表面112呈共平面設置。
進一步地說，用來承載所述電熱傳導座121的每個絕緣散熱體123表面較佳是大於所述承載部1212的承載面1214，並且絕緣散熱體123於本實施例的體積是大於電熱傳導座121的體積，但不受限於此。再者，所述絕緣黏著層15設置於所述絕緣散熱體123以及絕緣基材11的至少部分第二表面112，藉以使所述功率模組1能通過絕緣黏著層15而貼附於一導熱件200。
[實施例三]
請參閱圖9，為本發明的實施例三，本實施例類似於上述實施例一，所以兩個實施例相同處則不再加以贅述，而兩個實施例的差異主要在於所述功率模組1的構造。具體來說，本實施例的電熱傳導座121為傳導部1211與承載部1212相互接合，而非是一體成型的構造。其中，所述傳導部1211是通過例如銀燒結法或擴散焊接法等方式接合於承載部1212。
[實施例四]
請參閱圖10至圖16，為本發明的實施例四，本實施例類似於上述實施例一，所以兩個實施例相同處則不再加以贅述，而兩個實施例的差異主要在於所述功率模組1的構造。為便於理解上述差異，以下將先介紹本實施例的晶片埋入式電路板結構100的製造方法。
步驟S110：如圖10所示，提供一壓合板10；其中，所述壓合板10包含一絕緣層101以及位於所述絕緣層101相反兩面的一第一金屬層102與一第二金屬層103，並且所述第一金屬層102的厚度大於第二金屬層103的厚度。進一步地說，上述絕緣層101較佳為高散熱絕緣材質所製成。
步驟S120：如圖11所示，形成(垂直地)連接所述第一金屬層102與第二金屬層103的多組連接線路1211b；其中，多組所述連接線路1211b相互分離並埋置於所述絕緣層101內，並且上述每組連接線路1211b包含有多條連接線路1211b。進一步地說，上述連接線路1211b可以通過先在壓合板10鑽孔，而後於孔內進行電鍍或充填金屬材料而形成，但本實施例不受限於此。
步驟S130：如圖12所示，移除部分所述第二金屬層103，以使第二金屬層103形成為多個連接墊1211a，並且移除部分所述絕緣層101，以使絕緣層101形成為多個絕緣支撐部124。其中，所 述第一金屬層102形成有未被多個絕緣支撐部124所覆蓋的多個承載面1214，多個所述連接墊1211a分別設置於多個絕緣支撐部124上，多組連接線路1211b分別連接於多個連接墊1211a並且分別埋置於多個絕緣支撐部124內。
步驟S140：如圖13所示，在每個承載面1214上安裝且電性連接一組(如：兩個以上)功率晶片122，並以一絕緣基材11設置於多個承載面1214上，以使所述絕緣基材11包覆多組所述功率晶片122、多個所述絕緣支撐部124、及多個所述連接墊1211a。也就是說，多組所述功率晶片122、多個所述絕緣支撐部124、及多個所述連接墊1211a皆埋置於絕緣基材11內。
步驟S150：如圖14所示，於所述絕緣基材11上形成有連接於上述多個功率晶片122與上述多個連接墊1211a的多個線路層13。其中，上述每個線路層13連接於一個連接墊1211a及其一側(如圖中的連接墊1211a左側)的一組功率晶片122。
須說明的是，所述絕緣基材11於本實施例中可設有遠離第一金屬層102的一接合層114，藉以利於形成後述的線路層13；並且所述接合層114的外表面可視為絕緣基材11的第一表面111。
步驟S160：如圖14所示，切割位於每個絕緣支撐部124一側(如圖14中的每個絕緣支撐部124右側)的所述絕緣基材11及第一金屬層102，以形成多個所述功率模組1。本實施例僅是以兩個功率模組1做說明，但於實際製造時，經由上述步驟可以同時製造的功率模組1數量遠超過兩個。藉此，通過上述步驟S110~S160，即可使功率模組1進行量產，以提升功率模組1的生產速度。
其中，在每個所述功率模組1中，功率模組1的一電熱傳導座121包含有切割後的所述第一金屬層102部位及其所連接的所述連接線路1211b與連接墊1211a，所述電熱傳導座121的一承載部1212包含切割後的所述第一金屬層102部位，所述電熱傳導座 121的一傳導部1211包含所述連接線路1211b與所述連接墊1211a。
步驟S170：如圖15和圖16所示，將一多層板2的多個凹槽211內各埋置有一個功率模組1，以形成一晶片埋入式電路板結構100。其中，所述多層板2的一板面(如第二板面22)可進一步形成電性連接於所述功率模組1的線路(未標示)。藉此，通過實施依上所述的各個步驟S110~S170，即可製造取得本實施例的晶片埋入式電路板結構100。
上述為本實施例晶片埋入式電路板結構100的製造方法，下述接著簡單說明實施上述製造方法所製造取得的晶片埋入式電路板結構100。其中，本實施例的晶片埋入式電路板結構100的部分技術特徵與上述實施例一至三相同，所以請適時參酌實施例一至三。
如圖16，所述晶片埋入式電路板結構100包括一多層板2及其內部埋置的至少一功率模組1。其中，所述多層板2內所埋置的功率模組1數量可依據設計者需求而加以調整，本實施例是以多層板2內埋置有多個功率模組1作一說明，但不受限於此。再者，由於所述多個功率模組1的構造大致相同，為便於說明，下述僅說明本實施例的單個功率模組1構造。
請參閱圖14，所述功率模組1包括一絕緣基材11、至少局部被所述絕緣基材11所包覆的一功率單元12、及位於上述絕緣基材11上的一線路層13。其中，所述絕緣基材11具有位於相反側的一第一表面111與一第二表面112。所述功率單元12包括有一電熱傳導座121、包覆於局部電熱傳導座121的一絕緣支撐部124、及設置在電熱傳導座121上的多個功率晶片122。
所述電熱傳導座121包含有平板狀的一承載部1212以及垂直 地相連於承載部1212的一傳導部1211。所述傳導部1211包含有一連接墊1211a以及連接所述連接墊1211a與承載部1212的多條連接線路1211b，而上述絕緣支撐部124位於所述連接墊1211a與承載部1212之間，並且多條連接線路1211b埋置於所述絕緣支撐部124內。
每個功率晶片122具有位於相反側的一第一電極層1221與一第二電極層1222，並且每個第一電極層1221於本實施例中為一汲極電極，而每個第二電極層1222包含相互分離的一源極電極與一閘極電極。其中，所述多個功率晶片122的第一電極層1221固定且電性連接於所述承載部1212(的承載面1214)，並且多個所述功率晶片122位於傳導部1211的一側。再者，所述多個功率晶片122於本實施例中是並聯地安裝於電熱傳導座121的承載部1212上。
所述線路層13設置於絕緣基材11的第一表面111，而絕緣基材11的第二表面112相連於電熱傳導座121的承載面1214。所述線路層13電性連接於電熱傳導座121與其上的多個所述功率晶片122的第二電極層1222，以使所述功率模組1能通過線路層13與電熱傳導座121而測試每個功率晶片122。
進一步地說，所述線路層13具有相互分離的一傳導座線路133及多個晶片線路134，所述傳導座線路133連接於傳導部1211(的連接墊1211a)，而所述多個晶片線路134則分別連接於多個功率晶片122的第二電極層1222。
如圖16，所述多層板2具有位於相反側的一第一板面21與一第二板面22，並且所述每個功率模組1的電熱傳導座121，其遠離功率晶片122的表面(如圖16中的功率模組1的電熱傳導座121底面)自所述第一板面21而裸露於多層板2外。
[實施例五]
請參閱圖17至圖24，為本發明的實施例五，本實施例類似於上述實施例四，所以兩個實施例相同處則不再加以贅述，而兩個實施例的差異主要在於所述功率模組1的構造及晶片埋入式電路板結構100的製造方法。為便於理解上述差異，以下將先介紹本實施例的晶片埋入式電路板結構100的製造方法。
步驟S210：如圖17所示，將多組功率晶片122(如：每組有兩個功率晶片122)安裝於一載板20；其中，所述載板20包含一第一金屬層102，多組功率晶片122固定且電性連接於所述第一金屬層102。進一步地說，所述載板20可以是單個第一金屬層102(如圖17)、電路板(如圖22)、或是埋置有陶瓷塊體123的電路板(如圖23和圖24)，在此不加以限制。
步驟S220：如圖18所示，將一絕緣基材11形成於所述第一金屬層102上且包覆上述多組功率晶片122。其中，上述絕緣基材11於本實施例中是模壓樹脂(molding compound)並以封裝方式分別埋入相對應的功率晶片122。
步驟S230：如圖19所示，在遠離所述第一金屬層102的所述絕緣基材11表面(如圖19中的絕緣基材11頂面)上形成有電性連接於多組所述功率晶片122的一第二金屬層103，並且形成(垂直地)連接所述第一金屬層102與第二金屬層103並埋置於所述絕緣基材11內的多組連接線路1211b。其中，上述多組連接線路1211b相互分離並且分別對應於多組功率晶片122，也就是說，每組功率晶片122是位於一組連接線路1211b旁。再者，可以通過在第一金屬層102、及絕緣基材11鑽孔，而後於孔內進行電鍍或充填金屬材料而同時形成所述連接線路1211b與第二金屬層103，但本實施例不受限於此。
須說明的是，所述絕緣基材11於本實施例中可設有遠離第一金屬層102的一接合層114，藉以利於形成後述的第二金屬層 103；並且所述接合層114的外表面可視為絕緣基材11的第一表面111(如圖20)。
步驟S240：如圖20所示，將所述第二金屬層103形成多個所述線路層13，並且每個線路層13連接於一組所述連接線路1211b及其對應的一組所述功率晶片122。
步驟S250：如圖20所示，切割所述絕緣基材11與載板20，以形成多個所述功率模組1。本實施例僅是以兩個功率模組1做說明，但於實際製造時，經由上述步驟可以同時製造的功率模組1數量遠超過兩個。藉此，通過上述步驟S210~S250，即可使功率模組1進行量產，以提升功率模組1的生產速度。
其中，在每個功率模組1中，所述功率模組1的一電熱傳導座121包含切割後的第一金屬層102部位及其所連接的連接線路1211b，並且所述電熱傳導座121的一承載部1212包含切割後的第一金屬層102部位，而所述電熱傳導座的一傳導部1211包含連接線路1211b。
步驟S260：如圖21所示，將一多層板2的多個凹槽(未標示)內各埋置有一個所述功率模組1，以形成一晶片埋入式電路板結構100。藉此，通過實施依上所述的各個步驟S210~S260，即可製造取得本實施例的晶片埋入式電路板結構100。
上述為本實施例晶片埋入式電路板結構100的製造方法，下述接著簡單說明實施上述製造方法所製造取得的晶片埋入式電路板結構100。其中，本實施例的晶片埋入式電路板結構100的部分技術特徵與上述實施例一至四相同，所以請適時參酌實施例一至四。
如圖21，所述晶片埋入式電路板結構100包括一多層板2及其內部埋置的至少一功率模組1。其中，所述多層板2內所埋置的功率模組1數量可依據設計者需求而加以調整，本實施例是以多 層板2內埋置有多個功率模組1作一說明，但不受限於此。再者，由於所述多個功率模組1的構造大致相同，為便於說明，下述僅說明本實施例的單個功率模組1構造。
請參閱圖20，所述功率模組1包括一絕緣基材11、至少局部被所述絕緣基材11所包覆的一功率單元12、及位於上述絕緣基材11上的一線路層13。其中，所述絕緣基材11具有位於相反側的一第一表面111與一第二表面112。所述功率單元12包括有一電熱傳導座121、及設置在電熱傳導座121上並且埋置於絕緣基材11內的多個功率晶片122。
所述電熱傳導座121包含有平板狀的一承載部1212以及垂直地相連於承載部1212的一傳導部1211。所述傳導部1211包含有連接所述線路層13與承載部1212的多條連接線路1211b，並且多條連接線路1211b埋置於所述絕緣基材11內。
每個功率晶片122具有位於相反側的一第一電極層1221與一第二電極層1222，並且每個第一電極層1221於本實施例中為一汲極電極，而每個第二電極層1222包含相互分離的一源極電極與一閘極電極。其中，所述多個功率晶片122的第一電極層1221固定且電性連接於所述承載部1212(的承載面1214)，並且多個所述功率晶片122位於傳導部1211的一側。再者，所述多個功率晶片122於本實施例中是並聯地安裝於上述電熱傳導座121的承載部1212上。
所述線路層13設置於絕緣基材11的第一表面111，而絕緣基材11的第二表面112相連於電熱傳導座121的承載面1214。所述線路層13電性連接於電熱傳導座121與其上的多個所述功率晶片122的第二電極層1222，以使所述功率模組1能通過線路層13與電熱傳導座121而測試每個功率晶片122。
進一步地說，所述線路層13具有相互分離的一傳導座線路 133及多個晶片線路134，所述傳導座線路133連接於傳導部1211(的多條連接線路1211b)，而所述多個晶片線路134則分別連接於多個功率晶片122的第二電極層1222。其中，所述線路層13(的上述多個晶片線路134)是穿過所述絕緣基材11而連接於多個所述功率晶片122的第二電極層1222。
此外，所述功率模組1的部分構造也可以依據設計者需求而加以調整。舉例來說，如圖22，步驟S201中的載板20採用電路板，而第一金屬層102(或承載部1212)則為上述電路板的外側銅箔層。如圖23和圖24，步驟S201中的載板20採用埋置有陶瓷塊體123的電路板，也就是說，所述功率單元12可進一步包含有陶瓷塊體123，並且電熱傳導座121的承載部1212設置於上述陶瓷塊體123上。其中，圖24所示的陶瓷塊體123是經由鑽孔後，在孔內填入導電材料所形成，藉以使所述陶瓷塊體123能夠提供功率模組1較佳的導熱與導電的性能。
以上所述僅為本發明的優選可行實施例，並非用來侷限本發明的保護範圍，凡依本發明申請專利範圍所做的同等變化與修飾，皆應屬本發明的涵蓋範圍。
1‧‧‧功率模組
11‧‧‧絕緣基材
111‧‧‧第一表面
112‧‧‧第二表面
114‧‧‧結合層
12‧‧‧功率單元
121‧‧‧電熱傳導座
1211‧‧‧傳導部
1211b‧‧‧連接線路
1212‧‧‧承載部
1214‧‧‧承載面
122‧‧‧功率晶片
1221‧‧‧第一電極層
1222‧‧‧第二電極層
13‧‧‧線路層
133‧‧‧傳導座線路
134‧‧‧晶片線路

Claims (10)

  1. 一種晶片埋入式電路板結構，包括：至少一功率模組及一多層板，所述多層板內部埋置有至少一所述功率模組，所述至少一功率模組包括一絕緣基材、一功率單元、及一線路層；其中，所述絕緣基材具有位於相反側的一第一表面與一第二表面；所述功率單元至少局部被所述絕緣基材所包覆，並且所述功率單元包括有一電熱傳導座與多個功率晶片；所述電熱傳導座包含有一傳導部及垂直地相連於所述傳導部的一承載部；所述多個功率晶片各具有位於相反側的一第一電極層與一第二電極層，多個所述第一電極層固定且並聯地電性連接於所述承載部，並且多個所述功率晶片位於所述傳導部的一側；其中，所述線路層設置於所述絕緣基材的所述第一表面，所述線路層電性連接於所述電熱傳導座與其上的多個所述功率晶片的第二電極層，以使所述功率模組能通過所述線路層與所述電熱傳導座而測試每個所述功率晶片。
  2. 如請求項1所述的晶片埋入式電路板結構，其中，所述線路層具有相互分離的一傳導座線路及多個晶片線路，所述傳導座線路連接於所述傳導部，而多個所述晶片線路分別連接於多個所述功率晶片的第二電極層。
  3. 如請求項2所述的晶片埋入式電路板結構，其中，所述傳導部包含有連接於所述傳導座線路的一連接墊以及連接所述連接墊與所述承載部的多條連接線路，並且所述功率單元包含有位於所述連接墊與所述承載部之間的一絕緣支撐部，而多條所述連接線路埋置於所述絕緣支撐部內。
  4. 如請求項1所述的晶片埋入式電路板結構，其中，所述傳導部燒結或焊接於所述承載部。
  5. 如請求項1所述的晶片埋入式電路板結構，其中，所述線路層是穿過所述絕緣基材而連接於多個所述功率晶片的第二電極層。
  6. 如請求項1所述的晶片埋入式電路板結構，其中，所述功率單元進一步包含有一陶瓷塊體，所述電熱傳導座的所述承載部設置於所述陶瓷塊體上。
  7. 如請求項1至6中任一請求項所述的晶片埋入式電路板結構，其中，每個所述第一電極層為一汲極電極，每個所述第二電極層包含相互分離的一源極電極與一閘極電極。
  8. 如請求項1至6中任一請求項所述的晶片埋入式電路板結構，其中，每個所述功率晶片進一步限定為無法進行獨立測試的一高功率晶片，所述絕緣基材內設有至少一導電層，並且至少一所述導電層未接觸於任一個所述電熱傳導座與任一個所述功率晶片。
  9. 一種晶片埋入式電路板結構的製造方法，包括：提供一壓合板；其中，所述壓合板包含一絕緣層以及位於所述絕緣層相反兩面的一第一金屬層與一第二金屬層，並且所述第一金屬層的厚度大於所述第二金屬層的厚度；形成連接所述第一金屬層與所述第二金屬層的多組連接線路；其中，多組所述連接線路相互分離並埋置於所述絕緣層內；移除部分所述第二金屬層以形成多個連接墊，並且移除部分所述絕緣層以形成多個絕緣支撐部，以使所述第一金屬層形成有未被多個所述絕緣支撐部所覆蓋的多個承載面；其中，多個所述連接墊分別設置於多個所述絕緣支撐部上，多組所述連接線路分別連接於多個所述連接墊並且分別埋置於多個所述絕緣支撐部內；在每個所述承載面上安裝且電性連接一組功率晶片，並以一絕 緣基材包覆多組所述功率晶片、多個所述絕緣支撐部、及多個所述連接墊；於所述絕緣基材上形成有多個線路層，並且每個所述線路層連接於一個所述連接墊及其一側的一組所述功率晶片；切割位於每個所述絕緣支撐部一側的所述絕緣基材及所述第一金屬層，以形成多個功率模組；其中，在每個所述功率模組中，所述功率模組的一電熱傳導座包含切割後的所述第一金屬層部位及其所連接的所述連接線路與所述連接墊，並且所述電熱傳導座的一承載部包含切割後的所述第一金屬層部位，而所述電熱傳導座的一傳導部包含所述連接線路與所述連接墊；以及將一多層板的多個凹槽內各埋置有一個所述功率模組，以形成一晶片埋入式電路板結構。
  10. 一種晶片埋入式電路板結構的製造方法，包括：將多組功率晶片安裝於一載板；其中，所述載板包含一第一金屬層，多組所述功率晶片固定且電性連接於所述第一金屬層；將一絕緣基材形成於所述第一金屬層上且包覆多組所述功率晶片；在遠離所述第一金屬層的所述絕緣基材表面上形成有電性連接於多組所述功率晶片的一第二金屬層，形成連接所述第一金屬層與所述第二金屬層並埋置於所述絕緣基材內的多組連接線路；其中，多組所述連接線路相互分離並且分別對應於多組所述功率晶片；將所述第二金屬層形成多個線路層，並且每個所述線路層連接於一組所述連接線路及其對應的一組所述功率晶片；切割所述絕緣基材與所述載板，以形成多個功率模組；其中，在每個所述功率模組中，所述功率模組的一電熱傳導座包含 切割後的所述第一金屬層部位及其所連接的所述連接線路，並且所述電熱傳導座的一承載部包含切割後的所述第一金屬層部位，而所述電熱傳導座的一傳導部包含所述連接線路；以及將一多層板的多個凹槽內各埋置有一個所述功率模組，以形成一晶片埋入式電路板結構。
TW105128453A 2016-09-02 2016-09-02 晶片埋入式電路板結構及其製造方法 TWI612861B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW105128453A TWI612861B (zh) 2016-09-02 2016-09-02 晶片埋入式電路板結構及其製造方法
US15/393,633 US9860990B1 (en) 2016-09-02 2016-12-29 Circuit board structure with chips embedded therein and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105128453A TWI612861B (zh) 2016-09-02 2016-09-02 晶片埋入式電路板結構及其製造方法

Publications (2)

Publication Number Publication Date
TWI612861B true TWI612861B (zh) 2018-01-21
TW201813466A TW201813466A (zh) 2018-04-01

Family

ID=60788741

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105128453A TWI612861B (zh) 2016-09-02 2016-09-02 晶片埋入式電路板結構及其製造方法

Country Status (2)

Country Link
US (1) US9860990B1 (zh)
TW (1) TWI612861B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108964297A (zh) * 2017-05-17 2018-12-07 德昌电机(深圳)有限公司 一种电机、控制电路板及应用该电机的引擎冷却模组
EP3809805A1 (en) * 2019-10-14 2021-04-21 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method of manufacturing the same
US11632860B2 (en) * 2019-10-25 2023-04-18 Infineon Technologies Ag Power electronic assembly and method of producing thereof
EP3975226A1 (en) * 2020-09-28 2022-03-30 Infineon Technologies Austria AG A semiconductor device module comprising vertical metallic contacts and a method for fabricating the same
KR20230153369A (ko) * 2021-03-05 2023-11-06 가부시키가이샤 메이코 부품 내장 기판, 및 이의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6713859B1 (en) * 2000-09-13 2004-03-30 Intel Corporation Direct build-up layer on an encapsulated die package having a moisture barrier structure
TWI236761B (en) * 2004-03-08 2005-07-21 Mutual Tek Ind Co Ltd Chip-buried type modulization of circuit board
TWI301663B (en) * 2006-08-02 2008-10-01 Phoenix Prec Technology Corp Circuit board structure with embedded semiconductor chip and fabrication method thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI20041680A (fi) * 2004-04-27 2005-10-28 Imbera Electronics Oy Elektroniikkamoduuli ja menetelmä sen valmistamiseksi
JP2015516693A (ja) * 2012-05-17 2015-06-11 イーガントゥ リミテッド 電子集積のための３次元モジュール

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6713859B1 (en) * 2000-09-13 2004-03-30 Intel Corporation Direct build-up layer on an encapsulated die package having a moisture barrier structure
TWI236761B (en) * 2004-03-08 2005-07-21 Mutual Tek Ind Co Ltd Chip-buried type modulization of circuit board
TWI301663B (en) * 2006-08-02 2008-10-01 Phoenix Prec Technology Corp Circuit board structure with embedded semiconductor chip and fabrication method thereof

Also Published As

Publication number Publication date
TW201813466A (zh) 2018-04-01
US9860990B1 (en) 2018-01-02

Similar Documents

Publication Publication Date Title
TWI612861B (zh) 晶片埋入式電路板結構及其製造方法
CN104900634B (zh) 封装结构及其所适用的堆栈式封装模块
KR102120785B1 (ko) 반도체용 방열기판 및 그 제조 방법
CN104282679B (zh) 带有功率半导体的电子组件
EP3310140B1 (en) Mounting assembly with a heatsink
CN104900609A (zh) 封装结构
TW200625559A (en) Wiring substrate for mounting semiconductors, method of manufacturing the same, and semiconductor package
CN107896421B (zh) 一种快速散热的pcb
CN201827857U (zh) Led光源的导热结构
CN103000619A (zh) 具有低的互连寄生的有高功率芯片和低功率芯片的系统
KR20130014122A (ko) 전자 소자 내장 인쇄회로기판 및 그 제조방법
KR20160038304A (ko) 회로기판
JP2014507809A (ja) Ｐｃｂ基板に埋め込まれたチップモジュール
JP2012064855A (ja) 半導体装置
US7564128B2 (en) Fully testable surface mount die package configured for two-sided cooling
TWI599285B (zh) 晶片埋入式電路板結構及功率模組
JP6873157B2 (ja) 熱ブロックアセンブリ、それを有するｌｅｄ装置、及び熱ブロックアセンブリを製造する方法
CN107078106B (zh) 散热结构
CN109103153B (zh) 一种功率器件及其制备方法
JP2004281804A (ja) 回路基板
KR101027984B1 (ko) 히트싱크를 갖는 기판보드 어셈블리
KR20200144286A (ko) 고방열 ｐｃｂ 제조 방법 및 이에 의해 제조된 고방열 ｐｃｂ
CN211210027U (zh) 一种散热器与线路板的一体化结构
WO2024021794A1 (zh) 电路板及电子设备
JP2012009759A (ja) 半導体装置