KR20220165719A - 구동 기판, 구동 기판의 제작 방법 및 표시 장치 - Google Patents

구동 기판, 구동 기판의 제작 방법 및 표시 장치 Download PDF

Info

Publication number
KR20220165719A
KR20220165719A KR1020227013891A KR20227013891A KR20220165719A KR 20220165719 A KR20220165719 A KR 20220165719A KR 1020227013891 A KR1020227013891 A KR 1020227013891A KR 20227013891 A KR20227013891 A KR 20227013891A KR 20220165719 A KR20220165719 A KR 20220165719A
Authority
KR
South Korea
Prior art keywords
layer
insulating layer
wiring
forming
base substrate
Prior art date
Application number
KR1020227013891A
Other languages
English (en)
Inventor
잔펑 차오
커 왕
젠궈 왕
궈차이 장
광차이 위안
쉐 둥
Original Assignee
보에 테크놀로지 그룹 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 보에 테크놀로지 그룹 컴퍼니 리미티드 filed Critical 보에 테크놀로지 그룹 컴퍼니 리미티드
Publication of KR20220165719A publication Critical patent/KR20220165719A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Led Device Packages (AREA)

Abstract

본 개시는 구동 기판, 구동 기판의 제작 방법 및 표시 장치를 제공하는 것으로, 디스플레이 기술 분야에 속한다. 구동 기판은, 베이스 기판(1); 베이스 기판(1) 상에 위치하는 응력 완충층(2); 응력 완충층(2)의 베이스 기판(1)에서 멀어지는 측에 위치하는 복수 개의 제1 배선(3); 제1 배선(3)의 베이스 기판(1)에서 멀어지는 측에 위치하는 제1 절연층(6); 제1 절연층(6)의 베이스 기판(1)에서 멀어지는 측에 위치하는, 적어도 하나가 상기 제1 절연층(12)을 관통하는 제1 비아홀을 통해 상기 제1 배선(3)의 각각에 연결되는 복수 개의 제2 배선 구조(4); 제2 배선 구조(4)의 베이스 기판(1)에서 멀어지는 측에 위치하는 제2 절연층(12); 및 제2 절연층(12)의 베이스 기판(1)에서 멀어지는 측에 위치하는, 제2 절연층(12)을 관통하는 제2 비아홀을 통해 제2 배선 구조(4)와 연결되는 전자 소자(7)를 포함한다. 본 개시는 구동 기판을 제작하는 패터닝 공정의 횟수를 줄일 수 있다.

Description

구동 기판, 구동 기판의 제작 방법 및 표시 장치
본 개시는 디스플레이 기술 분야에 관한 것으로, 특히 구동 기판, 구동 기판의 제작 방법 및 표시 장치에 관한 것이다.
HDR(High-Dynamic Range, 고 생동폭) 기술은 고 명암비, 고색영역 표시 효과를 구현한다. HDR 기술을 갖춘 표시 장치에 있어서, 전기적 신호를 전송하기 위해서는 대량의 신호 배선을 필요로 한다. 따라서, 선저항 손실을 줄이기 위해 큰 부하를 캐리가능한 신호 배선을 어떻게 제작할 것인가는 반도체 분야에서 고려해야 할 기술적 과제 중 하나이다.
본 개시의 실시예는 구동 기판을 제작하는 패터닝 공정의 횟수를 줄일 수 있는 구동 기판, 구동 기판의 제작 방법 및 표시 장치를 제공한다.
본 개시의 실시예는 하기와 같은 기술 방안을 제공한다.
일 측면에 있어서,
베이스 기판;
상기 베이스 기판 상에 위치하는 응력 완충층;
상기 응력 완충층의 상기 베이스 기판에서 멀어지는 측에 위치하는 제1 두께를 가지는 복수 개의 제1 배선;
상기 제1 배선의 상기 베이스 기판에서 멀어지는 측에 위치하는 제1 절연층;
상기 제1 절연층의 상기 베이스 기판에서 멀어지는 측에 위치하는, 제1 두께보다 얇은 제2 두께를 가지며, 적어도 하나가 상기 제1 절연층을 관통하는 제1 비아홀을 통해 상기 제1 배선의 각각에 연결되는 복수 개의 제2 배선 구조;
상기 제2 배선 구조의 상기 베이스 기판에서 멀어지는 측에 위치하는 제2 절연층; 및
상기 제2 절연층의 상기 베이스 기판에서 멀어지는 측에 위치하는, 상기 제2 절연층을 관통하는 제2 비아홀을 통해 상기 제2 배선 구조와 연결되는 전자 소자; 를 포함하는 구동 기판을 제공한다.
일부 실시예들에서, 상기 제1 배선은 적층 설치된 구리층 및 제1 금속층을 포함하고, 상기 제1 금속층은 상기 구리층의 상기 베이스 기판에 근접하는 측에 위치하며, 상기 제1 금속층과 상기 응력 완충층의 접착력은 상기 구리층과 상기 응력 완충층의 접착력보다 크다.
일부 실시예들에서, 상기 구리층의 두께는 1 ~ 30um이다.
일부 실시예들에서, 상기 제1 배선은, 상기 구리층의 상기 베이스 기판에 근접하는 측에 위치하는 제1 도전성 보호층을 더 포함한다.
일부 실시예들에서, 상기 제2 배선 구조는 적어도 한 층의 제2 배선층을 포함하고, 각각의 상기 제2 배선층은 복수 개의 제2 배선을 포함하고, 제2 배선층이 여러 층인 경우, 인접한 두 층의 제2 배선층 사이는 절연층에 의해 이격되고, 상기 베이스 기판에 근접하는 측에서 상기 베이스 기판에서 멀어지는 측으로의 방향으로, 이전 층의 각각의 제2 배선은 다음 층의 적어도 하나의 제2 배선과 연결되며, 마지막 층의 각각의 제2 배선은 적어도 하나의 상기 전자 소자와 연결된다.
일부 실시예들에서, 상기 제2 배선은 적층 설치된 구리층 및 제2 금속층을 포함하고, 상기 제2 금속층은 상기 구리층의 상기 베이스 기판에 근접하는 측에 위치하며, 상기 제2 금속층과 상기 제1 절연층의 접착력은 상기 구리층과 상기 제1 절연층의 접착력보다 크다.
일부 실시예들에서, 상기 구동 기판은 표시 영역 및 상기 표시 영역의 주변에 위치하는 팬아웃 영역을 포함하고, 상기 구동 기판은, 상기 팬아웃 영역의 상기 제2 배선을 덮는 제2 도전성 보호층을 더 포함한다.
일부 실시예들에서, 상기 제1 절연층은, 적층 설치된 제1 무기 절연층 및 제1 유기 절연층을 포함하며, 상기 제1 유기 절연층은 상기 제1 무기 절연층의 상기 베이스 기판에서 멀어지는 측에 위치한다.
일부 실시예들에서, 상기 구동 기판은, 상기 제1 유기 절연층의 상기 베이스 기판에서 멀어지는 측에 위치하는 제4 무기 절연층을 더 포함하며, 상기 제2 배선 구조는 상기 제4 무기 절연층의 상기 베이스 기판에서 멀어지는 측에 위치한다.
본 개시의 실시예는, 상기한 바와 같은 구동 기판을 포함하는 표시 장치를 더 제공한다.
본 개시의 실시예는,
베이스 기판을 제공하는 단계;
상기 베이스 기판 상에 응력 완충층을 형성하는 단계;
상기 응력 완충층 상에 단일 패터닝 공정에 의해 제1 두께를 가지는 복수 개의 제1 배선을 형성하는 단계;
상기 제1 배선을 덮는, 상기 제1 배선의 일부 표면을 노출시키는 제1 비아홀을 포함하는 제1 절연층을 형성하는 단계;
상기 제1 절연층 상에, 제1 두께보다 얇은 제2 두께를 가지며, 적어도 하나가 상기 제1 절연층을 관통하는 제1 비아홀을 통해 상기 제1 배선의 각각에 연결되는 복수 개의 제2 배선 구조를 형성하는 단계;
상기 제2 배선 구조를 덮는, 상기 제2 배선 구조의 일부 표면을 노출시키는 제2 비아홀을 포함하는 제2 절연층을 형성하는 단계; 및
상기 제2 절연층 상에, 상기 제2 절연층을 관통하는 제2 비아홀을 통해 상기 제2 배선 구조와 연결되는 전자 소자를 설치하는 단계를 포함하는 구동 기판의 제작 방법을 더 제공한다.
일부 실시예들에서, 상기 제1 배선을 형성하는 단계는, 상기 응력 완충층 상에 제1 두께를 갖는 제1 도전층을 증착하고, 상기 제1 도전층을 패터닝하여, 상기 제1 배선을 형성하는 단계를 포함한다.
일부 실시예들에서, 상기 제1 배선을 형성하는 단계는, 상기 응력 완충층 상에 두께가 제1 두께보다 얇은 시드층을 증착하고, 상기 시드층 상에 네거티브 포토레지스트를 형성하고, 상기 포토레지스트를 노광 및 현상한 후에, 형성될 제1 배선에 대응되는 포토레지스트 제거 영역 및 포토레지스트 보류 영역을 형성하는 단계;
상기 포토레지스트 패턴이 형성된 상기 시드층 상에 전기 도금 방법으로 제3 도전층을 성장시키는 단계;
상기 포토레지스트 보류 영역의 포토레지스트를 제거하는 단계; 및
상기 포토레지스트 보류 영역의 시드층을 식각하여, 상기 포토레지스트 제거 영역에 위치하는 상기 제3 도전층과 상기 시드층이 상기 제1 배선을 구성하는 단계; 를 포함한다.
일부 실시예들에서, 상기 제1 배선을 형성하는 단계는,
상기 응력 완충층 상에 두께가 제1 두께보다 얇은 시드층을 증착하고, 상기 시드층 상에 포토레지스트를 형성하고, 상기 포토레지스트를 노광 및 현상한 후에 포토레지스트 제거 영역 및 형성될 제1 배선에 대응되는 포토레지스트 보류 영역을 형성하고, 포토레지스트 제거 영역의 상기 시드층을 식각하여, 시드층의 패턴을 형성하는 단계; 및
상기 시드층의 패턴 상에 전기 도금 방법으로, 제3 도전성 패턴을 성장시키어, 상기 제3 도전성 패턴과 상기 시드층의 패턴이 상기 제1 배선을 구성하는 단계를 포함한다.
일부 실시예들에서, 상기 시드층의 패턴 상에 전기 도금 방법으로 제3 도전성 패턴을 성장시키기 전에, 상기 방법은,
제3 무기 절연층을 형성하는 단계;
상기 제3 무기 절연층 상에 제3 유기 절연층을 형성하는 단계;
상기 제3 유기 절연층을 노광 및 현상하여, 제3 유기 절연층 보류 영역 및 상기 시드층의 패턴이 위치하는 영역과 중첩되는 제3 유기 절연층 제거 영역을 포함하는 제3 유기 절연층의 패턴을 형성하는 단계; 및
상기 제3 유기 절연층의 패턴을 마스크로 하여, 상기 제3 무기 절연층을 식각하여, 상기 제3 무기 절연층의 패턴을 형성하는 단계; 를 더 포함한다.
일부 실시예들에서, 상기 제1 절연층은 적층 설치된 제1 무기 절연층 및 제1 유기 절연층을 포함하고, 상기 제1 절연층을 형성하는 단계는,
제1 무기 절연층을 형성하는 단계;
제1 유기 절연층을 형성하는 단계; 및
상기 제1 유기 절연층을 노광 및 현상하여, 제3 비아홀을 포함하는 제1 유기 절연층의 패턴을 형성하고, 상기 제1 유기 절연층의 패턴을 마스크로 하여, 상기 제1 무기 절연층을 식각하여, 제3 비아홀과 연통하여 상기 제1 비아홀을 구성하는 제4 비아홀을 포함하는 상기 제1 무기 절연층의 패턴을 형성하는 단계를 포함한다.
일부 실시예들에서, 상기 제2 배선 구조는 적어도 한 층의 제2 배선층을 포함하고, 각각의 상기 제2 배선층은 복수 개의 제2 배선을 포함하며, 상기 제1 절연층 상에 위치하는 상기 제2 배선을 형성하는 단계는,
상기 제1 절연층 상에 제2 도전층을 스퍼터링하여 형성하고, 상기 제2 도전층을 패터닝하여, 상기 제2 배선을 형성하는 단계; 또는
상기 제1 절연층 상에, 온도가 섭씨 50도 이하인 저온 증착 방식에 의해 제2 도전층을 형성하고, 상기 제2 도전층을 패터닝하여, 상기 제2 배선을 형성하는 단계를 포함한다.
도 1은 본 개시의 실시예에 따른 구동 기판의 표시 영역의 평면 개략도이다.
도 2는 도 1에서의 C 부분의 등가 회로도이다,
도 3 내지 도 22는 본 개시의 실시예에 따른 구동 기판의 제작 플로우 개략도이다.
본 개시의 실시예가 해결하고자 하는 기술적 과제, 기술 방안 및 이점을 보다 뚜렷하게 하기 위해, 아래에서는 첨부 도면 및 구체적 실시예들을 결부시켜 상세히 설명하도록 한다.
HDR(High-Dynamic Range, 고 생동폭) 기술은 액정 디스플레이의 명암비 및 시청 체험을 현저하게 향상시킬 수 있어, 완벽한 HDR를 나타내기 위해서는 고 명암비 및 탁월한 컬러 표현이 필요하다. 존별로 제어되는 면광원은 HDR 기술을 구현할 수 있어, 표시 효과를 크게 향상시킨다. 면광원이 어레이로 배열된 LED 칩으로 구성되는 경우, LED 발광은 대전류 구동을 필요로 하므로, 전기 신호의 신호선에서의 손실을 가능한 한 최소화하기 위해, 두꺼운 구리 공정(두께가 1 ~ 20μm인 구리)에 의해 LED 기판의 배선을 제작해야 한다. 관련 기술에서는, LED를 인쇄 회로 기판에 본딩시키고 있는데, 인쇄 회로 기판은 비용 한계로 인해 통상적으로 소형 사이즈의 규격을 갖는다. 따라서, 대형 사이즈의 LED 면광원이 필요할 경우, 소형 사이즈의 인쇄 회로 기판을 스플라이싱해야 하지만, 인접한 인쇄 회로 기판의 스플라이싱 부위에는 FPC(연성 회로 기판)의 본딩 위치를 남겨두어야 하므로, LED 면광원의 프레임이 매우 넓어져(통상적으로 센티미터 수준), 표시 제품의 해상도 및 표시 효과에 영향을 미치게 된다.
본 발명인은, LED를 구동하는 신호 회로를 대형 사이즈의 유리 기판 상에 제작함으로써, 논-스플라이싱 대형 사이즈 면광원을 형성하여 생산 비용을 절감할 수 있음을 발견했다. 그러나, 유리 기판의 텍스처가 비교적 취성적이어, 유리 기판 상에 두께가 비교적 두꺼운 구리층을 형성할 때 발생하는 응력에 의해 유리 기판이 쇄편으로 부서지게 된다.
두께가 비교적 두꺼운 구리층을 형성할 때 발생하는 응력을 저감시키기 위해, 여러 회의 패터닝 공정을 통해 복수 개의 비교적 얇은 구리층을 각각 형성하여, 복수 개의 비교적 얇은 구리층에 의해 두께가 비교적 두꺼운 구리층이 구성될 수 있다. 하지만, 이 경우, 구동 기판을 제작하는 패터닝 공정의 횟수가 비교적 많아지게 되어, 구동 기판의 생산 텍타임에 영향을 미치고, 구동 기판의 생산 비용이 비교적 높아지게 된다.
본 개시의 실시예는 구동 기판을 제작하는 패터닝 공정의 횟수를 줄일 수 있는 구동 기판, 구동 기판의 제작 방법 및 표시 장치를 제공한다.
본 개시의 실시예는 베이스 기판; 상기 베이스 기판 상에 위치하는 응력 완충층; 상기 응력 완충층의 상기 베이스 기판에서 멀어지는 측에 위치하는 제1 두께를 가지는 복수 개의 제1 배선; 상기 제1 배선의 상기 베이스 기판에서 멀어지는 측에 위치하는 제1 절연층; 상기 제1 절연층의 상기 베이스 기판에서 멀어지는 측에 위치하는, 제1 두께보다 얇은 제2 두께를 가지며, 적어도 하나가 상기 제1 절연층을 관통하는 제1 비아홀을 통해 상기 제1 배선의 각각에 연결되는 복수 개의 제2 배선 구조; 상기 제2 배선 구조의 상기 베이스 기판에서 멀어지는 측에 위치하는 제2 절연층; 및 상기 제2 절연층의 상기 베이스 기판에서 멀어지는 측에 위치하는, 상기 제2 절연층을 관통하는 제2 비아홀을 통해 상기 제2 배선 구조와 연결되는 전자 소자를 포함하는 구동 기판을 제공한다.
응력 완충층을 설치함으로써, 베이스 기판 상에 도전층이 형성될 때 발생하는 응력을 완화시킬 수 있어, 베이스 기판이 쇄편으로 부서지지 않는다. 이에 따라, 베이스 기판 상에 두께가 비교적 두꺼운 도전층을 형성하고, 두께가 비교적 두꺼운 도전층을 이용하여 단일 패터닝 공정에 의해 제1 두께를 갖는 제1 배선을 제작할 수 있으며, 제1 배선의 두께가 비교적 두꺼워, 구동 기판의 배선에 대한 저항률 요구를 충족시킬 수 있어, 베이스 기판 상에 설치된 전자 소자를 구동가능하여, 대형 사이즈의 구동 기판을 구현하게 된다. 이에 따라, 여러 회의 패터닝 공정을 통해 제1 두께를 갖는 제1 배선을 형성할 필요가 없게 되어, 구동 기판을 제작하는 패터닝 공정의 횟수를 줄일 수 있다.
구체적으로, 제1 두께는 1μm보다 두꺼울 수 있다.
도전층의 두께가 두꺼울수록, 도전층이 형성될 때 발생하는 응력이 커지며, 응력 완충층의 두께가 두꺼워 지는바, 즉 응력 완충층의 두께와 제1 배선의 두께는 정적 상관관계가 있다. 예를 들어, 제1 두께가 2um일 경우, 응력 완충층의 두께는 1500 옹스트롬일 수 있다. 제1 두께가 5um일 경우, 응력 완충층의 두께는 3000 옹스트롬일 수 있다.
단락 회로의 발생을 피하기 위해, 제1 비아홀의 베이스 기판 상의 정투영은 제1 배선의 베이스 기판 상의 정투영을 초과하지 않는바, 즉 제1 비아홀의 베이스 기판 상의 정투영의 구경이, 제1 배선의 베이스 기판 상의 정투영의 선폭보다 크지 않다. 베이스 기판은 유리 기판 또는 석영 기판일 수 있다. 베이스 기판의 사이즈는 3m * 3m 이상에 달할 수 있어, 본 개시의 기술방안을 이용하여 대형 사이즈의 구동 기판의 양산을 실현할 수 있다. 전자 소자는 미크론 수준의 사이즈를 갖는 LED일 수 있는바, 즉, 본 개시의 기술방안은 대형 사이즈의 LED 기판을 실현할 수 있다.
구동 기판 상의 전자 소자의 밀도를 향상시키기 위해, 상기 제2 배선 구조는 적어도 한 층의 제2 배선층을 포함하고, 각각의 제2 배선층은 복수 개의 제2 배선을 포함하고, 인접한 두 층의 제2 배선층 사이는 절연층에 의해 이격되고, 상기 베이스 기판에 근접하는 측에서 상기 베이스 기판에서 멀어지는 측으로의 방향으로, 이전 층의 각각의 제2 배선은 다음 층의 적어도 하나의 제2 배선과 연결되며, 마지막 층의 각각의 제2 배선은 적어도 하나의 전자 소자와 연결될 수 있다.
단락 회로의 발생을 피하기 위해, 제2 비아홀의 베이스 기판 상의 정투영은 제2 배선의 베이스 기판 상의 정투영을 초과하지 않는바, 즉 제2 비아홀의 베이스 기판 상의 정투영의 구경이 제2 배선의 베이스 기판 상의 정투영의 선폭보다 크지 않다. 일 구체적인 실시예에서, 상기 배선 구조는 제1 배선층 및 제2 배선층을 포함하고, 상기 제1 배선층은 상호 절연된 복수 개의 제1 배선을 포함하고, 상기 제2 배선층은 상호 절연된 복수 개의 제2 배선을 포함하고, 각각의 상기 제1 배선은 상기 제1 절연층을 관통하는 비아홀을 통해 적어도 하나의 상기 제2 배선과 연결되며, 각각의 상기 제2 배선은 상기 제2 절연층을 관통하는 비아홀을 통해 적어도 하나의 전자 소자와 연결될 수 있다.
본 실시예에서, 제1 배선은 복수 개의 제2 배선과 연결될 수 있으며, 제1 배선은 대전류를 전송하므로, 제1 배선의 두께가 비교적 두껍다. 제2 배선은 주로 전자 소자를 연결하기 위한 것으로, 제2 배선 상의 전류는 제1 배선이 전송하는 전류에 비해 상대적으로 작고, 두께도 비교적 얇을 수 있는데, 구체적으로, 제2 두께는 0.6 ~ 0.9um일 수 있다.
도 1은 본 개시의 실시예에 따른 구동 기판의 표시 영역의 평면 개략도인 것으로, 구동 기판은 도 1에 도시된 바와 같은 표시 영역 및 표시 영역의 주변에 위치하는 팬아웃 영역을 포함한다. 도 7의 좌반 부분은 도 1에 도시된 구동 기판의 표시 영역의 DD'방향으로의 단면 개략도이고, 도 7의 우반 부분은 구동 기판의 팬아웃 영역의 단면 개략도이다. 표시 영역은 발광을 위한 전자 소자가 설치되어 있으며, 팬아웃 영역은 연성 회로 기판 또는 인쇄 회로 기판과 본딩하기 위한 것이다. 도 7에 도시된 바와 같이, 일 구체적인 실시예에서, 전자 소자가 LED인 경우를 예로 하여, 구동 기판은, 베이스 기판(1); 베이스 기판(1) 상에 위치하는 응력 완충층(2); 응력 완충층(2) 상에 위치하는, 제1 금속층(31) 및 구리층(32)으로 구성되는 제1 배선(3); 제1 배선(3)을 덮는, 제1 절연층(6)은 제1 무기 절연층(61) 및 제1 유기 절연층(62)을 포함하는 제1 절연층(6); 제1 절연층(6) 상에 위치하는, 제2 금속층(41) 및 구리층(42)으로 구성되는 제2 배선(4); 제2 배선(4)을 덮는 제2 절연층(12); 및 제2 절연층(12) 상에 위치하는 LED(7); 를 포함하고, LED(7)은 제2 절연층(12)을 관통하는 비아홀을 통해 제2 배선(4)과 연결되며, 제2 배선(4)은 복수 개의 LED(7)와 연결되어, 인접한 LED(7)를 연결시키는 역할을 할 수 있다. 도 7에 도시된 바와 같이, 각각의 LED(7)는 에피택시얼층(73), N 패드(71) 및 P 패드(72)를 포함하며, LED(7)의 N 패드(71) 및 P 패드(72)는 각각 제2 절연층(12)을 관통하는 비아홀을 통해 상이한 위치에 소재하는 제2 배선(4)과 연결된다.
구체적으로, 도 1에 도시된 바와 같이, 제2 배선(4)은 어레이로 배열된 복수의 그룹으로 획분된다. 일부 실시예들에서, 각 그룹의 제2 배선(4)은 4개의 LED(7)에 연결되고, 각 그룹의 제2 배선(4)은 대략 사각형의 링형상으로 분포될 수 있다. 물론, 각 그룹의 제2 배선(4)은 링형상을 이루는 것으로 국한되지 않으며, 기타 형상이 될 수도 있다.
도 2는 도 1의 C 부분의 등가 회로도이다. 도 2에 도시된 바와 같이, 각 그룹의 제2 배선(4)은 양극 배선(51), 연결선(53) 및 음극 배선(52)을 포함하고, 각 그룹의 제2 배선(4)은 4개의 LED에 연결되고, 4개의 LED는 2개가 직렬 연결되고 2개가 병렬 연결되는 방식으로 연결되는데, 양극 배선(51)은 2개의 LED의 양극에 연결되고, 음극 배선(52)은 2개의 LED의 음극에 연결되며, 연결선(53)은 1개의 LED의 양극 및 이와 인접한 LED의 음극에 연결된다.
구동 기판의 전류 부하는 큰 것으로, 수십 밀리암페어에 달할 수 있기 때문에, 배선의 저항 성능에 대한 요구가 높아, 낮은 저항을 갖는 금속을 사용해야 하며, 그렇지 않으면, 배선의 발열량이 커, 온도가 너무 높아지게 된다. 구리는 도전성이 우수하므로, 구리를 제1 배선(3)의 본체로 사용한다. 물론, 제1 배선(3)은 구리를 사용하는 것으로 국한되지 않으며, 예컨대 은, 알루미늄 등의 기타 금속을 사용할 수도 있다. 도 7에 도시된 바와 같이, 제1 배선(3)은 구리층(32)을 포함하고, 전류 부하의 크기에 따라 구리층(32)의 두께가 조절될 수 있는데, 전류 부하가 클수록, 구리층(32)의 두께가 두꺼워진다. 구리층(32)의 두께는 1 ~ 30μm일 수 있으며, 일부 실시예들에서는, 구체적으로 2um일 수 있다. 구리층(32)은 스퍼터링, 전기 도금, 화학 도금 등의 방식에 의해 완성될 수 있다. 응력 완충층(2)은 질화 규소, 산화 규소 및 산질화 규소 중 하나 이상의 절연 재료를 사용할 수 있으며, 형성되는 구리층(32)과 응력 방향이 상반된다. 이에 따라, 구리층(32)이 형성될 때 발생하는 응력을 상쇄할 수 있어, 베이스 기판(1)이 쇄편으로 부서지는 것을 피한다. 응력 완충층(2)의 두께는 500 ~ 3000 옹스트롬일 수 있다.
압축 응력은 물체의 압축 경향에 저항하는 응력을 의미하고, 인장 응력은 물체를 인장시키는 외력에 대한 물체의 반작용력을 의미하는 것으로, 압축 응력과 인장 응력 방향은 상반되며, 막층의 두께가 증가할수록, 응력이 커진다. 구리층(32)은 인장 응력을 나타내고, 응력 완충층(2)은 압축 응력을 나타낸다. 응력 완충층(2)이 질화 규소를 사용하는 경우를 예로 하여, 먼저 베이스 기판 상에 압축 응력을 나타내는 질화 규소층을 한 층 증착하고 나서, 인장 응력을 나타내는 구리층을 한 층 증착하는데, 응력 완충층과 구리층의 응력 방향이 상반되어, 응력이 상쇄되기 때문에, 베이스 기판의 휨을 크게 저감시킬 수 있다. 실험을 통해, 응력 완충층을 추가함으로써 베이스 기판 상에 두께가 3μm인 구리층을 형성가능하다는 것이 검증되었다. 이때, 베이스 기판의 휨은 단지 응력 완충층이 없는 경우에 있어서 베이스 기판 상에 두께가 1μm인 구리층을 형성할 때의 베이스 기판의 휨에 해당하는 것으로, 두께가 3μm인 구리층을 이용하여 저항 성능이 요구를 충족시키는 제1 배선(3)을 제조할 수 있다. 따라서, 두께가 3μm인 구리층을 이용하여 단일 패터닝 공정에 의해 제1 배선(3)을 제조할 수 있어, 여러 회의 패터닝 공정을 통해 복수 개의 비교적 얇은 구리층을 각각 형성하여 두께가 비교적 두꺼운 제1 배선(3)을 형성할 할 필요가 없게 된다.
일부 실시예들에서, 도 7에 도시된 바와 같이, 제1 배선(3)은 구리층(32)의 베이스 기판(1)에 근접하는 측에 위치하는 제1 금속층(31)을 더 포함하고, 제1 금속층(31)과 응력 완충층(2)의 접착력은 구리층(32)과 응력 완충층(2)의 접착력보다 크다. 이에 따라, 제1 금속층(31)은 제1 배선(3)과 응력 완충층(2)의 접착력을 증가시킬 수 있어, 제1 배선(3)이 베이스 기판(1)으로부터 탈락되는 것을 방지한다. 구체적으로, 제1 금속층(31)은 Mo, MoNb, MoTi, MoWu, MoNi, MoNiTi 중 적어도 하나를 사용할 수 있으며, 또한, IGZO, IZO, GZO, ITO 등 금속 산화물을 사용할 수 있다. 제1 금속층(31)의 두께는 비교적 두껍게 설정할 필요는 없으며, 200 ~ 500 옹스트롬일 수 있다.
구리층(32)은 공기와 접촉한 후 표면이 쉽게 산화되어, 도전 성능에 영향을 미치기 때문에, 일부 실시예들에서, 제1 배선(3)은, 구리층(32)의 베이스 기판(1)에서 멀어지는 측에 위치하는 제1 도전성 보호층을 더 포함할 수 있다. 제1 도전성 보호층은 쉽게 산화되지 않는 금속 또는 투명 전도성 재료를 선택하여 사용할 수 있다. 구체적으로, 제1 도전성 보호층은 Mo, MoNb, MoTi, MoWu, MoNi, MoNiTi 중 적어도 하나를 사용할 수 있다. 제1 도전성 보호층은 구리층(32)의 표면이 산화되는 것을 피할 수 있으며, 제1 도전성 보호층의 두께는 50 ~ 500 옹스트롬일 수 있다.
제1 배선(3)은 제1 절연층(6)으로 덮여 있다. 도 7에 도시된 바와 같이, 제1 절연층(6)은 제1 무기 절연층(61)을 포함한다, 제1 무기 절연층(61)은 질화 규소, 산화 규소, 질산화 규소 등의 무기 절연 재료를 사용하여, 제1 배선(3)이 후속 고온 공정에서 산화되지 않도록 보호할 수 있다. 제1 무기 절연층(61)의 두께는 500 ~ 3000 옹스트롬일 수 있다. 공정의 제한으로 인해, 제1 무기 절연층(61)의 두께는 비교적 얇은바, 제1 배선(3)의 두께보다 얇아, 평탄화 요구를 충족시키지 못하므로, 제1 절연층(6)은 제1 유기 절연층(62)을 더 포함하고, 제1 유기 절연층(62)은 예컨대 유기 수지 등의 두께가 비교적 두꺼운 유기 절연 재료를 사용하여, 제1 배선(3)의 패턴 사이에 존재하는 리세스를 충전하여, 후속 공정을 위해 평평한 표면을 제공함으로써, 후속 공정에서 큰 단차가 생기는 것을 피할 수 있다. 이에 따라, LED 본딩 시 LED 변위 문제가 발생하지 않게 된다. 제1 절연층(6)의 총 두께는 제1 배선(3)의 두께 이상이어야 하며, 1 ~ 30μm일 수 있다.
제1 절연층(6) 상에 제2 배선(4)이 설치되어 있다. 제2 배선(4)은 각 LED의 양극 및/또는 음극 핀을 연결하는 기능을 수행하기 때문에, 제2 배선(4)의 두께는 너무 클 필요가 없는바, 3000 ~ 9000 옹스트롬일 수 있으며, 구체적으로는 6000 옹스트롬일 수 있다. 구리의 도전성이 우수하기 때문에, 구리를 사용하여 제2 배선(4)을 제작할 수 있다. 도 7에 도시된 바와 같이, 제2 배선(4)은 구리층(42)을 포함하며, 구리층(42)은 저온 증착, 스퍼터링, 전기 도금, 화학 도금 등 방식에 의해 완성될 수 있다. 일부 실시예들에서, 도 7에 도시된 바와 같이, 제2 배선(4)은 구리층(42)의 베이스 기판(1)에 근접하는 측에 위치하는 제2 금속층(41)을 더 포함하며, 제2 금속층(41)과 제1 절연층(6)의 접착력은 구리층(42)과 제1 절연층(6)의 접착력보다 크다. 이에 따라, 제2 금속층(41)을 통해 제2 배선(4)과 제1 절연층(6)의 접착력을 증가할 수 있어, 제2 배선(4)이 베이스 기판(1)으로부터 탈락되는 것을 방지한다. 구체적으로, 제2 금속층(41)은, Mo, MoNb, MoTi, MoWu, MoNi, MoNiTi 중 적어도 하나를 사용할 수 있으며, 또한, IGZO, IZO, GZO, ITO 등의 금속 산화물을 사용할 수 있다. 제2 금속층(41)의 두께는 비교적 두껍게 설정할 필요는 없으며, 200 ~ 500 옹스트롬일 수 있다.
스퍼터링 방식에 의해 제1 절연층(6) 상에 제2 배선(4)을 형성하는 경우, 스퍼터링 시의 플라즈마는 제1 유기 절연층(62)에 손상을 주어, 제1 유기 절연층(62)에 쇄설 탈락 현상이 생길 수 있으며, 탈락되는 쇄설들은 스퍼터링 챔버를 오염시키게 된다. 이러한 상황을 피하기 위해, 도 11에 도시된 바와 같이, 구동 기판은 제1 절연층(6) 상에 위치하는 제4 무기 절연층(8)을 더 포함할 수 있다. 제4 무기 절연층(8)은 제1 유기 절연층(62)을 보호할 수 있다. 제4 무기 절연층(8)은 질화 규소, 산화 규소, 질산화 규소 등의 무기 절연 재료를 사용할 수 있으며, 제4 무기 절연층(8)의 두께는 500 ~ 3000 옹스트롬일 수 있다.
저온 증착 방식에 의해 제2 배선(4)을 형성하는 경우, 저온 증착 방식은 제1 유기 절연층(62)에 손상을 주지 않으므로, 예를 들어 제4 무기 절연층(8)을 형성하는 공정을 생략할 수 있다.
LED를 기판으로 전이하기 전에, 표시 영역의 제2 배선(4) 중 노출된 표면은 솔더 페이스트로 덮여 있고, 후속적으로 리플로우 솔더링 공정을 통해 본딩할 LED를 기판 상에 솔더링할 수 있다. 팬아웃 영역(B)의 제2 배선(4)의 노출된 표면은 솔더 페이스트로 덮여 있지 않아, 리플로우 솔더링 중에 산화가 발생하여, 제2 배선(4)의 도전 성능에 영향을 미치게 된다. 이러한 문제점을 피하기 위하여, 도 13에 도시된 바와 같이, 팬아웃 영역의 제2 배선(4)의 베이스 기판(1)에서 멀어지는 측에 제2 도전성 보호층(13)이 설치되어 있다. 제2 도전성 보호층(13)은 쉽게 산화되지 않는 금속 또는 합금을 사용할 수 있으며, 또한, 예컨대 ITO와 같은 투명 전도성 재료를 사용할 수 있다. 제2 전도성 보호층(13)은 팬아웃 영역의 제2 배선(4)을 보호할 수 있다.
LED(7)에서 방출되는 빛은 각 방향을 향하기 때문에, 일부만이 구동 기판의 발광측을 향하여 출사되는데, 구동 기판의 출광측은 LED(7)의 베이스 기판에서 멀어지는 측이다. 광선의 이용률을 향상시키기 위해, 반사 패턴(14)에 의해 LED(7)에서 방출되어 반사 패턴(14)에 조사되는 광선을 출광측으로 반사시켜, 구동 기판의 광선 이용률을 향상시킬 수 있다. 일부 실시예들에서, 도 7, 도 11 및 도 13에 도시된 바와 같이, 상기 구동 기판은, 제2 절연층(12)의 상기 베이스 기판(1)에서 멀어지는 측에 위치하는 반사 패턴(14)을 더 포함하고, 상기 반사 패턴(14)의 상기 베이스 기판(1) 상의 정투영은 상기 LED(7)의 상기 베이스 기판(1) 상의 정투영과 중첩되지 않으며, 반사 패턴(14)의 정투영과 LED(7)의 정투영의 에지 사이의 최소 수평 거리는 100um 정도일 수 있다. 반사 패턴(14)의 재료는 스크린 인쇄, 잉크젯 인쇄 등의 방식에 의해 형성되는 백색 잉크일 수 있다. 반사 패턴(14)의 재료는 패터닝 공정에 의해 형성되는 금속일 수도 있다. 반사 패턴(14)은 상기 LED(7)의 베이스 기판(1)을 향하는 측에 설치된 부분을 포함하여, 광선의 반사율을 더욱 증가시킬 수 있음을 이해할 수 있다.
본 개시의 일부 실시예들에서, 제2 절연층(12)은 제2 배선(4)을 보호하기 위한 한 층의 무기 절연층만을 포함할 수 있으나, 무기 절연층의 두께는 통상적으로 6000 옹스트롬 이하인 것으로, 제2 배선(4)에 대한 보호 효과에 한계가 있다. 또한, LED를 전이하기 전에, 스텐실 인쇄 방식에 의해 제2 배선(4)의 노출된 표면에 솔더 페이스트를 형성해야 하는데, 보호 효과가 불충분할 경우, 제2 배선(4)에 손상을 주기 쉬우므로, 제2 절연층(12)은 한 층의 유기 절연층을 더 포함할 수 있고, 유기 절연층은 무기 절연층의 베이스 기판(1)에서 멀어지는 측에 위치하고, 유기 절연층의 두께는 통상적으로 1 ~ 3um 정도이며, 구체적으로는 2um일 수 있다. 이때, 무기 절연층의 두께는 1000 옹스트롬 정도일 수 있다. 유기 절연층의 두께가 비교적 두껍기 때문에, 제2 배선(4)을 비교적 양호하게 보호할 수 있다.
본 개시의 실시예는, 상기한 바와 같은 구동 기판을 포함하는 표시 장치를 더 제공한다. 상기 표시 장치는, 액정 텔레비전, 액정 디스플레이, 디지털 포토 프레임, 휴대폰, 태블릿 PC 등의 표시 기능을 갖는 임의의 제품 또는 구성 부품일 수 있으며, 상기 표시 장치는 연성 회로 기판, 인쇄 회로 기판 및 백플레인을 더 포함한다.
전자 소자가 LED인 경우, 상기의 구동 기판은 표시 장치의 면광원으로 사용될 수 있다.
본 개시의 실시예는, 구동 기판의 제작 방법을 더 제공한다. 상기 구동 기판의 제작 방법은, 베이스 기판을 제공하는 단계; 상기 베이스 기판 상에 응력 완충층을 형성하는 단계; 상기 응력 완충층 상에 단일 패터닝 공정에 의해 제1 두께를 가지는 제1 배선을 형성하는 단계; 상기 제1 배선을 덮는, 상기 제1 배선을 노출시키는 제1 비아홀을 포함하는 제1 절연층을 형성하는 단계; 상기 제1 절연층 상에, 제1 두께보다 얇은 제2 두께를 가지며, 적어도 하나가 상기 제1 절연층을 관통하는 제1 비아홀을 통해 상기 제1 배선의 각각에 연결되는 제2 배선 구조를 형성하는 단계; 상기 제2 배선 구조를 덮는, 상기 제2 배선 구조를 노출시키는 제2 비아홀을 포함하는 제2 절연층을 형성하는 단계; 및 상기 제2 절연층 상에, 상기 제2 절연층을 관통하는 제2 비아홀을 통해 상기 제2 배선 구조와 연결되는 전자 소자를 설치하는 단계 를 포함한다.
본 실시예에서, 베이스 기판 상에 응력 완충층이 설치되며, 응력 완충층은 베이스 기판 상에 도전층이 형성될 때 발생하는 응력을 완화시킬 수 있어, 베이스 기판이 쇄편으로 부서지지 않는다. 이에 따라, 베이스 기판 상에 두께가 비교적 두꺼운 도전층을 형성하고, 두께가 비교적 두꺼운 도전층을 이용하여 단일 패터닝 공정에 의해 제1 두께를 갖는 제1 배선을 제작할 수 있으며, 제1 배선의 두께가 비교적 두꺼워, 구동 기판의 배선에 대한 저항률 요구를 충족시킬 수 있어, 베이스 기판 상에 설치된 전자 소자를 구동가능하여, 대형 사이즈의 구동 기판을 구현하게 된다. 이에 따라, 여러 회의 패터닝 공정을 통해 제1 두께를 갖는 제1 배선을 형성할 필요가 없게 되어, 구동 기판을 제작하는 패터닝 공정의 횟수를 줄일 수 있다.
본 실시예에 따른 구동 기판의 제작 방법은 상기의 실시예에 따른 구동 기판을 제조하기 위한 것이다.
일부 실시예들에서, 상기 응력 완충층을 형성하는 단계는, 상기 베이스 기판 상에 질화 규소, 산화 규소, 질산화 규소 중 적어도 한 가지 재료를 증착하여 상기 응력 완충층을 형성하는 단계를 포함한다.
일부 실시예들에서, 상기 응력 완충층 상에 제1 두께를 갖는 제1 도전층을 증착하고, 상기 제1 도전층을 패터닝하여, 상기 제1 배선을 형성할 수 있다. 다른 일부 실시예들에서는, 또한, 전기 도금 방식에 의해 상기 응력 완충층 상에 제1 두께를 갖는 제1 도전층을 형성하고, 상기 제1 도전층을 패터닝하여, 상기 제1 배선을 형성할 수 있다.
구리는 도전 성능이 양호하여, 구동 기판의 배선에 대한 요구를 충족시킬 수 있으므로, 구리를 사용하여 구동 기판의 배선을 제작할 수 있다. 구리를 사용하여 배선을 제작하고, 전자 소자가 LED인 경우를 예로 하여, 일 실시예에서, 구동 기판의 제작 방법은 구체적으로 하기 단계들을 포함한다.
단계 1: 도 3에 도시된 바와 같이, 베이스 기판(1)을 제공하고, 베이스 기판(1) 상에 응력 완충층(2)을 형성하고, 응력 완충층(2) 상에 제1 배선(3)을 형성한다.
베이스 기판(1)은 유리 기판, 석영 기판 또는 유연성 기판일 수 있다.
응력 완충층(2)은 질화 규소, 산화 규소 및 질산화 규소 중 하나 이상의 절연 재료를 사용할 수 있으며, 응력 완충층(2)은 형성될 구리층(32)과 응력 방향이 상반된다. 이에 따라, 구리층(32)이 형성될 때 발생하는 응력을 응력 완충층(2)에 의해 상쇄할 수 있어, 베이스 기판(1)이 쇄편으로 부서지는 것을 피한다. 응력 완충층(2)의 두께는 500 ~ 3000 옹스트롬일 수 있다.
구리층(32)과 응력 완충층(2)의 접착력이 그다지 강하지 않기 때문에, 먼저 응력 완화층(2) 상에 제1 금속층(31)을 형성할 수 있으며, 제1 금속층(31)과 응력 완충층(2)의 접착력은 구리층(32)과 응력 완충층(2)의 접착력보다 크다. 이에 따라, 제1 금속층(31)을 통해 제1 배선(3)과 응력 완충층(2)의 접착력을 증가시킬 수 있어, 제1 배선(3)이 베이스 기판(1)으로부터 탈락되는 것을 방지한다. 구체적으로, 제1 금속층(31)은 Mo, MoNb, MoTi, MoWu, MoNi, MoNiTi 중 적어도 하나를 사용할 수 있으며, 또한, IGZO, IZO, GZO, ITO 등의 금속 산화물을 사용할 수 있다. 제1 금속층(31)의 두께는 비교적 두껍게 설정할 필요는 없으며, 200 ~ 500 옹스트롬일 수 있다.
제1 금속층(31) 상에 구리층(32)을 형성하고, 구리층(32)은 스퍼터링 방식에 의해 형성될 수 있으며, 구리층(32)의 두께는 1.0 ~ 2μm일 수 있다.
제1 금속층(31) 및 구리층(32)을 함께 패터닝하여, 제1 배선(3)을 형성한다. 도 3에 도시된 바와 같이, 구동 기판은 표시 영역(A) 및 팬아웃 영역(B)을 포함하며, 표시 영역(A) 및 팬아웃 영역(B) 모두에 제1 배선(3)이 형성되어 있다.
구리층(32)은 공기와 접촉한 후 표면이 쉽게 산화되어, 도전 성능에 영향을 미치기 때문에, 구리층(32)의 베이스 기판(1)에서 멀어지는 측에 제1 도전성 보호층을 더 형성할 수 있다. 제1 도전성 보호층은 쉽게 산화되지 않는 금속 또는 투명 전도성 재료를 선택하여 사용할 수 있다. 구체적으로, 제1 도전성 보호층은 Mo, MoNb, MoTi, MoWu, MoNi, MoNiTi 중 적어도 하나를 적용할 수 있다. 제1 도전성 보호층은 구리층(32)을 보호할 수 있어, 구리층(32)의 표면이 산화되는 것을 피하고, 제1 도전성 보호층의 두께는 비교적 두껍게 설정할 필요는 없으며, 50 ~ 500 옹스트롬일 수 있다.
단계 2: 도 4에 도시된 바와 같이, 제1 배선(3)을 덮는 제1 절연층(6)을 형성한다.
제1 절연층(6)은 제1 무기 절연층(61) 및 제1 유기 절연층(62)을 포함할 수 있다. 제1 무기 절연층(61)은 질화 규소, 산화 규소, 질산화 규소 등의 무기 절연 재료를 사용하여, 제1 배선(3)이 후속 고온 공정에서 산화되지 않도록 보호할 수 있다. 제1 무기 절연층(61)의 두께는 500 ~ 3000 옹스트롬일 수 있다. 제1 무기 절연층(61)의 두께는 비교적 얇은바, 제1 배선(3)의 두께보다 얇기 때문에, 평탄화 요구를 충족시키지 못하므로, 제1 절연층(6)은 제1 유기 절연층(62)을 더 포함하고, 제1 유기 절연층(62)은 예컨대 유기 수지 등의 두께가 비교적 두꺼운 유기 절연 재료를 사용하여, 제1 배선(3) 사이의 틈새를 충전하여, 후속 공정을 위해 평평한 표면을 제공함으로써, 후속 공정에서 큰 단차가 생기는 것을 피할 수 있다. 이에 따라, LED 본딩 시 LED 변위 문제가 발생하지 않게 된다. 제1 절연층(6)의 총 두께는 제1 배선(3)의 두께 이상이어야 한다.
단계 3: 도 5에 도시된 바와 같이, 제1 절연층(6)을 패터닝하여, 제1 배선(3)을 노출시키는 비아홀을 형성하고, 제1 절연층(6) 상에 제2 배선(4)을 형성한다.
제1 유기 절연층(62)을 노광 및 현상하여, 제3 비아홀을 포함하는 제1 유기 절연층(62)의 패턴을 형성하고, 상기 제1 유기 절연층(62)의 패턴을 마스크로 하여, 상기 제1 무기 절연층(61)을 식각하여, 예컨대 건식 식각하여, 제4 비아홀을 포함하는 상기 제1 무기 절연층(61)의 패턴을 형성할 수 있다. 상기 제3 비아홀은 상기 제4 비아홀과 연통하여 제1 절연층(6)을 관통하는 제1 비아홀을 형성하고, 후속적으로 형성된 제2 배선(4)은 제1 비아홀을 통해 제1 배선(3)과 연결된다. 제1 유기 절연층(62)의 패턴을 마스크로 하여 제1 무기 절연층(61)을 식각함으로써, 패터닝 공정 횟수를 줄일 수 있다.
제2 배선(4)의 두께는 너무 두꺼울 필요는 없으며, 3000 ~ 9000 옹스트롬일 수 있다. 구리는 도전 성능이 우수하기 때문에, 구리를 적용하여 제2 배선(4)을 제작할 수 있다. 물론, 기타 도전성 재료를 적용하여 제2 배선(4)을 제작할 수도 있다.
도 5에 도시된 바와 같이, 제2 배선(4)은 제2 금속층(41) 및 구리층(42)을 포함한다. 저온 증착 방식에 의해 제2 금속층(41) 및 구리층(42)을 형성할 수 있으며, 저온 증착 방식은 제1 유기 절연층(62)에 손상을 주지 않는다. 제2 금속층(41)과 제1 절연층(6)의 접착력은 구리층(42)과 제1 절연층(6)의 접착력보다 크다. 이에 따라, 제2 금속층(41)을 통해 제2 배선(4)과 제1 절연층(6)의 접착력을 증가시킬 수 있어, 제2 배선(4)이 베이스 기판(1)으로부터 탈락되는 것을 방지할 수 있다. 구체적으로, 제2 금속층(41)은 Mo, MoNb, MoTi, MoWu, MoNi, MoNiTi중 적어도 하나를 사용할 수 있다. 제2 금속층(41)의 두께는 비교적 두껍게 설정할 필요는 없는바, 50 ~ 500 옹스트롬일 수 있으며, 구리층(42)의 두께는 6000 옹스트롬 정도일 수 있다.
제2 금속층(41)과 구리층(42)을 함께 패터닝하여, 제2 배선(4)을 형성한다.
단계 4: 도 6에 도시된 바와 같이, 제2 절연층(12)을 형성한다.
제2 절연층(12)은 제2 배선(4)을 보호하기 위한 무기 절연층만을 포함할 수 있으나, 무기 절연층의 두께는 통상적으로 6000 옹스트롬 이하인 것으로, 제2 배선(4)에 대한 보호가 그다지 양호하지 않다. LED를 전이 및 본딩 방식에 의해 구동 기판에 고정시킬 때, 스텐실 인쇄 방식에 의해 솔더 페이스트를 형성해야 하는데, 보호 효과가 양호하지 않을 경우, 제2 배선(4)에 손상을 주기 쉽다. 따라서, 제2 절연층(12)은 두께가 6000 옹스트롬 정도인 무기 절연층을 더 포함할 수 있거나, 또는 한 층의 무기 절연층 및 한 층의 유기 절연층을 포함할 수 있다. 유기 절연층은 무기 절연층의 베이스 기판(1)에서 멀어지는 측에 위치하며, 유기 절연층의 두께는 통상적으로 2um 정도이다. 이때, 무기 절연층의 두께는 1000 옹스트롬 정도일 수 있다. 유기 절연층의 두께가 비교적 두꺼우므로, 제2 배선(4)을 비교적 양호하게 보호할 수 있다.
제2 절연층(12)이 한 층의 무기 절연층 및 한 층의 유기 절연층을 포함하는 경우, 제2 절연층을 패터닝할 때, 유기 절연층을 먼저 노광 및 현상하여, 유기 절연층의 패턴을 형성한 후, 유기 절연층의 패턴을 마스크로 하여, 무기 절연층을 식각하여, 예컨대 건식 식각하여, 무기 절연층의 패턴을 형성할 수 있다. 무기 절연층의 패턴 및 유기 절연층의 패턴에 의해 제2 절연층(12)의 패턴이 구성되므로, 제2 절연층(12)의 패턴은 제2 배선(4)을 노출시킨다.
단계 5: 도 7에 도시된 바와 같이, 제2 절연층 상에 반사 패턴(14)을 형성하고, LED(7)를 기판 상에 고정한다.
LED(7)에서 방출되는 광선은 각 방향을 향하고 있어, 광선의 이용률을 향상시키기 위해, 반사 패턴(14)을 통해 LED(7)에서 방출되어 반사 패턴(14)에 조사되는 광선을 베이스 기판(1)에서 멀어지는 측으로 반사시켜, 구동 기판의 광선 이용률을 향상시킬 수 있다. 상기 반사 패턴(14)은 스크린 인쇄에 의해 코팅된 백색 잉크로 이루어질 수 있다. 이에 따라, 패터닝 공정을 통해 반사 패턴을 제작할 필요가 없게 되어, 패터닝 공정의 횟수를 절약할 수 있다. 반사 패턴(14)은 또한 잉크젯 인쇄 방식에 의해 형성될 수 있다.
이 후, 솔더 인쇄, 다이 본딩, 리플로우 솔더링 및 패키징 등의 공정을 통해 구동 기판 상에 LED(7)를 형성할 수 있다. LED(7)는 N 패드(71) 및 P 패드(72)를 포함하며, LED(7)의 N 패드(71) 및 P 패드(72)는 각각 제2 절연층(12)을 관통하는 비아홀을 통해 상이한 위치에 위치하는 제2 배선(4)과 연결된다.
상기의 단계들을 거쳐, 도 7에 도시된 바와 같은 실시예에 따른 구동 기판을 얻을 수 있다. 본 실시예에 의하면, 4회의 패터닝 공정을 통해 구동 기판을 형성할 수 있어, 구동 기판을 제작하는 패터닝 공정의 횟수를 줄이고, 구동 기판의 생산 비용을 절감할 수 있다.
다른 일 실시예에서, 예를 들어, 도 11에 도시된 실시예에서, 도 7에 도시된 실시예와의 차이점은, 제1 절연층(6)이 제1 무기 절연층(61) 및 제1 유기 절연층(62)을 포함할 뿐만 아니라, 제1 유기 절연층(62)의 베이스 기판(1)에서 멀어지는 측에 위치하는 제4 무기 절연층(8)을 더 포함하는데 있다.
예를 들어, 도 11에 도시된 구동 기판의 제작 방법에 있어서, 베이스 기판(1)의 제공, 상기 응력 완충층(2)의 형성, 제1 배선(3)의 형성, 제1 무기 절연층(61) 및 제1 유기 절연층(62)을 포함하는 제1 절연층(6)의 형성 및 패터닝(도 8에 도시된 바와 같음), 제2 배선(4)의 형성(도 9에 도시된 바와 같음), 제2 절연층(12)의 형성(도 10에 도시된 바와 같음), 반사 패턴(14) 및 LED(7) 전이 및 본딩의 단계들은 상기한 실시예에서 전술한 제조 방법에서의 단계들을 참고할 수 있으며, 여기서 반복 설명하지 않기로 한다. 제1 무기 절연층(61) 및 제1 유기 절연층(62)을 포함하는 제1 절연층(6)을 형성하는 단계와 제2 배선(4)을 형성하는 단계 사이에, 하기 단계를 더 포함한다.
도 8에 도시된 바와 같이, 제4 무기 절연층(8)을 형성하고, 제4 무기 절연층(8)을 패터닝하여, 제1 배선(3)을 노출시키는 비아홀을 형성한다.
스퍼터링 방식에 의해 제1 절연층(6) 상에 제2 배선(4)을 형성하는 경우, 스퍼터링 시의 플라즈마는 제1 유기 절연층(62)에 손상을 주어, 제1 유기 절연층(62)에 쇄설 탈락 현상이 생길 수 있으며, 탈락되는 쇄설들은 스퍼터링 챔버를 오염시키게 된다. 이러한 상황을 피하기 위해, 제1 절연층(6) 상에 제4 무기 절연층(8)을 형성하는데, 제4 무기 절연층(8)은 제1 유기 절연층(62)을 보호할 수 있다. 제4 무기 절연층(8)은 질화 규소, 산화 규소, 질산화 규소 등의 무기 절연 재료를 사용할 수 있으며, 제4 무기 절연층(8)의 두께는 500 ~ 3000 옹스트롬일 수 있다. 제4 무기 절연층(8)을 패터닝하여, 제5 비아홀을 포함하는 제4 무기 절연층(8)의 패턴을 형성하며, 상기 제5 비아홀의 상기 베이스 기판(1) 상의 정투영은 상기 제1 비아홀의 상기 베이스 기판(1) 상의 정투영과 중첩된다.
상기의 단계들을 거쳐, 5회의 패터닝 공정을 통해 도 11에 도시된 바와 같은 실시예에 따른 구동 기판을 얻을 수 있어, 구동 기판을 제작하는 패터닝 공정의 횟수를 줄이고, 구동 기판의 생산 비용을 절감시킨다.
LED를 기판으로 전이하기 전에, 표시 영역의 제2 배선(4) 중 노출된 표면은 솔더 페이스트로 덮여 있고, 후속적으로 리플로우 솔더링 공정을 통해 본딩할 LED를 기판 상에 솔더링할 수 있다. 팬아웃 영역(B)의 제2 배선(4)의 노출된 표면은 솔더 페이스트로 덮여 있지 않아, 리플로우 솔더링 중에 산화가 발생하여, 제2 배선(4)의 도전 성능에 영향을 미치게 된다. 이러한 문제점을 피하기 위하여, 제2 배선(4)이 형성된 후, 구동 기판의 제작 방법은, 하기 단계를 더 포함한다.
도 12에 도시된 바와 같이, 상기 팬아웃 영역의 상기 제2 배선(4)을 덮는 제2 도전성 보호층(13)을 형성한다. 제2 도전성 보호층(13)은 쉽게 산화되지 않는 금속 또는 합금을 사용할 수 있으며, 또한, 예컨대 ITO와 같은 투명 도전성 재료를 사용할 수 있다. 팬아웃 영역의 상기 제2 배선(4)의 베이스 기판(1)에서 멀어지는 측에 제2 도전성 보호층(13)을 형성하는 경우, 단일 패터닝 공정을 추가할 필요가 있다.
이 후, 도 13에 도시된 바와 같이, 제2 절연층(12)을 형성하고, 제2 절연층(12) 상에 반사 패턴(14) 및 LED(7)를 형성할 수 있다. 제2 절연층(12), 반사 패턴(14) 및 LED(7)를 형성하는 단계들은 상기의 실시예를 참고하도록 하고, 여기서 반복 설명하지 않기로 한다.
다른 일 실시예에서, 전기 도금 방식에 의해 제1 배선을 구성하는 구리층을 형성할 수 있으며, 구동 기판의 제작 방법은 구체적으로 하기 단계들을 포함한다.
도 14에 도시된 바와 같이, 베이스 기판(1)을 제공하고, 베이스 기판(1) 상에 응력 완충층(2)을 형성하고, 응력 완충층(2) 상에 시드층을 형성하고, 시드층 상에 네거티브 포토레지스트를 형성한다. 상기 포토레지스트를 노광 및 현상한 후에 포토레지스트 제거 영역 및 포토레지스트 보류 영역을 형성하여, 포토레지스트 패턴(17)을 얻는다. 포토레지스트 제거 영역은 형성될 제1 배선에 대응되는 것으로, 즉, 제1 배선은 포토레지스트 제거 영역에 형성되게 된다. 베이스 기판(1)은 유리 기판, 석영 기판 또는 유연성 기판일 수 있다.
응력 완충층(2)은 질화 규소, 산화 규소 및 질산화 규소 중 하나 이상의 절연 재료를 사용할 수 있으며, 응력 완충층(2)은 형성될 시드층과 응력 방향이 상반된다. 이에 따라, 시드층이 형성될 때 발생하는 응력을 응력 완충층(2)에 의해 상쇄할 수 있어, 베이스 기판(1)이 쇄편으로 부서지는 것을 피한다. 응력 완충층(2)의 두께는 500 ~ 3000 옹스트롬일 수 있다.
시드층은 스퍼터링 방식에 의해 형성될 수 있다. 시드층의 두께는 형성될 제1 배선의 제1 두께보다 훨씬 얇다. 시드층의 두께는 3000 ~ 6000 옹스트롬일 수 있으며, 이에 따라 시드층이 형성될 때 너무 큰 응력이 발생하지 않게 된다.
도 14에 도시된 바와 같이, 시드층은 제1 금속층(15) 및 구리층(16)을 포함할 수 있다. 구리층(16)과 응력 완충층(2)의 접착력이 그다지 강하지 않기 때문에, 먼저 응력 완충층(2) 상에 제1 금속층(15)을 형성할 수 있다. 제1 금속층(15)과 응력 완충층(2)의 접착력은 구리층(16)과 응력 완충층(2)의 접착력보다 크다. 이에 따라, 제1 금속층(15)을 통해 제1 배선(3)과 응력 완충층(2)의 접착력을 증가시킬 수 있어, 제1 배선(3)이 베이스 기판(1)으로부터 탈락되는 것을 방지한다. 구체적으로, 제1 금속층(15)은 Mo, MoNb, MoTi, MoWu, MoNi, MoNiTi 중 적어도 하나를 사용할 수 있으며, 또한, IGZO, IZO, GZO, ITO 등의 금속 산화물을 사용할 수 있다. 제1 금속층(15)의 두께는 비교적 크게 설정할 필요는 없으며, 200 ~ 500 옹스트롬일 수 있다.
본 실시예에서, 네거티브 포토레지스트를 적용하여 포토레지스트 패턴(17)을 형성하여, 역사다리꼴 구조를 갖는 포토레지스트 패턴(17)을 형성할 수 있어, 후속적으로 정사다리꼴 구조를 갖는 구리층을 형성하는데 유리하고, 나아가 후속의 절연층의 증착에 유리하다. 후속의 포토레지스트의 제거의 편의상, 포토레지스트 패턴(17)의 두께는 제3 도전층(18)의 두께보다 작지 않으며, 제3 도전층(18)의 두께보다 약간 더 두꺼운 것이 가장 바람직하다.
물론, 본 개시의 기술방안은 네거티브 포토레지스트를 적용하는 것으로 국한되지 않으며, 포지티브 포토레지스트를 적용하여 포토레지스트 패턴(17)을 형성할 수도 있다. 포지티브 포토레지스트를 적용하여 포토레지스트 패턴(17)을 형성하는 경우, 형성되는 포토레지스트 패턴(17)의 구배 각도는 80°보다 큰 것이 바람직하다.
단계 2: 도 15에 도시된 바와 같이, 포토레지스트 패턴(17)이 형성된 시드층 상에 전기 도금 방법으로 제3 도전층(18)을 성장시킨다.
전기 도금 방식에 의해, 제3 도전층(18)을 형성한다. 제3 도전층(18)의 재료가 구리인 경우, 전기 도금 방식에 의해 형성된 구리층에 의해 발생되는 응력이 작고, 구리층의 형성 속도가 빠르며, 두께가 1.0 ~ 20um인 제3 도전층(18)이 형성될 수 있다. 도 15에 도시된 바와 같이, 포토레지스트가 보류된 영역에는 제3 도전층(18)이 형성되지 않는다.
단계 3: 포토레지스트 보류 영역의 포토레지스트를 제거하고, 상기 포토레지스트 보류 영역의 시드층을 식각한다. 도 3에 도시된 바와 같이, 상기 포토레지스트 제거 영역에 위치하는 상기 제3 도전층 및 상기 시드층은 상기 제1 배선(3)을 구성한다.
이 후, 제1 무기 절연층(61) 및 제1 유기 절연층(62)을 포함하는 제1 절연층(6)을 형성 및 패터닝하는 단계(도 8에 도시된 바와 같음), 제4 무기 절연층(8)을 형성 및 패터닝하는 단계(도 8에 도시된 바와 같음), 제2 배선(4)을 형성하는 단계(도 9에 도시된 바와 같음), 제2 절연층(12)을 형성하는 단계(도 10에 도시된 바와 같음), 반사 패턴(14) 및 LED(7)의 전이 및 본딩 단계를 더 포함한다. 이러한 단계들은 전술한 제조 방법을 참고할 수 있으며, 여기서 반복 설명하지 않기로 한다.
또 다른 실시예에서, 형성된 시드 층을 패터닝하고 나서, 시드층의 패턴 상에 전기 도금 방법으로 제3 도전성 패턴(20)을 성장시킨다. 구동 기판의 제작 방법은 구체적으로 하기 단계들을 포함한다.
단계 1: 도 16에 도시된 바와 같이, 베이스 기판(1)을 제공하고, 베이스 기판(1) 상에 응력 완충층(2)을 형성하고, 응력 완충층(2) 상에 시드층을 형성하는데, 시드층의 두께는 제1 두께보다 훨씬 얇은 것으로, 통상적으로 수천 옹스트롬이며, 시드층 상에 포토레지스트를 형성하고, 포토레지스트를 노광 및 현상한 후에 포토레지스트 제거 영역 및 포토레지스트 보류 영역을 형성하여, 포토레지스트 패턴(19)을 얻는다. 상기 포토레지스트 패턴(19)은 후속적으로 형성될 제1 배선의 영역을 정의한다.
단계 2: 도 17에 도시된 바와 같이, 포토레지스트 제거 영역의 시드 층을 식각하여, 나머지 포토레지스트를 제거함으로써, 시드층의 패턴을 형성한다.
단계 3: 도 18에 도시된 바와 같이, 시드층의 패턴 상에 전기 도금 방법에 의해 제3 도전성 패턴(20)을 성장시킨다.
이 후에, 제1 무기 절연층(61) 및 제1 유기 절연층(62)을 포함하는 제1 절연층(6)을 형성 및 패터닝하는 단계(도 8에 도시된 바와 같음), 제4 무기 절연층을 형성 및 패터닝하는 단계(도 8에 도시된 바와 같음), 제2 배선(4)을 형성하는 단계(도 9에 도시된 바와 같음), 제2 절연층(12)을 형성하는 단계(도 10에 도시된 바와 같음), 반사 패턴(14) 및 LED(7)의 전이 및 본딩 단계를 더 포함한다. 상기의 단계들은 전술한 제조 방법을 참고할 수 있으며, 여기서 반복 설명하지 않기로 한다.
상기의 단계들을 거쳐, 5회의 패터닝 공정을 통해 도 11에 도시된 바와 같은 실시예에 따른 구동 기판을 얻을 수 있어, 구동 기판을 제작하는 패터닝 공정의 횟수를 줄이고, 구동 기판의 생산 비용을 절감시킨다.
또 다른 실시예에서, 제1 배선(3)을 형성하기 전에, 먼저 일부 평탄화층을 형성할 수 있으며, 구동 기판의 제작 방법은 구체적으로 하기 단계들을 포함한다.
단계 1: 도 16에 도시된 바와 같이, 베이스 기판(1)을 제공하고, 베이스 기판(1) 상에 응력 완충층(2)을 형성하고, 응력 완충층(2) 상에 시드층을 형성하고, 시드층 상에 포토레지스트를 형성하고, 상기 포토레지스트를 노광 및 현상한 후에 포토레지스트 제거 영역 및 포토레지스트 보류 영역을 형성하여, 포토레지스트 패턴(19)을 얻는다. 상기 포토레지스트 패턴(19)은 형성될 제1 배선에 대응되는 것으로, 즉, 제1 배선이 형성된 후, 제1 배선의 베이스 기판(1) 상의 정투영은 포토레지스트 패턴(19)의 베이스 기판(1) 상의 정투영과 중첩된다.
베이스 기판(1)은 유리 기판, 석영 기판 또는 유연성 기판일 수 있다.
응력 완충층(2)은 질화 규소, 산화 규소 및 질산화 규소 중 하나 이상의 절연 재료를 사용할 수 있으며, 응력 완충층(2)은 형성될 시드층과 응력 방향이 상반된다. 이에 따라, 시드층이 형성될 때 발생하는 응력을 응력 완충층(2)에 의해 상쇄할 수 있어, 베이스 기판(1)이 쇄편으로 부서지는 것을 피한다. 응력 완충층(2)의 두께는 500 ~ 3000 옹스트롬일 수 있다.
시드층은 스퍼터링 방식에 의해 형성될 수 있다. 시드층의 두께는 형성될 제1 배선의 제1 두께보다 훨씬 얇다. 시드층의 두께는 3000 ~ 6000 옹스트롬일 수 있으며, 이에 따라 시드층이 형성될 때 너무 큰 응력이 발생하지 않게 된다.
도 16에 도시된 바와 같이, 시드층은 제1 금속층(15) 및 구리층(16)을 포함할 수 있다. 구리층(16)과 응력 완충층(2)의 접착력이 그다지 강하지 않기 때문에, 먼저 응력 완충층(2) 상에 제1 금속층(15)을 형성할 수 있다. 제1 금속층(15)과 응력 완충층(2)의 접착력은 구리층(16)과 응력 완충층(2)의 접착력보다 크다. 이에 따라, 제1 금속층(15)을 통해 제1 배선(3)과 응력 완충층(2)의 접착력을 증가시킬 수 있어, 제1 배선(3)이 베이스 기판(1)으로부터 탈락되는 것을 방지한다. 구체적으로, 제1 금속층(15)은 Mo, MoNb, MoTi, MoWu, MoNi, MoNiTi 중 적어도 하나를 사용할 수 있으며, 또한, IGZO, IZO, GZO, ITO 등의 금속 산화물을 사용할 수 있다. 제1 금속층(15)의 두께는 비교적 크게 설정할 필요는 없으며, 200 ~ 500 옹스트롬일 수 있다.
본 실시예에서, 포지티브 포토레지스트를 적용하여 포토레지스트 패턴(19)을 형성할 수 있다. 포토레지스트의 패턴(19)의 두께는 너무 두꺼울 필요는 없으며, 통상적으로 1 ~ 3um이며, 1.5um일 수 있다.
단계 2: 도 17에 도시된 바와 같이, 포토레지스트 제거 영역의 시드층을 식각하여, 나머지 포토레지스트를 제거함으로써, 시드층의 패턴을 형성한다.
단계 3: 도 19에 도시된 바와 같이, 제3 무기 절연층(21) 및 제3 유기 절연층(22)을 형성한다.
단계 4: 도 20에 도시된 바와 같이, 단일 패터닝 공정에 의해 제3 무기 절연층(21) 및 제3 유기 절연층(22)의 패턴을 형성한다.
먼저 상기 제3 유기 절연층(22)을 노출 및 현상하여, 제3 유기 절연층(22)의 패턴을 형성하는데, 상기 제3 유기 절연층(22)의 패턴은 제3 유기 절연층 보류 영역 및 제3 유기 절연층 제거 영역을 포함하고, 상기 제3 유기 절연층 제거 영역은 상기 시드층의 패턴이 위치하는 영역과 중첩된다. 상기 제3 유기 절연층(22)의 패턴을 마스크로 하여, 상기 제3 무기 절연층(21)을 식각하여, 상기 제3 무기 절연층(21)의 패턴을 형성한다.
제3 무기 절연층(21) 및 제3 유기 절연층(22)의 패턴은 후속적으로 제2 배선(4)을 형성함에 있어서 평탄한 표면을 제공하기 위한 것으로, 본 실시예에서, 제1 배선(3)을 형성하기 전에, 먼저 일부 평탄화층을 형성하는바, 이에 따라, 후속적으로 평탄화하기가 비교적 용이하다.
단계 5: 도 21에 도시된 바와 같이, 시드층의 패턴 상에 전기 도금 방법으로 제3 도전성 패턴(20)을 성장시킨다.
시드층이 구리층을 사용하기 때문에, 성장되는 제3 도전성 패턴(20)도 구리층이다. 전기 도금 방식에 의해 형성된 구리층에 의해 발생되는 응력이 작고, 구리층 형성 속도가 빠르며, 두께가 비교적 두꺼운 구리층을 형성할 수 있는데, 구체적으로는, 두께가 1.5 ~ 20um인 제3 도전성 패턴(20)이 형성될 수 있다. 도 20에 도시된 바와 같이, 시드층의 패턴이 설치되어 있지 않은 영역에는 제3 도전성 패턴(20)이 형성되지 않는다. 시드층의 패턴 및 제3 도전성 패턴(20)은 제1 배선(3)을 구성한다.
단계 6: 도 22에 도시된 바와 같이, 제1 배선(3)을 덮는 제1 절연층(6)을 형성한다.
제1 절연층(6)은 제1 무기 절연층(61) 및 제1 유기 절연층(62)을 포함할 수 있으며, 제1 무기 절연층(61)은 질화 규소, 산화 규소, 질산화 규소 등의 무기 절연 재료를 사용하여, 제1 배선(3)이 후속 고온 공정에서 산화되지 않도록 보호할 수 있다. 제1 무기 절연층(61)의 두께는 500 ~ 3000 옹스트롬일 수 있다. 제1 무기 절연층(61)의 두께는 비교적 얇은바, 제1 배선(3)의 두께보다 얇기 때문에, 평탄화 요구를 충족시키지 못하므로, 제1 절연층(6)은 제1 유기 절연층(62)을 더 포함하고, 제1 유기 절연층(62)은 예컨대 유기 수지 등의 두께가 비교적 두꺼운 유기 절연 재료를 적용하여, 제1 배선(3) 사이의 틈새를 충전하여, 후속 공정을 위해 평평한 표면을 제공함으로써, 후속 공정에서 큰 단차가 생기는 것을 피할 수 있다. 이에 따라, LED 본딩 시 LED 변위 문제가 발생하지 않게 된다.
제3 무기 절연층(21) 및 제3 유기 절연층(22)이 미리 형성되어 있기 때문에, 제1 절연층(6)의 두께는 너무 두꺼울 필요는 없고, 1.5um 정도일 수 있으며, 제3 무기 절연층(21), 제3 유기 절연층(22) 및 제1 절연층(6)의 총 두께가 제1 배선(3)의 두께보다 두꺼우면 된다.
나아가, 본 단계에 있어서, 제1 유기 절연층(62)만 보류하고, 제1 무기 절연층(61)은 생략할 수도 있다.
이 후, 상기의 실시예의 단계들을 참고하여, 제1 절연층(6)을 패터닝하여, 제2 배선(4)을 형성하고 나서, 제2 절연층(12)의 패턴을 형성하고, 제2 절연층(12) 상에 반사 패턴(14) 및 LED(7)를 형성함으로써, 본 실시예에 따른 구동 기판을 얻을 수 있다. 본 실시예에 의하면, 6회의 패터닝 공정을 통해 구동 기판을 형성할 수 있어, 비교적 적은 횟수의 패터닝 공정으로 구동 기판을 제작할 수 있으며, 구동 기판의 생산 비용을 절감할 수 있다.
상기의 실시예에서, 유기 절연층 상에 직접 금속을 증착하여 제2 배선을 형성하는 과정에서 금속 증착 설비에 대한 오염을 피하기 위해, 저온 증착 공정에 의해 제2 배선(4)을 형성할 수 있는데, 이 경우, 제4 무기 절연층(8)을 생략할 수 있어, 단일 패터닝 공정을 줄일 수 있다. 상기의 실시예에서, 전기 도금 방식에 의해 제1 배선(3)을 형성할 때, 전기 도금에 영향을 미치는 것을 피하기 위해, 제1 배선(3)은, 제1 도전성 보호층을 포함할 필요 없이, 단지 제1 금속층 및 구리층만을 포함할 수 있다.
본 개시의 각 방법 실시예에서, 상기 각 단계의 순번은 각 단계의 선후 순서를 한정하는데 사용될 수 없으며, 당업자들에게 있어서, 창조성 노동을 하지 않는 전제 하에, 각 단계에 대한 선후 변경도 본 개시의 범위내에 포함된다.
달리 정의되지 않는 한, 본 개시에서 사용되는 기술 용어 또는 과학 용어들은 본 개시의 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 통상의 의미를 갖는다. 본 개시에서 사용되는 "제1", "제2" 및 흡사한 단어들은 어떠한 순서, 수량 또는 중요도도 나타내지 않으며, 단지 상이한 구성 부분들을 구별하기 위한 것이다. "포함", "포괄" 등의 흡사한 단어들은 해당 단어 앞에 나타나는 요소 또는 물품이 해당 단어 뒤에 열거된 요소 또는 물품 및 그 균등물을 포함함을 의미하는 것이지, 기타 요소 또는 물품을 배제하는 것이 아니다. "연결" 또는 "접속" 등의 흡사한 단어들은 물리적 또는 기계적 연결에 한정되지 않고, 직접적이든 간접적이든을 물론하고, 전기적 연결을 포함할 수 있다. "상", "하", "좌", "우" 등은 단지 상대적 위치 관계를 나타내기 위한 것으로, 기술된 대상의 절대적 위치가 변경되면, 해당 상대적 위치 관계도 이에 따라 변경될 수 있다.
층, 막, 영역 또는 기판과 같은 요소가 다른 요소 "위에" 또는 "아래에" 위치하는 것으로 언급될 때, 해당 요소는 "바로" 다른 요소 "위에" 또는 "아래에" 있을 수 있거나, 또는 중간 요소가 존재할 수 있다.
상기는 본 개시의 바람직한 실시형태인 것으로, 당업자들에게 있어서, 본 개시에 따른 원리를 벗어나지 않는 전제 하에, 약간의 개량 및 윤색을 더 행할 수 있으며, 이러한 개량 및 윤색도 본 개시의 보호 범위로 간주되어야 함을 일러둔다.
1: 베이스 기판; 2: 응력 완충층; 3: 제1 배선; 31: 제1 금속층; 32: 구리층; 4: 제2 배선; 41: 제2 금속층; 42: 구리층; 6: 제1 절연층; 61: 제1 무기 절연층; 62: 제1 유기 절연층; 8: 제4 무기 절연층; 12: 제2 절연층; 13: 제2 도전성 보호층; 14: 반사 패턴; 15: 제1 금속층; 16: 구리층; 17, 19: 포토레지스트 패턴; 18: 제3 도전층; 20: 제3 도전성 패턴; 21: 제3 무기 절연층; 22: 제3 유기 절연층; 51: 양극 배선; 52: 음극 배선; 53: 연결선; 7: LED; 71: N 패드; 72: P 패드; 73: 에피택시얼층

Claims (17)

  1. 구동 기판에 있어서,
    베이스 기판;
    상기 베이스 기판 상에 위치하는 응력 완충층;
    상기 응력 완충층의 상기 베이스 기판에서 멀어지는 측에 위치하는 제1 두께를 가지는 복수 개의 제1 배선;
    상기 제1 배선의 상기 베이스 기판에서 멀어지는 측에 위치하는 제1 절연층;
    상기 제1 절연층의 상기 베이스 기판에서 멀어지는 측에 위치하는, 제1 두께보다 얇은 제2 두께를 가지며, 적어도 하나가 상기 제1 절연층을 관통하는 제1 비아홀을 통해 상기 제1 배선의 각각에 연결되는 복수 개의 제2 배선 구조;
    상기 제2 배선 구조의 상기 베이스 기판에서 멀어지는 측에 위치하는 제2 절연층; 및
    상기 제2 절연층의 상기 베이스 기판에서 멀어지는 측에 위치하는, 상기 제2 절연층을 관통하는 제2 비아홀을 통해 상기 제2 배선 구조와 연결되는 전자 소자;
    를 포함하는 것을 특징으로 하는 구동 기판.
  2. 제1항에 있어서,
    상기 제1 배선은 적층 설치된 구리층 및 제1 금속층을 포함하고, 상기 제1 금속층은 상기 구리층의 상기 베이스 기판에 근접하는 측에 위치하며, 상기 제1 금속층과 상기 응력 완충층의 접착력은 상기 구리층과 상기 응력 완충층의 접착력보다 큰 것을 특징으로 하는 구동 기판.
  3. 제2항에 있어서,
    상기 구리층의 두께는 1 ~ 30um인 것을 특징으로 하는 구동 기판.
  4. 제2항에 있어서,
    상기 제1 배선은, 상기 구리층의 상기 베이스 기판에 근접하는 측에 위치하는 제1 도전성 보호층을 더 포함하는 것을 특징으로 하는 구동 기판.
  5. 제1항에 있어서,
    상기 제2 배선 구조는 적어도 한 층의 제2 배선층을 포함하고, 각각의 상기 제2 배선층은 복수 개의 제2 배선을 포함하고, 제2 배선층이 여러 층인 경우, 인접한 두 층의 제2 배선층 사이는 절연층에 의해 이격되고, 상기 베이스 기판에 근접하는 측에서 상기 베이스 기판에서 멀어지는 측으로의 방향으로, 이전 층의 각각의 제2 배선은 다음 층의 적어도 하나의 제2 배선과 연결되며, 마지막 층의 각각의 제2 배선은 적어도 하나의 상기 전자 소자와 연결되는 것을 특징으로 하는 구동 기판.
  6. 제5항에 있어서,
    상기 제2 배선은 적층 설치된 구리층 및 제2 금속층을 포함하고, 상기 제2 금속층은 상기 구리층의 상기 베이스 기판에 근접하는 측에 위치하며, 상기 제2 금속층과 상기 제1 절연층의 접착력은 상기 구리층과 상기 제1 절연층의 접착력보다 큰 것을 특징으로 하는 구동 기판.
  7. 제5항에 있어서,
    상기 구동 기판은 표시 영역 및 상기 표시 영역의 주변에 위치하는 팬아웃 영역을 포함하고,
    상기 구동 기판은, 상기 팬아웃 영역의 상기 제2 배선을 덮는 제2 도전성 보호층을 더 포함하는 것을 특징으로 하는 구동 기판.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 제1 절연층은, 적층 설치된 제1 무기 절연층 및 제1 유기 절연층을 포함하며, 상기 제1 유기 절연층은 상기 제1 무기 절연층의 상기 베이스 기판에서 멀어지는 측에 위치하는 것을 특징으로 하는 구동 기판.
  9. 제8항에 있어서,
    상기 구동 기판은, 상기 제1 유기 절연층의 상기 베이스 기판에서 멀어지는 측에 위치하는 제4 무기 절연층을 더 포함하며,
    상기 제2 배선 구조는 상기 제4 무기 절연층의 상기 베이스 기판에서 멀어지는 측에 위치하는 것을 특징으로 하는 구동 기판.
  10. 표시 장치에 있어서,
    제1항 내지 제9항 중 어느 한 항에 따른 구동 기판을 포함하는 것을 특징으로 하는 표시 장치.
  11. 구동 기판의 제작 방법에 있어서,
    베이스 기판을 제공하는 단계;
    상기 베이스 기판 상에 응력 완충층을 형성하는 단계;
    상기 응력 완충층 상에 단일 패터닝 공정에 의해 제1 두께를 가지는 복수 개의 제1 배선을 형성하는 단계;
    상기 제1 배선을 덮는, 상기 제1 배선의 일부 표면을 노출시키는 제1 비아홀을 포함하는 제1 절연층을 형성하는 단계;
    상기 제1 절연층 상에, 제1 두께보다 얇은 제2 두께를 가지며, 적어도 하나가 상기 제1 절연층을 관통하는 제1 비아홀을 통해 상기 제1 배선의 각각에 연결되는 복수 개의 제2 배선 구조를 형성하는 단계;
    상기 제2 배선 구조를 덮는, 상기 제2 배선 구조의 일부 표면을 노출시키는 제2 비아홀을 포함하는 제2 절연층을 형성하는 단계; 및
    상기 제2 절연층 상에, 상기 제2 절연층을 관통하는 제2 비아홀을 통해 상기 제2 배선 구조와 연결되는 전자 소자를 설치하는 단계;
    를 포함하는 것을 특징으로 하는 구동 기판의 제작 방법.
  12. 제11항에 있어서,
    상기 제1 배선을 형성하는 단계는,
    상기 응력 완충층 상에 제1 두께를 갖는 제1 도전층을 증착하고, 상기 제1 도전층을 패터닝하여, 상기 제1 배선을 형성하는 단계를 포함하는 것을 특징으로 하는 구동 기판의 제작 방법.
  13. 제11항에 있어서,
    상기 제1 배선을 형성하는 단계는,
    상기 응력 완충층 상에 두께가 제1 두께보다 얇은 시드층을 증착하고, 상기 시드층 상에 네거티브 포토레지스트를 형성하고, 상기 포토레지스트를 노광 및 현상한 후에, 형성될 제1 배선에 대응되는 포토레지스트 제거 영역 및 포토레지스트 보류 영역을 형성하는 단계;
    상기 포토레지스트 패턴이 형성된 상기 시드층 상에 전기 도금 방법으로 제3 도전층을 성장시키는 단계;
    상기 포토레지스트 보류 영역의 포토레지스트를 제거하는 단계; 및
    상기 포토레지스트 보류 영역의 시드층을 식각하여, 상기 포토레지스트 제거 영역에 위치하는 상기 제3 도전층과 상기 시드층이 상기 제1 배선을 구성하는 단계;
    를 포함하는 것을 특징으로 하는 구동 기판의 제작 방법.
  14. 제11항에 있어서,
    상기 제1 배선을 형성하는 단계는,
    상기 응력 완충층 상에 두께가 제1 두께보다 얇은 시드층을 증착하고, 상기 시드층 상에 포토레지스트를 형성하고, 상기 포토레지스트를 노광 및 현상한 후에 포토레지스트 제거 영역 및 형성될 제1 배선에 대응되는 포토레지스트 보류 영역을 형성하고, 포토레지스트 제거 영역의 상기 시드층을 식각하여, 시드층의 패턴을 형성하는 단계; 및
    상기 시드층의 패턴 상에 전기 도금 방법으로, 제3 도전성 패턴을 성장시키어, 상기 제3 도전성 패턴과 상기 시드층의 패턴이 상기 제1 배선을 구성하는 단계;
    를 포함하는 것을 특징으로 하는 구동 기판의 제작 방법.
  15. 제14항에 있어서,
    상기 시드층의 패턴 상에 전기 도금 방법으로 제3 도전성 패턴을 성장시키기 전에, 상기 방법은,
    제3 무기 절연층을 형성하는 단계;
    상기 제3 무기 절연층 상에 제3 유기 절연층을 형성하는 단계;
    상기 제3 유기 절연층을 노광 및 현상하여, 제3 유기 절연층 보류 영역 및 상기 시드층의 패턴이 위치하는 영역과 중첩되는 제3 유기 절연층 제거 영역을 포함하는 제3 유기 절연층의 패턴을 형성하는 단계; 및
    상기 제3 유기 절연층의 패턴을 마스크로 하여, 상기 제3 무기 절연층을 식각하여, 상기 제3 무기 절연층의 패턴을 형성하는 단계;
    를 더 포함하는 것을 특징으로 하는 구동 기판의 제작 방법.
  16. 제11항, 제12항, 제13항 또는 제14항에 있어서,
    상기 제1 절연층은 적층 설치된 제1 무기 절연층 및 제1 유기 절연층을 포함하고,
    상기 제1 절연층을 형성하는 단계는,
    제1 무기 절연층을 형성하는 단계;
    제1 유기 절연층을 형성하는 단계; 및
    상기 제1 유기 절연층을 노광 및 현상하여, 제3 비아홀을 포함하는 제1 유기 절연층의 패턴을 형성하고, 상기 제1 유기 절연층의 패턴을 마스크로 하여, 상기 제1 무기 절연층을 식각하여, 제3 비아홀과 연통하여 상기 제1 비아홀을 구성하는 제4 비아홀을 포함하는 상기 제1 무기 절연층의 패턴을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 구동 기판의 제작 방법.
  17. 제11항에 있어서,
    상기 제2 배선 구조는 적어도 한 층의 제2 배선층을 포함하고, 각각의 상기 제2 배선층은 복수 개의 제2 배선을 포함하며,
    상기 제1 절연층 상에 위치하는 상기 제2 배선을 형성하는 단계는,
    상기 제1 절연층 상에 제2 도전층을 스퍼터링하여 형성하고, 상기 제2 도전층을 패터닝하여, 상기 제2 배선을 형성하는 단계; 또는
    상기 제1 절연층 상에, 온도가 섭씨 50도 이하인 저온 증착 방식에 의해 제2 도전층을 형성하고, 상기 제2 도전층을 패터닝하여, 상기 제2 배선을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 구동 기판의 제작 방법.
KR1020227013891A 2020-04-10 2020-04-10 구동 기판, 구동 기판의 제작 방법 및 표시 장치 KR20220165719A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/084206 WO2021203415A1 (zh) 2020-04-10 2020-04-10 驱动基板及其制作方法、显示装置

Publications (1)

Publication Number Publication Date
KR20220165719A true KR20220165719A (ko) 2022-12-15

Family

ID=78023781

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227013891A KR20220165719A (ko) 2020-04-10 2020-04-10 구동 기판, 구동 기판의 제작 방법 및 표시 장치

Country Status (6)

Country Link
US (1) US20210359182A1 (ko)
EP (1) EP4135039A4 (ko)
JP (1) JP7485467B2 (ko)
KR (1) KR20220165719A (ko)
CN (1) CN113875011A (ko)
WO (1) WO2021203415A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111524859B (zh) * 2020-04-23 2022-04-26 深圳市华星光电半导体显示技术有限公司 阵列基板及其制造方法、显示装置
KR20230008016A (ko) * 2020-05-13 2023-01-13 보에 테크놀로지 그룹 컴퍼니 리미티드 구동 기판, 구동 기판의 제작 방법 및 표시 장치
CN113973431B (zh) * 2020-07-23 2023-08-18 宏启胜精密电子(秦皇岛)有限公司 电路板及其制作方法
WO2023184298A1 (zh) * 2022-03-31 2023-10-05 京东方科技集团股份有限公司 压电传感器、其驱动方法及触觉反馈装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014069662A1 (ja) 2012-11-05 2014-05-08 大日本印刷株式会社 配線構造体
JP6341714B2 (ja) 2014-03-25 2018-06-13 新光電気工業株式会社 配線基板及びその製造方法
JP6397313B2 (ja) 2014-11-11 2018-09-26 イビデン株式会社 プリント配線板および半導体パッケージ
JP6265163B2 (ja) 2015-04-02 2018-01-24 トヨタ自動車株式会社 配線パターンの形成方法および配線パターン形成用のエッチング処理装置
CN111261639A (zh) 2015-09-11 2020-06-09 夏普株式会社 图像显示装置以及图像显示元件的制造方法
KR102005351B1 (ko) * 2017-12-07 2019-07-31 삼성전자주식회사 팬-아웃 센서 패키지
JP2019204921A (ja) 2018-05-25 2019-11-28 凸版印刷株式会社 ガラス回路基板およびその製造方法
US10984702B2 (en) * 2018-06-22 2021-04-20 Epistar Corporation Display apparatus with array of light emitting diodes and method of manufacturing the same
CN109031779A (zh) * 2018-07-25 2018-12-18 京东方科技集团股份有限公司 发光二极管基板、背光模组和显示装置
JP7256622B2 (ja) * 2018-09-26 2023-04-12 株式会社ジャパンディスプレイ 表示装置
CN109541865A (zh) 2018-12-26 2019-03-29 厦门天马微电子有限公司 阵列基板、显示面板和显示装置
CN109597245B (zh) * 2019-01-02 2023-12-12 京东方科技集团股份有限公司 背光模组及其制备方法、显示装置
KR102662908B1 (ko) * 2019-04-16 2024-05-08 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
CN110972495A (zh) * 2019-05-10 2020-04-07 京东方科技集团股份有限公司 发光驱动基板及其制作方法、发光基板和显示装置
CN110610975B (zh) * 2019-09-23 2022-04-08 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN110544704B (zh) * 2019-09-25 2022-04-08 京东方科技集团股份有限公司 驱动基板及制作方法、微led绑定方法
CN114725081A (zh) * 2019-09-30 2022-07-08 京东方科技集团股份有限公司 背光源的显示方法及装置
CN110690244B (zh) * 2019-10-15 2021-11-05 京东方科技集团股份有限公司 一种背板、显示面板以及微发光二极管的转移方法
US11984377B2 (en) * 2020-03-26 2024-05-14 Intel Corporation IC die and heat spreaders with solderable thermal interface structures for assemblies including solder array thermal interconnects

Also Published As

Publication number Publication date
WO2021203415A1 (zh) 2021-10-14
CN113875011A (zh) 2021-12-31
JP2023529031A (ja) 2023-07-07
EP4135039A1 (en) 2023-02-15
EP4135039A4 (en) 2023-05-10
JP7485467B2 (ja) 2024-05-16
US20210359182A1 (en) 2021-11-18

Similar Documents

Publication Publication Date Title
KR20220165719A (ko) 구동 기판, 구동 기판의 제작 방법 및 표시 장치
CN111524927B (zh) 驱动基板及其制备方法和显示装置
US11239214B2 (en) Display panel and manufacturing method thereof, and display device
WO2021238570A1 (zh) 连接基板及制备方法、拼接屏、显示装置
CN110993775B (zh) 一种背板及其制作方法、背光模组、显示面板
CN112505964B (zh) 发光基板及其制备方法、显示装置
WO2023024152A1 (zh) 可拉伸显示面板
US20220393087A1 (en) Led display substrate and method for manufacturing the same, display panel
US11676947B2 (en) Driving substrate, method for preparing the same, and display device
CN113745393A (zh) 显示基板、显示面板和显示装置
WO2023005610A1 (zh) 驱动基板及其制备方法、发光装置
WO2019184456A1 (zh) 面光源及其制作方法、显示装置
US20220330430A1 (en) Bonding pad structure
CN215895422U (zh) 一种显示面板及显示装置
WO2022155971A1 (zh) 一种显示基板、其制备方法及显示装置
CN115036275A (zh) 一种显示面板的制备方法及显示面板
WO2022262048A1 (zh) 显示面板及其制备方法
CN113157140A (zh) 一种显示面板及显示装置
KR20230008016A (ko) 구동 기판, 구동 기판의 제작 방법 및 표시 장치
CN114114762A (zh) 显示基板及其制作方法、显示装置
WO2023246909A1 (zh) 布线基板及其制备方法、发光面板、显示装置
WO2024113143A1 (zh) 显示基板和显示装置
WO2023246374A1 (zh) 布线基板及其制备方法、发光面板、显示装置
WO2024036636A1 (zh) 基板和电子装置
US20240186477A1 (en) Light-emitting baseplate and display apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal