CN107155266B - Z向互连线路板及其制作方法 - Google Patents

Z向互连线路板及其制作方法 Download PDF

Info

Publication number
CN107155266B
CN107155266B CN201710471543.5A CN201710471543A CN107155266B CN 107155266 B CN107155266 B CN 107155266B CN 201710471543 A CN201710471543 A CN 201710471543A CN 107155266 B CN107155266 B CN 107155266B
Authority
CN
China
Prior art keywords
daughter
board
layer
copper
daughter board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710471543.5A
Other languages
English (en)
Other versions
CN107155266A (zh
Inventor
廉泽阳
吴森
李艳国
陈蓓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Fastprint Circuit Tech Co Ltd
Guangzhou Fastprint Circuit Technology Co Ltd
Yixing Silicon Valley Electronic Technology Co Ltd
Original Assignee
Shenzhen Fastprint Circuit Tech Co Ltd
Guangzhou Fastprint Circuit Technology Co Ltd
Yixing Silicon Valley Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Fastprint Circuit Tech Co Ltd, Guangzhou Fastprint Circuit Technology Co Ltd, Yixing Silicon Valley Electronic Technology Co Ltd filed Critical Shenzhen Fastprint Circuit Tech Co Ltd
Priority to CN201710471543.5A priority Critical patent/CN107155266B/zh
Publication of CN107155266A publication Critical patent/CN107155266A/zh
Priority to PCT/CN2017/120092 priority patent/WO2018233270A1/zh
Application granted granted Critical
Publication of CN107155266B publication Critical patent/CN107155266B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种Z向互连线路板及其制作方法，该Z向互连线路板的制作方法包括以下步骤：制作子板，至少两个子板由上往下依次设置，每个子板面向相邻的另一个子板的一面设有焊盘层，每个焊盘层设有与所在的子板上的导电通孔一一对应且导通的焊盘；在相邻的两个子板中，在至少其中一个子板上制作覆盖于焊盘层的绝缘介质层；在绝缘介质层上制作出承接孔，该承接孔与所在的子板的导电通孔一一对应；在该承接孔内填塞导电介质；将所有的子板层压，形成母板，其中，每个子板上的焊盘通过导电介质与相邻的另一个子板上的焊盘导通。本发明可有效地降低填胶难度，减少层压过程中产生的气泡和孔洞等缺陷，保证相邻子板之间的粘合强度。

Description

Z向互连线路板及其制作方法
技术领域
本发明涉及印刷线路板技术领域，尤其是涉及一种Z向互连线路板及其制作方法。
背景技术
随着通信行业的发展和建设，高层数背板已经逐渐应用开来。而随着未来各种联网消费产品的增加，必将对信息传递提出更大容量、更高速度的要求。未来的5G网络建设，必然需要可以承载更多子板、信号损耗更小、可靠性更高的背板来支撑。实现超高密度、更高层数的背板的制造技术将是未来印制电路行业的一个发展方向。
Via bond(孔连接)工艺是一种Z向层间任意互连技术。其是将先制作好的子板压合起来实现高层数，互连采用导电介质连接。这种技术的好处是制作方法简单，可以实现超高层数电路板的制作。但是，为了防止导电介质被挤压和冲散，中间承接层的半固化片一般只能用低流动度。而同时，在制作POFV(plated on filled via，孔上电镀)工艺时，子板外层铜厚较厚，造成子板上有铜区和无铜区高低起伏较大，低洼无铜区填胶困难，层压过程中易产生气泡、空洞等缺陷,进而影响子板之间的粘合强度以及信赖性等品质问题。
发明内容
基于此，本发明在于克服现有技术的缺陷，提供一种Z向互连线路板及其制作方法，其可有效地降低填胶难度，减少层压过程中产生的气泡和孔洞等缺陷，保证相邻子板之间的粘合强度。
其技术方案如下：
一种Z向互连线路板的制作方法，包括以下步骤：制作子板，所述子板的数量为至少两个，至少两个所述子板由上往下依次设置，其中，所制作的每个所述子板面向相邻的另一个所述子板的一面设有焊盘层，所述焊盘层设有与所在的子板上的导电通孔一一对应且导通的焊盘；在相邻的两个所述子板中，在至少其中一个所述子板上制作用于压合填胶的绝缘介质层，所述绝缘介质层覆盖于所述焊盘层；在所述绝缘介质层上制作出承接孔，该承接孔与所在的子板的导电通孔一一对应；在该承接孔内填塞导电介质；将所有的所述子板层压，形成母板，其中，每个所述子板上的焊盘通过所述导电介质与相邻的另一个所述子板上的焊盘导通。
本发明实施例所述的Z向互连线路板的制作方法，其通过在每个子板的待黏合面上设置一个焊盘层，每个子板上的各层线路均经过导电通孔延伸至焊盘层上的焊盘，之后再经由绝缘隔离层上的导电介质与另一个子板上的各层线路导通。在压合的过程中，绝缘介质层将上下相邻的两个子板粘接。由于绝缘介质层的上下两侧是与子板的焊盘层对接，焊盘层仅有焊盘(无线路)，其余均为无铜区，从而降低残铜率，进而降低填胶难度，增强子板之间的粘接强度，避免发生子板线路层直接与绝缘介质层粘接因填胶不足而引发的分层现象。此外，本发明也有效地避免了将焊盘直接增设在原设计线路层，从而避免了在子板对接过程中，其中一子板上导电介质与另一子板上焊盘之间因对位空间不足易引发线路板短路现象。
下面对上述技术方案作进一步的说明：
在其中一个实施例中，至少两个所述子板由上往下依次布置形成子板组，所述子板组包括位于两端的两个端头子板，所述制作子板的步骤包括制作端头子板的步骤，所述制作端头子板的步骤包括以下步骤：准备两片铜箔、若干个覆铜板和若干个第一半固化片，每个所述覆铜板上下相对的两面均设有线路层；按照铜箔、若干个覆铜板、铜箔的顺序依次层叠形成预压板，其中，相邻的两个所述覆铜板之间设置至少一个所述第一半固化片，且两片所述铜箔与所述覆铜板之间也均设置至少一个所述第一半固化片；将所述预压板压合，形成压合板；在所述压合板上制作导电通孔；在其中一片所述铜箔上蚀刻出线路形成表面线路层，在另一片所述铜箔上蚀刻出焊盘形成所述焊盘层，完成所述端头子板的制作。
由上可知，每个端头子板上的铜箔层数(包括线路层的数量和焊盘层的数量)均为偶数，从而使得子板层压结构对称，避免发生翘曲现象。
在其中一个实施例中，所述子板的数量为至少三个，所述子板组还包括位于两个端头子板之间的中间子板，所述制作子板的步骤还包括制作中间子板的步骤，所述制作中间子板的步骤包括以下步骤：准备两片铜箔、若干个覆铜板和若干个第一半固化片，每个所述覆铜板上下相对的两面均设有线路层；按照铜箔、若干个覆铜板、铜箔的顺序依次层叠形成预压板，其中，相邻的两个所述覆铜板之间设置至少一个所述第一半固化片，且两片所述铜箔与所述覆铜板之间也均设置至少一个所述第一半固化片；将所述预压板压合，形成压合板；在所述压合板上制作导电通孔；在两片所述铜箔上均蚀刻出焊盘形成所述焊盘层，完成所述中间子板的制作。
同理可知，每个中间子板上的铜箔层数均为偶数，从而使得子板层压结构对称，避免发生翘曲现象。同时，中间子板的双面均设置焊盘层，从而保证与上下两侧两个子板对接时均可降低填胶难度。
在其中一个实施例中，在至少其中一个所述子板上制作绝缘介质层上的步骤中，所述绝缘介质层包括第二半固化片和设于所述第二半固化片上的保护膜；且在所述绝缘介质层上制作出承接孔的步骤和在将所有的所述子板层压的步骤之间还包括以下步骤：去除所述保护膜。
设置保护膜可以防止在后续制作承接孔绝缘介质层受热融化。
在其中一个实施例中，所述承接孔的孔径小于或等于相邻的两个所述子板的导电通孔的孔径，通过设置较小孔径的承接孔来减小信号传输过程中的阻抗，减少信号传输时的波动与损耗。
在其中一个实施例中，所述绝缘介质层包括低流动性半固化片，从而防止导电介质被挤压和冲散。
在其中一个实施例中，所述导电介质为导电树脂，导电树脂中含有包含金属铜、锡、铋等颗粒的金属合金，在层压受热的过程中，金属锡和铋颗粒受热融化将金属铜颗粒以及焊盘等焊接在一起，从而实现上下相邻两个子板的导通及固定连接。
在其中一个实施例中，所述在所述绝缘介质层上制作出承接孔的步骤具体为：采用激光钻孔的方式在所述绝缘介质层上钻出所述承接孔。保证钻孔精度和速度，有利于实现高密度的群孔加工。
本技术方案还提供了一种Z向互连线路板，包括绝缘介质层和至少两个子板，至少两个所述子板由上往下依次层叠设置，相邻的两个所述子板之间设有所述绝缘介质层，每个所述子板面向相邻的另一个所述子板的一面设有焊盘层，所述焊盘层上设有与所在所述子板的导电通孔一一对应且导通的焊盘，所述绝缘介质层上设有导电介质，每个所述子板上的焊盘通过所述导电介质与相邻的另一个子板上的焊盘导通，所述子板和所述绝缘介质层为压合成型结构。
本发明实施例通过在子板的对接面设置一个焊盘层，可以有效地降低填胶难度，增强子板之间的粘接强度，避免发生子板线路层直接与绝缘介质层粘接因填胶不足而引发的分层现象。此外，本发明也有效地避免了将焊盘直接增设在原设计线路层，从而避免了导电介质与焊盘之间因对位空间不足易引发线路板短路现象。
附图说明
图1为本发明实施例所述的Z向互连线路板的制作方法的流程图；
图2为本发明实施例所述的制作子板的流程图；
图3为本发明实施例所述的制作端头子板的流程图；
图4为本发明实施例所述的制作中间子板的流程图；
图5为本发明一实施例所述的Z向互连线路板的分解结构示意图；
图6为本发明一实施例所述的Z向互连线路板的结构示意图；
图7为本发明另一实施例所述的Z向互连线路板的分解结构示意图。
附图标记说明：
100、子板，110、覆铜板，120、第一半固化片，130、导电通孔，200、绝缘介质层，210、承接孔，220、导电介质。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施方式，对本发明进行进一步的详细说明。应当理解的是，此处所描述的具体实施方式仅用以解释本发明，并不限定本发明的保护范围。
如图1、图5、图6和图7所示，本发明所述的Z向互连线路板的制作方法，包括以下步骤：
S100，制作子板100，所述子板100的数量为至少两个，至少两个子板100由上往下依次设置。其中，所制作的每个子板100面向相邻的另一个子板100的一面设有焊盘层(附图5和图7所示的padslayer1、padslayer2、padslayer3、padslayer4及padslayer5)，且每个子板100上均设有导电通孔130，相邻的两个子板100上的导电通孔130一一对应且上下相对。所述焊盘层设有与所在的子板上的导电通孔130一一对应且导通的焊盘。
其中，请结合图5和图7，至少两个子板100由上往下依次设置形成子板组。当子板100的数量为两个时，所述子板组则包括位于两端的两个端头子板100，如图5所示；当子板100的数量为超过两个时，则子板组还包括位于两个端头子板100之间的至少一个中间子板100，如图7所示。当子板100为端头子板100时，其焊盘层仅位于子板100的其中一个面上，子板的100另一面则为表面线路层(附图5所示的L1、L18，以及附图7所示的L1、L34)。当子板100为中间子板100时，其焊盘层位于子板100的上下相对的两个面上。
S200，在相邻的两个子板100中，在至少其中一个子板100上制作绝缘介质层200，该绝缘介质层200覆盖于所在子板100上的焊盘层。
具体地，将某一绝缘介质层200贴附于该子板100上。
S300，在所述绝缘介质层200上制作出承接孔210，该承接孔210与所在的子板100的导电通孔130一一对应且上下相对。
具体地，采用激光钻孔的方式在所述绝缘介质层200上钻出所述承接孔210，保证钻孔精度和速度，有利于实现高密度的群孔加工。
S400，在该承接孔210内填塞导电介质220。
具体地，所述导电介质220为导电树脂，导电树脂中含有包含金属铜、锡、铋等颗粒的金属合金，在层压受热的过程中，金属锡和铋颗粒受热融化将金属铜颗粒以及焊盘等焊接在一起，从而实现上下相邻两个子板100的导通及固定连接。本发明也可根据实际需要选择其他的导电材料。
S500，将所有的子板100层压，形成母板，如图6所示。其中，每个子板100上的焊盘通过所述导电介质220与相邻的另一个子板100上的焊盘导通。
本发明实施例所述的Z向互连线路板的制作方法，其通过在每个子板100的待黏合面上设置一个焊盘层，每个子板100上的各层线路均经过导电通孔130延伸至焊盘层上的焊盘，之后再经由绝缘隔离层上的导电介质220与另一个子板100上的各层线路导通。在压合的过程中，绝缘介质层200将上下相邻的两个子板100粘接。由于绝缘介质层200的上下两侧是与子板100的焊盘层对接，焊盘层仅有焊盘(无线路)，其余均为无铜区，从而降低残铜率，进而降低填胶难度，增强子板100之间的粘接强度，避免发生子板100线路层直接与绝缘介质层200粘接因填胶不足而引发的分层现象。此外，本发明也有效地避免了将焊盘直接增设在原设计线路层，从而避免了在子板100对接过程中，其中一子板100上导电介质220与另一子板100上焊盘之间因对位空间(对位空间是指在保证正常导通的情况下相邻两个子板100之间可错位移动的空间)不足易引发线路板短路现象。因为原设计线路层上有线路，子板100错位对接容易与线路导通，引发短路现象。
在其中一个实施例中，当所有的子板100总数为两个时，则步骤S100仅包括制作端头子板100的步骤S110。其中，如图3和图5所示，步骤S110具体包括以下步骤：
S111，准备两片铜箔、若干个覆铜板110和若干个第一半固化片120，每个所述覆铜板110上下相对的两面均设有线路层，如附图5所示的(L2、L3)和(L4、L5)等。
S112，按照铜箔、若干个覆铜板110、铜箔的顺序由上往下依次层叠形成预压板，其中，相邻的两个所述覆铜板110之间设置至少一个所述第一半固化片120，且两片所述铜箔与所述覆铜板110之间也均设置至少一个所述第一半固化片120。
S113，将所述预压板压合，形成压合板。
S114，在所述压合板上制作导电通孔130，包括钻孔和电镀两个工艺步骤。
S115，在其中一片所述铜箔上蚀刻出线路形成表面线路层(如图5所示的L1或L18)，在另一片所述铜箔上蚀刻出焊盘形成所述焊盘层(如图5所示的padslayer1或padslayer2)，完成所述端头子板的制作。需要说明的是，在各个子板100之间压合的过程中，两个端头子板100对称设置，即两个端头子板100上的焊盘层相对设置。
由上可知，本发明实施例中的端头子板100上的铜箔层数(包括线路层(L1-L9或L10-L18)的数量和焊盘层的数量)为偶数，从而使得子板100层压结构对称，避免发生翘曲现象。
此外，在另一个实施例中，当所有的子板100总数为超过两个时，则步骤S100不仅包括步骤S110，还包括制作中间子板100的步骤S120。其中，如图4和图7所示，步骤S120具体包括以下步骤：
S121，准备两片铜箔、若干个覆铜板110和若干个第一半固化片120，每个所述覆铜板110上下相对的两面均设有线路层，如附图7所示的(L10、L11)和(L12、L13)等。
S122，按照铜箔、若干个覆铜板110、铜箔的顺序由上往下依次层叠形成预压板，其中，相邻的两个所述覆铜板110之间设置至少一个所述第一半固化片120，且两片所述铜箔与所述覆铜板110之间也均设置至少一个所述第一半固化片120。
S123，将所述预压板压合，形成压合板。
S124，在所述压合板上制作导电通孔130，包括钻孔和电镀两个工艺步骤。
S125，在两片所述铜箔上均蚀刻出焊盘形成所述焊盘层(如图7所示的padslayer2、padslayer3或padslayer4、padslayer5)，完成所述中间子板的制作。
同理，本发明实施例中的中间子板100上的铜箔层数(包括线路层和焊盘层)也为偶数，从而使得子板100层压结构对称，避免发生翘曲现象。同时，中间子板100的双面均设置焊盘层，从而保证与上下两侧两个子板100对接时均可降低填胶难度。
需要说明的是，本发明对步骤S110和步骤S120之间的先后排序不做限定，本领域技术人员可根据实际需要进行任意排序或同时进行。
此外，在步骤S100之前还可包括步骤：根据目标订单的钻带和层数将目标线路板对称拆分，从而确定子板100数量。可通过此步骤来确定待压合的子板100总数，使得子板100的设计更加简便，仅需要根据客户的原始设计进行对称拆分制作即可。
在本实施例中，在步骤S300中，所述绝缘介质层200包括第二半固化片和设于所述第二半固化片上的保护膜。并且，在步骤S400和步骤S600之间还包括以下步骤：去除所述保护膜。仅需要在钻取承接孔210之前贴附上保护膜，防止钻孔时损坏绝缘介质层200。之后在层压时，需将保护膜撕除。
其中，所述第二半固化片为低流动性pp半固化片，从而防止导电介质220被挤压和冲散。在本发明实施例中，由于可以有效地解决填胶困难的缺陷，因此采用较小流动度的pp半固化片也可满足填胶需求。低流动性半固化片的流动距离小于或等于150mi。本发明也可根据实际需要选择其他流动度的半固化片。此外，本发明对所述第一半固化片120流动度不做限定。
在本实施例中，所述承接孔210的孔径小于或等于相邻的两个所述子板100的所述导电通孔130的孔径。通过设置较小孔径的承接孔210来减小信号传输过程中的阻抗，减少信号传输时的波动与损耗。
如图6所示，本发明还提供了一种采用上述制作方法制作而成的Z向互连线路板，其包括绝缘介质层200和至少两个子板100，至少两个所述子板100由上往下依次层叠设置。相邻的两个所述子板100之间设有所述绝缘介质层200，每个所述子板100面向相邻的另一个所述子板100的一面设有焊盘层，所述焊盘层上设有与所在所述子板100的导电通孔130一一对应且导通的焊盘。所述绝缘介质层200上设有导电介质220，每个所述子板100上的焊盘通过所述导电介质220与相邻的另一个子板100上的焊盘导通。所述子板100和所述绝缘介质层200为压合成型结构。本发明通过在子板100的对接面设置一个焊盘层，可以有效地降低填胶难度，增强子板100之间的粘接强度，避免发生子板100线路层直接与绝缘介质层200粘接因填胶不足而引发的分层现象。此外，本发明也有效地避免了将焊盘直接增设在原设计线路层，从而避免了导电介质220与焊盘之间因对位空间不足易引发线路板短路现象。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。

Claims (8)

1.一种Z向互连线路板的制作方法，其特征在于，包括以下步骤：
制作子板，所述子板的数量为至少两个，至少两个所述子板将由上往下依次设置，其中，所制作的每个所述子板面向相邻的另一个所述子板的一面均设有焊盘层，所述焊盘层全面覆盖于所述子板的板面，所述焊盘层设有与所在的子板上的导电通孔一一对应且导通的焊盘，所述焊盘层不包含线路，所述焊盘层除所述焊盘之外的其余区域均为无铜区；
在相邻的两个所述子板中，在至少其中一个所述子板上制作用于压合填胶的绝缘介质层，所述绝缘介质层覆盖于所述焊盘层；所述绝缘介质层包括低流动性半固化片；
在所述绝缘介质层上制作出承接孔，该承接孔与所在的子板的导电通孔一一对应；
在所述承接孔内填塞导电介质；
将所有的所述子板层压，形成母板，其中，每个所述子板上的焊盘通过所述导电介质与相邻的另一个所述子板上的焊盘导通。
2.根据权利要求1所述的Z向互连线路板的制作方法，其特征在于，至少两个所述子板由上往下依次布置形成子板组，所述子板组包括位于两端的两个端头子板，所述制作子板的步骤包括制作端头子板的步骤，所述制作端头子板的步骤包括以下步骤：
准备两片铜箔、若干个覆铜板和若干个第一半固化片，每个所述覆铜板上下相对的两面均设有线路层；
按照铜箔、若干个覆铜板、铜箔的顺序依次层叠形成预压板，其中，相邻的两个所述覆铜板之间设置至少一个所述第一半固化片，且两片所述铜箔与所述覆铜板之间也均设置至少一个所述第一半固化片；
将所述预压板压合，形成压合板；
在所述压合板上制作导电通孔；
在其中一片所述铜箔上蚀刻出线路、形成表面线路层，在另一片所述铜箔上蚀刻出焊盘、形成所述焊盘层，完成所述端头子板的制作。
3.根据权利要求2所述的Z向互连线路板的制作方法，其特征在于，所述子板的数量为至少三个，所述子板组还包括位于两个端头子板之间的中间子板，所述制作子板的步骤还包括制作中间子板的步骤，所述制作中间子板的步骤包括以下步骤：
准备两片铜箔、若干个覆铜板和若干个第一半固化片，每个所述覆铜板上下相对的两面均设有线路层；
按照铜箔、若干个覆铜板、铜箔的顺序依次层叠形成预压板，其中，相邻的两个所述覆铜板之间设置至少一个所述第一半固化片，且两片所述铜箔与所述覆铜板之间也均设置至少一个所述第一半固化片；
将所述预压板压合，形成压合板；
在所述压合板上制作导电通孔；
在两片所述铜箔上均蚀刻出焊盘、形成所述焊盘层，完成所述中间子板的制作。
4.根据权利要求1所述的Z向互连线路板的制作方法，其特征在于，所述在至少其中一个所述子板上制作绝缘介质层上的步骤中，所述绝缘介质层包括第二半固化片和设于所述第二半固化片上的保护膜；
且所述在所述绝缘介质层上制作出承接孔的步骤和所述将所有的所述子板层压的步骤之间还包括以下步骤：
去除所述保护膜。
5.根据权利要求1所述的Z向互连线路板的制作方法，其特征在于，所述承接孔的孔径小于或等于相邻的两个所述子板的导电通孔的孔径。
6.根据权利要求1至5中任一项所述的Z向互连线路板的制作方法，其特征在于，所述导电介质为导电树脂。
7.根据权利要求1至5中任一项所述的Z向互连线路板的制作方法，其特征在于，所述在所述绝缘介质层上制作出承接孔的步骤具体为：
采用激光钻孔的方式在所述绝缘介质层上钻出所述承接孔。
8.一种Z向互连线路板，其特征在于，包括绝缘介质层和至少两个子板，至少两个所述子板由上往下依次层叠设置，相邻的两个所述子板之间设有所述绝缘介质层，每个所述子板面向相邻的另一个所述子板的一面设有焊盘层，所述焊盘层全面覆盖于所述子板的板面，所述焊盘层上设有与所在所述子板的导电通孔一一对应且导通的焊盘，所述焊盘层不包含线路，所述焊盘层除所述焊盘之外的其余区域均为无铜区，所述绝缘介质层上设有导电介质，所述绝缘介质层包括低流动性半固化片，每个所述子板上的焊盘通过所述导电介质与相邻的另一个子板上的焊盘导通，所述子板和所述绝缘介质层为压合成型结构。
CN201710471543.5A 2017-06-20 2017-06-20 Z向互连线路板及其制作方法 Active CN107155266B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710471543.5A CN107155266B (zh) 2017-06-20 2017-06-20 Z向互连线路板及其制作方法
PCT/CN2017/120092 WO2018233270A1 (zh) 2017-06-20 2017-12-29 Z向互连线路板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710471543.5A CN107155266B (zh) 2017-06-20 2017-06-20 Z向互连线路板及其制作方法

Publications (2)

Publication Number Publication Date
CN107155266A CN107155266A (zh) 2017-09-12
CN107155266B true CN107155266B (zh) 2020-10-23

Family

ID=59796010

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710471543.5A Active CN107155266B (zh) 2017-06-20 2017-06-20 Z向互连线路板及其制作方法

Country Status (2)

Country Link
CN (1) CN107155266B (zh)
WO (1) WO2018233270A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107155266B (zh) * 2017-06-20 2020-10-23 广州兴森快捷电路科技有限公司 Z向互连线路板及其制作方法
CN107949150A (zh) * 2017-11-22 2018-04-20 广州兴森快捷电路科技有限公司 印制电路板及印制电路板的制作方法
CN108055758B (zh) * 2017-12-05 2020-04-10 广州兴森快捷电路科技有限公司 盲埋孔电路板的制作方法
CN108617112A (zh) * 2018-05-11 2018-10-02 广州兴森快捷电路科技有限公司 印刷电路板的制作方法及印刷电路板
CN108617097B (zh) * 2018-05-11 2020-09-18 华南理工大学 印制电路板的制作方法及印制电路板
CN109195363B (zh) * 2018-11-13 2021-04-02 生益电子股份有限公司 一种z向互连的pcb的制作方法及pcb
CN112714558A (zh) * 2020-12-01 2021-04-27 景旺电子科技(珠海)有限公司 一种多层电路板的制作方法
CN112739066A (zh) * 2020-12-11 2021-04-30 锐捷网络股份有限公司 一种pcb及其制作方法
CN113301734B (zh) * 2021-05-06 2022-10-18 深圳崇达多层线路板有限公司 一种提升高多层线路板背钻能力的方法
CN113677107B (zh) * 2021-07-28 2023-03-31 广州兴森快捷电路科技有限公司 印制线路板制作方法及印制线路板
CN115551237A (zh) * 2022-10-28 2022-12-30 生益电子股份有限公司 一种具有z向互连结构的pcb的制作方法及pcb

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010011605A1 (en) * 1996-12-13 2001-08-09 Distefano Thomas H. Electrical connection with inwardly deformable contacts
CN1282404C (zh) * 2001-01-30 2006-10-25 松下电器产业株式会社 叠层用双面电路板的制法及用其的多层印刷电路板
CN101640983A (zh) * 2009-09-10 2010-02-03 深南电路有限公司 印刷电路板盲孔的加工方法
CN102281712A (zh) * 2010-06-10 2011-12-14 富士通株式会社 叠层电路基板、粘结片及它们的制造方法
CN102843876A (zh) * 2011-06-24 2012-12-26 富士通株式会社 制造多层电路板的方法和多层电路板
CN203313514U (zh) * 2013-02-20 2013-11-27 欣兴电子股份有限公司 多层数线路板
US20130333935A1 (en) * 2012-06-19 2013-12-19 Lockheed Martin Corporation High reliability fluid-tight low-profile electrically conductive interconnects for large scale frame attachment
CN105682381A (zh) * 2016-03-03 2016-06-15 深圳市景旺电子股份有限公司 一种高多层pcb板及其压合方法
CN105682379A (zh) * 2016-01-25 2016-06-15 东莞联桥电子有限公司 一种快速制作多层电路板的工艺

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3071722B2 (ja) * 1997-05-14 2000-07-31 富山日本電気株式会社 多層印刷配線板の製造方法
US6504111B2 (en) * 2001-05-29 2003-01-07 International Business Machines Corporation Solid via layer to layer interconnect
JP4742485B2 (ja) * 2003-03-24 2011-08-10 富士通株式会社 多層プリント配線板及びその製造方法
CN101790289B (zh) * 2009-06-10 2011-05-18 华为技术有限公司 具有互连盲孔的pcb及其加工方法
CN101707854B (zh) * 2009-10-29 2011-08-10 深南电路有限公司 线路板的加工方法及线路板
KR101860965B1 (ko) * 2010-06-03 2018-07-05 디디아이 글로벌 코퍼레이션 서브어셈블리를 결합시키기 위해 블라인드 및 내부 마이크로 비아를 사용하는 인쇄 회로 기판 제조시스템 및 그 방법
JP2014007182A (ja) * 2012-06-21 2014-01-16 Fujitsu Ltd 積層回路基板の製造方法
CN103687308B (zh) * 2012-09-14 2016-12-21 北大方正集团有限公司 盲孔压接多层印刷电路板及其制作方法
JP2016127248A (ja) * 2015-01-08 2016-07-11 日本特殊陶業株式会社 多層配線基板
CN107155266B (zh) * 2017-06-20 2020-10-23 广州兴森快捷电路科技有限公司 Z向互连线路板及其制作方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010011605A1 (en) * 1996-12-13 2001-08-09 Distefano Thomas H. Electrical connection with inwardly deformable contacts
CN1282404C (zh) * 2001-01-30 2006-10-25 松下电器产业株式会社 叠层用双面电路板的制法及用其的多层印刷电路板
CN101640983A (zh) * 2009-09-10 2010-02-03 深南电路有限公司 印刷电路板盲孔的加工方法
CN102281712A (zh) * 2010-06-10 2011-12-14 富士通株式会社 叠层电路基板、粘结片及它们的制造方法
CN102843876A (zh) * 2011-06-24 2012-12-26 富士通株式会社 制造多层电路板的方法和多层电路板
US20130333935A1 (en) * 2012-06-19 2013-12-19 Lockheed Martin Corporation High reliability fluid-tight low-profile electrically conductive interconnects for large scale frame attachment
CN203313514U (zh) * 2013-02-20 2013-11-27 欣兴电子股份有限公司 多层数线路板
CN105682379A (zh) * 2016-01-25 2016-06-15 东莞联桥电子有限公司 一种快速制作多层电路板的工艺
CN105682381A (zh) * 2016-03-03 2016-06-15 深圳市景旺电子股份有限公司 一种高多层pcb板及其压合方法

Also Published As

Publication number Publication date
CN107155266A (zh) 2017-09-12
WO2018233270A1 (zh) 2018-12-27

Similar Documents

Publication Publication Date Title
CN107155266B (zh) Z向互连线路板及其制作方法
CN101300912B (zh) 多层电路板及其制造方法、电路板及其制造方法
KR100604463B1 (ko) 다층 회로기판 제조방법
WO2012147484A1 (ja) リジッドフレキシブル基板およびその製造方法
US20150334841A1 (en) Printed Circuit Board
WO2022007277A1 (zh) 埋入式电路板、电子装置
US7859106B2 (en) Multilayer printed circuit board using paste bumps
JPH05198946A (ja) 多層プリント回路基板の製造方法
CN104219901A (zh) 层间连接基板及其制造方法
US11083091B2 (en) Hole connecting layer manufacturing method, circuit board manufacturing method and circuit board
US6851599B2 (en) Method for producing multilayer wiring circuit board
KR102452244B1 (ko) 다층 프린트 배선판, 다층 금속 클래드 적층판, 수지 코팅 금속박
CN103889165A (zh) 具有内埋元件的电路板及其制作方法
CN113543493A (zh) 一种z向互连印制电路板的制备方法
CN218830776U (zh) 改善厚铜板板厚不均的芯板结构以及线路板
KR101887754B1 (ko) 리지드 플렉시블 회로기판 제조방법
WO2023176063A1 (ja) 多層基板、多層基板の製造方法及び電子機器
CN113677107B (zh) 印制线路板制作方法及印制线路板
WO2023087495A1 (zh) 线路板制备方法以及线路板
CN113490349B (zh) 一种多层厚铜大尺寸背板制备工艺
JPH09116264A (ja) プリント配線板における導体回路形成用金属材料の貼り付け方法
KR20060003847A (ko) 내층 알씨씨에 범퍼가 구비된 범프 홀을 갖는 다층인쇄회로기판 및 이의 제조방법
CN116847577A (zh) 一种多层厚铜电池保护软板制作方法
CN118055556A (zh) 一种互连印刷电路板及其制作方法
KR200412591Y1 (ko) 내층 알씨씨에 범퍼가 구비된 범프 홀을 갖는 다층인쇄회로기판

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant