KR20220037485A

KR20220037485A - 적층 제조 기술(amt) 반전된 패드 인터페이스

Info

Publication number: KR20220037485A
Application number: KR1020227006089A
Authority: KR
Inventors: 제임스 이. 베네딕트; 티모시 데이비드 델리; 토마스 브이. 시키나; 마이클 라이언 술리오티스; 앤드류 알. 사우스워스; 케빈 와일더
Original assignee: 레이던 컴퍼니
Priority date: 2019-09-20
Filing date: 2020-04-01
Publication date: 2022-03-24
Also published as: JP7291292B2; JP2022547951A; TW202114488A; EP4032375A1; WO2021055015A1; US10631405B1

Abstract

다층 인쇄 회로 기판은 제1 유전체층 및 제2 유전체층을 포함하고, 각각의 층은 상부면과 하부면을 갖는다. 상기 제1 유전체층은 상기 제2 유전체층 위에 위치하고, 상기 제1 유전체층의 하부면은 제2 유전체층의 상부면을 향한다. 상기 제2 유전체층의 상부면은 전도성 트레이스를 갖는다. 상기 제2 유전체층은 전도성 트레이스를 통해 연장되는 관통 구멍을 갖는다. 상기 다층 인쇄 회로 기판은 반전된 패드 인터페이스 구조물을 포함하는데, 상기 반전된 패드 인터페이스 구조물은, 상기 제1 유전체층의 하부면에 제공된 반전된 패드, 상기 반전된 패드의 표면 상에 제공된 제1 땜납층, 전도성 트레이스 상에 제공된 제2 땜납층, 및 상기 전도성 트레이스와의 수직 및 전기 연결을 제공하기 위해 관통 구멍 내에 위치한 구리 와이어를 포함한다.

Description

적층 제조 기술(AMT) 반전된 패드 인터페이스

(정부 권리)

해당되지 않는다.

무선 주파수(RF) 및 전자기 회로는 기존의 인쇄 회로 기판(printed circuit board, PCB) 공정을 사용하여 제조할 수 있다. 기존의 PCB 제조 공정은 라미네이팅, 전기 도금, 마스킹, 에칭 및 기타 복잡한 공정 단계를 포함할 수 있으며, 여러 단계, 고가의 및/또는 위험한 재료, 여러 번의 반복, 광범위한 노동 등을 필요로 할 수 있어, 모두 더 높은 비용과 더 느린 처리 시간으로 이어진다. 현재, 기존의 PCB 제조 공정은 전기 도금된 비아를 사용하여 인쇄 회로 기판의 층들 사이에서 트레이스를 연결한다. 구체적으로, 인쇄 회로 기판의 한 전도층에서 기판의 다른 전도층으로 신호 경로를 연결하기 위해, 구멍 또는 관통 구멍(through hole)이 기판을 통해 드릴링되고, 후속적으로 구리와 같은 전도성 물질로 코팅되거나 도금된다.

도 1은 2개의 구리층(14, 16) 사이에 배치된 유전체층(12)을 갖는 전자 기판(10)을 도시한다. 전기 도금된 비아(via)(18)는 기판 내에 배치되고, 트레이스(trace)(20)에 연결하도록 구성된다. 하나의 양태에서, 전기 도금된 비아(18) 및 트레이스(20)는 도금된 구리로 제조된다. 기판의 층들 사이에 트레이스를 연결하는데 기타 공정들이 사용된다. 예를 들면, 미국 특허 번호 6,747,217은 기판에 형성된 구멍을 통해 아래의 트레이스로 구동되는 전도성 금-도금된 기둥(gold-plated post)의 사용을 개시한다. 코팅이나 도금 대신에, 관통 구멍에 전도성 말뚝(conductive stake)이나 기둥을 배치하여 비아를 형성한다. 기둥은 구멍보다 약간 크며, 전도성 트레이스를 통해 밀어 넣어야 한다.

본 발명의 하나의 측면은 제1 유전체층 및 제2 유전체층을 포함하는 다층 인쇄 회로 기판(multilayer printed circuit board)에 관한 것이다. 상기 제1 유전체층은 상부면 및 하부면을 갖는다. 상기 제2 유전체층은 상부면 및 하부면을 갖는다. 상기 제1 유전체층은 상기 제2 유전체층 위에 위치되고, 상기 제1 유전체층의 하부면은 상기 제2 유전체층의 상부면을 향한다. 상기 제2 유전체층의 상부면은 전도성 트레이스(conductive trace)를 갖는다. 상기 제2 유전체층은 전도성 트레이스를 통해 연장되는 관통 구멍(through-hole)이 있다. 상기 다층 인쇄 회로 기판은 반전된 패드 인터페이스 구조물(inverted pad interface structure)을 포함하는데, 상기 반전된 패드 인터페이스 구조물은, 상기 제1 유전체층의 하부면에 구비된 반전된 패드(inverted pad), 상기 반전된 패드의 표면에 구비된 제1 땜납층(first solder layer), 상기 전도성 트레이스 상에 구비된 제2 땜납층(second solder layer), 및 상기 전도성 트레이스와의 수직 및 전기적 연결을 제공하기 위해 관통 구멍 내에 위치한 구리 와이어를 포함한다.

다층 인쇄 회로 기판의 양태는, 반전된 패드에 구리 와이어를 부착하기 위해 반전된 패드 인터페이스 구조물을 제1 및 제2 땜납 층의 리플로우(reflow) 온도로 가열하는 단계를 더 포함할 수 있다. 다층 인쇄 회로 기판은 제2 유전체층의 하부면 위에 실장된 부품(component)을 더 포함할 수 있으며, 이 부품은 부품에 전기적 연락을 제공하기 위해 구리 와이어에 연결된다. 제1 땜납층 및 제2 땜납층은 각각 변형 유발 항복(strain induced yielding)을 방지하기 위해 땜납 합금을 포함할 수 있다. 구리 와이어는 단면이 원형일 수 있다. 다층 인쇄 회로 기판은 제1 유전체층의 상부면에 부품을 실장하도록 구성된 수직 구리 발사 인터페이스 구조물(vertical copper launch interface structure)을 더 포함할 수 있다. 수직 구리 발사 인터페이스 구조물은 제1 유전체층을 통해 연장되는 관통 구멍 및 제2 유전체층의 상부면 상에 제공된 전도성 트레이스에 납땜되는 제2 구리 와이어를 포함할 수 있다.

본 개시의 다른 측면은 반전된 패드 인터페이스 구조물을 제조하는 방법에 관한 것이다. 하나의 양태에서, 상기 방법은, 제1 유전체층의 하부면 상에 반전된 패드를 형성하는 단계; 상기 반전된 패드 위에 땜납 범프(solder bump)의 형태로 땜납을 적층하는 단계; 제2 유전체층의 상부면 위에 전도성 트레이스를 제공하고, 상기 전도성 트레이스 상에 땜납 또는 땜납 페이스트(solder paste)를 적층하는 단계; 상기 제2 유전체층에 관통 구멍을 형성하는 단계; 상기 제2 유전체층에 제공된 관통 구멍 내에 구리 와이어를 삽입하는 단계; 및 라미네이팅된 패키지에 열 및/또는 압력을 가하여, 반전된 패드 인터페이스 구조물을 조립 및 생성하는 단계;를 포함한다.

상기 방법의 양태는 관통 구멍을 전도성 트레이스와 정렬하는 단계를 더 포함할 수 있다. 상기 방법은, 제2 유전체층의 하부면 상에 부품을 실장하는 단계를 더 포함할 수 있으며, 상기 부품은 부품에 전기적 연락을 제공하기 위해 구리 와이어에 연결된다. 상기 열을 가하는 단계는 반전된 패드에 구리 와이어를 부착하기 위해 반전된 패드 인터페이스 구조물을 리플로우 온도로 가열하는 것을 포함할 수 있다. 땜납은 변형 유발 항복을 방지하기 위해 땜납 합금을 포함할 수 있다.

본 개시의 또 다른 측면은 하부 유전체층, 중간 유전체층, 및 상부 유전체층을 포함하는 다층 인쇄 회로 기판에 관한 것이다. 각각의 유전체층은 상부면과 하부면을 가지고 있다. 상기 하부 유전체층은 상기 중간 유전체층 아래에 위치하고, 상기 하부 유전체층의 상부면은 상기 중간 유전체층의 하부면을 향한다. 상기 중간 유전체층은 상부 유전체층 아래에 위치되고, 상기 중간 유전체층의 상부면은 상기 상부 유전체층의 하부면을 향한다. 상기 하부 유전체층의 상부면은 전도성 트레이스를 가지며, 상기 중간 유전체층 및 상부 유전체층은 각각 전도성 트레이스까지 연장되는 서로 정렬된 관통 구멍을 갖는다. 상기 다층 인쇄 회로 기판은 전도성 트레이스 상에 적층된 땜납 범프를 포함하는 인터페이스 구조물을 포함한다. 상기 땜납 범프는 정렬된 관통 구멍을 통해 접근 가능하다. 상기 다층 인쇄 회로 기판은, 전도성 트레이스와의 수직 및 전기적 연결을 제공하기 위해, 정렬된 관통 구멍 내에 위치된 구리 와이어, 및 상부 유전체층의 상부면 위에 제공된 전도성 패드를 더 포함한다.

다층 인쇄 회로 기판의 양태는 구리 와이어를 반전된 패드에 부착하기 위해 땜납 범프의 리플로우 온도로 인터페이스 구조물을 가열하는 단계를 더 포함할 수 있다. 다층 인쇄 회로 기판은 전도성 패드 상에 실장된 부품을 더 포함할 수 있으며, 상기 부품은 구리 와이어에 연결되어 부품에 전기적 연락을 제공한다. 땜납 범프는 변형 유도 항복을 방지하기 위해 땜납 합금을 포함할 수 있다.

본 개시의 다른 측면은 인터페이스 구조물을 제조하는 방법에 관한 것이다. 하나의 양태에서, 상기 방법은, 신호 트레이스를 갖는 하부 유전체층을 제공하는 단계; 상기 신호 트레이스 위에 땜납 범프를 적층하는 단계; 상기 하부 유전체층 위에 중간 유전체층을 위치시키는 단계; 상기 중간 유전체층을 통해 관통 구멍을 생성하여, 하부 유전체층의 땜납 범프가 관통 구멍에서 리플로우될 공간을 허용하는 단계; 상기 중간 유전체층 위에 상부 유전체층을 위치시키는 단계; 상기 상부 유전체층을 통해 관통 구멍을 생성하는 단계로서, 상기 상부 유전체층의 관통 구멍 및 중간 유전체층의 관통 구멍은 땜납 범프에 접근할 수 있도록 서로 정렬되는 단계; 상기 구리 와이어가 땜납 범프에 닿을 때까지, 상기 상부 유전체층과 중간 유전체층의 정렬된 관통 구멍으로 구리 와이어를 삽입하는 단계; 및 상기 구리 와이어를 신호 트레이스에 고정하기 위해 리플로우 온도로 땜납 범프를 가열하는 단계;를 포함한다.

상기 방법의 양태는 정렬된 관통 구멍 내로 흐를 수 있는 본드 필름을 제거하기 위해 정렬된 관통 구멍 내로 드릴링하는 단계를 추가로 포함할 수 있다. 구리 와이어는 직경이 5 밀(mil)일 수 있다. 상기 방법은, 상부 유전체층의 관통 구멍을 둘러싸는 상부 유전체층에 대한 패드를 생성하는 단계를 더 포함할 수 있다.

적어도 하나의 실시예의 다양한 양태는 축척으로 그려지도록 의도되지 않은 첨부 도면을 참조하여 아래에서 논의된다. 도면은 다양한 양태 및 실시양태의 예시 및 추가 이해를 제공하기 위해 포함되고, 본 명세서에 통합되고 본 명세서의 일부를 구성하지만, 본 개시 내용의 제한을 정의하는 것으로 의도되지 않는다. 도면에서, 다양한 도면에 도시된 동일하거나 거의 동일한 부품은 유사한 번호로 표시될 수 있다. 명확성을 위해 모든 구성 요소가 모든 도면에 표시되지 않을 수 있다. 도면에서:
도 1은 공지된 공정에 따라 구성된 수직 트레이스를 갖는 전자 기판의 사시도이고;
도 2는 본 개시 내용의 양태에 따라 구성된 수직 트레이스를 갖는 전자 기판의 단면도이고;
도 3은 수직 트레이스를 보여주는 도 2에 도시된 전자 기판의 확대 단면도이고;
도 4는 수직 트레이스의 제조 동안 도 2 및 3에 도시된 전자 기판의 단면도이고;
도 5는 전자 기판을 시험하기 위한 시험판의 평면도이고;
도 6 내지 8은 수직 트레이스의 제조 동안 전자 기판의 양태의 단면도이고;
도 9 내지 12는 본 발명의 양태의 수직 트레이스를 제조하는데 사용되는 공정 단계의 단면도이다.

본 개시 내용의 양태는, 와이어가 전도성 트레이스의 반대측으로부터 바닥에 접근해야 할 때, 구리 수직 발사(CVL) 인터페이스의 하부 땜납 조인트를 생성하기 위해 사용되는 반전된 패드 제조 방법 및 구조물에 관한 것이다. 이 CVL 인터페이스는 에지 접촉부(edge contact)를 사용하지 않고 전송 라인의 양쪽에서 신호 트레이스에 접근할 수 있도록 구성된다. 구리 와이어와 마이크로파 트레이스 사이의 에지 접촉부는 인터페이스의 기계적 탄력성을 감소시킨다. 반전된 패드 인터페이스 구조물은 CVL 베이스에서 강력한 땜납 연결을 보장하고, PCB 제조에서 블라인드 상호 연결을 가능하게 한다.

반전된 패드 인터페이스 구조물은 CVL 인터페이스를 위한 마이크로파 전송 라인의 양쪽에 대한 접근을 추가로 가능하게 한다. 또한, 이 구조는 기존 제조 공정에서 일반적으로 사용되는 패널 쿠폰 없이도 신속한 프로토타이핑 시간과 고수율 공정의 개발을 가능하게 한다. 이 구조는 CVL이 반대쪽에서 마이크로파 트레이스로 들어가거나 나갈 수 있게 하고, 내부층과 외부층 사이의 연결뿐만 아니라 내부 기판층들 사이에서도 사용할 수 있다. 땜납은 본딩 전에 반전된 패드를 미리 주석 처리하는데(pre-tin) 사용된다. 땜납은 나중에 반전된 패드를 전도성 트레이스 층 및 구리 와이어에 연결하도록 리플로우된다.

도 2를 참조하면, 인쇄 회로 기판의 일부는 일반적으로 30으로 표시된다. 도시된 바와 같이, 종종 본 명세서에서 전자 기판으로 광범위하게 지칭되는 인쇄 회로 기판(30)은 32, 34로 표시된 2개의 유전체층을 포함한다. 제1 또는 상부 유전체층(32)은 상부면(36) 및 하부면(38)을 포함한다. 마찬가지로, 제2 또는 하부 유전체층(34)은 상부면(40) 및 하부면(42)을 포함한다. 유전체층(32, 34)은 제1 유전체층(32)의 하부면(38)이 제2 유전체층(34)의 상부면(40)을 향하도록 서로의 상부 위에 적층된다.

다층 인쇄 회로 기판은 인쇄 회로 기판 내부에 전도성 트레이스 층(수평 및 수직)이 있다. 이것은 재료 스택에 압력과 열을 가하여 프레스에서 재료 스택을 라미네이팅함으로써 달성되며, 결과적으로 다층 인쇄 회로 기판이 된다. 하나의 양태에서, 4층 인쇄 회로 기판은 상부 및 하부 프리프레그(pre-preg) 층 및 구리 호일에 라미네이팅된 라미네이트의 양면에 회로를 갖는 양면 구리-클래드 라미네이트(copper-clad laminate)로부터 제조될 수 있다. 라미네이트 스택은 드릴링, 도금 및 에칭되어, 상부층 및 하부층 위에 전도성 트레이스를 제공한다. 구멍은 인쇄 회로 기판을 통해 드릴링된다. 상술한 바와 같이, 종래의 방법은 전기 도금 또는 중공 금속 구멍을 삽입하여 기판 층을 연결함으로써 구멍을 전도성으로 만드는 것을 포함한다. 수직 발사는 구리 와이어를 구멍에 끼워서 만들 수 있다. 일부 공지된 양태에서, 관통 구멍 부품의 리드는 구멍에 삽입되고, 예를 들어 웨이브 땜납 공정에 의해 땜납된다. 수직 상호 접속부 또는 비아는 하나 이상의 인접한 층의 평면을 통해 연장되는 물리적 전자 회로의 층들 사이의 전기적 연결을 제공한다. 매우 작은 비아가 필요한 경우, 비아는 레이저 또는 플라즈마 드릴링과 같은 드릴링 이외의 공정에 의해 생성될 수 있다.

도 2는 본 개시 내용의 양태의 일반적으로 50으로 표시된 기존 인터페이스 구조물 및 52로 표시된 반전된 패드 인터페이스 구조물을 갖는 인쇄 회로 기판(30)을 도시한다. 기존 인터페이스 구조물(50)은, 예를 들면 제1 유전체층(32)의 상부면(36) 상에 실장된 부품(54)을 제2 유전체층(34)의 상부면(40) 상에 제공된 전도성 트레이스(56)에 연결하도록 구성된다. 기존 인터페이스 구조물(50)은 제1 유전체층(32) 및 제2 유전체층(34)의 상부면(40) 위에 제공된 전도성 트레이스(56)에 납땜되는 구리 와이어(60)를 통해 연장되는 관통 구멍(58)을 포함한다. 상술한 바와 같이, 기존 인터페이스 구조물(50)은 제1 유전체층(32)의 상부면(36) 상에 제공된 전도성 트레이스 또는 부품, 예를 들면 부품(54)과, 제2 유전체층(34)의 상부면(40) 상에 제공된 전도성 트레이스(56) 사이의 전기적 연결을 제공한다. 본 명세서에 기술된 공지된 방법은 기존의 CVL 인터페이스 구조물을 제조하는데 사용될 수 있다.

도 3을 참조하면, 반전된 패드 인터페이스 구조물(52)은 다른 방향, 예를 들어 제2 유전체층(34) 아래로부터 CVL 연결을 가능하게 하도록 설계된다. 도시된 양태에서, 반전된 패드 인터페이스 구조물(52)은 제1 유전체층(32)의 하부면(38) 상에 제공된 반전된 패드(70)를 포함한다. 하나의 양태에서, 반전된 패드(70)는 구리 재료로 제조되며, 이는 본 명세서에서 기술된 임의의 공정에 의해 제1 유전체층(32)의 하부면(38) 상에 형성된다. 예를 들어, 반전된 패드(70)는 제1 유전체층(32)의 하부면(38)에 적용된 구리 층을 에칭함으로써 제조될 수 있다. 반전된 패드(70)는 제2 유전체층(34)의 상부면(40) 상에 제공된 전도성 트레이스(56) 위에 위치된다. 반전된 패드 인터페이스 구조물(52)은 반전된 패드(70)의 표면 위에 제공된 땜납 또는 땜납 페이스트의 땜납 층(72)을 포함한다. 예를 들면, 땜납 층(72)은 스텐실 인쇄 공정 또는 반전된 패드의 표면 상의 분배 공정과 같은 공지된 공정에 의해 수동으로 또는 자동으로 적용될 수 있다. 하나의 양태에서, 땜납 층(72)은 변형 유도된 항복을 방지하기 위해 땜납 합금을 포함한다. 하나의 양태에서, 땜납 합금은 대부분의 인쇄 회로 기판 라미네이팅 공정의 작동 온도를 초과하는 고온 합금이다. 인쇄 회로 기판 라미네이팅 온도보다 높은 용융 온도를 가진 땜납 재료를 선택하면 제조업체가 공정 전반에 걸쳐 땜납 층의 무결성(integrity)을 유지할 수 있다. 인쇄 회로 기판 라미네이팅 온도 조건에 따라, 60/40 Sn/Pb, 63/37 Sn/Pb 또는 SAC 305와 같은 다른 땜납 재료를 적절한 대체물로 사용할 수 있다.

반전된 패드 인터페이스 구조물(52)은 상술한 바와 같이 제2 유전체층(34)의 상부면(40) 상에 제공된 전도성 트레이스(56)를 더 포함한다. 전도성 트레이스(56)는 본 명세서에 기술된 임의의 공정에 의해 유전체층(34)의 상부면(40) 상에 형성되는 구리 재료로 제조된다. 또한, 전도성 트레이스(56)는 전도성 트레이스의 표면 상에 제공된 땜납 또는 땜납 페이스트의 땜납 층(74)을 포함한다. 도시된 바와 같이, 제2 유전체층(34)은 전도성 트레이스(56)를 통해 연장되는 내부에 형성된 관통 구멍(76)을 포함한다. 관통 구멍(76)은 드릴링과 같은 임의의 공지된 공정에 의해 제조될 수 있다. 레이저 드릴링과 같은 다른 공정이 적용될 수 있다. 관통 구멍(76)의 크기는 설계 기준에 따라 선택될 수 있다. 반전된 패드 인터페이스 구조물(52)은 전도성 트레이스(56)와의 수직 및 전기적 연결을 제공하기 위해 관통 구멍(76) 내에 위치된 구리 와이어(78)를 더 포함한다. 하나의 양태에서, 구리 와이어(78)는 관통 구멍(76) 내로 압입 끼워맞춤(press fit) 크기를 갖는다. 구리 와이어(78)는 전도성 트레이스(56)와, 예를 들어 제2 유전체층(34)의 하부면(42)에 실장된 부품(80)과 같은 부품 사이에 전기적 연락을 제공한다. 반전된 패드 인터페이스 구조물(52)은 전도성 트레이스(56) 또는 제1 유전체층(32)과 연관된 일부 다른 부품을 제2 유전체층(34)과 연관된 부품 또는 전도성 트레이스와 연결하도록 구성될 수 있다.

일단 조립되면, 다층 인쇄 회로 기판(30)은 땜납 층(72, 74)을 포함하는 땜납 층을 리플로우하도록 가열되고, 이에 의해 기존의 반전된 패드 인터페이스 구조(50, 52)를 생성한다. 하나의 공지된 공정에서, 다층 인쇄 회로 기판(30)은 땜납 층의 리플로우를 가능하게 하는 온도로 설정된 리플로우 오븐을 통과하여, 구리 와이어(60)를 기존의 인터페이스 구조물(50)의 전도성 트레이스(56)로 연결하고, 구리 와이어(78)를 반전된 패드(70) 및 반전된 패드 인터페이스 구조물(52)의 전도성 트레이스(56)에 연결된다. 도 2에 도시된 바와 같이, 부품(80)은 제2 유전체층(34)의 하부면(42) 상에 실장될 수 있다. 다른 양태에서, 구조물(50, 52)을 생성하기 위해 압력이 가해질 수도 있다. 결과적인 CVL 인터페이스 및 반전된 패드 인터페이스 구조물(50, 52)은 제1 유전체층(32)의 상부면(36) 및 제2 유전체층(34)의 하부면(42)에 실장된 부품과 전도성 트레이스 사이의 수직적 연락을 가능하게 한다.

도 4를 참조하면, 반전된 패드 인터페이스 구조물(52)을 제조하는 방법은 제1 유전체층(32)의 하부면(38) 상에 반전된 패드(70)를 제공하는 단계를 포함한다. 상기 방법은, 땜납 범프의 형태로 반전된 패드(70) 상에 땜납 또는 땜납 페이스트의 땜납 층(72)을 적층하는 단계를 더 포함한다. 땜납 범프는 인쇄 회로 기판 라미네이팅 공정을 방해하지 않을 만큼 충분히 작아야 하지만, 리플로우 온도가 가해질 때 CVL 와이어와 인접한 전도성 트레이스에 우수한 기계적 연결을 생성할 수 있을 만큼 커야 한다. 땜납 범프는 땜납의 표면 장력에 의해 범프의 형태로 유지되면서 0.002 내지 0.005인치의 높이를 가질 수 있다. 상기 방법은, 제2 유전체층(34)의 상부면(40) 상에 전도성 트레이스(56)를 제공하는 단계 및 상기 전도성 트레이스 상에 땜납 또는 땜납 페이스트의 땜납 층(74)을 적층하는 단계를 더 포함한다. 상기 방법은, 제2 유전체층(34)에 관통 구멍(76)을 형성하고, 관통 구멍에 구리 와이어(80)를 삽입하는 단계를 더 포함한다. 관통 구멍(76)은 전도성 트레이스(56)와 정렬되거나 그렇지 않으면 전도성 트레이스에 형성될 수 있다.

상기 방법은, 라미네이팅된 패키지에 열(및/또는 압력)을 가하여 반전된 패드 인터페이스 구조물(52)을 조립하고 생성하는 단계를 더 포함한다. 반전된 패드 인터페이스 구조물(52)의 생성은 CVL 연결이 도달한 것과 다른 방향에서 마이크로파 트레이스 층을 출발할 수 있게 한다. 상기 방법은, 기존 CVL을 제조하는데 사용되는 기존 공정보다 공정 단계가 적은, 화학 물질이 없는, 건식 공정이다. 이는 이전 공정과 비교할 때 비용을 크게 절감시킨다.

일부 양태에서, 수직 동축 인터페이스를 생성하기 위해 적층 제조 기술(AMT) 패러데이 월(Faraday Wall)과 함께 중심 도체를 사용하는 것은 CVL 연결에서 우수한 절연성을 제공한다.

일부 양태에서, 동축 인터페이스는 전송 라인의 연결과 일치하도록 하는 크기(중심 전도체 직경, 외부 전도체 직경)일 수 있다. 이는 매우 낮은 반사 계수(reflection coefficient)를 초래한다.

일부 양태에서, 반전된 패드 인터페이스 구조물은 인터페이스의 전기적 응답에 크게 영향을 미치지 않고, 넓은 대역폭 성능을 제공한다.

일부 양태에서, 상술한 바와 같이, 반전된 패드 인터페이스 구조물은 마이크로파 트레이스 층에 들어간 것과 다른 방향으로 빠져나가는 저비용 및 덜 공정 집약적인 방법을 제공한다.

일부 양태에서, 상기 방법은 자동화될 수 있는 고정밀 기계를 활용하여 최소한의 터치 노동(touch labor)을 포함할 수 있다.

일부 양태에서, 땜납은 227 ℃에서 리플로우되도록 구성되어, 리플로우의 위험 없이 라미네이팅 동안 땜납이 사용될 수 있다.

도 5를 참조하면, 시험 보드(100)와 같은 시험 보드는 회로 설계를 시험하기 위해 사용될 수 있다. 도시되는 바와 같이, 시험 보드는 4가지 회로 설계를 지원하도록 구성된다.

도 6 내지 8을 참조하면, 반전된 패드 인터페이스 구조물은 도 2 내지 4에 도시된 반전된 패드 인터페이스 구조물(52)과 유사한 여러 설계를 포함할 수 있다. 예를 들면, 도 6에 도시된 바와 같이, 반전된 패드 인터페이스 구조물(110)은 반전된 패드(70)에 적용된 227 ℃ 땜납 범프(72)를 포함한다. 도 7에서, 반전된 패드 인터페이스 구조물(120)은 반전된 패드(70)에 적용되는 227 ℃ 땜납 범프(72) 및 전도성 트레이스(56)에 적용되는 227 ℃ 땜납 범프(74)를 포함한다. 도 8에서, 반전된 패드 인터페이스 구조물(130)은 반전된 패드(70)에 적용되는 227 ℃ 땜납 플랫 층(72), 및 전도성 트레이스(56)에 적용되는 227 ℃ 땜납 플랫 층(74)을 포함한다.

하나의 양태에서, 3개의 유전체층을 갖는 다층 인쇄 회로 기판에서 인터페이스 구조물을 제조하는 방법이 도 9 내지 13에 순차적으로 도시된다. 도시된 바와 같이, 하부 유전체층(140)은 반전된 패드(142) 및 접지면(ground plane)(144)을 갖는다. 상기 방법은, 하나의 양태에서 이중 클래드 바닥 유전체층(140)으로부터 밀링된 반전된 패드(142) 상에 예비 주석 처리된 땜납 범프 또는 돔(dome)(146)을 적층하는 단계를 포함한다. 이것은 도 9에 도시되어 있다.

상기 방법은, 접지면(150), 피드 신호(feed signal) 또는 신호 트레이스(152), 및 본드 필름(bond film)(153)을 갖는 중간 유전체층(148)을 추가로 제공한다. 상기 방법은, 본딩 동안 하부 유전체층(140)의 땜납 범프(146) 및 본딩 후 CVL 구현을 위한 공간을 허용하도록, 중간 유전체층(148)에서, 예를 들면 드릴링함으로써 미리-절단된 구멍(154)을 형성하는 단계를 포함한다. 중간 유전체층(148)의 구멍(154)은 하부 유전체층(140)의 땜납 범프(146) 위에 위치된다. 구멍(154)은 CVL 구현 동안 접지에 대한 트레이스 층을 우발적으로 단락시키지 않도록 접지면 층(150)에서 확대될 수 있다. 이것은 도 10에 도시되어 있다.

상기 방법은, 접지면(158) 및 중간 유전체층(148) 위에 배치된 본드 필름(159)을 갖는 상부 유전체층(156)을 제공하는 단계를 더 포함한다. 상기 방법은, 상부 유전체층(156), 접지면(158), 및 본드 필름(159)을 통해 미리 절단된 캐비티(cavity)(160)를 생성하는 단계를 포함한다. 상부 유전체층(156)은 상부 유전체층(156)의 미리 절단된 캐비티(160)가 중간 유전체층(148)의 미리 절단된 캐비티(154)와 정렬되도록 중간 유전체층(148)의 상부 위에 위치된다. 패드(162)는 미리 절단된 캐비티(160)를 둘러싸는 상부 유전체층(156)에 대해 본 명세서에 기술된 공정에 의해 생성된다. 이것은 도 11에 도시되어 있다.

상기 방법은, 미리 절단된 구멍(154) 및 미리 절단된 구멍(160)에 의해 생성된 미리 형성된 구멍으로 드릴링하여, 해당 영역으로 흘러들어갔을 수 있는 본드 필름(153)을 제거하는 단계를 더 포함할 수 있다. 땜납 범프(146)에 드릴링한 후, 와이어가 아래로 땜납 범프에 닿을 때까지 구리(164)의 실린더, 예를 들어, 구리 와이어가 정렬된 미리 절단된 캐비티(154, 160)에 삽입된다. 구리 실린더(164)는 직경이 5 밀(mil)만큼 작을 수 있으며, 이는 통상적인 공정이 생성할 수 있는 것보다 훨씬 작다. 이것은 도 12에 도시되어 있다.

일단 조립되면, 어셈블리는 구리 실린더(164)를 반전된 패드(142)에 고정하기 위해 땜납 범프(146)를 형성하는 땜납의 리플로우 온도로 가열된다. 전자 부품은 패드(162) 상에 실장될 수 있다.

특정 양태에서, 인쇄 회로 기판(PCB)은 상이한 전도성 층 상에 신호 경로를 포함한다. 신호 경로는 비아에 의해 전기적으로 함께 연결된다. 또한, 다층 PCB는 이중층 기판을 포함한다. "전도층(conductive layer)"이라는 용어는 전기 신호에 대한 경로를 제공하기 위해 절연층 위에 배치된 트레이스의 전도성 물질을 의미한다.

하나의 양태에서, 와이어는 구리로부터 제조된다. 그러나, 금-오버-니켈 도금된(gold-over-nickel plated) 면을 갖는 인 청동 물질(phosphor bronze material)과 같은 다른 물질이 사용될 수 있다. 이러한 재료는 잘 알려져 있다. 마찬가지로, 와이어는 공지된 기술을 사용하여 제조될 수 있다.

예시적으로, 와이어의 모양은 원통형이지만; 정사각형 또는 직사각형과 같은 다른 모양이 사용될 수 있다. 도시된 바와 같이, 와이어 전도성 말뚝의 직경은 기계적 안정성을 보장하고 전기적 상호 연결을 제공하기 위해 구멍의 직경과 비슷하거나 약간 커야 한다. 와이어의 길이는 함께 결합될 필요가 있는 전도성 층의 함수로서 선택된다.

본 발명의 개념이 특정 유형의 와이어와 관련하여 설명되었지만, 다른 유형의 핀 또는 와이어가 사용될 수 있다. 또한, 본 명세서에서는 강성(rigid) 다층 기판이 설명되었지만, 가요성 기판과 같은 다른 유형의 기판이 사용될 수 있다. 와이어는 기계적 고정을 보장하기 위해, 예를 들어 리벳(rivet)과 같이 상기 기술된 것과 다르게 기계적으로 고정될 수 있다. 마찬가지로, 와이어를 전도성 층에 연결하기 위해 "압입 끼워맞춤(press fit)"을 사용하여 비아에 와이어를 삽입함으로써 와이어를 고정하지만, 다른 유형의 연결 방법이 사용될 수 있다. 예를 들면, 와이어는 처음에 관통 구멍보다 작은 직경을 가질 수 있으므로, 가열 시 와이어가 구멍을 채우도록 확장된다.

본 명세서에 논의된 방법 및 장치의 양태는 구성의 세부 사항 및 다음 설명에 제시되거나 첨부 도면에 예시된 부품의 배열에 대한 적용으로 제한되지 않는 것을 이해해야 한다. 상기 방법 및 장치는 다른 양태에서 구현될 수 있고, 다양한 방식으로 실행되거나 수행될 수 있다. 특정 구현예는 예시 목적으로만 본 명세서에 제공되며, 제한하려는 의도가 아니다. 또한, 본 명세서에서 사용된 어구 및 용어는 설명을 위한 것이며, 제한적으로 간주되어서는 안된다. 본 명세서에서 "포함하는(including)", "포함하는(comprising)" 또는 "갖는(having)", "함유하는(containing)", "포함하는(involving,)"의 사용 및 이들의 변형은 이후에 나열된 항목들 및 이의 등가물뿐만 아니라 추가 항목을 포괄하는 의미이다. "또는"에 대한 언급은 "또는"을 사용하여 설명된 임의의 용어가 단일, 하나 이상 및 설명된 모든 용어 중 임의의 것을 나타낼 수 있도록 포괄적인 것으로 해석될 수 있다. 전면과 후면, 왼쪽과 오른쪽, 상부와 하부, 상단과 하단, 끝단, 측면, 수직 및 수평 등은 설명의 편의를 위한 것이며, 본 시스템 및 방법 또는 그 구성 요소를 임의의 하나의 위치 또는 공간 배향으로 제한하지 않는다.

본 명세서에 사용된 용어 "무선 주파수"는 문맥에 의해 명시적으로 언급 및/또는 구체적으로 나타내지 않는 한 특정 주파수, 주파수 범위, 대역, 스펙트럼 등으로 제한되도록 의도되지 않는다. 마찬가지로, "무선 주파수 신호" 및 "전자기 신호"라는 용어는 상호 교환 가능하게 사용되며, 임의의 특정 구현을 위해 정보 전달 신호의 전파를 위한 다양한 적절한 주파수의 신호를 나타낼 수 있다. 이러한 무선 주파수 신호는 일반적으로 킬로헤르츠(kHz) 범위의 주파수에 의해 로우 앤드에서 바인딩되고, 수백 GHz까지의 주파수에 의해 하이 앤드에서 바인딩될 수 있으며, 마이크로파 또는 밀리미터파 범위의 신호를 명시적으로 포함한다. 일반적으로, 본 명세서에 기재된 시스템 및 방법에 따른 시스템 및 방법은, 예를 들어 적외선 신호보다 낮은 주파수의 광학 분야에서 통상적으로 취급되는 것보다 낮은 주파수에서 비이온화 방사선을 취급하는데 적합할 수 있다.

무선 주파수 회로의 다양한 양태는 다양한 주파수에서 동작하도록 선택된 치수 및/또는 명목상 제조된 치수로 설계될 수 있다. 적절한 치수의 선택은 일반적인 전자기 원리에서 얻을 수 있으며, 본 명세서에서 자세히 설명하지 않는다.

본 명세서에 설명된 방법 및 장치는 기존의 공정이 가능한 것보다 더 작은 배열 및 치수를 지원할 수 있다. 기존 회로 기판은 약 30 GHz 미만의 주파수로 제한될 수 있다. 본 명세서에 기술된 방법 및 장치는 더 낮은 비용으로 더 안전하고 덜 복잡한 제조를 사용하여, 더 높은 주파수에서 작동되도록 의도된 무선 주파수 회로에 적합한, 더 작은 치수의 전자기 회로의 제조를 허용하거나 수용할 수 있다.

본 명세서에 기술된 것에 따른 전자기 회로 및 제조 방법은, 기존의 회로 및 방법보다 더 낮은 프로파일과 감소된 비용, 사이클 시간 및 설계 위험으로 더 높은 주파수를 처리할 수 있는 전자기 회로 및 부품을 생산하기 위한 다양한 적층 및 감산 제조 기술을 포함한다. 기술의 예는 기판 표면에서 전도성 물질을 기계 가공(예를 들면, 밀링)하여 전송파 위상 어레이를 형성하는 것을 포함하며, 이는 기존의 PCB 공정에서 허용되는 것보다 훨씬 더 작은 치수일 수 있으며, 하나 이상의 기판을 기계 가공하여, 3차원 인쇄 기술을 사용하여 트렌치를 형성하여, 인쇄된 전도성 잉크를 트렌치로 적층하여 연속적인 전기 장벽(예를 들면, 패러데이 벽)을 형성하고(최소 간격을 갖는 일련의 접지 비아와 반대), "수직 발사(vertical launch)" 신호 경로는 기판의 일부를 통해 구멍을 기계 가공(예를 들면, 밀링, 드릴링 또는 펀칭)함으로써 형성되고, 도체(예를 들면, 와이어 세그먼트)가 배치되고/되거나 전도성 잉크가 인쇄되어, 기판(또는 대향 기판)의 표면 상에 그리고 3차원 인쇄 기술을 사용하여 배치된 전송 라인에 전기 접촉을 만들어, 인쇄된 저항성 잉크를 적층하여 저항성 부품을 형성한다.

임의의 상기 예시적인 기술 및/또는 기타(예를 들어, 납땜 및/또는 납땜 리플로우)는 다양한 전자기 부품 및/또는 회로를 만들기 위해 결합될 수 있다. 이러한 기술의 측면 및 예는 1차원에서 전자기 회로의 층을 따라 전자기 신호를 포함하고 전달하기 위해 파형 위상 어레이와 관련하여 본 명세서에서 기술 및 예시되며, 선택적으로 다른 차원에서 회로의 다른 층에 수직으로 통과한다. 본 명세서에 기재된 기술은 다양한 전자기 부품, 커넥터, 회로, 어셈블리 및 시스템을 형성하는데 사용될 수 있다.

본 명세서에 사용된 AMT는 대상을 생산하는데 사용되는 제조 공정, 장비 및 재료를 의미한다. 예를 들어, AMT은 3차원 대상을 생산하는데 사용되는 3D 인쇄 공정을 포함할 수 있다. 분사, 융합, 압출, 적층 및 라미네이트 공정과 같은 다른 공정을 구현할 수 있다. 추구할 공정을 정하는 요소에는 생산 속도, 비용, 재료 사용 및 기하학적 제한이 포함되지만, 이에 제한되지 않는다.

이와 같이 적어도 하나의 양태의 여러 측면을 설명하였지만, 다양한 변경, 수정 및 개선이 당업자에게 용이하게 일어날 것임을 인식해야 한다. 이러한 변경, 수정 및 개선은 본 개시 내용의 일부로 의도되고, 본 개시 내용의 범위 내에 있는 것으로 의도된다. 따라서, 전술한 설명 및 도면은 예시에 불과하다.

주장되는 내용은 다음과 같다:

Claims

다층 인쇄 회로 기판(multilayer printed circuit board)으로서,
상기 다층 인쇄 회로 기판은 제1 유전체층 및 제2 유전체층을 포함하고,
상기 제1 유전체층은 상부면과 하부면을 가지고, 상기 제2 유전체층은 상부면과 하부면을 가지고, 상기 제1 유전체층은 상기 제2 유전체층 위에 위치되고, 상기 제1 유전체층의 하부면은 상기 제2 유전체층의 상부면을 향하고, 상기 제2 유전체층의 상부면은 전도성 트레이스(conductive trace)를 가지고, 상기 제2 유전체층은 전도성 트레이스를 통해 연장되는 관통 구멍(through-hole)을 가지고,
상기 다층 인쇄 회로 기판은 반전된 패드 인터페이스 구조물(inverted pad interface structure)을 포함하는데, 상기 반전된 패드 인터페이스 구조물은,
상기 제1 유전체층의 하부면 위에 구비된 반전된 패드(inverted pad);
상기 반전된 패드의 표면 위에 제공된 제1 땜납층(first solder layer);
상기 전도성 트레이스의 위에 제공된 제2 땜납층; 및
상기 전도성 트레이스와의 수직 및 전기 연결을 제공하기 위해 관통 구멍 내에 위치한 구리 와이어;를 포함하는 것인, 다층 인쇄 회로 기판.
제1항에 있어서,
상기 반전된 패드 인터페이스 구조물은 상기 반전된 패드에 구리 와이어를 부착하기 위해 상기 제1 및 제2 땜납층의 리플로우(reflow) 온도로 가열되는 것인, 다층 인쇄 회로 기판.
제1항에 있어서,
상기 다층 인쇄 회로 기판은 제2 유전체층의 하부면 위에 실장되는 부품(component)을 더 포함하고, 상기 부품은 상기 구리 와이어에 연결되어, 상기 부품과 전기적 연락을 제공하는 것인, 다층 인쇄 회로기판.
제1항에 있어서,
상기 제1 땜납층 및 제2 땜납층은 각각 변형 유발 항복(strain induced yielding)을 방지하기 위해 땜납 합금을 포함하는 것인, 다층 인쇄 회로 기판.
제1항에 있어서,
상기 구리 와이어는 단면이 원형인 것인, 다층 인쇄 회로 기판.
제1항에 있어서,
상기 다층 인쇄 회로 기판은 제1 유전체층의 상부면 위에 부품을 실장하도록 구성된 수직 구리 발사 인터페이스 구조물(vertical copper launch interface structure)을 더 포함하는 것인, 다층 인쇄 회로 기판.
제6항에 있어서,
상기 수직 구리 발사 인터페이스 구조물은 상기 제1 유전체층을 통해 연장되는 관통 구멍 및 상기 제2 유전체층의 상부면 위에 제공된 전도성 트레이스에 납땜되는 제2 구리 와이어를 포함하는 것인, 다층 인쇄 회로 기판.
반전된 패드 인터페이스 구조물을 제조하는 방법으로서, 상기 방법은,
제1 유전체층의 하부면 위에 반전된 패드를 형성하는 단계;
상기 반전된 패드 위에 땜납 범프(solder bump)의 형태로 땜납을 적층하는 단계;
제2 유전체층의 상부면 위에 전도성 트레이스를 제공하고, 상기 전도성 트레이스 상에 땜납 또는 땜납 페이스트를 적층하는 단계;
상기 제2 유전체층에 관통 구멍을 형성하는 단계;
상기 제2 유전체층에 제공된 관통 구멍 내에 구리 와이어를 삽입하는 단계; 및
라미네이팅된 패키지에 열 및/또는 압력을 가해, 반전된 패드 인터페이스 구조물을 조립하고 생성하는 단계;를 포함하는 것인, 반전된 패드 인터페이스 구조물을 제조하는 방법.
제8항에 있어서,
상기 관통 구멍은 전도성 트레이스와 정렬되는 것인, 반전된 패드 인터페이스 구조물을 제조하는 방법.
제8항에 있어서,
상기 방법은, 제2 유전체층의 하부면 상에 부품을 실장하는 단계를 더 포함하고, 상기 부품은 부품에 전기적 연락을 제공하기 위해 구리 와이어에 연결되는 것인, 반전된 패드 인터페이스 구조물을 제조하는 방법.
제8항에 있어서,
상기 열을 가하는 단계는 반전된 패드에 구리 와이어를 부착하기 위해 상기 반전된 패드 인터페이스 구조물을 리플로우 온도로 가열하는 것을 포함하는 것인, 반전된 패드 인터페이스 구조물을 제조하는 방법.
제8항에 있어서,
상기 땜납은 변형 유도 항복을 방지하기 위해 땜납 합금을 포함하는 것인, 반전된 패드 인터페이스 구조물을 제조하는 방법.
다층 인쇄 회로 기판으로서,
상기 다층 인쇄 회로 기판은 하부 유전체층, 중간 유전체층 및 상부 유전체층을 포함하고, 각각의 유전체층은 상부면 및 하부면을 갖고, 상기 하부 유전체층은 상기 중간 유전체층 아래에 위치하고, 상기 하부 유전체층의 상부면은 상기 중간 유전체층의 하부면을 향하고, 상기 중간 유전체층은 상기 상부 유전체층 아래에 위치하고, 상기 중간 유전체층의 상부면은 상기 상부 유전체층의 하부면을 향하고, 상기 하부 유전체층의 상부면은 전도성 트레이스를 가지고, 상기 중간 유전체층 및 상부 유전체층 각각은 전도성 트레이스까지 연장되는 서로 정렬된 관통 구멍을 가지며,
상기 다층 인쇄 회로 기판은 인터페이스 구조물을 포함하는데, 상기 인터페이스 구조물은,
전도성 트레이스 상에 적층된 땜납 범프로서, 상기 땜납 범프는 상기 정렬된 관통 구멍을 통해 접근 가능한 것인, 땜납 범프;
전도성 트레이스와의 수직 및 전기적 연결을 제공하기 위해, 정렬된 관통 구멍 내에 위치된 구리 와이어; 및
상부 유전체층의 상부면 상에 제공된 전도성 패드;를 포함하는 것인, 다층 인쇄 회로 기판.
제13항에 있어서,
상기 인터페이스 구조물은 상기 반전된 패드에 구리 와이어를 부착하기 위해 상기 땜납 범프의 리플로우 온도로 가열되는 것인, 다층 인쇄 회로 기판.
제13항에 있어서,
상기 다층 인쇄 회로 기판은 도전성 패드 상에 실장되는 부품을 더 포함하고, 상기 부품은 상기 구리 와이어에 연결되어 상기 부품에 전기적 연락을 제공하는 것인, 다층 인쇄 회로 기판.
제13항에 있어서,
상기 땜납 범프는 변형 유발 항복을 방지하기 위해 땜납 합금을 포함하는 것인, 다층 인쇄 회로 기판.
인터페이스 구조물을 제조하는 방법으로서, 상기 방법은,
신호 트레이스(signal trace)를 갖는 하부 유전체층을 제공하는 단계;
상기 신호 트레이스 위에 땜납 범프를 적층하는 단계;
상기 하부 유전체층 위에 중간 유전체층을 위치시키는 단계;
상기 중간 유전체층을 통해 관통 구멍을 생성하여, 하부 유전체층의 땜납 범프가 관통 구멍에서 리플로우될 공간을 허용하는 단계;
상기 중간 유전체층 위에 상부 유전체층을 위치시키는 단계;
상기 상부 유전체층을 통해 관통 구멍을 생성하는 단계로서, 상기 상부 유전체층의 관통 구멍 및 중간 유전체층의 관통 구멍은 땜납 범프에 접근할 수 있도록 서로 정렬되는 것인, 단계;
상기 구리 와이어가 땜납 범프에 닿을 때까지, 상기 상부 유전체층과 중간 유전체층의 정렬된 관통 구멍으로 구리 와이어를 삽입하는 단계; 및
상기 구리 와이어를 신호 트레이스에 고정하기 위해 땜납 범프를 리플로우 온도로 가열하는 단계;를 포함하는 것인, 인터페이스 구조물을 제조하는 방법.
제17항에 있어서,
상기 방법은, 정렬된 관통 구멍 내로 흐를 수 있는 본드 필름을 제거하기 위해 정렬된 관통 구멍 내로 드릴링하는 단계를 더 포함하는 것인, 인터페이스 구조물을 제조하는 방법.
제17항에 있어서,
상기 구리 와이어는 직경이 5밀(mil)인 것인, 인터페이스 구조물을 제조하는 방법.
제17항에 있어서,
상기 방법은, 상부 유전체층의 관통 구멍을 둘러싸는 상기 상부 유전체층에 대한 패드를 생성하는 단계를 더 포함하는 것인, 인터페이스 구조물을 제조하는 방법.