CN101242714A - 制造多层布线板的方法 - Google Patents

制造多层布线板的方法 Download PDF

Info

Publication number
CN101242714A
CN101242714A CNA2008100095453A CN200810009545A CN101242714A CN 101242714 A CN101242714 A CN 101242714A CN A2008100095453 A CNA2008100095453 A CN A2008100095453A CN 200810009545 A CN200810009545 A CN 200810009545A CN 101242714 A CN101242714 A CN 101242714A
Authority
CN
China
Prior art keywords
wiring
layer
wiring plate
wiring layer
dielectric base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008100095453A
Other languages
English (en)
Inventor
町田洋弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Shinko Electric Co Ltd
Original Assignee
Shinko Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Co Ltd filed Critical Shinko Electric Co Ltd
Publication of CN101242714A publication Critical patent/CN101242714A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10234—Metallic balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1327—Moulding over PCB locally or completely
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/167—Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明涉及制造多层布线板的方法。首先，在单独的步骤制造多个布线板。第一布线板包括形成在基板的一个表面上的布线层上的Cu柱、以及形成在Cu柱周围期望位置处的第一阻止层。第二布线板包括用于在其中插入Cu柱的通孔、形成在基板的一个表面上的布线层上的连接端子、以及与第一阻止层接合并起到抑制面内未对准作用的第二阻止层。第三布线板包括形成在基板的一个表面上的布线层上的连接端子。然后，按照彼此对准从而使布线层经由Cu柱和连接端子互连的方式将布线板层叠起来，以由此使所述布线板电连接。然后，将树脂填充到布线板之间的空隙中。

Description

制造多层布线板的方法
技术领域
本发明涉及制造在安装例如半导体器件的芯片元件时使用的布线板的技术，尤其涉及制造具有适于获得高密度和高性能的多层结构的多层布线板(也称为“半导体封装”)的方法。
背景技术
迄今为止，叠加工艺已广泛用作制造多层布线板的技术。使用叠加工艺使依靠用于层间介电层的材料(典型地通过树脂)结合通孔形成工艺制造各种多层布线板成为可能。使用叠加工艺的典型的制造过程包括依次重复以下步骤：形成树脂层(即，绝缘层)；在树脂层中形成通孔；以及在通孔中和树脂层上形成导电图案(即，布线层)，由此在核心基板的两侧(即，在核心基板的顶部和底部)相对于核心基板叠加各层，而核心基板起到基底部件的作用。
作为涉及上述现有技术的技术，例如，日本未审专利公开(JPP)2004-47816公开了以下技术。即，在该技术的制造多层布线板的方法中，首先将用于粘住层间连接器的胶粘剂选择性地施加在将设置有所需形状层间连接器的层部件的表面上。然后，将预成型层间连接器粘在所施加的胶粘剂上。此后，执行了以下工艺，其中层元件层叠有导电层、布线板以及半固化片中的一个或更多个，其中层元件具有由粘结剂粘在其上的层间连接器，粘结剂位于层元件与层间连接器之间。
如上所述，使用常规叠加工艺的典型布线形成技术采用从内侧(即，核心基板侧)开始依次交替地层叠树脂层(具有形成在其中的通孔)与导电层的方法。因此，该技术的缺点是需要相当长的时间。特别是，将大量的层层叠起来相应地导致大量的工时，从而产生需要更长制造时间的问题。
由于一个接一个地形成多个层以形成多层布线结构，因此工艺的产量同样对应于工艺中贯穿全部步骤的产量。例如，在其中一个步骤或全部步骤遇到有缺陷的条件的任何情况下，最终获得的多层布线板被判定为“有缺陷”，对有缺陷多层布线板的出货是不允许的。换句话说，一个接一个叠加层的方法，象使用叠加工艺的情况那样，存在使产品(即，多层布线板)的产量下降的问题。
同样，使用叠加工艺的常规多层布线形成技术使用激光器和其它孔形成工艺以形成通孔，并因此需要围绕通孔开口的适当尺寸的连接区(也称为“连接接点”)。由于这个原因，该技术不能符合微细直径形成和减少间距的需要。在其中板上布线间距已经变小的近期条件下，这样的连接接点在高密度布线中形成瓶颈。连接接点在高密度布线中是不利的，特别是因为更高的布线密度导致较高的连接接点占用率百分比(具体地说，连接接点占用更大的区域并且也安装了更大数量的连接接点)。
同样，虽然以适当大小形成的连接接点在层叠时有未对准或类似问题，考虑到在现有技术中诸如未对准的精度，连接接点对设计时允许的“适当尺寸”有限制。根据未对准或类似问题的程度，这导致了连接接点不一定通过其提供板(即，布线图案)之间的电连接的问题。
发明内容
本发明的目的是提供一种制造多层布线板的方法，其实现了制造时间周期的减少以及产量的增加并能够进行高密度布线，并且也能够在层叠的时候防止未对准的发生。
为获得上述目的，根据本发明，提供了一种制造多层布线板的方法，该方法包括以下步骤：制造第一布线板，其包括绝缘基底部件、以期望形状形成在绝缘基底部件两侧的布线层、形成在绝缘基底部件的一个表面上的布线层上的导电柱、以及形成在导电柱周围期望位置处的第一阻止层，第一阻止层具有能够抑制在层叠时可能出现的面内未对准的预定形状；制造第二布线板，其包括绝缘基底部件，以期望形状形成在绝缘基底部件两侧的布线层、用于在其中插入导电柱的通孔、形成在绝缘基底部件的一个表面上的布线层上的连接端子，以及第二阻止层，其与第一阻止层接合并起到抑制层叠时的面内未对准的作用；制造第三布线板，其包括绝缘基底部件、以期望形状形成在绝缘基底部件两侧的布线层、以及形成在绝缘基底部件的一个表面上的布线层上的连接端子；将第一布线板、第二布线板以及第三布线板层叠起来，各布线板彼此对齐，从而使它们的布线层通过导电柱和连接端子互连，从而通过布线板提供电连接；以及将树脂填充到层叠的布线板中相邻的两个布线板之间的空隙中。
按照根据本发明制造多层布线板的方法，第一布线板、第二布线板和第三布线板是在单独的步骤中制造的。然后，一个布线板叠置在另一个的顶部并且彼此连接。此后，将树脂填充到布线板之间的空隙中，由此形成多层布线结构。因此，与使用叠加工艺的常规多层布线形成技术相比，本发明的方法能极大减少制造所需的时间周期。
使用叠加工艺的常规制造方法具有使产品(即，多层布线板)产量减少的问题。这是因为即使在所有步骤中的一个步骤遇到有缺陷的条件，最终获得的多层布线板也被判定为“有缺陷”，对有缺陷的多层布线板出货是不允许的。与此相反，与常规的方法相比，本发明的制造方法能实现产量的极大提高。这是因为，如果在任何一个步骤遇到有缺陷的条件，本发明的方法能够仅放弃有缺陷的部分(例如，在这个例子中使用的第一、第二或第三布线板)并使用与该部分具有相同作用的无缺陷单元替换该部分。
使用叠加工艺的常规多层布线形成技术使用基于激光器的孔形成工艺以形成通孔，并因此需要提供围绕通孔开口的适当尺寸的连接区。这又成为妨碍微细直径形成或减少间距的因素，并因此形成高密度布线中的瓶颈。与此相反，本发明的方法能够有助于实现高密度布线。这是因为使用导电柱(例如，铜(Cu)柱)作为板间连接端子使其适于微细直径形成和减少间距。
此外，第一布线板设置有以预定形状形成在导电柱周围所需位置的第一阻止层，并且具有用于在其中插入导电柱的通孔的第二布线板也设置有第二阻止层。因此，当布线板垂直层叠时，各阻止层能够彼此接合从而抑制面内未对准。这能够防止从通孔的内壁暴露出的第二布线板的布线层与导电柱的侧壁电接触。
对于根据本发明的制造多层布线板的方法的工艺中的其它特征，基于此的优点等，将参考本发明的实施方式在下文给出详细描述。
附图说明
图1是示出了使用根据本发明一实施方式的制造多层布线板的方法制造的多层布线板的结构的一个示例的截面图；
图2A至2C是示出了制造图1所示多层布线板的方法(具体地说，是下布线板中几个部分的制造步骤)的截面图(部分为俯视图)；
图3A至3C是示出了接着图2A至2C所示的步骤之后的步骤的截面图；
图4A至4C是示出了制造图1所示多层布线板的方法(具体地说，为中间布线板的几个部分的制造步骤)的截面图(部分俯视图)；
图5A和5B是示出了制造图1所示多层布线板的方法(具体地说，为上布线板的几个部分的制造步骤)的截面图；以及
图6A和6B是示出了制造图1所示的多层布线板的方法(具体地说，为布线板的叠层和树脂填充中的几个部分的制造步骤)的截面图。
具体实施方式
下面将参照附图对本发明的优选实施方式进行描述。
图1示出了使用根据本发明一实施方式的制造多层布线板的方法制造的多层布线板的结构的示例的截面图。
如图1所示，根据该实施方式的多层布线板50包括一个在另一个顶部垂直层叠的三个布线板10、20以及30，以及形成的填充在相邻的布线板10、20以及30之间的树脂层(即，绝缘层)40。为了方便起见，在下文中，层叠的布线板中最下面的一个(即布线板10)被称为“下布线板”，并且同样地，中间的一个(即布线板20)被称为“中间布线板”，最上面的一个(即布线板30)被称为“上布线板”。
下布线板10包括用作基底部件的树脂基板11、布线层12和13以及永久抗蚀剂层(即绝缘层)14和15。布线层12和13通过构图以所需的形状形成在树脂基板11的两侧，并且永久抗蚀剂层14和15通过构图以所需的形状形成。布线层12和13中的每一个都具有限定在预定位置处的接点部，并且形成绝缘层14和15以分别覆盖布线层12和13的除了接点部之外的整个表面。在绝缘层中，暴露于外部的绝缘层15也起到布线板50的保护膜的作用。下布线板10也包括起到板间连接端子作用的导电柱(例如实施方式中使用的铜(Cu)柱17)，导电柱形成在布线板10的内表面(即，布线板10的面对中间布线板20的表面)上的布线层12上的预定位置处。下布线板10还包括作为本发明的特征的“堤坝部16”，其形成在绝缘层14的其上形成有Cu柱17的表面上的预定位置处。堤坝部16形成为象鱼鳍的形状并直立在层叠方向上。堤坝部16形成在如将在下文讨论的图6A中清楚示出的所需的位置(例如如图6A中所示在八个位置)，并且至少形成在Cu柱17周围的区域中。堤坝部16分别与设置在中间布线板20上的对应堤坝部接合，如稍后所述，从而起到抑制布线板层叠的时候可能发生的面内未对准的作用，即，从而起到用于防止未对准的阻止层的作用。
和下布线板10的情况一样，中间布线板20包括用作基底部件的树脂基板21、布线层22和23以及永久抗蚀剂层(即绝缘层)24和25。布线层22和23通过构图以所需的形状形成在树脂基板21的两侧，并且永久抗蚀剂层24和25通过构图以所需的形状形成在树脂基板21上，还分别形成在布线层22和23上。同样地，布线层22和23中的每一个都具有限定在预定位置处的接点部，并且形成绝缘层24和25以分别覆盖布线层22和23的除了接点部之外的整个表面。中间布线板20也包括在预定位置的通孔(即图6A中附图标记TH表示的部分)其起到由此插入设置在下布线板10上的Cu柱17的作用。此外，中间布线板20包括起到板间连接端子作用的导电球或导电块(例如该实施方式中使用的Cu芯焊球27)，导电球或导电块形成在布线板20的底面(即，布线板20的面对下布线板10的表面)的布线层23上期望位置处。中间布线板20进一步包括作为本发明特征的“堤坝部26”，“堤坝部26”形成在绝缘层25的其上形成有Cu芯焊球27的表面上的期望位置处。同样地，在如稍后所述图6A中清楚示出的多个位置(例如如图6A中所示在七个位置)处形成鱼鳍状堤坝部26，并且堤坝部26直立在层叠方向上。堤坝部26起到用于防止未对准的阻止层的作用。
设置在中间布线板20上的堤坝部26和设置在下布线板10上的堤坝部16在平面图中看来呈现“细长形状”，如图4A示意性所示。如图4A所示，形成堤坝部16和26，从而在堤坝部16夹在两个阻止层(即，堤坝部26)之间的同时使两个阻止层(即，堤坝部26)设置为在一个阻止层(即，堤坝部16)的两侧上彼此大致平行。通过这种布置，当布线板10和20垂直层叠时，堤坝部16和26彼此接合并起到防止层叠的时候可能发生的面内未对准的作用(例如，如图4A所示沿X轴的未对准)。
和下布线板10和中间布线板20的情况一样，上布线板30包括用作基底部件的树脂基板31、布线层32和33以及永久抗蚀剂层(即绝缘层)34和35。布线层32和33通过构图以所需的形状形成在树脂基板31的两侧，并且永久抗蚀剂层通过构图以所需的形状形成在树脂基板31上，也分别形成在布线层32和33上。同样地，布线层32和33中的每一个都具有限定在预定位置处的接点部，并且形成绝缘层34和35以分别覆盖布线层32和33的除了接点部之外的整个表面。在绝缘层中，暴露于外部的绝缘层34也起到布线板50的保护膜的作用。上布线板30进一步包括起到板间连接端子作用的导电球或导电块(例如该实施方式中使用的Cu芯焊球36)，其形成在布线板30的底面(即，在布线板30的面对中间布线板20的表面)的布线层33上的期望位置处。
下布线板10的内布线层12和中间布线板20的下布线层23通过设置在中间布线板20上的Cu芯焊球27电连接。下布线板10的内布线层12和上布线板30的下布线层33通过设置在下布线板10上的Cu柱17和设置在上布线板30上的Cu芯焊球36(例如图1中所示的两个内侧的端子)电连接。中间布线板20的上布线层22和上布线板30的下布线层33通过设置在上布线板30上的Cu芯焊球36(例如图1中所示的两个外侧的端子)电连接。
此外，分别构成布线板10、20和30的基底部件的树脂基板11，21和31可以采用任意形式，只要每个基板具有至少形成在最外层上的导电层并且导电层通过基板的内部电连接。树脂基板11、21和31可以采用其中形成有布线层的形式或者其中没有形成布线层的形式。如果树脂基板采用其中形成有布线层的形式，最外导电层经由形成在基板中的其间设置有绝缘层的布线层并经由通过其使布线层互连的通孔电连接，由于这不是作为本发明特征的部分，因此没有对此具体示出。例如，这种形式的板包括能用叠加工艺形成的多层结构的布线板。另一方面，如果树脂基板采用其中形成没有布线层的形式，最外导电层经由适当形成在树脂基板期望位置处的通孔电连接。例如，这种形式的板包括核心基板，其对应于用上述叠加工艺形成的多层布线板的基底部件。
顺便提及，诸如半导体器件的安装在布线板50上的芯片元件的电极端子经由焊接块等连接到从布线板50的上绝缘层34暴露的接点部。在将布线板50封装在主板等上时使用的充当外部连接端子的金属块(或球)、金属引脚等通过焊料等结合到从布线板50的下绝缘层15暴露出的接点部。
根据该实施方式的多层布线板50具有以下特征。布线板10、20和30通过稍后说明的单独步骤制造。在层叠已制造的布线板10、20和30的时候，连接端子27用来通过其提供下布线板10和中间布线板20之间的电连接。Cu柱17和连接端子36用来通过其提供下布线板10和上布线板30之间的电连接。此外，连接端子36用来通过其提供中间布线板20和上布线板30之间的电连接。
根据该实施方式的多层布线板50还具有以下特征。具有Cu柱17的下布线板10设置有形成在绝缘层14上期望位置处的堤坝部16。同样，具有用于在其中插入Cu柱17的通孔TH的中间布线板20设置有形成在绝缘层25上期望位置(例如，在如图4A中所示堤坝部16和26相对的位置这样的位置)处的堤坝部26，由此当布线板10和20垂直层叠时，堤坝部16和26彼此接合。因此，防止了在层叠过程中的面内未对准(例如，如图4A所示沿X轴的未对准)的发生。
结合下面将要描述的工艺，将具体描述构成根据该实施方式的多层布线板50的结构元件的材料、大小等。
下面将参照图2A至6B描述制造根据该实施方式的多层布线板50的方法，图2A至图6B示出了该方法中的制造步骤。
(下布线板10的制造：参见图2A至2C以及图3A至3C)
在第一步骤(图2A)，制造了一种结构，该结构由用作基底元件的树脂基板11、以及通过构图以期望形状形成在树脂基板11的两侧的布线层12和13形成。如上所述，树脂基板11可以采用任意形式，只要基板具有至少形成在最外层上的导电层并且导电层通过基板的内部电连接。例如通过下面给出的工艺，使用在由叠加工艺形成的多层布线板中通用的核心基板完成结构的制造。
首先，通过先层压期望片数的半固化片以由此形成层压的半固化片(例如，大约60μm厚)来制备树脂基板11。半固化片是由浸渍有诸如环氧树脂、聚酰亚胺树脂、双马来酰亚胺三嗪(BT)树脂或聚苯醚(PPE)树脂的热固性树脂的玻璃布制成的B-阶(B-stage)形式的半固化的粘结剂薄片，玻璃布起加固材料的作用。然后，将铜箔(例如大约2至3μm厚)覆于半固化片的两侧上并对其上覆有铜箔的半固化片施加热和压力。在这种情况下，形成在半固化片的两侧上的铜箔对应于“导电层”，“导电层”又用作电镀的馈电层(即，种子层)。然后，在树脂基板11的期望位置(例如，如图2A所示的两个位置)处形成通孔。可以使用诸如二氧化碳(CO2)激光器、钇铝石榴石(YAG)激光器等或使用机械钻孔机的孔形成工艺形成通孔TH。此外，通过利用用作馈电层的上述导电层(即，铜箔)进行铜电镀在树脂基板11的两侧上形成附加导电层(即，用以形成布线层12和13的导电层)以填充形成在树脂基板11上的通孔。
然后，使用构图材料在形成在两侧的导电层上形成用于蚀刻的抗蚀剂。然后，在抗蚀剂的预定部分形成开口。通过根据待形成的布线层12和13的所需形状进行构图而形成开口部。感光干膜或液体光致抗蚀剂可以用作构图材料。例如，在使用干膜时，抗蚀剂层(未示出)的形成包括首先清洁导电层的表面，然后通过热压粘结将干膜(每个具有大约25μm的厚度)层压在导电层上。然后使用通过构图而以布线图案的所需形状形成的掩模(未示出)将干膜暴露在紫外线(UV)照射下。进一步，使用预定显影溶液(例如，对于负性抗蚀剂为包含有机溶剂的显影溶液，对于正性抗蚀剂为碱基显影溶液)将这些部分蚀刻掉。由此，根据布线图案的所需形状形成抗蚀剂层。同样，在使用液体光致抗蚀剂时，可通过以下工艺步骤进行构图而以所需的形状形成抗蚀剂层：表面清洁；抗蚀剂表面覆盖；干燥；曝光；以及显影。
然后，将通过构图形成的抗蚀剂层用作掩模，通过使用只可溶解铜(Cu)的化学液体进行湿蚀刻来去除曝光的导电层(Cu)。之后，例如，通过诸如氢氧化钠或单乙醇胺基液体的碱性化学液体去除两侧的抗蚀剂层。由此，如图2A所示，在树脂基板11的两侧暴露出所需形状的布线层12和13。
在下一步骤(图2B)，通过构图在前面步骤获得的结构的两侧上以所需的形状形成永久抗蚀剂层(即，绝缘层)14和15。感光焊接抗蚀剂(例如，干膜或液体光致抗蚀剂)可用作永久抗蚀剂层的材料。例如，通过将感光干膜抗蚀剂层压在树脂基板11以及布线层12和13上，并通过构图将抗蚀剂形成所需的形状(具体地说，除了限定在布线层12和13的预定位置处的接点部之外的形状)，完成永久抗蚀剂层(即，绝缘层)14和15的形成。
在下一步骤(图2C)，通过构图在前面步骤所获得的结构的一侧的绝缘层14上多个预定位置处(例如在图2C中所示结构的顶部上)形成起到用于防止未对准的阻止层作用的堤坝部16。堤坝部16形成为直立在层叠方向上的“鳍”形，并且如图2C的下部俯视图中示意性示出，在交叉部分具有“细长形状”。如图2C所示，从抗蚀剂层14暴露出布线层12的由四个堤坝部16围绕的圆形部(即，接点部)。下文将描述的Cu柱形成在圆形部(即，接点部)中。待形成的堤坝部16的高度设置为大约20至40μm。堤坝部16的长度(即在平面视图中看到的具有“细长形状”的图案的长度)设置为考虑到在层叠布线板时出现的未对准、制造中的误差等的适当的长度。将与上述用于永久抗蚀剂层(即，绝缘层)14和15的材料相同的材料(即，感光焊接抗蚀剂)用作构图材料。而且，可以按照与在图2B中所示的步骤中执行的工艺相同的方式进行抗蚀剂构图。具体地说，可根据所需的形状使用光刻技术来蚀刻掉抗蚀剂的部分并由此形成堤坝部16(即，永久抗蚀剂层)。
在下一步骤(图3A)，使用构图材料在前面步骤中获得的结构的一侧上(即，其上形成有堤坝部16的表面上)形成用于电镀的抗蚀剂。然后，在抗蚀剂的预定部分中形成开口OP。根据待形成的铜(Cu)柱的所需形状通过构图形成开口OP。例如，如下形成抗蚀剂层PR。首先通过热压粘结将感光干膜(大约100μm厚)层压在该结构的一侧。然后使用通过根据将在下一步形成的Cu柱的形状进行构图而形成的掩模(未示出)使干膜曝光和显影(即，对干膜进行构图)。此后，将预定部分蚀刻掉(即，形成开口OP)。
在下一步骤(图3B)，将通过构图形成的抗蚀剂层PR作为掩模，将布线层12和13用作馈电层，通过对布线层12的从开口OP暴露出的表面进行铜(Cu)电镀形成各具有大约100μm高度的Cu柱17。
在下一步骤(图3C)，通过诸如氢氧化钠或单乙醇胺基液体的碱性化学液体去除电镀抗蚀剂层PR(见图3B)。
以上步骤能够制造以下结构(即，下布线板10)，该结构具有：树脂基板11、布线层12和13、绝缘层(即永久抗蚀剂层)14和15；Cu柱17，以及堤坝部16。具体地说，通过构图将布线层12和13以所需的形状形成在树脂基板11的两侧；形成绝缘层14和15以分别覆盖布线层12和13的除了限定在预定位置处的接点部之外的整个表面；Cu柱17形成在布线层12的一个表面上；以及在Cu柱17周围绝缘层14上所需位置处形成堤坝部16。
(制造中间布线板20：参见图4A至4C)
在第一步骤(图4A)，按照与上述图2A至2C的步骤中执行的工艺相同的方式制造一结构。具体地说，制造以下结构，该结构具有：树脂基板21；布线层22和23、绝缘层(即永久抗蚀剂层)24和25；以及堤坝部26。更具体地说，通过构图在树脂基板21的两侧形成所需形状的布线层22和23。形成永久抗蚀剂层24和25以分别覆盖布线层22和23的除了限定在预定位置的接点部之外的整个表面。然后，堤坝部形成在绝缘层25的一个表面上(例如，如图4A中所示的底面上)的多个所需位置处。形成“鳍”状且直立在层叠的方向上并具有与设置在下布线板10上的堤坝部16具有相同高度的堤坝部26。如图4A的下部的俯视图中示意性所示，堤坝部26在截面图中具有“细长形状”。如图4A所示，两个堤坝部26形成为在设置在下布线板10上的堤坝部16(图4A中虚线所示)的两侧彼此大致平行，且堤坝部16设置在这两个堤坝部26之间。通过这种布置，当布线板10和20垂直层叠时，堤坝部16和26可以彼此接合以防止沿X轴的未对准的发生。
在下一步骤(图4B)，在前述步骤制造的结构中预定位置处(例如在图4B中所示的两个位置)形成用于在其中插入设置在下布线板10上的Cu柱17的通孔TH。可以利用使用CO2激光器、YAG激光器等，或使用机械钻孔机的这种孔形成工艺形成通孔TH。
在下一步骤(图4C)，起到板间连接端子作用的Cu芯焊球27在所需位置(例如，在如图4C所示的两个接点部上)接合到前面步骤制造的结构的一侧上(即，其上形成有堤坝部26的一侧上)的布线层23。顺便提及，在此使用的Cu芯焊球是指包含作为核心的铜和覆盖了核心的焊料的复合结构的球。
以上步骤能够制造以下结构(即，中间布线板20)，该结构具有：树脂基板21；布线层22和23、绝缘层(即永久抗蚀剂层)24和25，通孔TH，连接端子(例如Cu芯焊球)27以及堤坝部26。具体地说，通过构图在树脂基板21的两侧形成所需形状的布线层22和23。然后形成永久抗蚀剂层24和25以分别覆盖布线层22和23的除了限定在预定位置的接点部之外的整个表面。此后，在预定位置形成通孔TH，并在布线层23的一个表面上的所需位置处形成Cu芯焊球；在绝缘层25的其上形成有连接端子27的表面上所需位置处形成堤坝部26。
在上述制造方法中，在树脂基板21上形成布线层22和23、绝缘层(即永久抗蚀剂层)24和25以及堤坝部26之后，形成通孔TH。但是，也可以采用其它制造方法在第一阶段形成通孔TH。将在下文描述在这种情况下使用的制造方法，并没有具体示出该方法。
首先，通过将铜箔(例如，大约2至3μm厚)覆在半固化片(例如，大约60μm厚)的两侧上，并对其上覆有铜箔的半固化片施加热和压力，制备双面覆铜层压部件(其对应树脂基板21)。然后，在树脂基板21中的预定位置处形成用于插入设置在下布线板10上的Cu柱17的通孔TH。可以利用使用CO2激光器、YAG激光器等或使用机械钻孔机的这种孔形成工艺形成通孔TH。然后，通过利用铜箔作为馈电层的铜电镀方法在树脂基板21的两侧上形成附加的导电层(即，用来形成布线层22和23的导电层)以填充形成在树脂基板21中的通孔。然后，使用构图材料(例如，感光干膜或液体光致抗蚀剂)在形成在两侧上的导电层上形成用于蚀刻的抗蚀剂。由此，开口形成在抗蚀剂的预定部分。根据待形成的布线层22和23的所需形状通过构图形成开口部。然后，将通过构图形成的抗蚀剂层用作掩模，通过湿蚀刻去除曝光的导电层(Cu)。进一步，去除两侧的抗蚀剂层。由此，在树脂基板21的两侧暴露出所需形状的布线层22和23。
接下来，通过构图在其上暴露出布线层22和23的树脂基板21的两侧上形成所需形状的永久抗蚀剂层(即，绝缘层)24和25。感光焊接抗蚀剂可用作永久抗蚀剂层的材料。例如，通过将感光干膜抗蚀剂层压在两侧上并将抗蚀剂构图成所需的形状(具体地说，除了限定在布线层22和23预定位置上的接点部之外的形状)从而完成绝缘层24和25的形成。然后，在保持堤坝部26预定的相对位置的同时，将堤坝部26形成在绝缘层25的一个表面上所需位置处。此后，板间连接端子(例如，Cu芯焊球27)在所需位置处接合到布线层23的其上形成有堤坝部26的一侧。由此，完成了中间布线板20的制造。
这种制造方法具有便于通孔TH形成的优点并且还实现了通孔TH的高度精确的定位。
(制造上布线板30：参见图5A和5B)
在第一步骤(图5A)，按照与上述步骤2A至2C中执行的工艺相同的方式制造一结构。具体地说，制造以下结构，该结构具有：树脂基板31；通过构图形成在树脂基板31的两侧的所需形状的布线层32和33；形成为分别覆盖布线层32和33的除了限定在预定位置的接点部之外的整个表面的绝缘层(即永久抗蚀剂层)34和35。
在下一步骤(图5B)，按照与上述图4C的步骤中执行的工艺相同的方式，将起到板间连接端子作用的Cu芯焊球36在所需位置(例如，在如图5B所示的四个接点部上)接合到前面步骤制造的结构的一侧(即，该结构的在层叠时面对中间布线板20的表面)上的布线层33。
以上步骤能够制造以下结构(即，上布线板30)，该结构具有：树脂基板31、布线层32和33、绝缘层(即永久抗蚀剂层)34和35以及连接端子(例如Cu芯焊球)36。具体地说，通过构图在树脂基板31的两侧形成所需形状的布线层32和33。然后形成永久抗蚀剂层34和35以分别覆盖布线层32和33的除了限定在预定位置的接点部之外的整个表面。此外，Cu芯焊球36形成在布线层33的一个表面上的所需位置处。
(布线板10、20和30的层叠以及树脂填充：参见图6A和6B)
在第一步骤(图6A)，通过上述步骤分别制造的布线板(即，下布线板10、中间布线板20以及上布线板30)一个叠置在另一个的顶部上并由此彼此电连接。
首先，将布线板10、20以及30层叠起来，按以下方式将它们彼此对准。下布线板10的布线层12(即，接点部)对应于接合到中间布线板20的布线层23(即，接点部)的连接端子27；形成在下布线板10上的布线层12(即，接点部)上的Cu柱17的顶部对应于接合到上布线板30的布线层33(即，接点部)的连接端子36；并且同样，中间布线板20的布线层22(即，接点部)对应于接合到上布线板30的布线层33(即，接点部)的连接端子36。在这种情况下，如平面图(图4A)中所示，设置在下布线板10上的堤坝部16和设置在中间布线板20上的堤坝部26彼此对准，从而使堤坝部16夹在堤坝部26之间。“销钉层压”用于布线板10、20以及30的层叠。这种方法是通过将导向销插入先前形成在布线板外围中期望位置处的对准用基准孔中从而钉住布线板的相对位置。由此，三个布线板10、20以及30经由相应的板间连接端子(即，Cu柱17以及Cu芯焊球27和36)电互联。
此外，根据需要，结合使用回流熔炉和烘烤以熔化Cu芯焊球27和36的外表面上的焊料以由此提供Cu芯焊球27和36、Cu柱17以及布线层12和22(即，接点部)之间紧密的连接。
在下一步骤(图6B)，将树脂填充到在前述步骤中层叠并互连的布线板10、20和30中相邻的布线板之间的空隙中。进行树脂填充的目的是为了保证布线板10、20和30彼此绝缘，而且还提高了多层结构布线板的强度以由此防止发生翘曲。
将一般用于模制树脂的热塑性环氧树脂、一般用于底部填充树脂的液体环氧树脂等作为填充树脂用材料。热塑性环氧树脂的弹性模量为15GPa到30GPa，热膨胀系数(CTE)为每度5ppm到15ppm。此外，该热塑性环氧树脂包含添加到其中的大约70％到90％的填充剂(例如，如二氧化硅、氧化铝或硅酸钙的无机物质精细颗粒)以便控制树脂的弹性模量、CTE等。液体环氧树脂的弹性模量为5GPa到15GPa，CTE为每度20ppm到40ppm，并且包含添加到其中的大约60％到80％的添加剂。优选地，可以将传递模制法作为树脂填充方法。除了传递模制法之外，也可以将注入模制、底部填充流动模制或其他方法用于树脂填充。
以上步骤可以制造以下结构(即，图1中所示的多层布线板50)，该结构具有：下布线板10、中间布线板20以及上布线板30，它们彼此电连接并层叠起来，并且具有形成的树脂层(即，图1中所示的绝缘层40)以填充在层叠的布线板10、20和30中相邻布线板之间。
如上所述，按照根据该实施方式(图2A至6B)制造多层布线板的方法，分别制造了构成多层布线板的多个布线板(即下布线板10、中间布线板20以及上布线板30)，并且适当地将这些布线板一个叠置在另一个的顶部并彼此电连接以形成多层布线结构(即，图1中所示的多层布线板50)。因此，与使用叠加工艺的常规的多层布线形成方法相比，根据该实施方式的方法能极大地减少制造所需的时间周期。
使用叠加工艺的常规制造方法具有使产品(即，多层布线板)产量减少的问题。这是因为，即使在所有步骤中的一个步骤遇到有缺陷的条件，最终得到的多层布线板也判定为“有缺陷”，对有缺陷的多层布线板出货是不允许的。与此相反，与常规的方法相比，根据该实施方式的制造方法能实现产量上的极大提高。这是因为，如果在多个步骤中的任何一个步骤遇到有缺陷的条件，根据该实施方式的方法可仅放弃一个有缺陷的部分(即，如这种情况下使用的下布线板10、中间布线板20以及上布线板30)并使用与该部分具有相同功能的无缺陷单元代替该部分。
此外，因为Cu柱17用作板间连接端子，根据该实施方式的方法适于微细直径形成以及减少间距。具体地说，使用叠加工艺的常规多层布线形成技术使用基于激光器的孔形成工艺以形成通孔，并因此需要提供围绕通孔开口的适当尺寸的连接区(或连接接点)。这又成为对妨碍微细直径形成或减少间距的因素。然而，在该实施方式中，上述电镀方法用于形成具有微细直径区域的Cu柱17。由于能够使布线图案紧密邻近Cu柱走线，这有助于实现高密度布线。
此外，具有Cu柱17的下布线板10设置有形成在绝缘层14上所需位置处的预定形状的堤坝部16，并且具有用于在其中插入Cu柱17的通孔TH的中间布线板20设置有预定形状的堤坝部26，该堤坝部26形成在布线板20的面对下布线板10表面上的绝缘层25上的所需位置处(图4A)。当布线板10和20垂直层叠时，这能够有效防止面内未对准的发生(例如，如图4A所示沿X轴的未对准)。因此，能够防止从通孔TH的内壁暴露出的中间布线板20的布线层22和23与Cu柱17的侧壁电接触(即，防止布线层与Cu柱17电短路)。
形成在下布线板10上的Cu柱17的高度不一定在同一水平。在这种情况(即，Cu柱17的高度有差异的情况)下，设置在上布线板30上的与Cu柱17的顶部接合的Cu芯焊球36具有能够充当消减差异的元件的优点。
对于上述实施方式，已经对一组三个布线板形成半导体封装(即，多层布线板50)的情况进行了描述，这三个布线板为：具有Cu柱17的下布线板10、具有板间连接端子(例如Cu芯焊球27)和用于在其中插入Cu柱17的通孔TH的中间布线板20、以及具有板间连接端子(例如Cu芯焊球36)的上布线板30。然而，当然应当理解的是，形成封装的布线板的数量并不限于三个，从本发明的主题看来这是显而易见的。根据待构成的半导体封装所需的功能，将上述组作为一个单元，从而可以层叠的布线板的数量可以适当设置为三个，六个，……。在这种情况下，通过下述步骤完成多层结构的形成。首先，制备期望数量的通过图2A至6B中所示的步骤制造的多层布线板50。接下来，在从相邻的多层布线板中的一个布线板暴露出的接点部(即，布线层13或32)上沉积例如焊球的导电材料。然后，将该导电材料用于通过其提供与另一个布线板的对应接点部(即，布线层32或13)的电连接，并将树脂填充在布线板之间的空隙中。
另外，对于上述实施方式，已经对以下情况进行了描述，其中Cu芯焊球27和36作为板间连接端子分别接合到中间布线板20和上布线板30。然而，当然应当理解板间连接端子的形成并不限于此。例如，可适当使用例如金(Au)块或焊料(solder)块的导电块，或例如树脂芯球(例如，包含作为核心的树脂以及覆盖该核心的金属(主要是，焊料(solder)或镍金合金)的复合结构的球)的导电球。
此外，对于上述实施方式，已经对以下情况进行了说明，该情况为形成堤坝部16和堤坝部26，从而如图4A中所示沿着X轴看到的那样使堤坝部16夹在堤坝部26之间，其中堤坝部16待形成在具有Cu柱17的下布线板10上，堤坝部26待形成在具有用于在其中插入Cu柱17的通孔TH的中间布线板20上。然而，当然应当理解堤坝部16和26不限于采用这种形式。以下情况是必要的，即设置在一个布线板上的堤坝部与设置在另一个布线板上的堤坝部彼此接合从而使堤坝部能够充当用于抑制在给定方向上发生的未对准的阻止层，在层叠布线板时可能发生所述未对准。可以适当选择堤坝部形成的位置、堤坝部的形状、安装的堤坝部的数量等。
对于上述实施方式，已经描述了仅将树脂层(即，绝缘层40)插入层叠的布线板10、20和30中相邻的布线板之间的情况。然而，可以根据需要将半导体(例如，硅)器件、芯片元件等埋入布线板之间的空隙中。

Claims (6)

1、一种制造多层布线板的方法，该方法包括以下步骤：
制造第一布线板，所述第一布线板包括绝缘基底部件、以期望形状形成在所述绝缘基底部件两侧的布线层、形成在所述绝缘基底部件的一个表面上的所述布线层上的导电柱、以及形成在所述导电柱周围期望位置处的第一阻止层，所述第一阻止层具有能够抑制在层叠时可能出现的面内未对准的预定形状；
制造第二布线板，所述第二布线板包括绝缘基底部件，以期望形状形成在所述绝缘基底部件两侧的布线层、用于在其中插入所述导电柱的通孔、形成在所述绝缘基底部件的一个表面上的所述布线层上的连接端子、以及第二阻止层，所述第二阻止层与第一阻止层接合并起到抑制层叠时的面内未对准的作用；
制造第三布线板，所述第三布线板包括绝缘基底部件、以期望形状形成在所述绝缘基底部件两侧的布线层、以及形成在所述绝缘基底部件的一个表面上的所述布线层上的连接端子；
将所述第一布线板、所述第二布线板以及所述第三布线板层叠起来，所述各布线板彼此对齐，从而使它们的布线层经由所述导电柱和所述连接端子互连，从而通过所述布线板提供电连接；以及
将树脂填充到层叠的所述布线板中相邻的两个布线板之间的空隙中。
2、根据权利要求1所述的制造多层布线板的方法，其中制造所述第一布线板的步骤包括以下步骤：
在所述绝缘基底部件的两侧形成导电层，并以期望的形状对所述导电层进行构图以由此形成所述布线层；
在所述绝缘基底部件和两侧的所述布线层上形成永久抗蚀剂，并以除了限定在所述布线层上预定位置处的接点部之外的形状对所述抗蚀剂进行构图，以由此形成绝缘层；
在所述绝缘层的在层叠时面对所述第二布线板的一侧上形成所述第一阻止层；以及
在所述布线层的其中形成有所述第一阻止层的一侧上由所述第一阻止层围绕的区域上形成所述导电柱。
3、根据权利要求1所述的制造多层布线板的方法，其中制造所述第二布线板的步骤包括以下步骤：
在所述绝缘基底部件的两侧形成导电层，并以期望的形状对所述导电层进行构图以由此形成所述布线层；
在所述绝缘基底部件和两侧的所述布线层上形成永久抗蚀剂，并以除了限定在所述布线层上预定位置处的接点部之外的形状对所述抗蚀剂进行构图，以由此形成绝缘层；
在所述绝缘层的在层叠时面对所述第一布线板的一侧上形成所述第二阻止层；
在通过以上步骤制造的结构中的期望位置处形成用于在其中插入所述导电柱的所述通孔；以及
在所述布线层的其中形成有第二阻止层的一侧上形成所述连接端子。
4、根据权利要求1所述的制造多层布线板的方法，其中制造所述第二布线板的步骤包括以下步骤：
在所述绝缘基底部件中的期望位置处形成用于在其中插入所述导电柱的所述通孔；
在其中形成有所述通孔的所述绝缘基底部件的两侧上形成导电层，并以期望的形状对所述导电层进行构图以由此形成所述布线层；
在所述绝缘基底部件和两侧的所述布线层上形成永久抗蚀剂，并以除了限定在所述布线层上预定位置处的接点部之外的形状对所述抗蚀剂进行构图，以由此形成绝缘层；
在所述绝缘层的在层叠时面对所述第一布线板的一侧上形成所述第二阻止层；以及
在所述布线层的其中形成有第二阻止层的一侧上形成所述连接端子。
5、根据权利要求1所述的制造多层布线板的方法，其中制造所述第三布线板的步骤包括以下步骤：
在所述绝缘基底部件的两侧上形成导电层，并以期望的形状对所述导电层进行构图以由此形成所述布线层；
在所述绝缘基底部件和两侧的所述布线层上形成永久抗蚀剂，并以除了限定在所述布线层上预定位置处的接点部之外的形状对所述抗蚀剂进行构图，以由此形成绝缘层；以及
在所述布线层的在层叠时面对所述第二布线板的一侧上形成所述连接端子。
6、根据权利要求1所述的制造多层布线板的方法，其中所述第一阻止层和所述第二阻止层中的一个以沿着与层叠的时候可能发生未对准的方向垂直的方向延伸的细长形状形成，并且另一个按以下方式形成，即在层叠时，在所述一个阻止层夹在细长形状的两个层之间的同时，所述两个层在所述一个阻止层的两侧彼此大致平行地延伸。
CNA2008100095453A 2007-02-07 2008-02-06 制造多层布线板的方法 Pending CN101242714A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007028521A JP4842167B2 (ja) 2007-02-07 2007-02-07 多層配線基板の製造方法
JP2007028521 2007-02-07

Publications (1)

Publication Number Publication Date
CN101242714A true CN101242714A (zh) 2008-08-13

Family

ID=39432845

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008100095453A Pending CN101242714A (zh) 2007-02-07 2008-02-06 制造多层布线板的方法

Country Status (7)

Country Link
US (1) US7624501B2 (zh)
EP (1) EP1956878B1 (zh)
JP (1) JP4842167B2 (zh)
KR (1) KR20080074030A (zh)
CN (1) CN101242714A (zh)
DE (1) DE602008003985D1 (zh)
TW (1) TW200845862A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102044515A (zh) * 2009-10-14 2011-05-04 日月光半导体制造股份有限公司 封装载板、封装结构以及封装载板工艺
CN101808472B (zh) * 2009-02-12 2013-01-09 富士通株式会社 制造电子部件单元的方法
CN104810339A (zh) * 2014-01-29 2015-07-29 矽品精密工业股份有限公司 封装基板及其制法暨半导体封装件及其制法
CN111240518B (zh) * 2020-01-13 2023-09-29 合肥维信诺科技有限公司 显示面板及显示装置

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7602062B1 (en) * 2005-08-10 2009-10-13 Altera Corporation Package substrate with dual material build-up layers
US8125081B2 (en) * 2006-01-16 2012-02-28 Nec Corporation Semiconductor device, printed wiring board for mounting the semiconductor device and connecting structure for these
JP4073945B1 (ja) * 2007-01-12 2008-04-09 新光電気工業株式会社 多層配線基板の製造方法
JP2009099624A (ja) * 2007-10-12 2009-05-07 Fujitsu Ltd 配線基板およびその製造方法
US8030752B2 (en) * 2007-12-18 2011-10-04 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing semiconductor package and semiconductor plastic package using the same
JP2009206154A (ja) * 2008-02-26 2009-09-10 Nec Electronics Corp 配線基板、及びその製造方法
JP5172590B2 (ja) * 2008-10-14 2013-03-27 新光電気工業株式会社 積層配線基板の樹脂封止方法及び樹脂封止装置
US8829355B2 (en) * 2009-03-27 2014-09-09 Ibiden Co., Ltd. Multilayer printed wiring board
US20120039712A1 (en) 2009-05-08 2012-02-16 Yasuo Ueno Vertical axis wind turbine device
JP5206630B2 (ja) * 2009-08-27 2013-06-12 日立電線株式会社 フレキシブルハーネスを用いた電気的接続部品及び電気的接続方法
JP5718342B2 (ja) * 2009-10-16 2015-05-13 エンパイア テクノロジー ディベロップメント エルエルシー 半導体ウェーハにフィルムを付加する装置および方法ならびに半導体ウェーハを処理する方法
KR101128559B1 (ko) * 2010-09-13 2012-03-23 삼성전기주식회사 인쇄회로기판의 비아홀 형성방법
US9059187B2 (en) * 2010-09-30 2015-06-16 Ibiden Co., Ltd. Electronic component having encapsulated wiring board and method for manufacturing the same
JP5715835B2 (ja) * 2011-01-25 2015-05-13 新光電気工業株式会社 半導体パッケージ及びその製造方法
US8780576B2 (en) * 2011-09-14 2014-07-15 Invensas Corporation Low CTE interposer
US9040837B2 (en) * 2011-12-14 2015-05-26 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US20130256885A1 (en) * 2012-04-03 2013-10-03 Conexant Systems, Inc. Copper Sphere Array Package
US20140008110A1 (en) * 2012-07-03 2014-01-09 Apple Incl Pcb manufacturing process and structure
US8969730B2 (en) * 2012-08-16 2015-03-03 Apple Inc. Printed circuit solder connections
JP6166265B2 (ja) * 2012-09-10 2017-07-19 株式会社メイコー 部品内蔵基板及びその製造方法
JP6570924B2 (ja) * 2015-08-31 2019-09-04 新光電気工業株式会社 電子部品装置及びその製造方法
SG11202001569SA (en) 2017-08-23 2020-03-30 United Color Mfg Inc Marker compositions with nitrogen compounds, and methods for making and using same
CN109661125B (zh) * 2017-10-12 2021-11-16 宏启胜精密电子(秦皇岛)有限公司 电路板及其制作方法
JP6988919B2 (ja) 2017-12-27 2022-01-05 株式会社村田製作所 半導体複合装置およびそれに用いられるパッケージ基板
JP7251951B2 (ja) * 2018-11-13 2023-04-04 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
CN114727516A (zh) * 2021-01-05 2022-07-08 庆鼎精密电子（淮安）有限公司 多层电路板及其制作方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5146674A (en) * 1991-07-01 1992-09-15 International Business Machines Corporation Manufacturing process of a high density substrate design
CA2074648C (en) * 1991-07-26 1999-02-23 Hisashi Ishida Polyimide multilayer wiring substrate and method for manufacturing the same
JP3198796B2 (ja) * 1993-06-25 2001-08-13 富士電機株式会社 モールドモジュール
US5523628A (en) * 1994-08-05 1996-06-04 Hughes Aircraft Company Apparatus and method for protecting metal bumped integrated circuit chips during processing and for providing mechanical support to interconnected chips
US6545226B2 (en) * 2001-05-31 2003-04-08 International Business Machines Corporation Printed wiring board interposer sub-assembly
US6573460B2 (en) * 2001-09-20 2003-06-03 Dpac Technologies Corp Post in ring interconnect using for 3-D stacking
JP2003318545A (ja) * 2002-04-22 2003-11-07 Sony Corp 多層型プリント配線基板及び多層型プリント配線基板の製造方法
JP4004880B2 (ja) 2002-07-12 2007-11-07 大日本印刷株式会社 多層配線板の製造方法
JP2004172473A (ja) * 2002-11-21 2004-06-17 Fujikura Ltd 多層プリント配線板およびその製造方法
JP2004221335A (ja) * 2003-01-15 2004-08-05 Fujikura Ltd 多層配線基板及びその製造方法
WO2004103039A1 (ja) * 2003-05-19 2004-11-25 Dai Nippon Printing Co., Ltd. 両面配線基板および両面配線基板の製造方法並びに多層配線基板
JP4700332B2 (ja) * 2003-12-05 2011-06-15 イビデン株式会社 多層プリント配線板
JP2006210766A (ja) * 2005-01-31 2006-08-10 Sumitomo Electric Ind Ltd 多層プリント配線板の製造方法及び多層プリント配線板
JP4073945B1 (ja) * 2007-01-12 2008-04-09 新光電気工業株式会社 多層配線基板の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101808472B (zh) * 2009-02-12 2013-01-09 富士通株式会社 制造电子部件单元的方法
CN102044515A (zh) * 2009-10-14 2011-05-04 日月光半导体制造股份有限公司 封装载板、封装结构以及封装载板工艺
CN104810339A (zh) * 2014-01-29 2015-07-29 矽品精密工业股份有限公司 封装基板及其制法暨半导体封装件及其制法
CN111240518B (zh) * 2020-01-13 2023-09-29 合肥维信诺科技有限公司 显示面板及显示装置

Also Published As

Publication number Publication date
EP1956878B1 (en) 2010-12-22
EP1956878A2 (en) 2008-08-13
EP1956878A3 (en) 2009-11-04
US20080184555A1 (en) 2008-08-07
KR20080074030A (ko) 2008-08-12
JP2008192999A (ja) 2008-08-21
TW200845862A (en) 2008-11-16
US7624501B2 (en) 2009-12-01
JP4842167B2 (ja) 2011-12-21
DE602008003985D1 (de) 2011-02-03

Similar Documents

Publication Publication Date Title
CN101242714A (zh) 制造多层布线板的方法
US7586183B2 (en) Multilevel semiconductor module and method for fabricating the same
US8749073B2 (en) Wiring board, method of manufacturing the same, and semiconductor device
US7122901B2 (en) Semiconductor device
US8049114B2 (en) Package substrate with a cavity, semiconductor package and fabrication method thereof
TWI315096B (en) Semiconductor package stack with through-via connection
JP6393566B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US8119927B2 (en) Wiring board, method for manufacturing the same, and semiconductor package
JP2005209689A (ja) 半導体装置及びその製造方法
KR20060069231A (ko) 다단구성의 반도체모듈 및 그 제조방법
CN1608400A (zh) 芯片尺寸层叠系统和方法
JP2008177554A (ja) 多層配線基板、及び多層配線基板埋込用の給電構造体
CN101364586B (zh) 封装基板结构
KR20160032985A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
JP2008300854A (ja) 半導体装置及びその製造方法
JP2015225895A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
CN112996271A (zh) 制造部件承载件的方法及部件承载件
US20220173025A1 (en) Printed circuit board and electronic component package
KR20150043135A (ko) 금속막을 포함한 인쇄회로기판 및 그것을 포함한 반도체 패키지
CN101242713A (zh) 多层布线板及其制造方法
KR101109287B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP2009147177A (ja) 配線基板内蔵用コンデンサ及び配線基板
JP4814129B2 (ja) 部品内蔵配線基板、配線基板内蔵用部品
CN101740403B (zh) 封装基板结构及其制作方法
JP2023005616A (ja) 配線基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080813