CN101808472B - 制造电子部件单元的方法 - Google Patents

制造电子部件单元的方法 Download PDF

Info

Publication number
CN101808472B
CN101808472B CN2010100046558A CN201010004655A CN101808472B CN 101808472 B CN101808472 B CN 101808472B CN 2010100046558 A CN2010100046558 A CN 2010100046558A CN 201010004655 A CN201010004655 A CN 201010004655A CN 101808472 B CN101808472 B CN 101808472B
Authority
CN
China
Prior art keywords
substrate
adhered
electronic component
basic substrate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2010100046558A
Other languages
English (en)
Other versions
CN101808472A (zh
Inventor
武富伸雄
入口慈男
角井和久
畑中清之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN101808472A publication Critical patent/CN101808472A/zh
Application granted granted Critical
Publication of CN101808472B publication Critical patent/CN101808472B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4658—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern characterized by laminating a prefabricated metal foil pattern, e.g. by transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Combinations Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种制造电子部件单元的方法，所述方法包括步骤：通过回流焊接工艺将第一电子部件安装在第一衬底的第一表面上；通过回流焊接工艺将第二电子部件安装在第二衬底的第二表面上；将所述第一衬底的第二表面粘合到第三衬底的第一表面；以及将所述第二衬底的第二表面粘合到所述第三衬底的第二表面。

Description

制造电子部件单元的方法
技术领域
说明书所述的实施例涉及制造电子部件单元的方法。
背景技术
已知安装有电子部件的衬底(参见日本未审专利公布No.4-171993)和配置了这种衬底的电子部件单元，衬底的两个表面都安装了电子部件。有的情况下是通过回流焊接工艺将电子部件安装在衬底上。日本未审实用新型申请公布No.7-18479和日本未审专利公布No.2006-203061公开了相关技术。
如果在衬底的两个表面都安装电子部件，就先通过回流焊接工艺将电子部件安装在衬底的第一表面上，再通过回流焊接工艺将电子部件安装在衬底的第二表面上。因此，衬底两次经受高温环境。
此外，将电子部件安装在衬底的每个表面上以后，如果因为进行测试而导致出现某种错误时，就可能要移开电子部件再重新安装。这样的话，当移走电子部件时和重新安装电子部件时，施加的热量与回流时相当。因此，衬底总共四次暴露在高温环境下。并且，先安装在衬底上的电子部件也是总共四次暴露在高温环境下。因此，在将电子部件安装在衬底的每个表面上的电子部件单元中，很难采用低热阻(heat resistance)的衬底或电子部件。
此外，衬底包括树脂制成的绝缘层和金属制成的导体层。因此，将衬底暴露在高温环境下时，由于绝缘层和导体层的热膨胀系数不同，衬底会弯曲。当衬底弯曲时，例如，镀在通孔上的镀层会破裂，或者，部件电极与衬底之间的间隙会变大，导致焊接缺陷。此外，由于衬底的弯曲缩窄了衬底宽度，会导致衬底从送料轨道上掉落的问题。
发明内容
因此，实施例一个方案的目的是提供一种制造电子部件单元的方法，当制造电子部件单元时降低了热量的影响，并且电子部件单元具有良好的热阻。
根据实施例的方案，一种制造电子部件单元的方法，所述方法包括步骤：通过回流焊接工艺将第一电子部件安装在第一衬底的第一表面上；通过回流焊接工艺将第二电子部件安装在第二衬底的第二表面上；将所述第一衬底的第二表面粘合到第三衬底的第一表面；以及将所述第二衬底的第二表面粘合到所述第三衬底的第二表面。
通过权利要求书中特别指出的元件和组合，可实现并获得本发明的目的和优点。
应当理解，上面的一般性描述和下面的详细描述都是示例性和说明性的，并非对权利要求书所主张的本发明的限制。
附图说明
图1是根据第一实施例的电子部件单元的说明性示意图；
图2A至图2E是制造电子部件单元的方法的说明性示意图；
图3是电操作的检查测试的说明性示意图；
图4是基本衬底与探测销的连接的说明性示意图；
图5是电操作的检查测试的说明性示意图；
图6是基本衬底、内部衬底与探测销的连接的说明性示意图；
图7是根据第二实施例的电子部件单元的说明性示意图；
图8A至图8D是根据第三实施例的电子部件单元的说明性示意图；
图9A至图9C是根据第三实施例的电子部件单元的说明性示意图；
图10是内部衬底的说明性示意图；
图11A至图11C是根据第四实施例的制造电子部件单元的方法的说明性示意图；
图12A至图12C是根据第五实施例的制造电子部件单元的方法的说明性示意图；
图13A至图13D是根据第六实施例的制造电子部件单元的方法的说明性示意图；
图14A和图14B是根据第六实施例的制造电子部件单元的方法的说明性示意图；
图15A和图15B是根据第六实施例的制造电子部件单元的方法的说明性示意图；
图16A和图16B是根据第七实施例的电子部件单元的说明性示意图；
图17A和图17B是根据第八实施例的电子部件单元的说明性示意图；
图18A至图18C是根据第九实施例的粘合电子部件单元的方法的说明性示意图；
图19A和图19B是根据第十实施例的粘合电子部件单元的方法的说明性示意图；以及
图20是根据第十一实施例的电子部件单元的说明性示意图。
具体实施方式
下面描述实施例。
[第一实施例]
图1是根据第一实施例的电子部件单元的说明性示意图。电子部件单元包括基本衬底(base substrate)10和20、内部衬底30以及粘合组件40。此外，图1示出的组件相互隔开，帮助理解这些配置。电子部件50安装在基本衬底10的第一表面11上。电子部件60安装在基本衬底20的第一表面21上。基本衬底10对应于第一基本衬底。基本衬底20对应于第二基本衬底。电子部件50对应于第一电子部件。电子部件60对应于第二电子部件。
基本衬底10和20都有导电性布线图案，形成在绝缘衬底上。内部衬底30是多层衬底，由包括铜层38和绝缘层39的多个层制成。铜层38包括形成在绝缘层39表面上的布线图案和电极。绝缘层39例如由聚酰亚胺树脂或玻璃环氧树脂制成，优选具有较低的热膨胀系数。粘合组件40例如为薄片形(sheet shape)，其材料可以是由热固树脂或半固化片(prepreg)制成。优选地，大约以120摄氏度的温度将粘合组件40硬化(harden)。
图2A至图2E是制造电子部件单元的方法的说明性示意图。如图2A和图2B所示，通过回流焊接工艺(reflow soldering)将电子部件50安装在基本衬底10的第一表面11上。例如，在这样的热处理过程中，最高温度大约是240摄氏度。通过回流焊接工艺将用于连接电子部件50与基本衬底10的焊料熔化。然后，通过冷却焊料，将基本衬底10与电子部件50相互电连接。将电子部件50安装在基本衬底10上对应于第一安装步骤。同样地，如图2C和图2D所示，将电子部件60安装在基本衬底20的第一表面21上。将电子部件60安装在基本衬底20上对应于第二安装步骤。
接着如图2E所示，通过粘合组件40将基本衬底10的第二表面12粘合到内部衬底30的第一表面31。进行粘合时的温度大约是120摄氏度，比进行回流焊接时的温度低。将基本衬底10粘合到内部衬底30的步骤对应于第一粘合步骤。然后，通过粘合组件40将基本衬底20的第二表面22粘合到内部衬底30的第二表面32。将基本衬底20粘合到内部衬底30的步骤对应于第二粘合步骤。通过上述步骤制造出电子部件单元。在这种方式下，基本衬底10和20、电子部件50和60只在240摄氏度下加热一次，并在120摄氏度下加热一次。内部衬底30只在120摄氏度下加热一次。因此与传统方法相比，使得加热的影响更小。因此，这样就抑制了因为多次进行回流焊接工艺所带来的问题。
此外，电子部件没有安装在基本衬底10的第二表面12和基本衬底20的第二表面22上。因此，可利用支撑在支撑平台上的基本衬底10的第二表面12和基本衬底20的第二表面22进行回流焊接工艺。这样就抑制了基本衬底10和20的弯曲。
例如，如果将电子部件安装在衬底的两个表面上，那么是通过回流焊接工艺将电子部件安装在其中一个表面上，然后将电子部件安装在另一个表面上。将电子部件安装在另一个表面上时，必须朝上支撑所述另一个表面。因为事先将电子部件安装在另一表面上，所以是通过在电子部件之间的间隙插入销(pin)等工具来支撑衬底。因此，支撑的面积小，因而难以稳定地支撑衬底。可以理解，要支撑衬底的其中一个表面，就要支撑安装在这个表面上的电子部件。但是，因为要进行回流焊接工艺将电子部件安装在另一个表面上，所以事先安装在其中一个表面上的电子部件达到高温。这样会熔化将电子部件连接到衬底其中一个表面上的焊料，导致电子部件移位(removal)。
但是如上所述，只将电子部件安装在基本衬底10和20的其中一个表面，并且基本衬底10和20是单独进行回流。因此不会出现上述问题。
图3是电操作的检查测试的说明性示意图。测试装置90对测试对象是适当可导还是绝缘进行测试。测试装置90与插接板92电连接。插接板92设置有多个探测销(probe pin)94。
图4是基本衬底10与探测销94的连接的说明性示意图。电子部件50是BGA型，安装在基本衬底10上。此外，电子部件50可以是LGA型。电子部件50具有焊料凸点51。衬底电极17穿过基本衬底10。焊料175印在衬底电极17的电极端子(electrode end)171上。通过回流焊接工艺将焊料175和焊料凸点51熔化，使电子部件50与基本衬底10相互电连接。通过将探测销94的一个端子与衬底电极17的电极端子172邻接，进行基本衬底10的电操作的检查测试。这样测试电子部件50是否正常安装在基本衬底10上。通过这种方式，衬底电极17穿过基本衬底10，从而对衬底与电子部件(例如BGA型或LGA型)的电连接进行测试。
如图4所示，衬底电极17还具有设置在第一表面11上的电极端子171和设置在第二表面12上的电极端子172。这样就降低了第一表面11侧与第二表面12侧之间金属量的差异。当基本衬底10暴露在高温环境(例如回流焊接工艺)下时，基本衬底10会因为绝缘层与导电层之间热膨胀系数的不同而弯曲。但是，因为降低了第一表面11侧与第二表面12侧之间金属量的差异，所以抑制了基本衬底10的弯曲。
图5是电操作的检查测试的说明性示意图。插接板92a配置在基本衬底10与内部衬底30之间，插接板96a配置在内部衬底30与基本衬底20之间。插接板92a的探测销94a的一个端子连接到基本衬底10侧的电极，探测销94a的另一个端子连接到内部衬底30侧的电极。此外，探测销98a的一个端子连接到基本衬底20侧的电极，探测销98a的另一个端子连接到内部衬底30侧的电极。这种配置使得能够测试电子部件单元整体的电操作。
图6是基本衬底10、内部衬底30与探测销94a的连接的说明性示意图。多个衬底电极37设置在内部衬底30的第一表面31上。衬底电极37包括配置在内部衬底30第一表面31侧的电极端子371和配置在内部衬底30第二表面32侧的电极端子372。电极端子371和372经由内部衬底30中的铜层38等部件相互电连接。电极端子372与电极端子371经由探测销94a相连接，从而能测试基本衬底10和内部衬底30的操作。因此，在将基本衬底10和20粘合到内部衬底30之前就能进行测试。
[第二实施例]
图7是根据第二实施例的电子部件单元的说明性示意图。此外，图7中省略了基本衬底20侧。虽然衬底电极17a包括配置在基本衬底10第一表面11侧的电极端子171，但是衬底电极17a没有从基本衬底10的第二表面12突出来。基本衬底10与内部衬底30通过粘合组件40a粘合。粘合组件40a是具有导电性和热固特性的各向异性粘合剂(bonding agent)，并且是膏状。特别地，粘合组件40a由具有绝缘特性的粘合剂和混合入其中的多个导电颗粒制成。因此，即使在衬底电极17a与电极端子371间接地相互接触时，导电颗粒也能保证基本衬底10与内部衬底30之间的电连接(基本衬底10与内部衬底30之间有窄间隙)。
[第三实施例]
图8A至图8D、图9A至图9C是根据第三实施例的电子部件单元的说明性示意图。如图8A所示，基本衬底10b具有通孔14。在第一表面11上，在通孔14周围形成底部图案(foot pattern)13。如图8B所示，支撑组件70、热阻膜80和82配置在基本衬底10b的第二表面12侧。支撑组件70具有与通孔14对应的通孔74。此外，热阻膜80和82都具有与通孔14对应的孔。在基本衬底10b的第二表面12侧，将粘合材料涂在热阻膜82上。将热阻膜82粘贴在基本衬底10b的第二表面12上。
如图8C所示，将导电膏17b涂在底部图案13表面和通孔14内。作为涂导电膏17b的方法，例如有涂刷法(squeegee printing)或浸涂法(dipapplying)。导电膏17b在通孔14内流动，到达基本衬底10b的第二表面12侧。接着如图8D所示，只移动配置在热阻膜82与支撑组件70之间的热阻膜80。因此，导电膏17b的下端被切除。这样使得导电膏17b具有从基本衬底10b的第二表面12侧突出的形状。
接着将电子部件50安装在基本衬底10b的第一表面11上。特别地，如图9A所示，通过安装装置将电子部件50的焊料凸点51配置在通孔14上，然后在这种状态下进行回流焊接工艺。通过回流焊接工艺将焊料凸点51和导电膏17b熔化。然后将它们冷却，焊料凸点51连接到底部图案13和导电膏17b。接着如图9B所示，将基本衬底10b从热阻膜82移开。通过这种方式，形成衬底电极，其端子从基本衬底10b的第二表面12侧突出来，如图9C所示。导电膏17b对应于衬底电极。此外，形成衬底电极的步骤对应于电极形成步骤。
图10是内部衬底30的说明性示意图。如图10所示，在内部衬底30的第一表面31上形成衬底电极37的电极端子371。在内部衬底30的第二表面32上形成衬底电极37的电极端子372。通过电镀工艺形成电极端子371和372。接着，通过粘合组件40a将基本衬底10b的第二表面12粘合到内部衬底30的第一表面31。粘合组件40a是具有导电性和热固特性的各向异性粘合剂，并且是膏状。在此工艺中，即使导电膏17b的下端没有与电极端子371形成接触，也可通过粘合组件40a保证电连接，如第二实施例所述。此外，导电膏17b与电极端子371之间的间隙比在第二实施例中所述的小，因此能保证确定性的电连接。此外，待连接的电极之间的间隙小，因此使得导电颗粒的直径小。这样，即使在不应当连接的电极之间的间隙小时，也抑制了短路问题。
[第四实施例]
图11A至图11C是根据第四实施例的制造电子部件单元的方法的说明性示意图。
如图11A所示，将粘合组件40b粘合到内部衬底30的第一表面31。粘合组件40b的孔44用于暴露出配置在第一表面31侧的衬底电极37的电极端子371。如图11B所示，将导电膏34涂在形成粘合组件40b的孔的部分，也就是涂在衬底电极37的电极端子371上。如图11C所示，基本衬底10c的第二表面12贴在内部衬底30的第一表面31上，使得第二表面12上衬底电极17a的端子与导电膏34形成接触。导电膏34保证了基本衬底10c与内部衬底30之间的电连接。此外还可保证导电膏34与衬底电极17a之间的接触面积以及导电膏34与衬底电极37之间的接触面积。
[第五实施例]
图12A至图12C是根据第五实施例的制造电子部件单元的方法的说明性示意图。如图12A所示，将焊料35涂在粘合组件40b的孔内。焊料35的熔点大约是120度。涂焊料35的方法例如是墨水注入方法或焊料印刷方法。接着如图12B所示，将基本衬底10d翻转后将焊料15涂在基本衬底10d中形成的通孔上。上文所述涂焊料的方法也适用于涂焊料15的方法。此外，将覆盖通孔的电极端子171设置在基本衬底10d中的第一表面11侧。然后如图12C所示，将基本衬底10d贴在内部衬底30上，使焊料35与焊料15相对应，然后加热。这样就将焊料35与焊料15熔化并接合在一起。
[第六实施例]
图13A至图13D、图14A、图14B、图15A、图15B是根据第六实施例的制造电子部件单元的方法的说明性示意图。如图13A和图13B所示，将基本衬底10b配置在支撑组件70a上。支撑组件70a设置有支撑销71a，用于支撑基本衬底10b的第二表面12。支撑组件70a还设置有定位销73a，用于将基本衬底10b定位。此外，定位销73a具有锚形的端部，用于固定基本衬底10b的第一表面11侧。因此，当进行回流时，支撑销71a和定位销73a抑制了基本衬底10b的弯曲，如下所述。接着如图13C所示，将导电膏17d涂在通孔14内以及底部图案13的上表面。然后将基本衬底10b从支撑组件70a移开，将夹具70b配置在支撑组件70a上，将基本衬底10b再次贴在支撑组件70a上，如图13D所示。夹具70b在与通孔14相对应的位置设置有销77b。销77b具有圆锥形端部。将销77b的端部插入通孔14后，除去了通孔14中的气体。
接着如图14A所示，将电子部件50配置在基本衬底10b上后进行回流工艺。这样将焊料凸点51和导电膏17d熔化并将它们电连接。然后如图14B所示，将支撑组件70a和夹具70b从基本衬底10b移开以后，导电膏17d的第二表面12的端部为圆锥凹入形。
如图15A所示，内部衬底30b的衬底电极37d具有电极端子371d和372d。电极端子371d和372d都是圆锥突起形。通过电镀工艺形成电极端子371d和372d。如图15B所示，将基本衬底10b粘合到内部衬底30b，使电极端子371d嵌入(engage)导电膏17d下端。电极端子371d和导电膏17d具有互补形状，从而改善定位对准和电连接。
[第七实施例]
图16A和图16B是根据第七实施例的电子部件单元的说明性示意图。如图16A所示，通过粘合组件40c和40d将基本衬底10与内部衬底30粘合。如图16B所示，将粘合组件40d配置在外侧，形成框架形，将粘合组件40c配置在框架中央。粘合组件40c和40d都是薄片形。粘合组件40c和40d是热固粘合材料。粘合组件40d的流动性比粘合组件40c的流动性低。当进行热硬化时，这样就防止了粘合组件40c流出基本衬底10的边缘等部位。此外，流动性低的粘合剂价格低廉。因此，降低了制造成本。
[第八实施例]
图17A和图17B是根据第八实施例的电子部件单元的说明性示意图。如图17A所示，通过粘合组件40e和40f将基本衬底10与内部衬底30粘合。粘合组件40e包括的材料成分与粘合组件40f的不同。粘合组件40e和40f都具有绝缘特性。在基本衬底10的第一表面11上形成有布线图案11pa和11pb，布线图案11pa和11pb分别与电子部件50相对应。同样地，在基本衬底10的第二表面12上形成有布线图案12pa和12pb。
将粘合组件40e粘合到布线图案12pa，将粘合组件40f粘合到布线图案12pb。通过这种方式，因为粘合组件40e与粘合组件40f的材料不同，所以它们的介电常数不同。因为粘合组件40e和粘合组件40f的介电常数的影响，所以布线图案12pa和12pb中流动的交流电的阻抗变化。因此，可通过改变粘合组件的材料来调节阻抗。此外，虽然通过调整图案的宽度或厚度可实现调节阻抗的技术，但是图案的设计有很多限制。
此外，通过下述也能实现调节阻抗的方法。如图17B所示，粘合组件40g设置有凹入部分41g。凹入部分41g导致一部分布线图案12pb不与粘合组件40g相接触。用这种方式也能调节阻抗。
[第九实施例]
图18A至图18C是根据第九实施例的电子部件单元的粘合方法的说明性示意图。如图18A所示，通过粘合组件40将基本衬底10与内部衬底30暂时粘合，然后将基本衬底10、内部衬底30和粘合组件40全部用热阻片70c覆盖。热阻片70c对应于覆盖组件。热阻片70c为袋形。热阻片70c例如用聚酰亚胺树脂制成。接着，在用泵等工具从开口H抽真空的同时将热阻片70c整体加热。加热温度大约是120度。加热能使基本衬底10与内部衬底30相互粘合。然后将内部衬底30的第二表面32暂时粘合到基本衬底20，在将热阻片70c抽真空的同时将基本衬底10、20和内部衬底30加热。这样就去除了基本衬底10与内部衬底30之间的空气以及基本衬底20与内部衬底30之间的空气。因此，能提高基本衬底10、20与内部衬底30之间的粘合性。
此外如图18C所示，当通过按压夹具(press jig)70d将基本衬底10、20推向内部衬底30侧时，可进行抽真空和加热。这样进一步提高了粘合性。按压夹具70d具有凹入部分71d，用于防止与电子部件50、60相妨碍(interference)。按压夹具70d例如用金属制成。按压夹具70d有助于按压基本衬底10、20。这样提高了基本衬底10、20与内部衬底30之间的粘合性。此外，当基本衬底10、20掉落时，按压夹具70d具有保护电子部件50、60的功能。
[第十实施例]
图19A和图19B是根据第十实施例的电子部件单元的粘合方法的说明性示意图。如图19A所示，将按压夹具70d配置在基本衬底10的第一表面11侧，然后通过按压夹具70d将基本衬底10压向内部衬底30，同时加热基本衬底10。通过这种方式，将基本衬底10粘合到内部衬底30。接着如图19B所示，将按压夹具70d配置在基本衬底20的第一表面21侧。将基本衬底10、20压向内部衬底30，同时加热基本衬底10、20。因此，基本衬底20与内部衬底30相互粘合。此外，可将基本衬底10、20同时粘合到内部衬底30。也就是说，将按压夹具70d支撑的基本衬底10、20压向内部衬底30，同时加热基本衬底10、20，从而以一个步骤就将基本衬底10、20粘合到内部衬底30。
[第十一实施例]
图20是根据第十一实施例的电子部件单元的说明性示意图。
将电子部件39安装在内部衬底30的第一表面31和第二表面32上。电子部件39是较小的部件，例如电容器或电阻器。通过这种方式，可使用安装了电子部件39的内部衬底30c。此外，在粘合组件40中，设置孔以避免妨碍电子部件39。此外，将粘合组件40设置为避免与基本衬底10的第二表面12或基本衬底20的第二表面22上形成的图案相妨碍。
说明书中提出的所有实例和条件性语句都是为了教导的目的，以帮助读者理解发明人为了促进产业发展而贡献出的发明和概念，并且构造为不限制这些特别提出的实例和条件，说明书中对这些实例的组织也不涉及显示本发明的先进和落后。虽然已经详细描述了本发明的实施例，但是应当理解，在不脱离本发明精神和范围的情况下，可做出多种变化、替换和改变。

Claims (9)

1.一种制造电子部件单元的方法，所述方法包括步骤：
在第一衬底的第二表面上设置支撑组件；
在该第一衬底的第二表面上形成第一衬底电极，用以电连接第一电子部件的电极；
通过回流焊接工艺将该第一电子部件安装在该第一衬底的第一表面上，并且从第一衬底的第二表面上移除该支撑组件；
通过回流焊接工艺将第二电子部件安装在第二衬底的第一表面上；
将所述第一衬底的第二表面粘合到第三衬底的第一表面；以及
将所述第二衬底的第二表面粘合到所述第三衬底的第二表面。
2.如权利要求1所述的制造电子部件单元的方法，其中，所述第一衬底电极从所述第一衬底的第一表面和第二表面突出。
3.如权利要求1所述的制造电子部件单元的方法，还包括步骤：在所述第三衬底的第一衬底电极被粘合的位置形成突起形电极；
其中，当从所述第一衬底的第二表面侧观察时，所述第一衬底电极为凹入形。
4.如权利要求1所述的制造电子部件单元的方法，其中，将所述第一衬底的第二表面粘合到第三衬底的第一表面包括步骤：
将薄片形的粘合组件贴在所述第三衬底上避免与电连接到第一衬底电极的电极相妨碍的位置；以及
在电连接到所述第一衬底电极的所述电极中或所述第一衬底电极中设置导电组件。
5.如权利要求1所述的制造电子部件单元的方法，其中，将所述第一衬底的第二表面粘合到第三衬底的第一表面包括步骤：利用粘合组件将所述第一衬底粘合到所述第三衬底，所述粘合组件为薄片形、具有绝缘特性、还具有凹入部分以避免与所述第一衬底的一部分相妨碍。
6.如权利要求1所述的制造电子部件单元的方法，其中，将所述第一衬底的第二表面粘合到第三衬底的第一表面包括步骤：利用多个粘合组件将所述第一衬底粘合到所述第三衬底，所述多个粘合组件各自具有不同的材料，且均为薄片形。
7.如权利要求1所述的制造电子部件单元的方法，其中，将所述第一衬底的第二表面粘合到第三衬底的第一表面包括步骤：
在所述第一衬底的第二表面或者所述第三衬底的第一表面的外侧配置流动性低的粘合组件；以及
在所述第一衬底的第二表面或者所述第三衬底的第一表面的内侧配置流动性高的粘合组件。
8.如权利要求1所述的制造电子部件单元的方法，其中，将所述第一衬底的第二表面粘合到第三衬底的第一表面包括步骤：
用袋形的覆盖组件将所述第一衬底和所述第三衬底覆盖；
将所述覆盖组件内部抽真空；以及
抽真空之后进行回流焊接工艺。
9.如权利要求1所述的制造电子部件单元的方法，其中，将所述第一衬底的第二表面粘合到第三衬底的第一表面包括步骤：
将按压夹具固定在所述第一衬底的第一表面上以包围所述第一电子部件；以及
通过按压所述按压夹具将所述第一衬底压向所述第三衬底。
CN2010100046558A 2009-02-12 2010-01-20 制造电子部件单元的方法 Expired - Fee Related CN101808472B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009029463A JP2010186848A (ja) 2009-02-12 2009-02-12 電子部品ユニットの製造方法
JP2009-029463 2009-02-12

Publications (2)

Publication Number Publication Date
CN101808472A CN101808472A (zh) 2010-08-18
CN101808472B true CN101808472B (zh) 2013-01-09

Family

ID=42539590

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010100046558A Expired - Fee Related CN101808472B (zh) 2009-02-12 2010-01-20 制造电子部件单元的方法

Country Status (4)

Country Link
US (1) US20100200643A1 (zh)
JP (1) JP2010186848A (zh)
KR (1) KR101145076B1 (zh)
CN (1) CN101808472B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190045620A1 (en) * 2014-07-09 2019-02-07 Schreiner Group Gmbh & Co. Kg Sensor device with a flexible electrical conductor structure
EP4099807A1 (en) * 2021-06-01 2022-12-07 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier interconnection and manufacturing method
CN118741849A (zh) * 2023-03-30 2024-10-01 奥特斯奥地利科技与系统技术有限公司 嵌体、部件承载件和制造嵌体的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5048166A (en) * 1987-08-28 1991-09-17 Mitsubishi Denki K.K. Method of making rigid-flexible multilayer board system
US6534723B1 (en) * 1999-11-26 2003-03-18 Ibiden Co., Ltd. Multilayer printed-circuit board and semiconductor device
CN101242714A (zh) * 2007-02-07 2008-08-13 新光电气工业株式会社 制造多层布线板的方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62120376U (zh) * 1986-01-22 1987-07-30
JPH06378B2 (ja) * 1987-10-08 1994-01-05 凸版印刷株式会社 多層プリント配線板の製造方法
JPH02279027A (ja) * 1989-04-20 1990-11-15 Nec Corp 無線送受信機
JPH06318772A (ja) * 1991-11-28 1994-11-15 Nitto Denko Corp 回路基板およびその製造方法
JPH07111379A (ja) * 1993-10-12 1995-04-25 Toppan Printing Co Ltd マルチチップモジュール実装型プリント配線板
US5719749A (en) * 1994-09-26 1998-02-17 Sheldahl, Inc. Printed circuit assembly with fine pitch flexible printed circuit overlay mounted to printed circuit board
JP4406961B2 (ja) * 1999-07-21 2010-02-03 日立化成工業株式会社 回路部品の多段接続方法
JP3940593B2 (ja) * 2001-11-30 2007-07-04 ジェネシス・テクノロジー株式会社 中空多層プリント配線基板
US7517419B2 (en) * 2004-04-16 2009-04-14 Panasonic Corporation Substrate support jig, circuit board production apparatus, and method of producing circuit board
JP4650269B2 (ja) * 2006-01-05 2011-03-16 日立電線株式会社 積層型半導体装置の製造方法
JP4992394B2 (ja) * 2006-11-20 2012-08-08 日本電気株式会社 プリント配線板
JP4762873B2 (ja) * 2006-12-12 2011-08-31 パナソニック株式会社 電極接合方法
JP2008270639A (ja) * 2007-04-24 2008-11-06 Toppan Forms Co Ltd 導電接続構造およびその製造方法
KR100872574B1 (ko) 2007-07-04 2008-12-08 삼성전기주식회사 다층 인쇄회로기판 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5048166A (en) * 1987-08-28 1991-09-17 Mitsubishi Denki K.K. Method of making rigid-flexible multilayer board system
US6534723B1 (en) * 1999-11-26 2003-03-18 Ibiden Co., Ltd. Multilayer printed-circuit board and semiconductor device
CN101242714A (zh) * 2007-02-07 2008-08-13 新光电气工业株式会社 制造多层布线板的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP昭64-57789A 1989.03.06

Also Published As

Publication number Publication date
US20100200643A1 (en) 2010-08-12
KR20100092368A (ko) 2010-08-20
CN101808472A (zh) 2010-08-18
JP2010186848A (ja) 2010-08-26
KR101145076B1 (ko) 2012-05-11

Similar Documents

Publication Publication Date Title
CN100556235C (zh) 印刷电路板、其制造方法以及电子装置
US5506514A (en) Electrical interconnect using particle enhanced joining of metal surfaces
US5471151A (en) Electrical interconnect using particle enhanced joining of metal surfaces
KR20010092350A (ko) 전자 회로 장치
US7709744B2 (en) Gas venting component mounting pad
US6512183B2 (en) Electronic component mounted member and repair method thereof
CN101808472B (zh) 制造电子部件单元的方法
EP2717658B1 (en) Wiring board and method for manufacturing wiring board
CN101118251A (zh) 垂直式探针头、探针头制造方法以及模组化探针卡
US6245582B1 (en) Process for manufacturing semiconductor device and semiconductor component
CN107535051A (zh) 电子装置、以及电子装置的制造方法
KR101951732B1 (ko) 측면 접촉이 가능한 기판 표면 실장용 도전성 접촉단자 및 그 제조방법
JPH05267393A (ja) 半導体装置及びその製造方法
JP2017517863A (ja) 高周波デバイスのテスト用両方向導電性ソケット、高周波デバイスのテスト用両方向導電性モジュール及びその製造方法
KR100980454B1 (ko) 전도성 패턴 필름의 접합 방법
KR100980455B1 (ko) 전도성 패턴 필름 및 이것의 접합 방법
KR100953444B1 (ko) 스프링 접착형 테스트소켓 및 그 소켓의 제작방법
JP2005276861A (ja) 配線基板の製造方法
US10333238B2 (en) Surface mount contact, electronic device assembly, and test probe pin tool
JP2012058129A (ja) 接触子及びその製造方法
JPH10224024A (ja) 部品実装方法
KR100275440B1 (ko) 전도성 필림을 이용한 회로기판의 실장 방법 및 지그
JPH11204590A (ja) 電極板およびそれを用いた電子部品用通電検査装置
US20110101075A1 (en) Apparatus and methods of attaching hybrid vlsi chips to printed wiring boards
KR100934268B1 (ko) 전도성 패턴 필름의 접합 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130109

Termination date: 20140120