CN101242713A - 多层布线板及其制造方法 - Google Patents

多层布线板及其制造方法 Download PDF

Info

Publication number
CN101242713A
CN101242713A CNA200810009535XA CN200810009535A CN101242713A CN 101242713 A CN101242713 A CN 101242713A CN A200810009535X A CNA200810009535X A CN A200810009535XA CN 200810009535 A CN200810009535 A CN 200810009535A CN 101242713 A CN101242713 A CN 101242713A
Authority
CN
China
Prior art keywords
wiring
fin
shaped piece
wiring plate
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200810009535XA
Other languages
English (en)
Inventor
田中功一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Shinko Electric Co Ltd
Original Assignee
Shinko Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Co Ltd filed Critical Shinko Electric Co Ltd
Publication of CN101242713A publication Critical patent/CN101242713A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0286Programmable, customizable or modifiable circuits
    • H05K1/0287Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
    • H05K1/0289Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns having a matrix lay-out, i.e. having selectively interconnectable sets of X-conductors and Y-conductors in different planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09245Crossing layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0733Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305Moulding and encapsulation
    • H05K2203/1327Moulding over PCB locally or completely
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases

Abstract

本发明提供了多层布线板及其制造方法。多层布线板包括至少两个布线板,这两个布线板具有包含形成在两侧的布线图案的布线层。一对鳍形块形成在布线板彼此面对的表面上的布线图案上的期望位置处,使得所述块在平面图中看来呈细长形状并且所述块彼此交叉。该对鳍形块电连接以形成板间连接端子。此外,绝缘层形成在布线板之间,并且形成保护膜以覆盖除了限定在所述布线板的外布线层上预定位置处的接点区域之外的整个表面。

Description

多层布线板及其制造方法
技术领域
本发明涉及一种制造用于安装例如半导体器件的芯片元件的布线板的技术,并且尤其涉及一种具有适于实现高密度的多层结构的多层布线板及其制造方法。
背景技术
为了制造多层结构布线板,其中该多层结构布线板由层叠有例如设置在其间的半固化片的绝缘粘附层的多个布线板形成,迄今已经有各种方法和技术用作使形成在布线板上的布线图案互连的方法。例如,图7A示出了其中一种方法。在该方法中,两个布线板1和2首先与夹在其间的绝缘层3(例如,半固化片)层叠,其中这两个布线板1和2中的每一个都具有形成在两侧的布线图案。然后,通过机械打孔等在层叠板的期望位置处形成通孔TH。此后,在通孔TH中进行电镀(即,形成导体层),从而布线板上的布线图案通过该导电层互联。另一种方法是使用B2IT(埋块互连技术)互连布线板之间的图案。图7B示出了使用B2IT的方法的一个例子。首先通过丝网印刷将例如焊料的导电膏馈送到一个板5的布线图案上。通过回流(reflow)使导电膏熔化进入到块中(即,焊料块6)。然后,通过半固化片层7将焊料块6压接到另一个布线板8的布线图案上。再一种方法是在布线板的布线图案上形成金(Au)块、铜(Cu)柱等,由此通过例如焊料的导电材料将布线板互连。
在这些方法和技术用于布线板之间互连的任何情况下,必须考虑到将布线板层叠时涉及的不对准、制造不精确等。因此,如图7A和7B中所示,以如下方式在布线板的布线图案上的期望位置处形成连接接点4和9,即使得连接接点4和9的尺寸大于互连时使用的通孔TH和块6的直径。因此板的布线图案通过连接接点与它们相应的布线图案电互连。
日本未审专利特开平(JPP)(Kokai)8-195561描述了关于上述现有技术的其中一种技术。在该技术中,多层印刷布线板包括由截顶锥形的合成树脂并由层压合成树脂片基底形成的导电块,其中截顶锥形的合成树脂在小面积侧上其第一底面处固定连接到外部接点,而在大面积侧上其第二底面处固定连接到设置在内部的内导体铜箔。JPP特开平(Kokai)8-125344中公开了另一种相关技术。在该技术中,制造印刷布线板的方法包括以下步骤:在绝缘基板的表面上形成期望导电图案;在导电图案的表面上的预定位置处形成导电块;然后以在其间设置绝缘粘附树脂层的方式将铜箔压接接到其上形成有导电块的表面上,其中该导电块在其端部通过所述绝缘粘附树脂层连接到铜箔的与该块正对的表面。
如上所述,用于多层布线板的常规制造技术采用通孔(以及在通孔中电镀)、焊料块、Au块、Cu柱等,作为用于互连布线板(或布线图案)的手段。然而,任何手段都需要适当尺寸的圆形连接接点(例如,图7A和7B中示出的连接接点4和9),导致在层叠布线板时出现不对准、制造不精确等。
然而,近来在板上的布线间距变小的情况下,这种连接接点形成高密度布线中的瓶颈。具体地说,连接接点占据的区域变得相对大,这导致了例如如图8所示由于连接接点9尺寸上的制约致使其阻碍了布线的问题。图8中虚线表示的部分WS示意地表示因为连接接点9的尺寸而没有走线的布线。在高密度布线时连接接点是不利的,特别地,由于更高的布线密度而导致连接接点占据更高的百分比(具体地说,连接接点占据的面积越大,则安装的连接接点的数量也越大)。
还遇到的问题是,取决于不对准等的程度,连接接点不一定通过其提供板(或布线图案)之间的电连接。这是因为,虽然考虑到层叠时的不对准等而将连接接点形成为适当尺寸,但是在现有技术的状态下,鉴于诸如不对准的精度,连接接点对设计所允许的“适当尺寸”有限制。
发明内容
本发明的目的是提供一种多层布线板及其制造方法,其使得能够高密度布线并且即使在层叠时出现一些不对准等也能够确保板之间的电互连。
为了实现上述目的,根据本发明的一个方面,提供了一种多层布线板,该多层布线板包括:层叠的至少两个布线板;以如下方式形成在布线板彼此面对的表面上的布线图案上期望位置处的一对鳍形块,该方式为在平面图中看来各鳍形块均呈细长形状,并且所述块彼此交叉,该对鳍形块电连接以形成板间连接端子;以及形成在所述布线板之间的绝缘层。
根据这个方面的多层布线板的构造,当层叠多个布线板时,按照彼此交叉的方式将在布线板彼此面对的表面上的布线图案上形成的鳍形块以重叠关系接合在一起,由此形成所述块的整体结构,该整体结构又用于通过其提供布线板之间的电连接。简而言之,一对鳍形块用作提供布线板之间互连的装置。
这种构造不需要现有技术中用于在布线板之间进行互连所需的环状连接接点(如图7A和7B中标号4和9所示),因此能够消除现有技术中遇到的这种不利之处(不能进行布线的走线选择,如图8中虚线表示的部分WS所示)。这有助于实现高密度布线,因为可以与鳍形块紧密相邻地对布线图案走线,例如如图1A和1B中所示。
而且,形成板间连接端子的鳍形块在平面图中看来呈细长形状,并且还以彼此交叉的方式彼此重叠。即使在层叠布线板时出现一些不对准等,也可以确保具有“细长形状”的块上某些地方的电连接。
而且,为了实现上述目的,根据本发明的另一个方面,提供了一种制造多层布线板的方法,该方法包括如下步骤:将第一布线板和第二布线板层叠,其中所述第一布线板和所述第二布线板的每一个上均形成有在平面图中看来呈细长形状的鳍形块,使得所述鳍形块彼此交叉,由此提供所述鳍形块之间的电连接;以及将树脂填充到所述第一布线板和所述第二布线板之间的间隙中。
将参照稍后描述的本发明的优选实施方式详细说明根据本发明的多层布线板及其制造方法在构造上和工艺上的其他特征等。
附图说明
图1A和图1B是示出根据本发明实施方式的多层布线板的构造的视图,图1A和图1B分别是其截面图和示出其主要部分的构造的平面图(即,十字柱部分);
图2A到2C是示出制造图1A和1B中示出的多层布线板的方法中的步骤的截面图(部分俯视图);
图3A到3C是示出图2A到2C中示出的步骤之后的步骤的截面图(部分俯视图);
图4A和4B是示出图3A到3C中示出的步骤之后的步骤的截面图(部分俯视图);
图5A和5B是示出图4A和4B中示出的步骤之后的步骤的截面图(部分俯视图);
图6是用于说明图1A和1B中示出的多层布线板实现的有利效果的视图;
图7A和7B是用于说明现有技术多层布线板中的板之间的互连的视图;以及
图8是用于说明所述板之间现有技术的互连引起的问题的视图。
具体实施方式
下面参照附图对本发明的优选实施方式进行描述。
图1A和1B示出根据本发明一实施方式的多层布线板的构造。图1A示出其横截面结构,以及图1B以平面图示出了其主要部分(具体地为图1A中附图标记CP表示的圆形部分,即此后要描述的“十字柱部分”)的构造(或图案)。
如图1A中所示,根据该实施方式的多层布线板40包括垂直层叠的两个布线板10和20、形成为填充在布线板10和20之间的绝缘层30、以及形成在板40最外层上的用作保护膜的绝缘层31和32。布线板10和20具有树脂基板11和21作为基底部件,并且在其两侧上分别形成有布线层12和13以及布线层22和23,其中布线层12和13以及布线层22和23包含通过以所期望的形状进行构图而形成的布线图案。而且,形状类似鱼鳍的块14和24形成为沿着层叠方向立在布线板10和20彼此相面对的表面上的布线图案12a和22a上的期望位置处。而且,导电性材料15和25分别淀积在块14和24的顶部上。此后,为方便起见,由于块14和24看起来象“鳍”,所以也称为“鳍形块”,而且,将层叠的布线板10和20中下面的一个称为“下布线板”,并且将上面的一个称为“上布线板”。
如图1B中示意性示出的,鳍形块14和24按照分别叠置在布线图案12a和22a上并以十字形状彼此交叉的方式在平面图中看上去呈“细长形状”。换而言之,将鳍形块14和24形成为使得下布线板10和上布线板20层叠时所述块在平面图中看上去彼此交叉。当层叠时,块14和24接合在一起(或者电连接)形成本发明的特征“十字柱部分CP”。然后,十字柱部分CP(由一对鳍形块14和24形成)用作板间连接端子。顺便提及,如图1B所示,虽然鳍形块14和24彼此“十字状”交叉,但块14和24不一定彼此准确地“十字状”交叉,而是可以采用任何形式,只要它们彼此近似十字状交叉。
形成用作保护膜的绝缘层31和32以覆盖除了限定在下布线板10和上布线板20的外布线层13和23上预定位置处的接点区域之外的整个表面。安装在板40上的例如半导体器件的芯片元件的电极端子经由焊料块等连接到从上绝缘层32暴露出来的接点区域,并且在将板40封装到母板等上时所用的起到外部连接端子作用的金属块(或球)、金属销等经由焊料等接合到从下绝缘层31中暴露出来的接点区域。
构成布线板10和20的基底部件的树脂基板11和21可以采用任何形式,只要各基板具有至少形成在最外层上的导体层,并且该导体层电连接到基板的内部。树脂基板11和21可以采用在其中形成有布线层的形式或其中没有形成有布线层的形式。在树脂基板采用在其中形成有布线层的形式情况下,最外层上的导体层经由形成在基板中的其间设置有绝缘层的布线层并经由布线层用以进行互连的通孔电连接,没有明确示出通孔,因为这不是体现本发明特征的部件。这种形式的板包括例如可以通过使用叠加法形成的多层结构的布线板。另一方面,在树脂基板采用其中没有形成布线层的形式情况下,在最外层上的导体层通过适当地形成在树脂基板中期望位置处的通孔电连接。这种形式的板包括例如与通过使用叠加法形成的上述多层布线板的基底部件相对应的芯板(coreboard)。
还如图1A和1B中所示,根据该实施方式的多层布线板40的特征在于使用十字柱部分CP提供层叠的布线板10和20之间的电互连。结合稍后描述的处理,对构成根据该实施方式的多层布线板40的构件的材料、尺寸等进行具体描述。
顺便提及,为了说明简便,虽然两个布线板10和20层叠以形成多层布线板40,如图1A和1B所示,但是当然应当理解层叠的布线板的数量不限于两个。虽然没有具体示出,但是为了层叠三个或更多个布线板,同样地在彼此相邻层叠的布线板的彼此面对的表面上的布线图案上的期望位置处形成一对鳍形块,由此形成作为本发明特征的十字柱部分。当层叠时,利用十字柱部分提供通过其而进行的板之间的电互连。
下面,参照依次示出制造方法的步骤的图2A到5B,对根据该实施方式的多层布线板40的制造方法进行描述。顺便提及,为了例示简便,在这些附图(即截面图、俯视图和平面图)中仅示出与本发明相关的部分(即,十字柱部分CP及其周边)。此外,为了例示简便,作为图2A到2C和图3A到3C的工艺图的代表,仅示出制造下布线板10的制造步骤,因为下布线板10和上布线板20可以通过相同的工艺制造。
在第一步骤中制备期望形式的树脂基板11(图2A)。如上所述,树脂基板11可以采用任何形式,只要该基板具有至少形成在最外层上的导体层,并且所述导体层通过基板的内部电连接。如图2A中的截面所示,树脂基板11具有形成在两侧的导体层SD,并且导体层SD用作电镀用供电层(或种子层),稍后将对此进行说明。例如,可以将叠加多层布线板中通用的芯板用于树脂基板11。图2A中示出的结构可以通过层压期望片数的半固化片(prepreg)(例如,半固化的粘结片、由浸渍有诸如环氧树脂、聚酰亚胺树脂、双马来酰亚胺三嗪(BT)树脂或聚苯醚(PPE)树脂的热固性树脂的玻璃布制成的B-阶(B-stage)形式,该玻璃布用作加强部件)而获得,由此获得(例如大约60μm厚的)层压半固化片;将(例如大约2到3μm厚的)铜箔放置在该半固化片的两侧上;对得到的结构加热和施压。在这种情况下,半固化片相当于树脂基板11,并且铜箔相当于导体层SD。
在下一步骤(图2B)中,利用树脂基板11两侧的导体层SD上的构图材料形成用于电镀的抗蚀剂,并在抗蚀剂中期望位置处形成开口OP1。开口OP1是根据要形成的布线图案的期望形状通过构图而形成的。可以将感光干膜或液体光刻胶用作构图材料。
例如,在使用干膜的情况下,其中该干膜具有其中抗蚀剂材料夹在由聚酯制成的盖片和由聚乙烯制成的隔离片之间的结构,通过下述步骤形成经过构图的抗蚀剂层R1:表面清洁;层压预处理(即,隔离片剥离);在空气中层压抗蚀剂;曝光;盖片剥离;以及显影。具体地说,可以通过下述步骤形成各个抗蚀剂层R1:首先清洁导体层SD的表面;然后通过热压接合将干膜(各个干膜的厚度为大约25μm)层压在导体层SD上;通过使用借助于构图而以布线图案的期望形状形成的掩模(未示出)在紫外线(UV)照射下对干膜进行曝光来使干膜固化;以及进一步地,使用预定显影溶液(例如,用于负性抗蚀剂的包含有机溶剂的显影溶液,或用于正性抗蚀剂的碱基显影溶液)蚀刻掉目标区域(形成开口OP1)。同样,在使用液体光刻胶的情况下,可以通过下述步骤形成期望形状的经过构图的抗蚀剂层R1:表面清洁;在该表面上涂覆抗蚀剂;干燥;曝光;以及显影。
在下一步骤(图2C)中,通过将从抗蚀剂层R1中的开口OP1暴露出来的种子层(Cu)SD用作供电层的铜(Cu)电镀,执行厚布线电镀(thickwiring plating)以填充在开口OP1中。执行了厚布线电镀的区域分别形成布线层12(布线图案12a)和布线层13。如图2C中所示,虽然形成的布线层12和13的顶面是平坦的,但它们不一定限于是平坦的。因此,在厚布线电镀之后,最好进行用于使整个表面平坦化的处理。平坦化处理还有助于增强对要在下一步骤中形成的抗蚀剂的粘附性。顺便提及,虽然没有具体示出,但是在图2C中的步骤中形成的布线层12和13是经由适当形成在树脂基板11中期望位置处的通孔电互连的,或者是经由适当形成在基板中期望位置处的布线层并经由布线层用以进行互连的通孔而电互连的。
在下一步骤(图3A)中,还在抗蚀剂层R1以及布线层12和13上使用构图材料形成用于电镀的抗蚀剂,而位于两侧的抗蚀剂层R1原样保留,并且在其中一个抗蚀剂(例如,图3A中示出的上抗蚀剂)中的期望位置处形成开口OP2。开口OP2是通过根据要在布线图案12a上的期望位置处形成的鳍形块的期望形状进行构图而形成的。顺便提及,考虑到将板层叠时带来的不对准、制造不精确等,适当地确定要形成的鳍形块的长度(即,在平面图中看来具有“细长形状”的图案的长度)。可以使用与用于上述抗蚀剂层R1的材料(感光干膜或液体光刻胶)相同或者不同的材料作为用于形成抗蚀剂的构图材料。可以按照与图2B示出的步骤中所进行的处理相同的方式进行抗蚀剂构图。具体地说,使用上述的光刻技术蚀刻掉抗蚀剂中的目标区域(即,形成开口OP2),由此获得根据鳍形块的期望形状的抗蚀剂层R2。
在下一步骤(图3B)中,以与图2C所示步骤中执行的处理相同的方式,通过将从抗蚀剂层R2中的开口OP2暴露出来的布线层12(或者种子层SD)用作供电层的铜(Cu)电镀,来执行厚电镀从而形成鳍形块14以填充在开口OP2中。
在下一步骤(图3C)中,进行预处理,用于在要在后面的步骤中进行层叠的板之间提供优良的电连接。在预处理中,将导电材料15淀积在鳍形块14的顶部。在该实施方式中,在鳍形块(Cu)14的顶部上依次进行镍(Ni)电镀和金(Au)电镀,从而形成两层结构(Ni/Au)的导体层15。
在下一步骤(图4A)中,制造下布线板10。首先,使用例如氢氧化钠或单乙醇胺基溶液的碱性化学溶液除去抗蚀剂层R2和R1(图3C)。由此使布线层12和13以及导体层(或种子层)SD暴露出来。由于在这种条件下布线层12和14是经由种子层SD电互连,所以必须进行用于下一步骤的预处理以单独除去暴露出来的种子层SD。在这种情况下,将通过构图而形成的布线层12和13(如图4A所示)用作掩模,通过使用仅能溶解铜的化学液体的湿法蚀刻,去除暴露出的种子层(Cu)SD。
顺便提及,由于布线层12和13与种子层SD是由相同的材料(Cu)制成,因此布线层12和13与被蚀刻的种子层SD同时被部分地蚀刻。然而,布线层12和13被蚀刻的量很微小,从而不会对布线层12和13的实质厚度造成严重影响,这是因为布线层12和13每一个的厚度(例如,大约25μm)比每一个种子层SD的厚度(例如,大约2到3μm)大得多。
如图4A中所示,上述步骤制造了以下结构(即,下布线板10),该结构具有通过构图而在树脂基板11的两侧以期望形状形成的布线层12(布线图案12a)和布线层13、以及形成在一个表面上的布线图案12a上期望位置处的鳍形块14(及其顶部上的导电材料15)。
此外,按照与用以制造下布线板10的步骤(图2A到4A)中执行的处理相同的方式制造层叠在下布线板10的顶部上的上布线板20。具体地说,如图4B中所示,制造了以下结构(即,上布线板20),该结构具有通过构图而以期望的形状形成在树脂基板21的两侧的布线层22(布线图案22a)和布线层23、以及形成在一个表面上的布线图案22a上期望位置处的鳍形块24(及其顶部上的导电材料25)。应当注意,上布线板20的制造需要适当的对准,从而要在一个表面上形成的鳍形块24形成在这样的位置处,在该位置处从平面图中看来,当上布线板20层叠在下布线板10的顶部上时,在面对下布线板10的表面上的布线图案22a处,鳍形块24与下布线板10的鳍形块14十字状交叉。
在下一步骤中(图5A),首先将通过上述步骤制造的下布线板10和上布线板20层叠。具体地说,如图5A中所示,下布线板10和上布线板20层叠放置为,在平面图中看来,下布线板10的鳍形块14(和导电材料15)与上布线板20的鳍形块24(以及导电材料25)彼此成十字状交叉。将“销定位层压(pin lamination)”用于该层叠。该方法是通过将导向销插入预先形成在板的外围期望位置处的用于对准的参照孔中来固定板的相对位置。
而且,可以使用超声波焊接提供鳍形块14和24之间(以及导电材料15和25之间)的电连接。这种焊接包括对用作焊接基底部件的块14和24上的导电材料15和25的表面(Au)施加超声波振动,由此在其之间的接触表面上产生摩擦;并通过由摩擦产生的摩擦热使导电材料15和25熔化,由此提供块14和24之间的焊接。由此,块14和24电连接以形成十字柱部分CP(图1A和1B)。换言之,这两个布线板10和20是经由十字柱部分CP电连接。
此外,将树脂填充到层叠的布线板10和20之间的空隙中。树脂填充是为了增加多层结构板的强度从而防止发生翘曲。
将一般用于模制树脂的热塑性环氧树脂、一般用于底部填充树脂的液体环氧树脂等作为填充树脂用材料。热塑性环氧树脂的弹性模量为15GPa到30GPa,热膨胀系数(CTE)为每度5ppm到15ppm。此外,该树脂包含添加到其中的大约70%到90%的填充剂(例如,如二氧化硅、氧化铝或硅酸钙的无机物质精细颗粒)以便控制树脂的弹性模量、CTE等。液体环氧树脂的弹性模量为5GPa到15GPa,CTE为每度20ppm到40ppm,并且包含添加到其中的大约60%到80%的添加剂。优选地,可以将传递模制法作为树脂填充方法。除了传递模制法之外,也可以将注入模制、底部填充流动模制或其他方法用于树脂填充。
如图5A中所示,上述步骤制造了按照电连接关系层叠下布线板10和上布线板20而形成的结构,该结构具有形成为填充在层叠的板10和20之间的树脂层(图5B中示出的绝缘层30)。
在最后的步骤中(图5B),用作保护膜的焊料抗蚀剂层(绝缘层31和32)形成在所得到的结构的最外层上(即,该结构的顶部和底部上)。该焊料抗蚀剂层31和32可以按照与图2B中示出的步骤中或者图3A中示出的步骤中执行的处理相同的方式形成。具体地说,通过将感光干膜层压在树脂基板11和21以及布线层13和23上(或者通过对其涂覆液体光刻胶),并且通过构图形成期望形状(具体地说,是除了限定在布线层13和23上预定位置处的接点区域之外的形状)的抗蚀剂,可以完成焊料抗蚀剂层31和32的形成。
上述步骤制造了根据该实施方式(图1A和1B)的多层布线板40。
如上所述,根据按照该实施方式的多层布线板(图1A和图1B)及其制造方法(图2A至5B),当层叠多个布线板(例如,下布线板10和上布线板20)时,分别形成在布线板10和20彼此面对的表面上的鳍形块14和24按照在平面图中看来彼此十字状交叉的方式以重叠的关系接合在一起,由此形成所述块的整体结构(即,十字柱部分CP),该整体结构又用于通过其来提供板10和20之间的电连接。简而言之,十字柱部分CP(由一对鳍形块14和24构成)用作提供板之间互连的装置。
上述构造不需要如在现有技术中所看到的在板之间进行互连所需的圆形连接接点4和9(图7A和7B),因此能够消除现有技术(图8)中遇到的不利之处(具体地说,不能对布线进行走线)。换言之,该构造(图1A和1B)能够有助于实现高密度布线,因为可以使布线图案12b和12c与下布线板10中的块14(布线图案12a)紧密相邻地走线。
而且,形成板间连接端子(即,十字柱部分CP)的鳍形块14和24按照彼此十字状交叉的方式彼此重叠。如图6中所示,这使得即使在层叠时发生一些不对准、制造不精确等,也能够通过鳍形块14和24(以及通过导电材料15和25)确保板的布线图案12a和22a之间的电连接。
对于上述实施方式,已经对层叠下布线板10和上布线板20时将树脂填充到板10和20之间的空隙以形成绝缘层30(图5A和5B)的情况进行了说明。然而,当然应当理解,绝缘层30不限于采用这种形式。例如,可以采用在下布线板10和上布线板20之间插入半固化片的方法代替树脂填充。在这种情况下,可以将半固化片插入板10和20之间来共同地层叠板10和20,并对所得到的叠层施压(即压制)或者在该叠层的顶部和底部二者上施热和施压(即,热压)来完成绝缘层的形成。在这种情况下,鳍形块14和24通过穿透半固化片层而连接。在这方面应当注意的是,现有技术中一般采用的导电块是呈截顶锥形,而在该实施方式中使用的鳍形块14和24的截面呈“细长形状”,并且由于这一形式,当进行上述共同层叠时,可能出现以下情况,即取决于施热和施压的条件等,鳍形块14和24不一定会穿透半固化层。因此,在全面考虑工艺条件等时,必须适当地选择是采用树脂填充方法还是半固化片插入方法。
对于上述实施方式,已经对以下情况进行了说明,即作为导电材料15和25的Ni/Au导体层形成在鳍形块14和24的顶部上,并且使用超声波焊接提供块之间(即,在板10和20之间)的电连接。然而,当然,应理解的是板之间的连接不限于采用这种形式。例如,可以使用焊料作为导电材料15和25以通过其提供板之间的连接。为此,一种方法是在用于淀积的目标表面(在这种情况,鳍形块14和24的顶部)上形成粘附层;在块上淀积焊料粉末(由无铅(无Pb)焊料合金成分制成,例如锡-银(Sn-Ag)基或者锡-锌(Sn-Zn)基合金);然后在层叠板10和20时通过回流使焊料粉末熔化,由此提供块14和24之间的接合。
除了上述方法之外,还可以使用例如丝网印刷法等。具体地说,该方法包括将焊料膏馈送到用于淀积的目标,并在层叠板10和20时通过加热使焊料膏熔化,由此提供块14和24之间的接合。另选地,可以将焊料电镀用于淀积焊料。
还可以利用在不使用例如Ni/Au电镀或上述焊料的导电材料15和25的情况下提供块14和24之间的连接的方法。通过这种方法,省略了图3C中示出的上述步骤。例如,该方法可以包括当层叠板10和20时,在块14和24定位成彼此十字状交叉的时,通过压制等临时地压接块(Cu)14和24二者的顶部;然后进行Cu电镀,由此提供块14和24之间的紧密接合(或者电连接)。
对于上述实施方式,已经对例如树脂或半固化片的绝缘层30单独地插入层叠的布线板10和20之间的情况进行了说明。然而,根据需要,可以在布线板之间的空隙中埋藏例如电容器、电阻器、电感器等的半导体(例如,硅)器件、芯片元件。

Claims (10)

1、一种多层布线板,其包括:
层叠的至少两个布线板;
以如下方式形成在所述布线板彼此面对的表面上的布线图案上期望位置处的一对鳍形块,该方式为在平面图中看来各块均呈细长形状,并且所述块彼此交叉,该对鳍形块电连接以形成板间连接端子;以及
形成在所述布线板之间的绝缘层。
2、根据权利要求1的多层布线板,该多层布线板还包括所形成的保护膜,所述保护膜覆盖除了限定在最外布线层上预定位置处的接点区域之外的整个表面。
3、根据权利要求1的多层布线板,其中导电材料淀积在该对鳍形块中每一个的顶部上,并且该对鳍形块经由各自的导电材料电连接。
4、根据权利要求1的多层布线板,其中该对鳍形块形成为以十字形状彼此交叉。
5、一种制造多层布线板的方法,该方法包括下述步骤:
将第一布线板和第二布线板层叠,其中所述第一布线板和所述第二布线板的每一个上均形成有在平面图中看来呈细长形状的鳍形块,使得所述鳍形块彼此交叉,由此在所述鳍形块之间提供电连接;以及
将树脂填充到所述第一布线板和所述第二布线板之间的间隙中。
6、根据权利要求5的制造多层布线板的方法,该方法还包括下述步骤:
在用作基底部件的基板的两侧上形成抗蚀剂,并根据要形成的布线图案的形状对所述抗蚀剂中的每一个进行构图,由此形成第一抗蚀剂层,在所述第一抗蚀剂层中的期望位置处形成有开口;
形成所述布线图案以填充所述第一抗蚀剂层中的所述开口;
在所述基板的至少一个表面上的所述第一抗蚀剂层和所述布线图案上形成抗蚀剂,并根据要形成在所述布线图案上期望位置处的所述鳍形块的形状对所述抗蚀剂进行构图,由此形成第二抗蚀剂层,在所述第二抗蚀剂层中的期望位置处形成有开口;
形成所述鳍形块以填充所述第二抗蚀剂层中的所述开口;
去除所述第二抗蚀剂层和所述第一抗蚀剂层以制造所述第一布线板;以及
按照与上述步骤中进行的处理相同的方式,并按照在平面图中看来要在所述第二布线板的一个表面上的所述布线图案上形成的所述鳍形块与所述第一布线板的所述鳍形块交叉的方式,制造要层叠在所述第一布线板的顶部上的所述第二布线板。
7、根据权利要求6的制造多层布线板的方法,所述方法还包括下述步骤:在形成所述鳍形块之后,在去除所述第二抗蚀剂层和所述第一抗蚀剂层之前,将导电材料淀积在所述鳍形块的所述顶部上,其中当层叠所述第一布线板和所述第二布线板时,所述鳍形块通过各自的导电材料电连接。
8、根据权利要求5的制造多层布线板的方法,其中当层叠所述第一布线板和所述第二布线板时,将所述鳍形块的所述顶部与定位成彼此交叉的所述鳍形块暂时地压接,之后,进行电镀以在所述鳍形块之间提供电连接。
9、根据权利要求5的制造多层布线板的方法,其中在将半固化片插入均形成有在平面图中看来呈细长形状的所述鳍形块的所述第一布线板和所述第二布线板之间并且各所述鳍形块定位成彼此交叉的同时,通过压制将所述第一布线板和所述第二布线板共同层叠,由此在所述鳍形块之间提供电连接。
10、根据权利要求5的制造多层布线板的方法,该方法还包括下述步骤:形成保护膜以覆盖除了限定在所述第一布线板和所述第二布线板二者中每一个的外布线图案上预定位置处的接点区域之外的整个表面。
CNA200810009535XA 2007-02-06 2008-02-05 多层布线板及其制造方法 Pending CN101242713A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007026540A JP2008192878A (ja) 2007-02-06 2007-02-06 多層配線基板及びその製造方法
JP2007026540 2007-02-06

Publications (1)

Publication Number Publication Date
CN101242713A true CN101242713A (zh) 2008-08-13

Family

ID=39420501

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200810009535XA Pending CN101242713A (zh) 2007-02-06 2008-02-05 多层布线板及其制造方法

Country Status (6)

Country Link
US (1) US8026448B2 (zh)
EP (1) EP1956877B1 (zh)
JP (1) JP2008192878A (zh)
KR (1) KR20080073648A (zh)
CN (1) CN101242713A (zh)
TW (1) TW200840450A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117279218A (zh) * 2023-10-16 2023-12-22 江苏皓越真空设备有限公司 一种多层覆铜陶瓷基板的制备方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5188915B2 (ja) * 2008-09-30 2013-04-24 富士フイルム株式会社 配線形成方法
JP2012028463A (ja) * 2010-07-21 2012-02-09 Sumitomo Electric Printed Circuit Inc 多層プリント配線板の製造方法、及び多層プリント配線板
TWI504320B (zh) 2014-06-17 2015-10-11 矽品精密工業股份有限公司 線路結構及其製法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2052245A5 (zh) * 1969-07-31 1971-04-09 Cit Alcatel
US5471090A (en) * 1993-03-08 1995-11-28 International Business Machines Corporation Electronic structures having a joining geometry providing reduced capacitive loading
JPH07170077A (ja) * 1993-12-16 1995-07-04 Hitachi Cable Ltd 射出成形回路部品の製造方法
JPH07283544A (ja) * 1994-04-14 1995-10-27 Hitachi Ltd 配線構造体とその製造法
US6429112B1 (en) 1994-07-07 2002-08-06 Tessera, Inc. Multi-layer substrates and fabrication processes
JPH08125344A (ja) 1994-10-26 1996-05-17 Toshiba Corp 印刷配線板の製造方法
JP3989974B2 (ja) 1995-01-13 2007-10-10 株式会社東芝 多層印刷配線板及びその製造方法
JP3655336B2 (ja) * 1995-01-31 2005-06-02 株式会社東芝 印刷配線板の製造方法および印刷配線板
JP2001102762A (ja) * 1999-09-28 2001-04-13 Sony Corp 多層プリント回路基板
DE10013483A1 (de) 2000-03-18 2001-09-27 Kaspar Eidenberg Leiterplatte und Verfahren zu ihrer Herstellung
JP4459406B2 (ja) * 2000-07-27 2010-04-28 ソニーケミカル&インフォメーションデバイス株式会社 フレキシブル配線板製造方法
JP2002118132A (ja) * 2000-10-10 2002-04-19 Matsushita Electric Ind Co Ltd 電子部品の実装方法
JP4032712B2 (ja) * 2001-11-22 2008-01-16 日立化成工業株式会社 プリント配線板の製造方法
JP2006303338A (ja) * 2005-04-25 2006-11-02 J Macc Co Ltd 多層回路基板とその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117279218A (zh) * 2023-10-16 2023-12-22 江苏皓越真空设备有限公司 一种多层覆铜陶瓷基板的制备方法

Also Published As

Publication number Publication date
TW200840450A (en) 2008-10-01
EP1956877B1 (en) 2011-05-11
US20080185175A1 (en) 2008-08-07
US8026448B2 (en) 2011-09-27
KR20080073648A (ko) 2008-08-11
JP2008192878A (ja) 2008-08-21
EP1956877A3 (en) 2009-10-28
EP1956877A2 (en) 2008-08-13

Similar Documents

Publication Publication Date Title
JP3813402B2 (ja) 半導体装置の製造方法
US7076869B2 (en) Solid via layer to layer interconnect
US7723838B2 (en) Package structure having semiconductor device embedded within wiring board
KR101027711B1 (ko) 다층 배선 기판의 제조 방법
EP1763295A2 (en) Electronic component embedded board and its manufacturing method
US10098243B2 (en) Printed wiring board and semiconductor package
US20090218118A1 (en) Board and manufacturing method for the same
JPH1174651A (ja) プリント配線板及びその製造方法
JPH05267402A (ja) 薄膜多層配線基板およびその製造方法
US10720392B2 (en) Wiring substrate
KR20010075727A (ko) 국부적으로 향상된 배선밀도를 가진 인쇄회로어셈블리
US20120247822A1 (en) Coreless layer laminated chip carrier having system in package structure
JP4694007B2 (ja) 三次元実装パッケージの製造方法
CN101242713A (zh) 多层布线板及其制造方法
JP2004095854A (ja) 多層配線基板
US6913814B2 (en) Lamination process and structure of high layout density substrate
JPH10335528A (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP4365515B2 (ja) 半導体モジュールの製造方法
JP2004327743A (ja) 半田バンプ付き配線基板およびその製造方法
JP2004356219A (ja) 配線基板及びその製造方法
CN108305864B (zh) 端子
US20230300990A1 (en) Component-containing substrate
KR101543031B1 (ko) 인쇄회로기판 및 그 제조 방법
CN115348725A (zh) 电路板结构及其制作方法
JPH11135173A (ja) 厚さ方向導電シート及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080813