CN102598886A - 电路板及其制造方法 - Google Patents

电路板及其制造方法 Download PDF

Info

Publication number
CN102598886A
CN102598886A CN2010800493371A CN201080049337A CN102598886A CN 102598886 A CN102598886 A CN 102598886A CN 2010800493371 A CN2010800493371 A CN 2010800493371A CN 201080049337 A CN201080049337 A CN 201080049337A CN 102598886 A CN102598886 A CN 102598886A
Authority
CN
China
Prior art keywords
mentioned
circuit board
wiring layer
rigid circuit
interarea
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800493371A
Other languages
English (en)
Inventor
长沼伸幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN102598886A publication Critical patent/CN102598886A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/142—Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17—Post-manufacturing processes
    • H05K2203/173—Adding connections between adjacent pads or conductors, e.g. for modifying or repairing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

电路板(1000)具有：在第一主面上具有第一布线层(300b)的第一刚性电路板(10)；在第二主面上具有第二布线层(300b)的第二刚性电路板(20)；第一连接部(P2)，其连接第一布线层和第二布线层；以及第一层间绝缘层(302)，其形成在第一布线层、第二布线层以及第一连接部之上。并且，第一刚性电路板(10)和第二刚性电路板(20)被配置成第一主面与第二主面位于大致相同的高度，第一布线层(300b)和第二布线层(300b)通过第一连接部(P2)而电连接。

Description

电路板及其制造方法
技术领域
本发明涉及一种电路板及其制造方法。
背景技术
在专利文件1中公开了一种多层电路板，该多层电路板的局部设置了布线密度高的区域。在该电路板中，在第一电路板上粘接有第二电路板，第一电路板的布线与第二电路板的布线之间电连接。
专利文献1：日本国专利申请公开2003-298234号公报
发明内容
发明要解决的问题
认为在专利文件1所记载的电路板中存在以下问题点。
第二电路板突出于电路板的表面，因此认为对于外部冲击等的第一电路板与第二电路板之间的连接可靠性低。电路板的对称性差，因此担心会翘曲等。表面安装区域不平坦，因此认为部件的配置、布线的引绕所受的限制大。并且，由于第一电路板与第二电路板没有形成为一体，因此认为需要通过其它途径(例如焊锡或粘接剂等)来连接第一电路板与第二电路板。
本发明涉及电路板所包含的第一刚性电路板与第二刚性电路板的连接，其目的在于获得更良好的电特性。
用于解决问题的方案
本发明的第一观点所涉及的电路板具有：第一刚性电路板，其在第一主面上具有第一布线层；第二刚性电路板，其在第二主面上具有第二布线层；第一连接部，其连接上述第一布线层和上述第二布线层；以及第一层间绝缘层，其形成在上述第一布线层、上述第二布线层以及上述第一连接部上，其中，上述第一刚性电路板和上述第二刚性电路板被配置成上述第一主面与上述第二主面位于大致相同的高度，上述第一布线层和上述第二布线层通过上述第一连接部而电连接。
本发明的第二观点所涉及的电路板的制造方法包括以下步骤：准备第一刚性电路板的在第一主面上形成第一布线层之前的第一中间基板以及第二刚性电路板的在第二主面上形成第二布线层之前的第二中间基板；以使上述第一主面与上述第二主面位于大致相同的高度的方式将上述第二中间基板配置在设置于上述第一中间基板的容纳空间中；从上述第一主面和上述第二主面中的一方向另一方连续地形成包含上述第一布线层和上述第二布线层的布线层；以及在上述第一主面上和上述第二主面上形成层间绝缘层，在该层间绝缘层上形成上层布线层。
本发明的第三观点所涉及的电路板的制造方法包括以下步骤：准备在第一主面上具有第一布线层的第一刚性电路板以及在第二主面上具有第二布线层的第二刚性电路板；以使上述第一主面与上述第二主面位于大致相同的高度的方式将上述第二刚性电路板配置在设置于上述第一刚性电路板的容纳空间中；通过导电性糊剂将上述第一布线层和上述第二布线层电连接；以及在上述第一主面上和上述第二主面上形成层间绝缘层，在该层间绝缘层上形成上层布线层。
本发明的第四观点所涉及的电路板的制造方法包括以下步骤：准备第一刚性电路板的在第一主面上形成第一布线层之前的第一中间基板以及在第二主面上具有第二布线层的第二刚性电路板；以使上述第一主面与上述第二主面位于大致相同的高度的方式将上述第二刚性电路板配置在设置于上述第一中间基板的容纳空间中；从上述第一主面向上述第二主面连续地形成包含上述第一布线层的布线层；以及在上述第一主面上和上述第二主面上形成层间绝缘层，在该层间绝缘层上形成上层布线层。
本发明的第五观点所涉及的电路板的制造方法包括以下步骤：准备在第一主面上具有第一布线层的第一刚性电路板以及第二刚性电路板的在第二主面上形成第二布线层之前的第二中间基板；以使上述第一主面与上述第二主面位于大致相同的高度的方式将上述第二中间基板配置在设置于上述第一刚性电路板的容纳空间中；从上述第二主面向上述第一主面连续地形成包含上述第二布线层的布线层；以及在上述第一主面上和上述第二主面上形成层间绝缘层，在该层间绝缘层上形成上层布线层。
此外，“准备”除了购买材料、部件来自己制造以外，还包括购买成品来使用的情况等。
发明的效果
根据本发明，涉及电路板所包含的第一刚性电路板与第二刚性电路板的连接，能够获得更良好的电特性。
附图说明
图1是表示本发明的实施方式1所涉及的电路板的概要结构的截面图。
图2是表示第二刚性电路板的概要结构的截面图。
图3是表示第一刚性电路板的概要结构的截面图。
图4是表示第二刚性电路板的配置的俯视图(之一)。
图5是表示第二刚性电路板的配置的俯视图(之二)。
图6是表示本发明的实施方式1所涉及的电路板的制造方法的过程的流程图。
图7是用于说明准备第一刚性电路板的中间基板(第一中间基板)的工序的第一工序的图。
图8是用于说明准备第一中间基板的工序的第二工序的图。
图9是用于说明准备第二刚性电路板的中间基板(第二中间基板)的工序的第一工序的图。
图10是用于说明准备第二中间基板的工序的第二工序的图。
图11是用于说明在容纳空间中配置第二中间基板的工序的图。
图12是用于说明在第一中间基板形成通孔而在第二中间基板形成通路孔的工序的图。
图13是用于说明对第一刚性电路板和第二刚性电路板的最外层实施的镀处理工序以及图案化工序的图。
图14是用于说明形成上层过程中的配置绝缘层以及铜箔的工序的图。
图15是用于说明形成上层过程中的压制工序的图。
图16是用于说明在上层的绝缘层形成通路孔的工序的图。
图17是用于说明形成上层过程中的镀处理工序以及图案化工序的图。
图18是用于说明形成阻焊层的工序的图。
图19是表示本发明的实施方式2所涉及的电路板的概要结构的截面图。
图20是表示第一面中的第一刚性电路板的布线层与第二刚性电路板的布线层之间的连接状态的图。
图21是表示第二面中的第一刚性电路板的布线层与第二刚性电路板的布线层之间的连接状态的图。
图22是表示第二刚性电路板的概要结构的截面图。
图23是表示第一刚性电路板的概要结构的截面图。
图24是表示本发明的实施方式2所涉及的电路板的制造方法的过程的流程图。
图25是用于说明准备第二刚性电路板的工序的图。
图26是用于说明准备第一刚性电路板的工序的图。
图27是用于说明在容纳空间中配置第二刚性电路板的工序的图。
图28是用于说明将第一刚性电路板与第二刚性电路板电连接的工序的图。
图29是表示在第一刚性电路板与第二刚性电路板的边界(树脂上)配置导电性糊剂的示例的图。
图30是表示使用中继导体将第一刚性电路板与第二刚性电路板电连接的示例的图。
图31是表示第一刚性电路板的布线层与第二刚性电路板的布线层仅在第二刚性电路板的相对的边处连接的示例的图。
图32是表示第二刚性电路板内置有电子部件的示例的图。
图33是表示内置多个第二刚性电路板的电路板的一例的图。
图34是表示第一刚性电路板与第二刚性电路板仅在单面具有布线层的示例的图。
图35是表示容纳空间为凹部的示例的图。
图36是表示形成第二刚性电路板的布线层的突出的部分的方法的其它例的图。
图37是表示形成第一刚性电路板的布线层的突出的部分的方法的其它例的图。
图38是用于说明使用半添加法的制造方法的第一工序的图。
图39是用于说明使用半添加法的制造方法的第二工序的图。
图40是用于说明使用半添加法的制造方法的第三工序的图。
图41是用于说明使用半添加法的制造方法的第四工序的图。
图42是表示具有第二刚性电路板的多连片基板的图。
图43是表示通过通路导体来连接布线层的电路板的图。
图44A是用于说明形成第一刚性电路板与第二刚性电路板的共用的布线层、其连接部的方法的第一其它例的第一工序的图。
图44B是用于说明图44A的工序后的第二工序的图。
图44C是用于说明图44B的工序后的第三工序的图。
图45A是用于说明形成第一刚性电路板与第二刚性电路板的共用的布线层、其连接部的方法的第二其它例的第一工序的图。
图45B是用于说明图45A的工序后的第二工序的图。
图45C是用于说明图45B的工序后的第三工序的图。
具体实施方式
以下，参照附图说明本发明的实施方式。另外，在图中，箭头Z1、Z2分别表示相当于电路板的主面(表面和背面)的法线方向(或芯基板的厚度方向)的电路板的层叠方向。另一方面，箭头X1、X2和Y1、Y2分别表示与层叠方向正交的方向(与电路板的主面平行的方向)。电路板的主面为X-Y平面。另外，电路板的侧面为X-Z平面或Y-Z平面。
在实施方式的说明中，将朝向相反的法线方向的两个主面称为第一面(箭头Z1侧的面)、第二面(箭头Z2侧的面)。即，第一面的相反侧的主面为第二面，第二面的相反侧的主面为第一面。在层叠方向上，将接近芯一侧称为下层(或者内层侧)，将远离芯一侧称为上层(或者外层侧)。外层是指最上层的层(最外层)，内层是指与外层相比靠下层的层(最外层以外的层)。将包含能够作为电路等的布线而发挥功能的导体图案的层称为布线层。在布线层中除了包含上述导体图案以外，还包含通孔导体或者通路导体的连接盘等。将形成于通孔、用于将基板两面的布线层相互电连接的导体称为通孔导体。将形成于通路孔、用于将上层的布线层和下层的布线层相互电连接的导体称为通路导体。
(实施方式1)
如图1所示，本实施方式的电路板1000具有第一刚性电路板10和第二刚性电路板20。第一刚性电路板10和第二刚性电路板20相当于电路板1000的芯基板。第一刚性电路板10的导体密度小于第二刚性电路板20的导体密度。当将第一刚性电路板10和第二刚性电路板20的每单位厚度的布线层数进行比较时，第二刚性电路板20的布线层的总数大于第一刚性电路板10的布线层的总数。在本实施方式中，由于该布线层数的不同，第二刚性电路板20中的导体的存在密度大于第一刚性电路板10中的导体的存在密度。电路板1000、第一刚性电路板10以及第二刚性电路板20分别为印刷电路板。特别是，第二刚性电路板20是具备多个布线层的多层电路板。
第一刚性电路板10和第二刚性电路板20在主面(第一面、第二面)上具有共用的布线层300a、300b。布线层300a、300b分别是从第一刚性电路板10和第二刚性电路板20中的一方到另一方连续地形成的一个布线层。第一刚性电路板10与第二刚性电路板20通过布线层300a、300b在电路板1000的内层(连接部P1、P2)处电连接。连接部P1(第二连接部)由布线层300a形成，连接部P2(第一连接部)由布线层300b形成。即，第一刚性电路板10与第二刚性电路板20在第一面侧的连接部P1处通过连续的布线层300a而电连接。另外，第一刚性电路板10与第二刚性电路板20在第二面侧的连接部P2处也通过连续的布线层300b而电连接。布线层300a和300b例如由铜形成。
如图2所示，第二刚性电路板20具有基板200、绝缘层201、202、布线层211、212、通路导体221、222以及布线层300a、300b。布线层300a(第四布线层)形成于第二刚性电路板20的第一面(第四主面)，布线层300b(第二布线层)形成于第二刚性电路板20的第二面(第二主面)。通路导体221和222是填充通路孔。布线层211、212以及通路导体221、222例如由铜形成。另外，绝缘层201、202作为层间绝缘层而发挥功能。绝缘层201、202例如由固化的预浸料构成。作为预浸料，例如使用使玻璃纤维或者芳族聚酰胺纤维等基材浸渍于环氧树脂、聚酯树脂、双马来酰亚胺三嗪树脂(BT树脂)、酰亚胺树脂(聚酰亚胺)、酚醛树脂或者烯丙基化苯醚树脂(A-PPE树脂)等树脂而得到的预浸料。
基板200例如由环氧树脂形成。环氧树脂优选例如通过树脂浸渍处理而包含玻璃纤维、芳族聚酰胺纤维等加强材。加强材是热膨胀率小于主材料(环氧树脂)的材料。作为加强材，例如优选使用玻璃纤维布、二氧化硅填料或者玻璃填料等无机材料。
在基板200的第一面形成布线层211，在基板200的第二面形成布线层212。在基板200中形成通孔200a。并且，在通孔200a的壁面形成通孔导体200b。通孔导体200b使布线层211与布线层212相互电连接。对通孔200a例如填充从绝缘层201、202流出的树脂200c。由基板200、布线层211、212以及通孔导体200b构成的电路板相当于第二刚性电路板20的芯基板。
在基板200的第一面形成绝缘层201，在基板200的第二面形成绝缘层202。在绝缘层201上形成布线层300a，在绝缘层202上形成布线层300b。在绝缘层201中形成通路孔201a，在绝缘层202中形成通路孔202a。例如通过镀处理分别对通路孔201a、202a填充导体(例如铜)，从而形成通路导体221、222。布线层211与布线层300a通过通路导体221相互电连接。另外，布线层212与布线层300b通过通路导体222相互电连接。
如图3所示，第一刚性电路板10具有基板100以及布线层300a、300b。布线层300a(第三布线层)形成于第一刚性电路板10的第一面(第三主面)，布线层300b(第一布线层)形成于第一刚性电路板10的第二面(第一主面)。在基板100中形成通孔100a。并且，在通孔100a的壁面形成通孔导体100b。通孔导体100b使布线层300a与布线层300b相互电连接。
基板100例如由环氧树脂形成。环氧树脂优选例如通过树脂浸渍处理而包含玻璃纤维、芳族聚酰胺纤维等加强材。加强材是热膨胀率小于主材料(环氧树脂)的材料。作为加强材，例如优选使用玻璃纤维布、二氧化硅填料或者玻璃填料等无机材料。
如图4所示，在基板100中形成贯通孔20b。并且，该贯通孔20b成为容纳空间R11(容纳部)。第二刚性电路板20如图1所示那样，被容纳在设置于第一刚性电路板10(基板100)的容纳空间R11中。
如图4所示，基板100与第二刚性电路板20在X方向或者Y方向上排列配置。图4示出在一个矩形的第一刚性电路板10中形成多个(例如四个)矩形的容纳空间R11而在这些容纳空间R11各自中容纳矩形的第二刚性电路板20的示例，但是并不限定于此。第一刚性电路板10和第二刚性电路板20的数量、形状等是任意的。
对第一刚性电路板10与第二刚性电路板20之间的间隙填充从绝缘层301、302流出的树脂20a。但是，如图4所示，例如对第二刚性电路板20的四角的间隙填充暂时固定用粘接剂20c。粘接剂20c可以是UV固化型粘接剂等光固化型粘接剂，也可以是环氧类粘接剂等热固型粘接剂，还可以是其它粘接剂，例如双组分固化型粘接剂等。另外，也可以使用两种以上的粘接剂。通常，与光固化型粘接剂相比，热固型粘接剂粘接力强。
填充粘接剂20c的部位并不限定于图4示出的四角。例如图5所示，也可以对第一刚性电路板10与第二刚性电路板20之间的间隙整体填充粘接剂20c。
如图1所示，基板100的厚度与基板200和绝缘层201、202的合计厚度大致相同。由此，第一刚性电路板10的第一面与第二刚性电路板20的第一面，或者第一刚性电路板10的第二面与第二刚性电路板20的第二面分别位于大致相同的高度，其边界大致平坦。另外，布线层300a、300b的一部分被配置在树脂20a上或者粘接剂20c上。因此，在本实施方式的电路板1000中，即使在第一刚性电路板10与第二刚性电路板20的边界处也几乎不产生高低差，布线层300a、300b整体形成于平坦的面内。其结果，对布线层300a、300b施加的压力变小。
如图1所示，电路板1000除了具有上述第一刚性电路板10和第二刚性电路板20以外，还具有绝缘层301、302、布线层311、312(上层布线层)、通路导体321、322以及阻焊层331、332。绝缘层302相当于形成在包含连接部P2的布线层300b上的第一层间绝缘层。绝缘层301相当于形成在包含连接部P1的布线层300a上的第二层间绝缘层。通路导体321和322是填充通路孔。电路板1000在基板200的第一面侧具有通路导体221、321在Z方向上层叠的结构，在基板200的第二面侧具有通路导体222、322在Z方向上层叠的结构。
优选第二刚性电路板20正上方的层间绝缘层中的通路导体的数量大于第一刚性电路板10正上方的层间绝缘层中的通路导体的数量。“正上方”是指Z方向(电路板的主面的法线方向)。
本实施方式中的第二刚性电路板20的布线层的厚度例如与第一刚性电路板10的布线层的厚度相同。优选第二刚性电路板20的至少一个布线层的厚度小于等于第一刚性电路板10的布线层的厚度。
在第一刚性电路板10与第二刚性电路板20的第一面形成绝缘层301(层间绝缘层)，在第一刚性电路板10与第二刚性电路板20的第二面形成绝缘层302(层间绝缘层)。对通孔100a填充从绝缘层301、302流出的树脂100c。
在绝缘层301上形成布线层311(上层布线层)，在绝缘层302上形成布线层312(上层布线层)。在绝缘层301中形成通路孔301a，在绝缘层302中形成通路孔302a。例如通过镀处理分别对通路孔301a、302a填充导体(例如铜)，从而形成通路导体321、322。布线层300a与布线层311通过通路导体321相互电连接。另外，布线层300b与布线层312通过通路导体322相互电连接。
在绝缘层301的第一面形成阻焊层331，在绝缘层302的第二面形成阻焊层332。阻焊层331和332分别例如由使用了丙烯环氧类树脂的感光性树脂、以环氧树脂为主体的热固性树脂或者紫外线固化型树脂等形成。
在阻焊层331形成开口331a，在阻焊层332形成开口332a。在开口331a形成外部连接端子331b，在开口332a形成外部连接端子332b。外部连接端子331b形成在布线层311上，外部连接端子332b形成在布线层312上。外部连接端子331b、332b例如是焊锡凸块。外部连接端子331b、332b例如使用于与其它电路板、电子部件等之间的电连接。电路板1000例如单面或者双面被安装于其它电路板，由此能够用作便携式电话机等电路基板。
在本实施方式的电路板1000中，在第一刚性电路板10的容纳空间R11内内置第二刚性电路板20。并且，在电路板1000的内层(连接部P1、P2)，第一刚性电路板10与第二刚性电路板20相互电连接。即，在电路板1000中，第一刚性电路板10与第二刚性电路板20在电路板1000的内层中形成为一体。因此，对于外部冲击等，第一刚性电路板10与第二刚性电路板20的连接可靠性高。其结果是，还能够抑制裂纹。
第一刚性电路板10与第二刚性电路板20相互电连接，因此能够在形成电路板1000的内层图案等通常的制造工序中使第一刚性电路板10与第二刚性电路板20电连接。通过制造工艺的共用，能够削减制造成本、制造时间。另外，不需要另外的途径(例如焊锡、粘接剂等)来进行第一刚性电路板10与第二刚性电路板20之间的连接。
第一刚性电路板10与第二刚性电路板20在电路板1000的内层相互电连接，因此电路板1000的表面平坦且无缝。其结果是，电路板1000表面的部件安装区域或者布线区域变大。另外，与在最外层连接第一刚性电路板10和第二刚性电路板20的情况相比，布线距离变短，因此能够降低阻抗。另外，布线所需的导体材料也减少。进一步，信号噪声的影响也被降低。
在本实施方式的电路板1000中，通过第一面侧的连接部P1以及第二面侧的连接部P2，在电路板1000的两面得到上述效果(抗冲击性、平坦性提高等)。
另外，在第一刚性电路板10与第二刚性电路板20的两面层叠布线层和绝缘层。因此，电路板1000的对称性(特别是Z方向的对称性)提高，抑制了电路板1000的翘曲。
本实施方式的电路板1000内置导体密度低的第一刚性电路板10以及导体密度高的第二刚性电路板20，由此局部具有高导体密度区域。这样，能够容易地使电路板1000局部细间距化。
在本实施方式的电路板1000中，第一刚性电路板10与第二刚性电路板20通过从绝缘层301、302流出的树脂20a而连接。由此，第一刚性电路板10与第二刚性电路板20之间的密合性提高。另外，由于树脂20a充当缓冲材料，因此在从外部施加冲击的情况下，冲击也不会直接传递到第二刚性电路板20。由此，第二刚性电路板20的抗冲击性提高。
通路导体221、321在Z方向上层叠，由此第二刚性电路板20能够承受来自第一面侧的冲击。另外，通路导体222、322在Z方向上层叠，由此第二刚性电路板20能够承受来自第二面侧的冲击。由此第二刚性电路板20的抗冲击性提高。
例如通过图6示出的过程来制造电路板1000。
首先，在步骤S11中，分别准备第一刚性电路板10和第二刚性电路板20的中间基板。
第一刚性电路板10的中间基板例如为经过图7、图8示出的工序而制造出的基板1013(第一中间基板)。基板1013不具有最外层的布线层300a、300b(图3)。
在制造基板1013时，首先如图7所示那样准备具有基板100和铜箔1011、1012的双面覆铜层叠板。铜箔1011形成在基板100的第一面，铜箔1012形成在基板100的第二面。
接着，如图8所示，例如利用激光在上述双面覆铜层叠板中形成贯通孔20b(图4)，由此生成容纳空间R11。由此，完成基板1013。此外，例如优选容纳空间R11的大小与第二刚性电路板20的大小大致相同。例如优选将容纳空间R11设为比第二刚性电路板20仅大规定的余量。
另一方面，第二刚性电路板20的中间基板例如为经过图9、图10示出的工序而制造出的基板1023(第二中间基板)。基板1023不具有最外层的布线层300a、300b(图2)。
在制造基板1023时，首先如图9所示那样准备第二刚性电路板20的芯基板1020。然后，在芯基板1020的第一面侧配置绝缘层201、铜箔1021，在芯基板1020的第二面侧配置绝缘层202、铜箔1022。此外，在该阶段，绝缘层201、202(预浸料)处于未固化的状态。
接着，如图10所示，对最外的铜箔1021、1022施加压力。该压制例如为热压。在施加该压制时，例如优选通过以销进行了定位的压制用夹具夹住上述配置的部件(压制对象)，相对于主面大致垂直地加压。
由此，从构成各绝缘层201、202的预浸料中流出树脂200c。树脂200c填充到通孔200a。通过压制和加热，各预浸料固化，部件之间相互附着。其结果是，完成基板1023。此外，压制和加热处理也可以分多次进行。另外，加热处理和压制也可以分别进行。
接着，在图6的步骤S12中，如图11所示那样将基板1023配置在基板1013的贯通孔20b(容纳空间R11)中。由此，第一刚性电路板10的第一面与第二刚性电路板20的第一面，并且第一刚性电路板10的第二面与第二刚性电路板20的第二面分别位于大致相同高度，其边界大致平坦。之后，为了暂时固定基板1023，例如使用分配器(dispenser)，对基板1013与基板1023之间的间隙填充粘接剂20c(参照图4或者图5)。粘接剂20c例如优选暂时形成为从基板1013的表面以及基板1023的表面突出，之后通过抛光研磨等使其平坦。
接着，在图6的步骤S13中，将第一刚性电路板10和第二刚性电路板20电连接。由此，制造出第一刚性电路板10(图3)和第二刚性电路板20(图2)。
具体地说，通过上述步骤S 12的处理，基板1023配置于容纳空间R11内。如图12所示，在该状态下例如照射CO2激光来在基板1023中形成通路孔201a、202a，在基板1013中形成通孔100a。之后，根据需要进行去沾污、软蚀刻。
接着，如图13所示，通过版面镀(例如化学镀铜和电镀铜)，在第一面和第二面整面形成镀覆膜，通过规定的光刻工序(例如预处理、层压、曝光、显影、蚀刻、剥膜等)将该镀覆膜图案化。之后，根据需要进行粗糙化。
由此，制造出相互电连接的第一刚性电路板10和第二刚性电路板20。即，通过该镀处理，在通路孔201a内形成通路导体221，在通路孔202a内形成通路导体222，在通孔100a内形成通孔导体100b。另外，在基板100和绝缘层201的第一面形成布线层300a，在基板100和绝缘层202的第二面形成布线层300b。第一刚性电路板10与第二刚性电路板20在第一面侧的连接部P1以及第二面侧的连接部P2处通过共用的布线层300a、300b相互连接。
接着，在图6的步骤S14中，在第一刚性电路板10和第二刚性电路板20的两面层叠布线层和绝缘层。
具体地说，如图14所示，在第一刚性电路板10和第二刚性电路板20的第一面侧配置绝缘层301、铜箔1001，在第一刚性电路板10和第二刚性电路板20的第二面侧配置绝缘层302、铜箔1002。此外，在该阶段，绝缘层301、302(预浸料)处于未固化的状态。
接着，如图15所示，与图10的工序同样地，对最外的铜箔1001、1002施加压力。由此，贯通孔20b两端的开口被第一面侧的绝缘层301以及第二面侧的绝缘层302封住。另外，从构成各绝缘层301、302的预浸料中流出树脂20a和树脂100c。树脂20a填充到基板100与第二刚性电路板20之间的间隙，树脂100c填充于通孔100a。通过压制和加热，各预浸料固化，部件之间相互附着。
接着，如图16所示，例如通过照射CO2激光来在绝缘层301形成通路孔301a，在绝缘层302形成通路孔302a。之后，根据需要进行去沾污、软蚀刻。
接着，如图17所示，通过版面镀(例如化学镀铜和电镀铜)，在第一面和第二面整面形成镀覆膜，通过规定的光刻工序将该镀覆膜图案化。由此，在通路孔301a中形成通路导体321，在通路孔302a中形成通路导体322。另外，在绝缘层301的第一面形成布线层311，在绝缘层302的第二面形成布线层312。之后，根据需要进行粗糙化。
接着，在图6的步骤S15中，在最外层形成外部连接端子。
具体地说，如图18所示，例如通过涂敷或者层压来在绝缘层301的第一面形成阻焊层331，在绝缘层302的第二面形成阻焊层332。然后，通过规定的光刻工序，在阻焊层331、332中形成开口331a、332a。通过开口331a、332a，布线层311、312的一部分作为焊盘而露出。然后，根据需要，例如进行镀Ni/Au、OSP处理(Organic Solderability Preservative：有机可焊性保护膜)等，对这些焊盘进行表面处理。此外，在本实施方式中，在形成阻焊层331、332后形成开口331a、332a，但是并不限于此。例如也可以预先在开口331a、332a的位置处设置掩模构件，在该状态下选择性地形成阻焊层331、332等，从开始就形成具有开口331a、332a的阻焊层331、332。
接着，印刷焊锡膏，进行回流焊，由此在开口331a、332a形成外部连接端子331b、332b(焊锡凸块)。外部连接端子331b、332b位于焊盘上。由此，完成电路板1000(图1)。另外，根据需要，进行外形加工、翘曲校正、通电检查、外观检查或者最终检查。
本实施方式的制造方法适合于制造电路板1000。如果是这种制造方法，则能够以低成本得到良好的电路板1000。
(实施方式2)
以与上述实施方式1的不同点为中心来说明本发明的实施方式2所涉及的电路板及其制造方法。此外，在此，对与上述图1等示出的要素相同的要素分别附加相同的附图标记，方便起见，对于已经说明过的共用部分、即说明重复的部分，省略其说明。
如图19所示，在本实施方式的电路板2000中，第一刚性电路板10与第二刚性电路板20在电路板2000的内层(连接部P3、P4)处电连接。详细地说，在第一刚性电路板10的主面(第一面、第二面)上形成布线层101、102，在第二刚性电路板20的主面(第一面、第二面)上形成布线层213、214。连接部P3(第二连接部)由导电性糊剂300c形成，连接部P4(第一连接部)由导电性糊剂300d形成。即，在连接部P3处布线层101与布线层213通过导电性糊剂300c而电连接。另外，在连接部P4处布线层102与布线层214通过导电性糊剂300d而电连接。其结果是，不连续地形成布线层101、布线层213与导电性糊剂300c，以及布线层102、布线层214与导电性糊剂300d。
此外，导电性糊剂300c、300d是将具有导电性的微颗粒以规定浓度混合到具有粘性的粘结剂中而得到的糊剂。粘结剂是指颗粒之间连结的树脂等。将导电性糊剂300c、300d与通过镀处理形成的导体(镀覆膜)加以区别。
第一刚性电路板10与第二刚性电路板20之间的边界处几乎不存在高低差。因此，两者的第一面和第二面分别位于大致相同的高度，其边界大致平坦。另外，布线层101和214的一部分被配置在树脂20a上。其结果是，布线层101、213以及布线层102、214分别形成为平坦的面。
如图20所示，在第一面侧，布线层101从基板100与第二刚性电路板20之间的边界(第一刚性电路板10的端部)起沿主面向第二刚性电路板20侧突出，在第二刚性电路板20(绝缘层201)上与布线层213相连接。布线层101与布线层213例如在第二刚性电路板20的各边(四边)进行连接。另外，如图21所示，在第二面侧，布线层214从基板100与第二刚性电路板20之间的边界(第二刚性电路板20的端部)起沿主面向基板100侧突出，在第一刚性电路板10(基板100)上与布线层102相连接。布线层102与布线层214例如在第二刚性电路板20的各边(四边)进行连接。此外，连接部位的数量、连接位置是任意的。
如图22所示，第二刚性电路板20在第一面(第四主面)上具有布线层213(第四布线层)，在第二面(第二主面)上具有布线层214(第二布线层)。布线层214从第二刚性电路板20的端部(侧面)起沿第二面(向X1侧)突出。
如图23所示，第一刚性电路板10在第一面(第三主面)上具有布线层101(第三布线层)，在第二面(第一主面)上具有布线层102(第一布线层)。布线层101从第一刚性电路板10的端部(贯通孔20b的壁面)起沿第一面(向X2侧)突出。
例如通过图24示出的过程来制造电路板2000。
首先，在步骤S21中，准备第一刚性电路板10和第二刚性电路板20。第一刚性电路板10和第二刚性电路板20例如能够通过公知的积层法来制造。此外，例如图25所示，例如能够通过在形成布线层214之后利用激光等来去除第一面侧的基板200以及绝缘层201、202，来形成第二刚性电路板20的布线层214的突出部分。另外，例如图26所示，例如能够通过在形成布线层101之后利用激光等来去除第二面侧的基板100，来形成第一刚性电路板10的布线层101的突出部分。
接着，在图24的步骤S22中，如图27所示那样将第二刚性电路板20配置在第一刚性电路板10的容纳空间R11中。由此，第一刚性电路板10的第一面与第二刚性电路板20的第一面，并且第一刚性电路板10的第二面与第二刚性电路板20的第二面分别大致平坦。之后，为了暂时固定第二刚性电路板20，与图6的步骤S12同样地，例如使用分配器，对第一刚性电路板10(基板100)与第二刚性电路板20之间的间隙中的、第二刚性电路板20的四角的间隙填充粘接剂20c。
接着，在图24的步骤S23中，如图28所示那样通过涂敷导电性糊剂300c、300d来将第一刚性电路板10和第二刚性电路板20电连接。之后，根据需要，例如通过加热处理或者紫外线照射等使导电性糊剂300c、300d固化。由此，布线层101与布线层213在连接部P3处通过导电性糊剂300c而电连接。另外，布线层102与布线层214在连接部P4处通过导电性糊剂300d而电连接。
接着，在图24的步骤S24中，与图6的步骤S14同样地，在第一刚性电路板10和第二刚性电路板20的两面层叠布线层311、312以及绝缘层301、302。接着，在图24的步骤S25中，与图6的步骤S15同样地，在最外层形成外部连接端子331b、332b。其结果是，完成电路板2000(图19)。
本实施方式的制造方法适合于制造电路板2000。如果是这种制造方法，则能够以低成本得到良好的电路板2000。
(其它实施方式)
在上述实施方式2中，也可以例如图29(与图20对应的图)所示那样，导电性糊剂300c(连接部P3)配置在第一刚性电路板10与第二刚性电路板20之间的边界处(树脂20a上)。进一步，也可以如图30(与图20对应的图)所示那样，例如使用由铜形成的中继导体2001，使用导电性糊剂300c将中继导体2001的两端分别与布线层101、213相连接。此外，对于导电性糊剂300d(连接部P4)，也是相同的。
在上述实施方式1、2中，关于第一刚性电路板10的主面上的布线层与第二刚性电路板20的主面上的布线层之间的连接，其连接部位的数量、连接位置等是任意的。例如图31(与图20对应的图)所示，布线层101与布线层213也可以仅在第二刚性电路板20的相对的边处相连接。
在上述实施方式1、2中，对第一刚性电路板10(基板100)与第二刚性电路板20之间的间隙填充从上层的绝缘层流出的树脂20a，但是并不限定于此。例如也可以在形成上层绝缘层之前将与粘接剂20c分开准备的树脂等填充到该间隙。在该情况下，在树脂的注入(填充)中使用分配器等较有效。
在上述实施方式1、2中，由于其布线层数量的不同而第二刚性电路板20中的导体的存在密度大于第一刚性电路板10中的导体的存在密度，但是并不限定于此。例如也可以是由于通路导体的数量的不同或者导体图案的线宽、间距的不同而第二刚性电路板20中的导体的存在密度大于第一刚性电路板10中的导体的存在密度。
在上述实施方式1、2中，通路导体221、222、321、322也可以不是填充通路孔而是保形通路孔。但是，在提高抗冲击性方面，优选使用填充通路孔。
在上述实施方式1、2中，第二刚性电路板20也可以是内置有电子部件的电路板。例如图32所示，电路板1000中的第二刚性电路板20也可以是内置有电子部件500的电路板。另外，第二刚性电路板20也可以内置多个电子部件。
在上述实施方式1、2中，也可以在第一刚性电路板10的一个容纳空间R11中内置多个第二刚性电路板20。如图33所示，也可以在第一刚性电路板10的一个容纳空间R11中内置多个第二刚性电路板20。
电路板1000、2000中的导体图案也可以具备从部件连接端子(例如外部连接端子331b)向板连接端子(例如外部连接端子332b)扇出的形态。
在上述实施方式1、2中，也可以是第一刚性电路板10和第二刚性电路板20仅在单面具有布线层。例如图34所示，电路板1000中的第一刚性电路板10和第二刚性电路板20也可以仅在单面具有布线层。
在上述实施方式1、2中，也可以是第一刚性电路板10的主面上的布线层与第二刚性电路板20的主面上的布线层仅在两个主面(第一面、第二面)中的一面(单面)电连接。例如图34所示，也可以通过电路板1000的布线层300b仅在第二面侧使第一刚性电路板10与第二刚性电路板20相互电连接。在该情况下，第一刚性电路板10与第二刚性电路板20也在电路板1000的内层相互电连接，由此对于外部冲击等，第一刚性电路板10与第二刚性电路板20之间的连接可靠性也提高。
在上述实施方式1、2中，容纳空间R11的形状以及大小是任意的。但是，从进行第二刚性电路板20的定位方面考虑，优选与第二刚性电路板20对应的形状以及大小。
在上述实施方式1、2中，容纳空间R11并不限定于贯通孔。例如图35所示，电路板1000的容纳空间R11也可以是凹部。
在上述实施方式2中，例如图36所示，通过预先在下面配置间隔物2011也能够形成第二刚性电路板20的布线层214的突出部分。另外，例如图37所示，通过预先在下面配置间隔物2012也能够形成第一刚性电路板10的布线层101的突出部分。在形成布线层101、214之后去除间隔物2011、2012即可。
对于其它点也相同，在上述实施方式中，在不脱离本发明的宗旨的范围内能够任意地变更各结构要素的位置、形状、材质、尺寸、图案或者层数等。
本发明的制造方法并不限定于图6、图24的流程图示出的内容和顺序，在不脱离本发明的宗旨的范围内能够任意地变更内容和顺序。另外，根据用途等，也可以省略不需要的工序。
例如通过半添加法也能够制造电路板1000。以下，说明该情况下的制造过程。此外，对与上述实施方式相同或者等同的结构附加等同的附图标记，并且省略或者简化其说明。
在使用半添加法的制造方法中，例如在实施方式1中所说明的那样，在通过粘接剂20c而相互粘接的第一刚性电路板10与第二刚性电路板20上形成通路孔201a、202a以及通孔100a(参照图4、图12)。
接着，如图38所示，在铜箔1011、1012的表面形成图案化的抗镀层131。抗镀层131具有开口部131a。
接着，如图39所示，在形成有抗镀层131的铜箔1011、1012的表面进行铜的电解镀而形成由铜形成的镀覆膜132。镀覆膜132形成于抗镀层131的开口部131a。
接着，在如图40所示那样去除(剥离)抗镀层131之后实施蚀刻处理。由此，露出的铜箔1011、1012被去除。其结果是，如图41所示，完成第一刚性电路板10与第二刚性电路板20电连接的电路板。
以后，通过在上述实施方式1中所说明的过程在第一刚性电路板10和第二刚性电路板20的第一面侧以及第二面侧形成绝缘层301、302以及布线层311、312等，完成图1示出的电路板1000。
另外，在上述实施方式1、2中，说明了用于制造一个第二刚性电路板20的制造方法，但是并不限定于此。例如图42所示，也可以制造具有多个第二刚性电路板20的多连片基板21，从该多连片基板21取出(例如切出)第二刚性电路板20。
在上述实施方式1、2中，如图3所示，在第一刚性电路板10中形成通孔100a，通过形成于该通孔100a内部的通孔导体100b来将布线层300a和布线层300b电连接。并不限定于此，例如图43所示，例如也可以通过通路导体105b将布线层300a和布线层300b电连接。
代替以上图11～图13示出的方法，例如也可以通过图44A～图44C示出的方法来形成布线层300a、300b、连接部P1、P2等。
例如图44A所示，准备基板1013(第一中间基板)以及第一面上具有布线层1031而第二面上具有布线层1032的电路板1024。然后，在设置于基板1013的容纳空间R11中配置电路板1024，使得基板1013的第一面和第二面(第一主面)与电路板1024的第一面和第二面(第二主面)大致平坦。之后，为了暂时固定电路板1024，例如使用分配器，对基板1013与电路板1024之间的间隙填充粘接剂20c。
接着，例如图44B所示，同时进行对基板1013上的版面镀(PN镀)和对电路板1024上的版面镀。由此，从基板1013的第一面和第二面(第一主面)至电路板1024的第一面和第二面(第二主面)连续地形成例如由铜形成的电解镀膜1033、1034。另外，布线层1031和电解镀膜1033成为布线层300a，布线层1032和电解镀膜1034成为布线层300b。然后，形成在各主面具有布线层300a、300b的第二刚性电路板20。另外，在基板1013与第二刚性电路板20之间形成连接部P1、P2。
接着，如图44C所示，将基板100上的导体层图案化。由此，形成在各主面具有布线层300a、300b的第一刚性电路板10。之后，例如与实施方式1同样地(参照图14～图18)，在第一刚性电路板10的第一面和第二面(第一主面)上以及第二刚性电路板20的第一面和第二面(第二主面)上形成层间绝缘层，在该层间绝缘层上形成上层布线层。由此，将连接部P1、P2配置于内层。
另外，代替之前的图11～图13示出的方法，例如也可以通过图45A～图45C示出的方法来形成布线层300a、300b、连接部P1、P2等。
例如图45A所示，准备第一面上具有布线层1035且第二面上具有布线层1036的电路板1014以及基板1023(第二中间基板)。然后，在设置于电路板1014的容纳空间R11中配置基板1023，使得电路板1014的第一面和第二面(第一主面)与基板1023的第一面和第二面(第二主面)大致平坦。之后，为了暂时固定基板1023，例如使用分配器来对电路板1014与基板1023之间的间隙填充粘接剂20c。
接着，例如图45B所示，同时进行对电路板1014上的版面镀(PN镀)以及对基板1023上的版面镀。由此，从电路板1014的第一面和第二面(第一主面)至基板1023的第一面和第二面(第二主面)连续地形成例如由铜形成的电解镀膜1037、1038。另外，布线层1035和电解镀膜1037成为布线层300a，布线层1036和电解镀膜1038成为布线层300b。然后，形成在各主面具有布线层300a、300b的第一刚性电路板10。另外，在基板1023与第一刚性电路板10之间形成连接部P1、P2。
接着，如图45C所示，将绝缘层201、202上的导体层图案化。由此，形成在各主面具有布线层300a、300b的第二刚性电路板20。之后，例如与实施方式1同样地(参照图14～图18)，在第一刚性电路板10的第一面和第二面(第一主面)上以及第二刚性电路板20的第一面和第二面(第二主面)上形成层间绝缘层，在该层间绝缘层上形成上层布线层。由此，将连接部P1、P2配置于内层。
在上述实施方式1、2中，容纳空间R11的形成方法是任意的。容纳空间R11例如也可以通过蚀刻等来形成。
以上，说明了本发明的实施方式，但应该理解为由于设计上的原因、其他原因而所需的各种修正、组合是包含在“权利要求”所记载的发明、“具体实施方式”所记载的具体例子所对应的发明范围内的。
产业上的可利用性
本发明所涉及的电路板适用于电子设备的电路基板。另外，本发明所涉及的电路板的制造方法适合于制造电子设备的电路基板。
附图标记说明
10：第一刚性电路板：20：第二刚性电路板；20a：树脂；20b：贯通孔；20c：粘接剂；100：基板；100a：通孔；100b：通孔导体；100c：树脂；101：布线层(第三布线层)；102：布线层(第一布线层)；111、112：布线层；121、122：通路导体；200：基板；200a：通孔；200b：通孔导体；200c：树脂；201、202：绝缘层；201a、202a：通路孔；211、212：布线层；213：布线层(第四布线层)；214：布线层(第二布线层)；221、222：通路导体；300a：布线层(第三布线层、第四布线层)；300b：布线层(第一布线层、第二布线层)；300c、300d：导电性糊剂；301、302：绝缘层(层间绝缘层)；301a、302a：通路孔；311、312：布线层(上层布线层)；321、322：通路导体；331、332：阻焊层；331b、332b：外部连接端子；500：电子部件；1000、2000：电路板；1001、1002、1011、1012、1021、1022：铜箔；1013：基板(第一中间基板)；1014：电路板；1023：基板(第二中间基板)；1024：电路板；2001：中继导体；P1、P3：连接部(第二连接部)；P2、P4：连接部(第一连接部)；R11：容纳空间。

Claims (17)

1.一种电路板，具有：
第一刚性电路板，其在第一主面上具有第一布线层；
第二刚性电路板，其在第二主面上具有第二布线层；
第一连接部，其连接上述第一布线层和上述第二布线层；以及
第一层间绝缘层，其形成在上述第一布线层、上述第二布线层以及上述第一连接部上，
该电路板的特征在于，
上述第一刚性电路板和上述第二刚性电路板被配置成上述第一主面与上述第二主面位于大致相同的高度，
上述第一布线层和上述第二布线层通过上述第一连接部而电连接。
2.根据权利要求1所述的电路板，其特征在于，
上述第一布线层和上述第二布线层中的至少一方是与上述第一连接部连续地形成的。
3.根据权利要求1所述的电路板，其特征在于，
上述第一布线层、上述第一连接部、上述第二布线层不连续地形成。
4.根据权利要求3所述的电路板，其特征在于，
上述第一布线层或者上述第二布线层的材料与上述第一连接部的材料互不相同。
5.根据权利要求4所述的电路板，其特征在于，
上述第一连接部由导电性糊剂形成。
6.根据权利要求1～5中的任一项所述的电路板，其特征在于，
在上述第一刚性电路板与上述第二刚性电路板之间的间隙中填充有树脂，
上述第一连接部的至少一部分被配置在上述树脂上。
7.根据权利要求1～5中的任一项所述的电路板，其特征在于，
上述第一布线层从上述第一刚性电路板的端部沿上述第一主面向上述第二刚性电路板侧突出。
8.根据权利要求1～5中的任一项所述的电路板，其特征在于，
上述第二布线层从上述第二刚性电路板的端部沿上述第二主面向上述第一刚性电路板侧突出。
9.根据权利要求1～5中的任一项所述的电路板，其特征在于，
上述第一刚性电路板在处于上述第一主面相反侧的第三主面上具有第三布线层，
上述第二刚性电路板在处于上述第二主面相反侧的第四主面上具有第四布线层，
该电路板还具有：
第二连接部，其连接上述第三布线层和上述第四布线层；以及
第二层间绝缘层，其形成在上述第三布线层、上述第四布线层以及上述第二连接部上，
上述第一刚性电路板和上述第二刚性电路板还被配置成上述第三主面与上述第四主面位于大致相同的高度，
上述第三布线层和上述第四布线层通过上述第二连接部而相互电连接。
10.根据权利要求1～5中的任一项所述的电路板，其特征在于，
上述第二刚性电路板中的导体的存在密度大于上述第一刚性电路板中的导体的存在密度。
11.根据权利要求1～5中的任一项所述的电路板，其特征在于，
上述第二刚性电路板是具备包括上述第二布线层在内的多个布线层的多层电路板，
上述第二刚性电路板的布线层的总数大于上述第一刚性电路板的包括上述第一布线层在内的布线层的总数。
12.根据权利要求1～5中的任一项所述的电路板，其特征在于，
在上述第一布线层和上述第二布线层的上层，隔着层间绝缘层而形成有上层布线层，
上述第一刚性电路板和上述第二刚性电路板通过上述层间绝缘层中的通路导体而与上述上层布线层电连接，
上述第二刚性电路板正上方的上述层间绝缘层中的上述通路导体的数量大于上述第一刚性电路板正上方的上述层间绝缘层中的上述通路导体的数量。
13.根据权利要求1～5中的任一项所述的电路板，其特征在于，
上述第二刚性电路板是具备包括上述第二布线层在内的多个布线层的多层电路板，
上述第二刚性电路板的至少一个布线层的厚度小于等于上述第一刚性电路板的布线层的厚度。
14.一种电路板的制造方法，包括以下步骤：
准备第一刚性电路板的在第一主面上形成第一布线层之前的第一中间基板以及第二刚性电路板的在第二主面上形成第二布线层之前的第二中间基板；
以使上述第一主面与上述第二主面位于大致相同的高度的方式将上述第二中间基板配置在设置于上述第一中间基板的容纳空间中；
从上述第一主面和上述第二主面中的一方到另一方连续地形成包含上述第一布线层和上述第二布线层的布线层；以及
在上述第一主面上和上述第二主面上形成层间绝缘层，在该层间绝缘层上形成上层布线层。
15.一种电路板的制造方法，包括以下步骤：
准备在第一主面上具有第一布线层的第一刚性电路板以及在第二主面上具有第二布线层的第二刚性电路板；
以使上述第一主面与上述第二主面位于大致相同的高度的方式将上述第二刚性电路板配置在设置于上述第一刚性电路板的容纳空间中；
通过导电性糊剂将上述第一布线层和上述第二布线层电连接；以及
在上述第一主面上和上述第二主面上形成层间绝缘层，在该层间绝缘层上形成上层布线层。
16.一种电路板的制造方法，包括以下步骤：
准备第一刚性电路板的在第一主面上形成第一布线层之前的第一中间基板以及在第二主面上具有第二布线层的第二刚性电路板；
以使上述第一主面与上述第二主面位于大致相同的高度的方式将上述第二刚性电路板配置在设置于上述第一中间基板的容纳空间中；
从上述第一主面到上述第二主面连续地形成包含上述第一布线层的布线层；以及
在上述第一主面上和上述第二主面上形成层间绝缘层，在该层间绝缘层上形成上层布线层。
17.一种电路板的制造方法，包括以下步骤：
准备在第一主面上具有第一布线层的第一刚性电路板以及第二刚性电路板的在第二主面上形成第二布线层之前的第二中间基板；
以使上述第一主面与上述第二主面位于大致相同的高度的方式将上述第二中间基板配置在设置于上述第一刚性电路板的容纳空间中；
从上述第二主面到上述第一主面连续地形成包含上述第二布线层的布线层；以及
在上述第一主面上和上述第二主面上形成层间绝缘层，在该层间绝缘层上形成上层布线层。
CN2010800493371A 2009-10-30 2010-10-07 电路板及其制造方法 Pending CN102598886A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US25636709P 2009-10-30 2009-10-30
US61/256,367 2009-10-30
US12/793,720 US8546698B2 (en) 2009-10-30 2010-06-04 Wiring board and method for manufacturing the same
US12/793,720 2010-06-04
PCT/JP2010/067693 WO2011052358A1 (ja) 2009-10-30 2010-10-07 配線板及びその製造方法

Publications (1)

Publication Number Publication Date
CN102598886A true CN102598886A (zh) 2012-07-18

Family

ID=43921784

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800493371A Pending CN102598886A (zh) 2009-10-30 2010-10-07 电路板及其制造方法

Country Status (6)

Country Link
US (1) US8546698B2 (zh)
JP (1) JPWO2011052358A1 (zh)
KR (1) KR20120064125A (zh)
CN (1) CN102598886A (zh)
TW (1) TW201136463A (zh)
WO (1) WO2011052358A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8400782B2 (en) 2009-07-24 2013-03-19 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
EP2547182A1 (en) * 2011-07-15 2013-01-16 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Method of manufacturing a printed circuit board or a sub-assembly thereof as well as printed circuit board or a sub-assembly thereof and use thereof
AT13232U1 (de) * 2011-12-28 2013-08-15 Austria Tech & System Tech Verfahren zum herstellen einer aus wenigstens zwei leiterplattenbereichen bestehenden leiterplatte sowie leiterplatte
JP6082233B2 (ja) * 2012-10-31 2017-02-15 イビデン株式会社 配線板及びその製造方法
KR20220062913A (ko) * 2020-11-09 2022-05-17 삼성전기주식회사 브리지 내장기판

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1678167A (zh) * 2004-03-31 2005-10-05 全懋精密科技股份有限公司 多层电路板及其制法
US7808799B2 (en) * 2006-04-25 2010-10-05 Ngk Spark Plug Co., Ltd. Wiring board

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58105587A (ja) 1981-12-18 1983-06-23 松下電器産業株式会社 回路基板
JP2529987B2 (ja) 1988-01-18 1996-09-04 株式会社東芝 多層印刷配線板装置の製造方法
JP3754171B2 (ja) 1997-04-08 2006-03-08 富士通株式会社 回路基板及びその製造方法
JPH11317582A (ja) 1998-02-16 1999-11-16 Matsushita Electric Ind Co Ltd 多層配線基板およびその製造方法
US6281446B1 (en) * 1998-02-16 2001-08-28 Matsushita Electric Industrial Co., Ltd. Multi-layered circuit board and method of manufacturing the same
JP2000091752A (ja) 1998-09-09 2000-03-31 Nec Eng Ltd プリント配線板
JP2003069229A (ja) 2001-08-27 2003-03-07 Ngk Spark Plug Co Ltd 多層プリント配線板
JP2003218523A (ja) 2002-01-25 2003-07-31 O K Print:Kk 配線基板
JP2003298234A (ja) 2002-04-01 2003-10-17 Hitachi Cable Ltd 多層配線板及びその製造方法、ならびに配線基板
JP3849705B2 (ja) * 2002-08-07 2006-11-22 株式会社デンソー 配線基板および配線基板の接続構造
JP4166532B2 (ja) 2002-08-27 2008-10-15 大日本印刷株式会社 プリント配線板の製造方法
JP4777759B2 (ja) * 2005-12-01 2011-09-21 富士フイルム株式会社 配線基板及び配線基板接続装置
TWI407870B (zh) * 2006-04-25 2013-09-01 Ngk Spark Plug Co 配線基板之製造方法
JP4954765B2 (ja) 2006-04-25 2012-06-20 日本特殊陶業株式会社 配線基板の製造方法
TWI339880B (en) 2007-05-31 2011-04-01 Unimicron Technology Corp Structure of pachaging substrate and package structure thereof having chip embedded therein
AT12319U1 (de) 2009-07-10 2012-03-15 Austria Tech & System Tech Verfahren zum herstellen einer aus wenigstens zwei leiterplattenbereichen bestehenden leiterplatte sowie leiterplatte

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1678167A (zh) * 2004-03-31 2005-10-05 全懋精密科技股份有限公司 多层电路板及其制法
US7808799B2 (en) * 2006-04-25 2010-10-05 Ngk Spark Plug Co., Ltd. Wiring board

Also Published As

Publication number Publication date
TW201136463A (en) 2011-10-16
JPWO2011052358A1 (ja) 2013-03-21
US20110100680A1 (en) 2011-05-05
KR20120064125A (ko) 2012-06-18
US8546698B2 (en) 2013-10-01
WO2011052358A1 (ja) 2011-05-05

Similar Documents

Publication Publication Date Title
CN103167727B (zh) 电路板及其制造方法
US8238109B2 (en) Flex-rigid wiring board and electronic device
US8687380B2 (en) Wiring board and method for manufacturing the same
US8609991B2 (en) Flex-rigid wiring board and method for manufacturing the same
CN102598885A (zh) 电路板及其制造方法
WO2011024921A1 (ja) プリント配線板及びその製造方法
CN102026480A (zh) 刚挠性电路板及其制造方法
US20120047727A1 (en) Flex-rigid wiring board and method for manufacturing the same
KR20090130727A (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
CN102598886A (zh) 电路板及其制造方法
KR20160059125A (ko) 소자 내장형 인쇄회로기판 및 그 제조방법
CN116156741A (zh) 一种印刷电路板和移动设备
US9307642B2 (en) Printed board, printed board unit, and method of manufacturing printed board
JP2004327633A (ja) 配線基板
JP4349891B2 (ja) 配線基板および電子装置
JP2021077680A (ja) 配線基板及び配線基板の製造方法
KR20110131047A (ko) 매립형 인쇄회로기판 제조방법 및 매립형 인쇄회로기판 제조용 구조물
KR20110131043A (ko) 매립형 인쇄회로기판 및 그 제조방법
JP2022119655A (ja) 配線基板
JP2005191142A (ja) 配線基板
JP2004273718A (ja) 配線基板
KR20110131040A (ko) 매립형 인쇄회로기판 및 그 제조방법
JP2005159091A (ja) 配線基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C05 Deemed withdrawal (patent law before 1993)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120718