CN104124180B - 芯片封装结构的制作方法 - Google Patents

芯片封装结构的制作方法 Download PDF

Info

Publication number
CN104124180B
CN104124180B CN201310487536.6A CN201310487536A CN104124180B CN 104124180 B CN104124180 B CN 104124180B CN 201310487536 A CN201310487536 A CN 201310487536A CN 104124180 B CN104124180 B CN 104124180B
Authority
CN
China
Prior art keywords
chip
connection
layer
conductor
preparation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310487536.6A
Other languages
English (en)
Other versions
CN104124180A (zh
Inventor
王建皓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipmos Technologies Inc
Original Assignee
Chipmos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipmos Technologies Inc filed Critical Chipmos Technologies Inc
Publication of CN104124180A publication Critical patent/CN104124180A/zh
Application granted granted Critical
Publication of CN104124180B publication Critical patent/CN104124180B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring a preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/033—Manufacturing methods by local deposition of the material of the bonding area
    • H01L2224/0333—Manufacturing methods by local deposition of the material of the bonding area in solid form
    • H01L2224/03334—Manufacturing methods by local deposition of the material of the bonding area in solid form using a preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种芯片封装结构的制作方法，包括下列步骤。首先，提供承载器。承载器具有金属层。接着，形成图案化光阻层于金属层上。图案化光阻层具有多个第一开口以暴露部份金属层。接着，分别形成多个连接端子于第一开口内，且连接端子连接金属层。接着，将芯片设置于承载器上，并通过多个连接导体分别连接连接端子与芯片的多个第一接垫。接着，将芯片设置于承载器上后，移除图案化光阻层。之后，形成封装材料于承载器上。封装材料包覆芯片、连接导体以及金属层。接着，移除承载器以及金属层，以暴露连接端子。

Description

芯片封装结构的制作方法
技术领域
本发明是有关于一种封装结构的制作方法，且特别是有关于一种芯片封装结构的制作方法。
背景技术
近年来，随着电子技术的日新月异，以及高科技电子产业的相继问世，使得更人性化、功能更佳的电子产品不断地推陈出新，并朝向轻、薄、短、小的趋势迈进。在此趋势之下，由于电路板具有布线细密、组装紧凑及性能良好等优点，因此电路板便成为承载多个电子元件（例如：芯片）以及使这些电子元件彼此电性连接的主要媒介之一。
倒装式（flip chip）封装是芯片与电路板封装的一种方式。电路板上具有多个接垫，且电路板可借由配置于接垫上的焊料以回焊的方式与芯片作电性连接。近年来，由于电子元件（例如芯片）之间所需传递的信号日益增加，因此电路板所需具有的接垫数也日益增加，然而，电路板上的空间有限，因此接垫之间的间距朝向微间距（fine pitch）发展。
在已知技术中，芯片封装结构包括芯片、基板、多个接垫、防焊层以及多个焊料凸块。接垫配置于基板的表面上。防焊层覆盖基板的表面，并具有多个焊罩定义型（SolderMask Defined，SMD）开口，其中这些开口分别暴露出这些接垫。这些焊料凸块分别覆盖于这些接垫上且分别突出于这些开口外。接着再以回焊的方式使基板与芯片借由配置于两者之间的这些焊料凸块电性与结构性连接。
然而，为了符合接垫微间距的趋势，防焊层的开口孔径也随之缩小，导致开口的纵横比增加，更不利于印刷或植入大尺寸的焊料凸块，亦提高了焊料凸块与接垫间的对位困难度。同时，当在这些接垫上配置大尺寸的焊料凸块并与芯片以回焊的方式接合时，这些焊料凸块会因回焊受热而呈现熔融状态，由于这些接垫是以微间距排列于基板的表面上，因此容易导致回焊过程中呈熔融状态的焊料凸块发生桥接现象及短路问题，而无法提供微间距的电性连接结构。
发明内容
本发明提供一种芯片封装结构的制作方法，其可提高焊料与接垫间的对位精准度，以及避免回焊焊料时发生焊料桥接短路的现象。
本发明更提供一种芯片封装结构的制作方法，其可于形成接垫时，同时形成重配置线路层，以简化工艺，提高生产效率。
本发明的芯片封装结构的制作方法包括下列步骤。首先，提供承载器。承载器具有金属层。接着，形成图案化光阻层于金属层上。图案化光阻层具有多个第一开口以暴露部份金属层。接着，分别形成多个连接端子于第一开口内，且连接端子连接金属层。接着，将芯片设置于承载器上，并通过多个连接导体分别连接连接端子与芯片的多个第一接垫。接着，将芯片设置于承载器上后，移除图案化光阻层。之后，形成封装材料于承载器上。封装材料包覆芯片、连接导体以及金属层。接着，移除承载器以及金属层，以暴露连接端子。
本发明的芯片封装结构的制作方法包括下列步骤。首先，提供承载器。承载器具有金属层。接着，形成图案化光阻层于金属层上。图案化光阻层暴露部份金属层。接着，形成第一重配置线路层于被图案化光阻层暴露的金属层上。第一重配置线路层包括多个连接端子以及至少一导线图案。导线图案连接对应的连接端子。之后，移除图案化光阻层。接着，将芯片设置于承载器上，并通过多个连接导体分别连接连接端子与芯片的多个第一接垫。接着，形成封装材料于承载器上。封装材料包覆芯片、连接导体、第一重配置线路层以及金属层。接着，移除承载器以及金属层，以暴露第一重配置线路层。
基于上述，本发明的芯片封装结构工艺是在芯片通过连接导体与承载器的连接端子接合后，才移除图案化光阻层，不但有益于提升连接导体与连接端子的对位精准度，更可减少连接导体与连接端子在接合过程中发生焊料桥接进而造成短路的现象。此外，本发明的芯片封装结构工艺亦可在形成连接端子时，同步形成与连接端子连接的导线图案，以对连接端子的电性接点进行重新配置，因而可减少后续的重配置线路层的制作次数。因此，本发明不但可节省制造成本，更可提升工艺的良率及效率。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图详细说明如下。
附图说明
图1A至图1J是依照本发明一实施例的一种芯片封装结构的制作方法的流程剖面示意图。
图2A至图2G是依照本发明另一实施例的一种芯片封装结构的制作方法的部份流程剖面示意图。
图3A至图3I是依照本发明另一实施例的一种芯片封装结构的制作方法的部份流程剖面示意图。
图4A至图4I是依照本发明另一实施例的一种芯片封装结构的制作方法的部份流程剖面示意图。
【符号说明】
100、200、300、400：芯片封装结构
110：承载器
112：金属层
120、320、420：图案化光阻层
122、322：第一开口
130、230、330、432：连接端子
140：芯片
142：第一接垫
150、250、350、450：连接导体
152：焊帽
160、460：封装材料
170：重配置线路层
172、472：第一保护层
174、474：图案化导线层
176、476：第二保护层
178、478：焊垫
180：第二焊球
332：润湿层
430：第一重配置线路层
434：导线图案
470：第二重配置线路层
具体实施方式
图1A至图1J是依照本发明一实施例的一种芯片封装结构的制作方法的流程剖面示意图。请先参照图1A及图1B，本实施例的芯片封装结构的制作方法包括下列步骤：首先，提供承载器110，其中，承载器110具有金属层112。接着，形成图案化光阻层120于金属层112上。图案化光阻层如图1B所示具有多个第一开口122，以暴露部份金属层112。接着，请参照图1C，分别形成多个连接端子130于第一开口122内，且连接端子130连接金属层112。接着，请同时参照图1D以及图1E，将芯片140设置于承载器110上，并通过多个连接导体150分别与连接端子130及芯片140的多个第一接垫142连接。在本实施例中，上述的连接导体150是预先形成于芯片140的第一接垫142上，形成连接导体150的方式例如是电镀或溅镀。之后，再与连接端子130形成电性连接，其中，连接导体150与连接端子130的电连接方式，例如是通过回焊、热压合或超声波焊接等方式进行接合。在本实施例中，连接端子130为设置于承载器110上的第二接垫，而连接导体150为导电柱，其材质可为金、银、铜或其它类似的导电材质。于其它较佳的实施例中，导电柱顶部可预先形成焊帽152或亦可于连接端子130上预先形成焊帽（未绘示），以供焊接接合。当然，本实施例仅作为举例说明之用，本发明并不限制连接导体以及连接端子的种类。
此外，将芯片140设置于承载器110上的步骤可包括先提供晶圆（未绘示），而此晶圆包括多个彼此连接且阵列排列的芯片，接着再切割晶圆以使上述的多个芯片彼此分离。接着再将彼此分离的芯片的其中之一（也就是芯片140）设置于承载器110上。而连接导体150亦可在晶圆切割前，先形成于其彼此连接且阵列排列的芯片的第一接垫上。
请接续参照图1F，在将芯片140设置于承载器110上后，移除如图1E所示的图案化光阻层120。之后，再如图1G所示形成封装材料160于承载器110上。封装材料160包覆芯片140、连接导体150、连接端子130以及金属层112。接着，再移除如图1G所示的承载器110以及金属层112，以如图1H所示暴露出连接端子130。
请接续参照图1I，在暴露出连接端子130后，形成重配置线路层170，其中，重配置线路层170覆盖封装材料160的部分区域，并且与暴露出的连接端子130电性连接，以对连接端子130与外部电子元件进行电性连接的接点位置进行重新配置。在本实施例中，形成重配置线路层170的步骤可包括下列步骤：首先，形成第一保护层172，其中第一保护层172覆盖封装材料160的部分区域，并且暴露连接端子130。接着，形成图案化导线层174于第一保护层172以及连接端子130上，其中图案化导线层174如图1I所示覆盖第一保护层172的部份区域并与连接端子130连接。接着，再形成第二保护层176于第一保护层172以及图案化导线层174上，其中第二保护层176暴露部份图案化导线层174。之后，再形成多个焊垫178于图案化导线层174上，且焊垫178分别连接第二保护层176暴露出的图案化导线层174。如此，芯片140的接点位置即可通过重配置线路层170由连接端子130的位置重新配置到焊垫178的位置，以与外部电子元件进行电性连接。形成上述图案化导缐层174及焊垫178的方式例如为电镀或溅镀等方式。
接着，再如图1J所示，分别形成多个第二焊球180于焊垫178上。如此，即初步完成芯片封装结构100的制作。本实施例的芯片封装结构工艺是在芯片140设置于承载器110上后，才移除图案化光阻层120，不但有益于提升连接导体150与连接端子130的对位精准度，更可减少连接导体150与连接端子130在接合过程中发生焊料桥接进而造成短路的现象。
图2A至图2G是依照本发明另一实施例的一种芯片封装结构的制作方法的部份流程剖面示意图。在此须说明的是，本实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参照前述实施例，本实施例不再重复赘述。
本实施例的芯片封装结构的制作方法沿用前述实施例中的图1A至图1C的步骤，也就是说，本实施例的芯片封装结构的制作方法包括先执行如前述实施例中的图1A至图1C的步骤，在形成如图1C所示的连接端子130于图案化光阻层120的第一开口122内后，再接续参照图2A及图2B，将芯片140设置于承载器110上，并通过多个连接导体250分别与连接端子130及芯片140的多个第一接垫142连接。在本实施例中，连接端子130如前一实施例所述为第二接垫，而连接导体250则为第一焊球。连接导体250可例如预先形成于芯片140的第一接垫142上，再与连接端子130形成电性连接，且连接导体250与连接端子130以及连接导体250与第一接垫142之间是通过回焊、热压合、超声波焊接等方式进行接合。于另一较佳的实施例中，连接导体250可采用电镀、溅镀、网版印刷或置球（ball drop）的方式形成于第一接垫142上。值得注意的是，由于图案化光阻层120于此阶段尚未移除，再加上连接端子130的形成厚度可较图案化光阻层120为低，因此于接合时，该图案化光阻层120具有辅助芯片140的连接导体250定位于连接端子130的效果。
接着，请接续参照图2C，在将芯片140设置形成于承载器110上后，移除如图2B所示的图案化光阻层120。之后，再如图2D所示形成封装材料160于承载器110上。封装材料160如前一实施例所述包覆芯片140、连接导体250、连接端子130以及金属层112。接着，再移除如图2D所示的承载器110以及金属层112，以如图2E所示暴露出连接端子130。
接着，请参照图2F，在暴露出连接端子130后，形成重配置线路层170，其中，重配置线路层170如前一实施例所述包括第一保护层172、图案化导线层174、第二保护层176以及焊垫178。至于重配置线路层170的详细配置方式以及制作过程可参照前一实施例所述，于此不再赘述。接着，再如图2G所示，分别形成多个第二焊球180于焊垫178上，使芯片140的接点位置能通过重配置线路层170由连接端子130的位置重新配置到焊垫178的位置，并通过第二焊球180与外部电子元件进行电性连接。如此，即初步完成芯片封装结构200的制作。
图3A至图3I是依照本发明另一实施例的一种芯片封装结构的制作方法的部份流程剖面示意图。在此须说明的是，本实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参照前述实施例，本实施例不再重复赘述。
本实施例的芯片封装结构的制作方法沿用前述实施例中的图1A的步骤，也就是说，本实施例的芯片封装结构的制作方法包括先如图1A所示提供具有金属层112的承载器110后，再接续参照图3A，形成图案化光阻层320于金属层112上。图案化光阻层320如图3A所示具有多个第一开口322，以暴露部份金属层112。接着，请参照图3B，分别形成多个连接端子330于第一开口322内，且连接端子330连接金属层112。在本实施例中，连接端子330为导电凸块，因此，用以形成连接端子330的图案化光阻层320的厚度可实质上大于前述的图案化光阻层120的厚度。连接端子330的形成方式可为电镀、溅镀或网版印刷等。接着，请参照图3C及图3D，将芯片140设置于承载器110上，并通过多个连接导体350分别与连接端子330及芯片140的多个第一接垫142连接。在本实施例中，连接导体350为第一焊球。连接导体350可例如先形成于芯片140的第一接垫142上，再以覆晶方式与连接端子330形成电性连接。于较佳的实施例中，连接导体350与连接端子330的接合面上进一步设置有一层可辅助接合的润湿层332（wettable layer），例如是镍、金或有机助焊剂（organic solderabilitypreservation，OSP），且连接导体350与连接端子330以及连接导体350与第一接垫142之间是通过回焊、热压合或超声波焊接等方式进行接合。值得注意的是，由于图案化光阻层320于此阶段尚未移除，因此具有辅助芯片140的连接导体350定位于连接端子330的效果。
接着，请接续参照图3E，在将芯片140设置于承载器110上后，移除如图3D所示的图案化光阻层320。之后，再如图3F所示形成封装材料160于承载器110上。封装材料160如前一实施例所述包覆芯片140、连接导体350、连接端子330以及金属层112。接着，再移除如图3F所示的承载器110以及金属层112，以如图3G所示暴露出连接端子330。
接着，请参照图3H，在暴露出连接端子330后，形成重配置线路层170，其中，重配置线路层170如前述实施例所述包括第一保护层172、图案化导线层174、第二保护层176以及焊垫178。至于重配置线路层170的详细配置方式以及制作过程可参照前述实施例，于此不再赘述。接着，再如图3I所示，分别形成多个第二焊球180于焊垫178上，使芯片140的接点位置能通过重配置线路层170由连接端子330的位置重新配置到焊垫178的位置，并通过第二焊球180与外部电子元件进行电性连接。如此，即初步完成芯片封装结构300的制作。
图4A至图4I是依照本发明另一实施例的一种芯片封装结构的制作方法的部份流程剖面示意图。在此须说明的是，本实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参照前述实施例，本实施例不再重复赘述。
本实施例的芯片封装结构的制作方法沿用前述实施例中的图1A的步骤，也就是说，本实施例的芯片封装结构的制作方法包括先如图1A所示提供具有金属层112的承载器110后，再接续参照图4A，形成图案化光阻层420于金属层112上。图案化光阻层420暴露部份金属层112。接着，如图4B所示，形成第一重配置线路层430于被图案化光阻层420暴露的金属层112上。第一重配置线路层430包括多个连接端子432以及至少一导线图案434。导线图案434如图4B所示连接对应的连接端子432。在本实施例中，连接端子432为第二接垫。请参照图4C，移除图4B所示的图案化光阻层420，并如图4D及图4E所示，将芯片140设置于承载器110上，且通过多个连接导体450分别连接连接端子432与芯片140的多个第一接垫142。在本实施例中，连接导体450为第一焊球，当然，本发明并不以此为限，在其他实施例中，连接导体亦可为导电柱。连接导体450可例如先形成于芯片140的第一接垫142上，再与连接端子432形成电性连接，且连接导体450与连接端子432以及连接导体450与第一接垫142的间是通过回焊、热压合或超声波焊接等方式进行接合。
此外，将芯片140设置于承载器110上的步骤可如前所述包括先提供晶圆（未绘示），而此晶圆包括多个彼此连接且阵列排列的芯片，接着再切割晶圆以使上述的多个芯片彼此分离。接着再将彼此分离的芯片的其中之一（也就是芯片140）设置于承载器110上。而连接导体150亦可在晶圆切割前，先形成于其彼此连接且阵列排列的芯片的第一接垫上。
请接续参照图4F，形成封装材料460于承载器110上。封装材料460包覆芯片140、连接导体450、第一重配置线路层430以及金属层112。接着，移除图4F所示的承载器110以及金属层112，以如图4G所示暴露出第一重配置线路层430。
请接续参照图4H，暴露出第一重配置线路层430后，形成第二重配置线路层470，其中第二重配置线路层470覆盖封装材料460的部分区域，并且与第一重配置线路层430电性连接，以对连接端子432与外部电子元件进行电性连接的接点位置进行重新配置。在本实施例中，形成第二重配置线路层470的步骤可包括下列步骤：首先，形成第一保护层472，其中第一保护层472覆盖封装材料460的部分区域，并且暴露连接端子432以及部份导线图案434。接着，形成图案化导线层474于第一保护层472以及连接端子432上，其中图案化导线层474覆盖第一保护层472的部份区域并连接第一保护层472暴露出的连接端子432以及部份导线图案434。之后，形成第二保护层476于第一保护层472以及图案化导线层474上，其中第二保护层476暴露部份图案化导线层474。接着再形成多个焊垫478于图案化导线层474上。焊垫478分别连接第二保护层476暴露出的图案化导线层474。
接着，再如图4I所示，分别形成多个第二焊球180于焊垫478上。如此，即初步完成芯片封装结构400的制作。本实施例的芯片封装结构工艺在形成连接端子432时，同步形成与连接端子432连接的导线图案434，以对连接端子432的电性接点进行重新配置。因此可减少后续的重配置线路层的制作次数及节省成本，进而提升工艺效率。
综上所述，本发明的芯片封装结构工艺是在芯片通过连接导体与承载器的连接端子接合后，才移除图案化光阻层，不但有益于提升连接导体与连接端子的对位精准度，更可减少连接导体与连接端子在接合过程中发生焊料桥接进而造成短路的现象。此外，本发明的芯片封装结构工艺亦可在形成连接端子时，同步形成与连接端子连接的导线图案，以对连接端子的电性接点进行重新配置，因而可减少后续的重配置线路层的制作次数。因此，本发明不但可提升工艺良率，更可提升工艺的效率。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求所界定者为准。

Claims (19)

1.一种芯片封装结构的制作方法，其特征在于包括：
提供承载器，该承载器具有金属层；
形成图案化光阻层于该金属层上，该图案化光阻层具有多个第一开口以暴露部份该金属层；
分别形成多个连接端子于该多个第一开口内，且该多个连接端子连接该金属层；
将芯片设置于该承载器上，并通过多个连接导体分别连接该多个连接端子与该芯片的多个第一接垫；
将该芯片设置于该承载器上后，移除该图案化光阻层；
形成封装材料于该承载器上，该封装材料包覆该芯片、该多个连接导体以及该金属层；以及
移除该承载器以及该金属层，以暴露该多个连接端子；
在移除该金属层之后，形成重配置线路层，其中该重配置线路层覆盖该封装材料的部分区域，并且与该多个连接端子电性连接。
2.如权利要求1所述的芯片封装结构的制作方法，其特征在于，在该多个连接端子与该多个第一接垫通过该多个连接导体连接之前，该多个连接导体是先形成于该多个第一接垫上。
3.如权利要求1所述的芯片封装结构的制作方法，其特征在于，该多个连接导体为导电柱，该多个连接端子为第二接垫。
4.如权利要求1所述的芯片封装结构的制作方法，其特征在于，该多个连接导体为第一焊球，该多个连接端子为第二接垫。
5.如权利要求2所述的芯片封装结构的制作方法，其特征在于，该多个连接导体为第一焊球，该多个连接端子为导电凸块。
6.如权利要求5所述的芯片封装结构的制作方法，其特征在于，该多个连接导体为多个第一焊球，该多个连接端子为导电凸块。
7.如权利要求1所述的芯片封装结构的制作方法，其特征在于，该多个连接导体与该多个连接端子之间是通过回焊、热压合或超声波焊接进行接合。
8.如权利要求1所述的芯片封装结构的制作方法，其特征在于，该多个连接导体是利用电镀、溅镀、印刷或置球方式形成于该多个第一接垫上。
9.如权利要求1所述的芯片封装结构的制作方法，其特征在于，形成该重配置线路层的步骤更包括：
形成第一保护层，其中该第一保护层覆盖该封装材料的部分区域，并且暴露该多个连接端子；
形成图案化导线层于该第一保护层以及该多个连接端子上，其中该图案化导线层覆盖该第一保护层的部份区域并连接该多个连接端子；以及
形成第二保护层于该第一保护层以及该图案化导线层上，其中该第二保护层暴露部份该图案化导线层；以及
形成多个焊垫于该图案化导线层上，该多个焊垫分别连接该第二保护层暴露出的该图案化导线层。
10.如权利要求9所述的芯片封装结构的制作方法，其特征在于，更包括：
分别形成多个第二焊球于该多个焊垫上。
11.一种芯片封装结构的制作方法，其特征在于包括：
提供承载器，该承载器具有金属层；
形成图案化光阻层于该金属层上，该图案化光阻层暴露部份该金属层；
形成第一重配置线路层于被该图案化光阻层暴露的该金属层上，该第一重配置线路层包括多个连接端子以及至少一导线图案，该至少一导线图案连接对应的至少一连接端子；
移除该图案化光阻层；
将芯片设置于该承载器上，并通过多个连接导体分别连接该多个连接端子与该芯片的多个第一接垫；
形成封装材料于该承载器上，该封装材料包覆该芯片、该多个连接导体、该第一重配置线路层以及该金属层；
移除该承载器以及该金属层，以暴露该第一重配置线路层。
12.如权利要求11所述的芯片封装结构的制作方法，其特征在于，在该多个连接端子与该多个第一接垫通过该多个连接导体连接之前，该多个连接导体是形成于该多个第一接垫上。
13.如权利要求11所述的芯片封装结构的制作方法，其特征在于，该多个连接导体为导电柱，该多个连接端子为第二接垫。
14.如权利要求11所述的芯片封装结构的制作方法，其特征在于，该多个连接导体为第一焊球，该多个连接端子为第二接垫。
15.如权利要求11所述的芯片封装结构的制作方法，其特征在于，该多个连接导体与该多个连接端子之间是通过回焊、热压合或超声波焊接进行接合。
16.如权利要求11所述的芯片封装结构的制作方法，其特征在于，该多个连接导体是利用电镀、溅镀、印刷或置球方式形成于该多个第一接垫上。
17.如权利要求11所述的芯片封装结构的制作方法，其特征在于，更包括：
移除该金属层后，形成第二重配置线路层，其中该重配置线路层覆盖该封装材料的部分区域，并且与该第一重配置线路层电性连接。
18.如权利要求17所述的芯片封装结构的制作方法，其特征在于，形成该第二重配置线路层的步骤更包括：
形成第一保护层，其中该第一保护层覆盖该封装材料的部分区域，并且暴露该多个连接端子以及部份该导线图案；
形成图案化导线层于该第一保护层以及该第一重配置线路层上，该图案化导线层覆盖该第一保护层的部份区域并连接该第一保护层暴露出的该多个连接端子以及部份该导线图案；以及
形成第二保护层于该第一保护层以及该图案化导线层上，该第二保护层暴露部份该图案化导线层；以及
形成多个焊垫于该图案化导线层上，该多个焊垫分别连接该第二保护层暴露出的该图案化导线层。
19.如权利要求18所述的芯片封装结构的制作方法，其特征在于，更包括：
分别形成多个第二焊球于该多个焊垫上。
CN201310487536.6A 2013-04-25 2013-10-17 芯片封装结构的制作方法 Active CN104124180B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW102114827A TWI515808B (zh) 2013-04-25 2013-04-25 晶片封裝結構的製作方法
TW102114827 2013-04-25

Publications (2)

Publication Number Publication Date
CN104124180A CN104124180A (zh) 2014-10-29
CN104124180B true CN104124180B (zh) 2017-06-09

Family

ID=51769549

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310487536.6A Active CN104124180B (zh) 2013-04-25 2013-10-17 芯片封装结构的制作方法

Country Status (3)

Country Link
US (1) US8895368B2 (zh)
CN (1) CN104124180B (zh)
TW (1) TWI515808B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105845585A (zh) * 2016-04-28 2016-08-10 合肥祖安投资合伙企业(有限合伙) 一种芯片封装方法及芯片封装结构
CN116895573B (zh) * 2023-07-21 2024-03-05 鑫祥微电子(南通)有限公司 一种免焊线芯片封装设备及其封装方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101414590A (zh) * 2007-10-15 2009-04-22 育霈科技股份有限公司 用于半导体晶粒封装的互连结构及其方法
US8035213B2 (en) * 2007-10-22 2011-10-11 Advanced Semiconductor Engineering, Inc. Chip package structure and method of manufacturing the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW543125B (en) 2002-05-15 2003-07-21 Advanced Chip Eng Tech Inc Fan-out type wafer level package and the method of the same
US8487194B2 (en) * 2004-08-05 2013-07-16 Imbera Electronics Oy Circuit board including an embedded component
US7273768B2 (en) * 2005-08-30 2007-09-25 Mutual-Pak Technology Co. Ltd. Wafer-level package and IC module assembly method for the wafer-level package
TWI313037B (en) 2006-12-12 2009-08-01 Siliconware Precision Industries Co Ltd Chip scale package structure and method for fabricating the same
TWI352410B (en) 2007-10-31 2011-11-11 Chipmos Technologies Inc Cdim package structure with pre-setting fan out st
TWI345276B (en) * 2007-12-20 2011-07-11 Chipmos Technologies Inc Dice rearrangement package structure using layout process to form a compliant configuration
TWI364801B (en) * 2007-12-20 2012-05-21 Chipmos Technologies Inc Dice rearrangement package structure using layout process to form a compliant configuration
US8435834B2 (en) * 2010-09-13 2013-05-07 Stats Chippac, Ltd. Semiconductor device and method of forming bond-on-lead interconnection for mounting semiconductor die in FO-WLCSP

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101414590A (zh) * 2007-10-15 2009-04-22 育霈科技股份有限公司 用于半导体晶粒封装的互连结构及其方法
US8035213B2 (en) * 2007-10-22 2011-10-11 Advanced Semiconductor Engineering, Inc. Chip package structure and method of manufacturing the same

Also Published As

Publication number Publication date
TWI515808B (zh) 2016-01-01
CN104124180A (zh) 2014-10-29
US8895368B2 (en) 2014-11-25
TW201442127A (zh) 2014-11-01
US20140322869A1 (en) 2014-10-30

Similar Documents

Publication Publication Date Title
CN101834166B (zh) 具有支架触点以及管芯附垫的无引脚集成电路封装
CN101252096B (zh) 芯片封装结构以及其制作方法
JP6244147B2 (ja) 半導体装置の製造方法
CN102652358B (zh) 基于面板的引线框封装方法和装置
TW201644024A (zh) 晶片封裝結構及其製造方法
CN104051408A (zh) 模块及其制造方法
CN106816388A (zh) 半导体封装结构及其制作方法
TWI453844B (zh) 四方平面無導腳半導體封裝件及其製法
US20060097400A1 (en) Substrate via pad structure providing reliable connectivity in array package devices
CN104124180B (zh) 芯片封装结构的制作方法
CN204481016U (zh) 集成电路封装基板
JP4904670B2 (ja) 半導体装置
TWI501365B (zh) 封裝單元及其堆疊結構與製造方法
US20110247210A1 (en) Process for the wafer-scale fabrication of electronic modules for surface mounting
CN102774804A (zh) 具微机电元件的封装件及其制造方法
CN105244327A (zh) 电子装置模块及其制造方法
CN106024755B (zh) 半导体装置
TWI771433B (zh) 用於在基材上形成電路圖案的方法及電子電路
CN106356356B (zh) 半导体结构及其制法
JP2005026364A (ja) 混成集積回路
US6348142B1 (en) Electroplating multi-trace circuit board substrates using single tie bar
CN101378023B (zh) 半导体封装件及其制法
TWI814424B (zh) 薄型化半導體封裝件及其封裝方法
JP2003249743A (ja) 配線基板及びその製造方法、半導体装置並びに電子機器
TWI852027B (zh) 用於在基材上形成電路圖案的方法及電子電路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant