TW202016008A - 集成互補金屬氧化物半導體-微機電系統器件及其製法製程 - Google Patents

集成互補金屬氧化物半導體-微機電系統器件及其製法製程 Download PDF

Info

Publication number
TW202016008A
TW202016008A TW108136767A TW108136767A TW202016008A TW 202016008 A TW202016008 A TW 202016008A TW 108136767 A TW108136767 A TW 108136767A TW 108136767 A TW108136767 A TW 108136767A TW 202016008 A TW202016008 A TW 202016008A
Authority
TW
Taiwan
Prior art keywords
conductive
cap
layer
wafer
mems
Prior art date
Application number
TW108136767A
Other languages
English (en)
Other versions
TWI727456B (zh
Inventor
鄭鈞文
朱家驊
郭文政
毛威智
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202016008A publication Critical patent/TW202016008A/zh
Application granted granted Critical
Publication of TWI727456B publication Critical patent/TWI727456B/zh

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/008—MEMS characterised by an electronic circuit specially adapted for controlling or driving the same
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/0023—Packaging together an electronic processing unit die and a micromechanical structure die
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00238—Joining a substrate with an electronic processing unit and a substrate with a micromechanical structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00246—Monolithic integration, i.e. micromechanical structure and electronic processing unit are integrated on the same substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00—Assembling of devices or systems from individually processed components
    • B81C3/001—Bonding of two components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0315—Cavities
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/07—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/095—Feed-through, via through the lid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/036—Fusion bonding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/0742—Interleave, i.e. simultaneously forming the micromechanical structure and the CMOS circuit
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0785—Transfer and j oin technology, i.e. forming the electronic processing unit and the micromechanical structure on separate substrates and joining the substrates
    • B81C2203/0792—Forming interconnections between the electronic processing unit and the micromechanical structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

集成互補金屬氧化物半導體-微機電系統器件包括互補金屬氧化物半導體結構、頂蓋結構及微機電系統結構。互補金屬氧化物半導體結構製作於第一基底上且包括至少一個傳導層。頂蓋結構包括穿過頂蓋結構的通孔且具有沉積在頂蓋結構的第一側上的隔離層且具有沉積在頂蓋結構的第二側上的導電配線層。微機電系統結構沉積在第一基底與頂蓋結構之間。集成互補金屬氧化物半導體-微機電系統器件還包括導電連接件，導電連接件穿過通孔中的一者且穿過頂蓋結構上的隔離層中的開口。導電連接件將頂蓋結構上的導電配線層中的導電路徑與互補金屬氧化物半導體結構的至少一個傳導層進行導電連接。

Description

使用穿通芯片通孔工藝進行互補金屬氧化物半導體-微機電系統集成
微機電系統（microelectromechanical system，MEMS）器件（例如加速度計、壓力傳感器及陀螺儀）已在許多現代電子器件中得到廣泛使用。舉例來說，MEMS加速度計通常存在於汽車（例如，存在於氣囊展開系統（airbag deployment system）中）、平板計算機或智能手機中。對於許多應用來說，MEMS器件電連接到互補金屬氧化物半導體（CMOS）器件以形成完整的MEMS系統。通常，所述連接是通過打線結合形成，但是也可存在其他方式。
以下公開內容提供用於實施所提供主題的不同特徵的許多不同的實施例或實例。以下闡述組件及排列的具體實例以簡化本公開。當然，這些僅為實例而非旨在進行限制。舉例來說，在以下說明中，在第二特徵之上或第二特徵上形成第一特徵可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且也可包括其中第一特徵與第二特徵之間可形成附加特徵從而使得第一特徵與第二特徵可不直接接觸的實施例。另外，本公開在各種實例中可重複使用參考編號和/或字母。這種重複使用是為了簡明及清晰起見，且自身並不表示所論述的各個實施例和/或配置之間的關係。
另外，為易於說明，本文中可能使用例如“位於…下方（beneath）”、“位於…下面（below）”、“下部的（lower）”、“位於…上方（above）”、“上部的（upper）”等空間相對性用語來闡述圖中所示的一個元件或特徵與另一（其他）元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的取向外還囊括器件在使用或操作中的不同取向。裝置可具有其他取向（旋轉90度或處於其他取向），且本文中所用的空間相對性描述語可同樣相應地進行解釋。
在越來越大的程度上，現代電子器件與微機電系統（MEMS）器件相結合以用於許多應用。為了多種應用，MEMS器件電連接到應用專用集成電路（application-specific integrated circuit，ASIC）且與ASIC封裝在一起。這些ASIC可具有充當MEMS器件與其他電子器件之間的接口的功能。MEMS器件可製作於MEMS晶圓上，而ASIC可製作於CMOS晶圓上。另外，在製作製程中還提供頂蓋晶圓。頂蓋晶圓的底表面包括與MEMS器件對應的凹槽。當頂蓋晶圓排列在MEMS晶圓上並固定到MEMS晶圓時，在MEMS晶圓與頂蓋晶圓之間對應的MEMS器件之上形成有包括凹槽的腔室且所述腔室與對應的MEMS器件鄰接。
傳統上，在共晶結合之後，CMOS晶圓頂上的電結合焊盤被MEMS晶圓及頂蓋晶圓覆蓋。在製作製程期間，可能需要移除MEMS晶圓及頂蓋晶圓的一些部分來暴露出電結合焊盤以將MEMS器件與ASIC進行電連接。移除MEMS晶圓及頂蓋晶圓中的一些部件的製程可能增加製作成本並導致大區域的器件被浪費。有鑒於前述，本公開涉及使用穿通芯片通孔製程的CMOS-MEMS集成的方法。穿通芯片通孔的一種類型是矽穿孔（“through-silicon via，TSV”）。
傳統的TSV結構需要深反應離子蝕刻（“deep reactive ion etching，DRIE”）以蝕刻穿過整個矽基底。有時，頂蓋晶圓可能相當厚以使得對應的錐形TSV輪廓可能難以製作且隨後的隔離層沉積及金屬層沉積難以控制。有鑒於前述，本公開還涉及使用具有改善的穿通芯片通孔結構（例如，改善的TSV結構）的CMOS-MEMS集成的方法。
圖1是根據一些實施例的具有穿通芯片通孔連接的集成CMOS-MEMS器件的剖視圖。在圖1中，集成CMOS-MEMS器件30包括CMOS結構45，CMOS結構45製作於CMOS基底40上。CMOS結構45包括一些CMOS器件及一個或多個傳導層。儘管CMOS結構45一般可包括多個傳導層，但是在圖中僅示出頂層傳導層48。集成CMOS-MEMS器件30還包括MEMS結構55及頂蓋結構80。在頂蓋結構80的第一側上沉積有隔離層60，且在頂蓋結構80的第二側上沉積有導電配線層86。包括至少一個MEMS器件的MEMS結構55沉積在CMOS基底40與頂蓋結構上的隔離層60之間。一個或多個通孔78穿過頂蓋結構80。通孔78中的任何一者均可為穿過頂蓋結構80的頂蓋晶圓的穿通芯片通孔。當頂蓋結構80是以矽晶圓製作的時，通孔78中的任何一者均可為矽穿孔（“TSV”）。
在圖1中，在MEMS結構55的表面上沉積有傳導焊盤58。傳導焊盤58在結合層中與隔離層60以及結合焊盤59結合以形成共晶結合。在一個實施例中，結合焊盤59是鍺（Ge）層。在穿過通孔78中的一者並穿過頂蓋結構80上的隔離層60中的開口62之後，導電接觸件85藉由傳導焊盤58導電地連接導電配線層86中的導電路徑。傳導焊盤58也導電連接到CMOS結構45的頂部傳導層48中的焊盤48A中的一者。在一個實施例中，傳導焊盤58也通過導電元件52導電連接到焊盤48A中的一者，導電元件52是以導電材料（例如鎢（W））形成的。利用導電接觸件85穿通通孔78、傳導焊盤58及導電元件52的組合，導電配線層86中沉積在頂蓋結構80上的導電路徑可導電連接到CMOS結構45中的傳導層。
圖2A到圖2D是示出根據一些實施例的製作集成CMOS-MEMS器件的方法200的流程圖，所述集成CMOS-MEMS器件具有用於將CMOS結構與其他器件進行電連接的穿通芯片通孔。利用這種方法製作的器件的實例是圖1所示集成CMOS-MEMS器件30。圖3A到圖3O是用於示出根據一些實施例的製作集成CMOS-MEMS器件30的方法的器件結構的剖視圖。
在圖2A所示方法200中，在210處，製作CMOS-MEMS結構。在210處製作的CMOS-MEMS結構的實例是圖3J所示器件結構。在220處，製作頂蓋結構。在220處製作的頂蓋結構的實例是圖3L所示器件結構。接下來，在270處，將頂蓋結構結合到CMOS-MEMS結構。在一個實例中，如圖3M所示，將圖3L中的頂蓋結構與圖3J中的CMOS-MEMS結構結合。接下來，在800處，將頂蓋結構上的導電配線層中的至少一個導電路徑與CMOS結構的傳導層中的導電路徑的對應的焊盤進行導電連接。在一個實例中，如圖3O所示，將導電配線層86中的導電路徑與CMOS結構45的頂部傳導層中的焊盤48A進行導電連接，之後，當傳導焊盤58導電連接到焊盤48A時，在通孔78中形成用於連接到傳導焊盤58的導電接觸件85。
圖2B是示出圖2A所示方法200中的步驟210的流程圖，在步驟210中製作CMOS-MEMS結構。步驟210包括方塊211、212、213、214、215、216及217。在211處，將CMOS結構製作於CMOS基底上。處理CMOS結構直到對頂部金屬層進行圖案化及處理。在一個實施例中，如圖3A所示，將CMOS結構45製作於CMOS基底40上。在對頂部金屬層（例如，AlCu）進行圖案化及處理之後，在頂部金屬層48中形成導電焊盤。頂部金屬層48中的導電焊盤可在CMOS結構45中的各種電子組件之間提供各種電連接。即使圖3A中僅示出頂部金屬層，然而CMOS結構45一般可包括多個導電層以在各種電子組件之間提供更複雜的連接。
接下來，在212處，在CMOS結構上沉積用於熔融結合的氧化物層；且在213處，在此熔融結合氧化物層中蝕刻一個或多個空腔。在一個實施例中，如圖3B所示，使用高密度等離子體（High Density Plasma，HDP）沉積製程在具有頂部金屬層的CMOS結構45之上設置氧化矽層49。在氧化物緻密化製程之後，使此氧化矽層49經歷拋光製程（例如化學機械拋光（chemical mechanical polishing，CMP）製程）以進行平坦化。在圖3C中，在氧化矽層49中蝕刻空腔，且可在CMOS結構45的頂部金屬層（例如，AlCu）處停止蝕刻製程。在一些實施例中，如圖3D所示，可將用於支撐CMOS結構45的CMOS基底40減薄到所設計的厚度，所設計的厚度可處於150 μm到300 μm範圍內。
接下來，在214處，將用於製作MEMS結構的晶圓50結合到CMOS基底上的熔融結合氧化物層。在一個實施例中，如圖3E所示，將MEMS晶圓50結合到熔融結合氧化物層49；接著使圖3E所示器件結構經歷後結合退火。在一些實施例中，如圖3F所示，可將MEMS晶圓50減薄到所設計的厚度，所設計的厚度可處於50 μm到250 μm範圍內。
接下來，在215處，在通孔中形成用於連接到CMOS結構的導電焊盤的金屬導電元件，其中金屬導電元件穿過CMOS基底上的MEMS晶圓及熔融結合氧化物層二者。在一個實施例中，如圖3G所示，使用蝕刻製程來穿過MEMS晶圓及結合氧化物層49形成通孔51。具體來說，在蝕刻穿過MEMS晶圓50（例如，矽晶圓）的製程之後是蝕刻穿過熔融結合氧化物層49（例如，氧化矽層）的製程。當蝕刻停止在焊盤48A（例如，形成在AlCu層中的焊盤）處時，形成穿過MEMS晶圓及結合氧化物層的通孔51。在形成通孔51之後，形成通孔51中的金屬導電元件52，如圖3H所示。在一個實施例中，當朝MEMS晶圓50沉積金屬材料（例如鎢（W））以填充在穿過MEMS晶圓50及結合氧化物層49二者的通孔51中時，在通孔51中形成金屬導電元件52且將金屬導電元件52連接到CMOS結構45的導電焊盤48A。在圖3H中，在沉積金屬材料（例如，鎢）之後，可使用CMP製程來移除在沉積製程期間形成的MEMS晶圓50上的殘留金屬材料，並使MEMS晶圓50的表面經受平坦化。
接下來，在216處，在MEMS晶圓的表面上形成傳導焊盤。在一個實施例中，如圖3I所示，在MEMS晶圓50的表面上沉積一層導電材料（例如，AlCu層）之後，接著對此導電材料層進行圖案化以形成傳導焊盤58。
接下來，在217處，對MEMS晶圓進行蝕刻以形成MEMS結構。在一個實施例中，如圖3J所示，對MEMS晶圓50進行蝕刻以形成MEMS結構55。在一些實施例中，在對MEMS晶圓50進行蝕刻的製程期間，可同時形成一些隔離結構（例如，隔離溝渠）。當MEMS晶圓50是矽晶圓時，當所使用的蝕刻製程具有良好的選擇性時，一般來說可在結合氧化物層49處停止對矽進行蝕刻的製程。
在217處的製程之後，可使用所製作的CMOS-MEMS結構（例如，圖3J所示器件結構）來與頂蓋結構（例如，圖3L所示器件結構）進行結合。
圖2C是示出圖2A所示方法200中的步驟220的流程圖，在步驟220中製作頂蓋結構。步驟220包括方塊222、226及228。在222處，在頂蓋晶圓的第一側上形成氧化物層；在226處，在沉積在頂蓋晶圓上的氧化物上的鍺層中形成結合焊盤圖案；且在228處，對頂蓋晶圓的第一側進行蝕刻以形成一個或多個空腔。在一個實施例中，如圖3K所示，在頂蓋晶圓70的第一側上形成氧化物層60。在一些實施例中，此氧化物層60可通過熱製程形成。在其他實施例中，此氧化物層60可通過沉積製程（例如，化學氣相沉積（chemical vapor deposition，CVD）或原子層沉積（atomic layer deposition，ALD））形成。在圖3K中，在頂蓋晶圓70上的氧化物層60上沉積鍺層之後，接著對此鍺層進行圖案化以形成結合焊盤59。在圖3L中，在形成結合焊盤59之後，對頂蓋晶圓70的第一側進行蝕刻以形成一個或多個空腔75。
在228處的製程之後，可使用所製作的頂蓋結構（例如，圖3L所示器件結構）來與CMOS-MEMS結構（例如，圖3J所示器件結構）進行結合。
在圖2A所示方法200中，步驟270涉及將頂蓋結構結合到CMOS-MEMS結構。在一個實施例中，如圖3M所示，在將圖3L中的頂蓋結構與圖3J中的CMOS-MEMS結構進行結合之後，可以在頂蓋結構中的結合焊盤59與CMOS-MEMS結構中的傳導焊盤58之間形成共晶鍵（eutectic bond）。
在圖2A所示方法200中，在步驟800處，將頂蓋結構上的導電路徑與CMOS結構上的導電路徑的對應的焊盤進行導電連接。圖2D是示出步驟800的流程圖，步驟800包括方塊810、820、830、840及850。
在810處，對頂蓋晶圓的第二側進行蝕刻以形成溝渠。在一個實施例中，如圖3N所示，當蝕刻停止在氧化物層60處時，利用蝕刻製程在頂蓋晶圓70的第二側中形成溝渠76。如圖3N（1）所示，溝渠76中的一者具有高度“h”、底部寬度“b”及側壁角度“θ”。高度“h”可處於200 μm到400 μm範圍內；底部寬度“b”可處於30 μm到100 μm範圍內；且側壁角度“θ”可處於60度到85度範圍內。在一些實施例中，底部寬度“b”的大小取決於ASIC要求。
接下來，在820處，將隔離材料沉積到頂蓋晶圓的第二側上以及溝渠的表面上。在一個實施例中，如圖3N（2）及圖3O所示，將隔離氧化物層82沉積到頂蓋晶圓70的第二側上以及溝渠76的表面上。隔離氧化物層82可處於500 nm到1000 nm範圍內。
接著，在830處，在溝渠的底部處形成開口。在一個實施例中，如圖3N（3）及圖3O所示，利用蝕刻製程在溝渠76的底部處形成開口62。蝕刻製程移除溝渠76底部處的隔離氧化物82及氧化物層60的一些部分以形成開口62。
接下來，在840處，朝頂蓋晶圓的第二側及溝渠沉積導電材料。在一個實施例中，如圖3N（4）及圖3O所示，當朝頂蓋晶圓70的第二側及溝渠76沉積導電材料（例如，AlCu）時，在頂蓋晶圓70的第二側以及溝渠76的側壁上形成導電材料層（例如，AlCu），從而在溝渠76中形成通過結合焊盤59連接到傳導焊盤58的導電接觸件85。導電材料層（例如，AlCu）可處於500 nm到1500 nm範圍內。
在一些實施例中，如圖3O所示，用於形成導電接觸件85的導電材料層也用作導電配線層86。當對導電配線層86進行圖案化以在頂蓋晶圓70上形成導電路徑時，導電接觸件85可被用以連接傳導焊盤58與頂蓋晶圓70上的一個或多個導電路徑。在一些實施例中，頂蓋晶圓70上的導電路徑可分別形成在不同于用以形成導電接觸件85的導電材料層的另一導電層中，且導電接觸件85仍可被用以連接傳導焊盤58與形成在頂蓋晶圓70上的此另一導電層中的一個或多個導電路徑進行。
接下來，在850處，在頂蓋晶圓的第二側的頂上形成鈍化層，且對鈍化層進行圖案化以形成連接焊盤的開口。在一個實施例中，如圖3N（5）及圖3O所示，通過沉積氧化物層88a及氮化矽層88b，在頂蓋晶圓70的第二側的頂上形成鈍化層88。氧化物層88a可處於500 nm到1000 nm範圍內。氮化矽層88b可處於500 nm到1000 nm範圍內。在圖3O中，可通過對氧化物層及氮化矽層的一些部分進行圖案化以及移除氧化物層及氮化矽層的一些部分來在鈍化層88中形成開口87。開口87可暴露出連接焊盤，以用於將集成CMOS-MEMS器件30與其他外部電子元件（例如印刷電路（Printed circuit，PC）板上的電子電路）進行連接。在一些實施例中，如圖3O所示，可將開口87處的連接焊盤通過金屬球95（例如Sn）連接到其他電子元件。可通過金屬球95將與頂蓋結構平行定位的印刷電路板90連接到集成CMOS-MEMS器件30。
圖4是根據一些實施例的具有改善的穿通芯片通孔連接的另一CMOS-MEMS器件的剖視圖。在圖4中，集成CMOS-MEMS器件30包括CMOS結構45，CMOS結構45製作於CMOS基底40上。CMOS結構45包括一些CMOS器件及一個或多個傳導層。儘管CMOS結構45一般可包括多個傳導層，但是在圖中僅示出頂層傳導層48。集成CMOS-MEMS器件30還包括MEMS結構55及頂蓋結構80。在頂蓋結構80的第一側上沉積有隔離層60，且在頂蓋結構80的第二側上沉積有導電配線層86。包括至少一個MEMS器件的MEMS結構55沉積在CMOS基底40與頂蓋結構上的隔離層60之間。一個或多個通孔78穿過頂蓋結構80。通孔78中的任何一者均可為穿過頂蓋結構80的頂蓋晶圓的穿通芯片通孔。當頂蓋結構80是以矽晶圓製作的時，通孔78中的任何一者均可為矽穿孔（“TSV”）。
在圖4中，MEMS結構55製作於位於CMOS基底40與頂蓋結構80上的隔離層60之間的MEMS晶圓50中。矽插塞56穿過MEMS晶圓50並延伸到頂蓋結構80上的隔離層60中。矽插塞56的一端導電連接到CMOS結構45的頂部傳導層48中的焊盤48A中的一者。矽插塞56的另一端導電連接到導電接觸件85。在穿過通孔78中的一者以及穿過頂蓋結構80上的隔離層60中的開口62之後，導電接觸件85將導電配線層86中的導電路徑與矽插塞56進行導電連接。在圖4中，矽插塞56通過導電結合焊盤59導電連接到CMOS結構45的焊盤48A。在一個實施例中，在用於形成CMOS結構45與MEMS晶圓50之間的共晶結合的鍺（Ge）層中對結合焊盤59進行圖案化。
圖5是示出根據一些實施例的製作集成CMOS-MEMS器件的方法300的流程圖，所述集成CMOS-MEMS器件具有用於將CMOS結構與其他器件進行電連接的穿通芯片通孔。利用這種方法製作的器件的實例是圖4所示集成CMOS-MEMS器件30。圖6A到圖6N是用於示出根據一些實施例的製作集成CMOS-MEMS器件的方法的器件結構的剖視圖。
在圖5所示方法300中，在310處，將CMOS結構製作於CMOS基底上。處理CMOS結構直到對頂部金屬層進行圖案化及處理。在一個實施例中，如圖6A所示，將CMOS結構45製作於CMOS基底40上。在對頂部金屬層（例如，AlCu）進行圖案化及處理之後，在頂部金屬層48中形成導電焊盤。頂部金屬層48中的導電焊盤可與CMOS結構45中的各種電子組件提供各種電連接。即使圖6A中僅示出頂部金屬層，然而CMOS結構45一般可包括多個導電層以在各種電子組件之間提供更複雜的連接。在一些實施例中，如圖6B所示，在製作出CMOS結構45之後，可將用於支撐CMOS結構45的CMOS基底40減薄到所設計的厚度，所設計的厚度可處於150 μm到300 μm範圍內。
在320處，製作頂蓋結構。在320處製作的頂蓋結構的實例是圖6C所示器件結構。在一個實施例中，如圖6C所示，在頂蓋晶圓70的第一側上形成氧化物層60，且對頂蓋晶圓70的第一側進行蝕刻以形成一個或多個空腔75。在一些實施例中，此氧化物層60可通過熱製程形成。在其他實施例中，此氧化物層60可通過沉積製程（例如，化學氣相沉積（CVD）或原子層沉積（ALD））形成。
接下來，在330處，將MEMS晶圓結合到頂蓋結構。在一個實施例中，如圖6D所示，將MEMS晶圓50（例如，矽基底）結合到圖6C所示頂蓋結構80。在一些實施例中，使圖6D所示器件結構也經歷後結合退火。在將MEMS晶圓50結合到頂蓋晶圓70之後，在一些實施例中，如圖6E所示，可將MEMS晶圓50及頂蓋晶圓70中的一者或二者減薄到所設計的厚度。舉例來說，MEMS晶圓50可處於50 μm到250 μm範圍內，且頂蓋晶圓70可處於150 μm到300 μm範圍內。
接下來，在340處，形成矽插塞，且此矽插塞至少延伸穿過MEMS晶圓。在一個實施例中，如圖6F所示，矽插塞56穿過MEMS晶圓50並部分地延伸到氧化物層60中。為形成圖6F所示矽插塞56，根據經圖案化的掩模來對MEMS晶圓50進行蝕刻以形成延伸到MEMS晶圓50中的開口孔；當蝕刻停止在氧化物層60處時，所生成的開口孔延伸到MEMS晶圓50與氧化物層60之間的界面。在一些實施例中，利用額外的過度蝕刻，由蝕刻生成的開口孔可穿過MEMS晶圓50並至少部分地延伸到氧化物層60中。當朝具有開口孔的MEMS晶圓50的表面沉積導電材料（例如，多晶矽）以利用所沉積的導電材料（例如，多晶矽）填充開口孔時，形成矽插塞56。在導電材料沉積製程之後，使MEMS晶圓50的表面經歷拋光製程（例如化學機械拋光（CMP）製程）以進行平坦化並用於移除MEMS晶圓50的表面上的過量的導電材料。
在圖6F所示實施例中，矽插塞56穿過MEMS晶圓50並部分地延伸到氧化物層60中。在一些其他實施例中，矽插塞56可被形成為穿過MEMS晶圓50及氧化物層60二者，且所形成的矽插塞56也可部分地延伸到頂蓋晶圓70中。另外，也可存在矽插塞56的其他設計，且這些其他設計的一些實例示出在圖6F（1）到6F（5）中，這些實例稍後在本公開中更詳細地闡述。
接下來，在350處，形成結合焊盤圖案。在一個實施例中，如圖6G所示，在MEMS晶圓50上沉積鍺層之後，接著對此鍺層進行圖案化以形成結合焊盤59。
接下來，在360處，在MEMS晶圓中形成MEMS結構。在一個實施例中，如圖6H所示，對MEMS晶圓50進行蝕刻以形成MEMS結構55。
接下來，在370處，利用共晶鍵將頂蓋晶圓上的MEMS晶圓結合到CMOS基底。在一個實施例中，如圖6I所示，將圖6H所示器件結構所示的頂蓋晶圓70上的MEMS晶圓50結合到圖6B所示器件結構所示的CMOS基底。在MEMS晶圓50上的結合焊盤59與CMOS結構45上的頂部金屬層48中的導電焊盤之間形成共晶鍵。
接下來，在800處，將頂蓋結構上的導電路徑與CMOS結構上的導電路徑的對應的焊盤進行導電連接。方法300的步驟800示出在圖2D的流程圖中，步驟800包括方塊810、820、830、840及850。
在810處，對頂蓋晶圓的第二側進行蝕刻以形成溝渠。在一個實施例中，如圖6J所示，在頂蓋晶圓70的第二側中形成溝渠76。為形成溝渠76，利用深反應離子蝕刻來對頂蓋晶圓進行蝕刻，且在氧化物層60處停止此蝕刻之後，氧化物蝕刻製程移除氧化物層60的部分直到在矽插塞56的多晶矽處停止氧化物蝕刻製程為止。如圖6J所示，溝渠76中的一者具有高度“h”、底部寬度“b”及側壁角度“θ”。高度“h”可處於200 μm到400 μm範圍內；底部寬度“b”可處於30 μm到100 μm範圍內；且側壁角度“θ”可處於60度到85度範圍內。在一些實施例中，底部寬度“b”的大小取決於ASIC要求。
接下來，在820處，將隔離材料沉積到頂蓋晶圓的第二側上以及溝渠的表面上。在一個實施例中，如圖6K所示，將隔離氧化物層82沉積到頂蓋晶圓70的第二側上以及溝渠76的表面上。隔離氧化物層82可處於500 nm到1000 nm範圍內。
接下來，在830處，在溝渠的底部處形成開口。在一個實施例中，如圖6L所示，利用蝕刻製程在溝渠76的底部處形成開口62。蝕刻製程移除隔離氧化物82及氧化物60的一些部分以形成開口62。
接下來，在840處，朝頂蓋晶圓的第二側及溝渠沉積導電材料。在一個實施例中，如圖6M所示，當朝頂蓋晶圓70的第二側及溝渠76沉積導電材料（例如，AlCu）時，在頂蓋晶圓70的第二側以及溝渠76的側壁上形成導電材料層（例如，AlCu），從而在溝渠76中形成連接到矽插塞56的導電接觸件85。導電材料層（例如，AlCu）可處於500 nm到1500 nm範圍內。
在一些實施例中，如圖6N所示，用於形成導電接觸件85的導電材料層也用作導電配線層86。當對導電配線層86進行圖案化以在頂蓋晶圓70上形成導電路徑時，可實施導電接觸件85以對傳導焊盤58與頂蓋晶圓70上的一個或多個導電路徑進行連接。在一些實施例中，頂蓋晶圓70上的導電路徑可分別形成在與用於形成導電接觸件85的導電材料層不同的另一導電層中，且導電接觸件85仍可被實施成將傳導焊盤58與形成在頂蓋晶圓70上的此另一導電層中的一個或多個導電路徑進行連接。
接下來，在850處，在頂蓋晶圓的第二側的頂上形成鈍化層，且對鈍化層進行圖案化以形成連接焊盤的開口。在一個實施例中，如圖6N所示，通過沉積氧化物層及氮化矽層，在頂蓋晶圓70的第二側的頂上形成鈍化層88。氧化物層可處於500 nm到1000 nm範圍內。氮化矽層可處於500 nm到1000 nm範圍內。在圖6N中，可通過對氧化物層及氮化矽層的一些部分進行圖案化以及移除氧化物層及氮化矽層的一些部分來在鈍化層88中形成開口87。開口87可暴露出連接焊盤，以用於將集成CMOS-MEMS器件30與其他外部電子元件（例如，印刷電路板上的電子電路）進行連接。在一些實施例中，如圖6N所示，可將開口87處的連接焊盤通過金屬球95（例如Sn）連接到其他電子元件。可通過金屬球95將與頂蓋結構平行定位的印刷電路板90連接到集成CMOS-MEMS器件30。
除了圖6F中的矽插塞56的特定設計之外，還存在矽插塞56的其他設計。圖6F（1）到圖6F（5）繪示根據一些實施例的矽插塞56的若干設計。圖6F（1）以俯視圖及剖視圖二者示出圖6F的矽插塞56。圖6F（1）中的矽插塞56呈單杆形式。圖6F（2）以俯視圖及剖視圖二者示出矽插塞56的另一種設計。圖6F（2）中的矽插塞56呈多個杆的形式。圖6F（3）、圖6F（4）及圖6F（5）各自以俯視圖繪示矽插塞56的三種其他設計。圖6F（3）中的矽插塞56的俯視圖呈多個圓環的形式，圖6F（4）中的矽插塞56的俯視圖呈多個矩形環的形式，圖6F（4）中的矽插塞56的俯視圖呈多個六邊形環的形式。除了如在以上明確公開的矽插塞56的設計之外，所屬領域中的技術人員可找到矽插塞56的其他設計。
圖7是根據一些實施例的CMOS-MEMS器件的剖視圖，所述CMOS-MEMS器件具有用於將頂蓋結構上的傳導層與CMOS結構中的傳導層進行連接的穿通芯片通孔。在圖7中，集成CMOS-MEMS器件30包括CMOS結構45，CMOS結構45製作於CMOS基底40上。CMOS結構45包括一些CMOS器件及多個導電層48M。集成CMOS-MEMS器件30還包括MEMS結構55及頂蓋結構80。在頂蓋結構80的第一側上沉積有隔離層60，且在頂蓋結構80的第二側上沉積有導電配線層86。包括至少一個MEMS器件的MEMS結構55沉積在CMOS基底40與頂蓋結構之間。一個或多個通孔78穿過頂蓋結構80。通孔78中的任何一者均可為穿過頂蓋結構80的頂蓋晶圓的穿通芯片通孔。當頂蓋結構80是以矽晶圓製作的時，通孔78中的任何一者均可為矽穿孔（“TSV”）。
在圖7中，MEMS結構55及CMOS結構45二者均製作於第一基底40上。在穿過通孔78中的一者以及穿過頂蓋結構80上的隔離層60中的開口62之後，導電接觸件85導電連接到CMOS結構45的頂部傳導層中的焊盤48A中的一者。
圖8A到圖8B是示出根據一些實施例的製作集成CMOS-MEMS器件的方法400的流程圖，所述集成CMOS-MEMS器件具有用於將CMOS結構與其他器件進行電連接的穿通芯片通孔。利用這種方法製作的器件的實例是集成CMOS-MEMS器件30，如圖7所示。圖9A到圖9J是用於示出根據一些實施例的製作集成CMOS-MEMS器件30的方法的器件結構的剖視圖。
在圖8A所示方法400中，在420處，製作頂蓋結構。在410處製作的頂蓋結構的實例是圖9B所示器件結構。為製作這種頂蓋結構，如圖9A所示，在頂蓋晶圓70的第一側上沉積氧化物層60，且使氧化物層60經歷CMP製程以進行平坦化；接著，如圖9B所示，對頂蓋晶圓70的第一側進行蝕刻以形成一個或多個空腔75。
接下來，在430處，製作CMOS-MEMS結構。在430處製作的CMOS-MEMS結構的實例是圖9D所示器件結構。圖8B是示出圖8A所示方法400中的步驟430的流程圖。在圖8B中，在431處，製作CMOS結構；在432處，沉積結合氧化物，且對所述結合氧化物進行圖案化以進行混合結合；且在433處，利用後CMOS製程製作MEMS結構。在一個實施例中，如圖9C所示，在CMOS基底40上製作CMOS結構45。在對頂部金屬層（例如，AlCu）進行圖案化及處理之後，在頂部金屬層中形成導電焊盤48A。頂部金屬層48中的導電焊盤可在CMOS結構45中的各種電子組件之間提供各種電連接。CMOS結構45一般可包括多個導電層48M以在各種電子組件之間提供更複雜的連接。在圖9C中，沉積結合氧化物46並對結合氧化物46進行圖案化以進行混合結合。接著，如圖9D所示，利用後CMOS製程製作MEMS結構55。在一些實施例中，連接47可在MEMS結構55與CMOS結構45之間提供電連接。
接下來，在470處，利用混合結合將頂蓋結構結合到CMOS-MEMS結構。在一個實施例中，如圖9E所示，當頂蓋晶圓70的第一側上的氧化物層60與CMOS-MEMS結構上的結合氧化物46接合時，利用混合結合將圖9B所示頂蓋結構80與圖9D所示CMOS-MEMS結構進行結合。
接下來，在800處，將頂蓋結構上的導電路徑導電地連接至CMOS結構上與其對應的焊盤。方法400的步驟800示出在圖2D的流程圖中，步驟800包括方塊810、820、830、840及850。
在810處，對頂蓋晶圓的第二側進行蝕刻以形成溝渠。在一個實施例中，如圖9F所示，在頂蓋晶圓70的第二側中形成溝渠76。為形成溝渠76，利用深反應離子蝕刻來對頂蓋晶圓進行蝕刻，且在氧化物層60處停止此蝕刻之後，氧化物蝕刻製程移除氧化物層60及結合氧化物46的部分直到氧化物蝕刻製程停止在CMOS結構45的頂部傳導層48處為止。
接下來，在820處，將隔離材料沉積到頂蓋晶圓的第二側上以及溝渠的表面上。在一個實施例中，如圖9G所示，將隔離氧化物層82沉積到頂蓋晶圓70的第二側上以及溝渠76的表面上。隔離氧化物層82可處於500 nm到1000 nm範圍內。
接下來，在830處，在溝渠的底部處形成開口。在一個實施例中，如圖9H所示，利用蝕刻製程在溝渠76的底部處形成開口62。蝕刻製程移除隔離氧化物82、氧化物60及結合氧化物46的一些部分以形成開口62。
接下來，在840處，朝頂蓋晶圓的第二側及溝渠沉積導電材料。在一個實施例中，如圖9I所示，當朝頂蓋晶圓70的第二側及溝渠76沉積導電材料（例如，AlCu）時，在頂蓋晶圓70的第二側以及溝渠76的側壁上形成導電材料層（例如，AlCu），從而在溝渠76中形成導電接觸件85，所述導電接觸件85連接到位於CMOS結構45的頂部傳導層48處的導電焊盤。導電材料層（例如，AlCu）可處於500 nm到1500 nm範圍內。
接下來，在850處，在頂蓋晶圓的第二側的頂上形成鈍化層，且對鈍化層進行圖案化以形成連接焊盤的開口。在一個實施例中，如圖9J所示，通過沉積氧化物層及氮化矽層，在頂蓋晶圓70的第二側的頂上形成鈍化層88。氧化物層可處於500 nm到1000 nm範圍內。氮化矽層可處於500 nm到1000 nm範圍內。在圖9J中，可通過對氧化物層及氮化矽層的一些部分進行圖案化以及移除氧化物層及氮化矽層的一些部分來在鈍化層88中形成開口87。開口87可暴露出連接焊盤，以用於將集成CMOS-MEMS器件30與其他外部電子元件（例如，印刷電路板上的電子電路）進行連接。在一些實施例中，如圖9J所示，可將開口87處的連接焊盤通過金屬球95（例如Sn）連接到其他電子元件。可通過金屬球95將與頂蓋結構平行定位的印刷電路板90連接到集成CMOS-MEMS器件30。
圖10是根據一些實施例的另一CMOS-MEMS器件的剖視圖，所述另一CMOS-MEMS器件具有用於將頂蓋結構上的傳導層與CMOS結構中的傳導層進行連接的穿通芯片通孔。在圖10中，集成CMOS-MEMS器件30包括CMOS結構45，CMOS結構45製作於CMOS基底40上。CMOS結構45包括一些CMOS器件及多個導電層48M。集成CMOS-MEMS器件30還包括MEMS結構55及頂蓋結構80。在頂蓋結構80的第一側上沉積有隔離層60，且在頂蓋結構80的第二側上沉積有導電配線層86。包括至少一個MEMS器件的MEMS結構55位於CMOS基底40與頂蓋結構80之間。一個或多個通孔78穿過頂蓋結構80。通孔78中的任何一者均可為穿過頂蓋結構80的頂蓋晶圓的穿通芯片通孔。當頂蓋結構80是以矽晶圓製作的時，通孔78中的任何一者均可為矽穿孔（“TSV”）。
在圖10中，MEMS結構55及CMOS結構45二者均製作於第一基底40上。矽柱71製作于頂蓋結構80中且被頂蓋結構80的第一側上的溝渠環72環繞。矽柱71導電連接到CMOS結構45的頂部傳導層中的焊盤48A中的一者。在穿過通孔78中的一者以及穿過頂蓋結構80上的隔離層60中的開口62之後，導電接觸件85將導電配線層86中的一個或多個導電路徑與矽柱71進行導電連接。因此，由於矽柱71是導電的，因此導電配線層86中的導電路徑可導電連接到CMOS結構45的頂部傳導層中的焊盤48A中的一者。圖10中的插圖示出在觀察平面A-A'處觀察的頂蓋晶圓70的切除部分的俯視圖，其示出矽柱71的俯視圖，以及被氧化物60及多晶矽74填充的溝渠環72的俯視圖。
圖11A到圖11B是示出根據一些實施例的製作集成CMOS-MEMS器件的方法500的流程圖，所述集成CMOS-MEMS器件具有用於將CMOS結構與其他器件進行電連接的穿通芯片通孔。利用這種方法製作的器件的實例是圖10所示集成CMOS-MEMS器件30。圖12A到圖12L是用於示出根據一些實施例的製作集成CMOS-MEMS器件30的方法的器件結構的剖視圖。
在圖11A所示方法500中，在520處，製作頂蓋結構。在520處製作的頂蓋結構的實例是圖12D所示器件結構。圖11B是示出圖11A所示方法500中的步驟520的流程圖。步驟520包括方塊521、522、523、524及528。
如圖11B所示，在521處，對頂蓋晶圓的第一側進行蝕刻以形成被溝渠環環繞的矽柱。在一個實施例中，如圖12A所示，對頂蓋晶圓70的第一側進行蝕刻以形成被溝渠環72環繞的矽柱71。圖12A中的插圖示出頂蓋晶圓70的切除部分中的矽柱71及溝渠環72的俯視圖。溝渠環72具有寬度“w”及深度“d”。在示例性實施例中，寬度“w”等於或大於10 μm，且深度“d”為約50 μm，其對應於約1：5的寬高比。一般來說，較大的溝渠寬度提供較大的TSV蝕刻容差。
接下來，在522處，在頂蓋晶圓的第一側上以及在溝渠環的表面上形成氧化物；在523處，填充溝渠環中的間隙。在一個實施例中，如圖12B所示，在頂蓋晶圓70的第一側以及溝渠環72的表面上形成氧化物；此處，所形成的氧化物包括兩個氧化物層：通過頂蓋晶圓70的熱氧化形成的第一氧化物層60T以及通過低壓力化學氣相沉積（Low Pressure Chemical Vapor Deposition，LPCVD）沉積形成的第二氧化物層60。在溝渠環72的表面上形成氧化物之後，如果在溝渠環72中餘留有未被填充的間隙，則可以其他材料（例如多晶矽）填充這些間隙。在一個實施例中，如圖12B所示，在LPCVD沉積第二氧化物層60之後，朝頂蓋晶圓的第一側以及朝溝渠環72沉積多晶矽，這導致溝渠環72中的間隙被多晶矽74填滿。在多晶矽沉積之後，可使用矽CMP製程來移除頂蓋晶圓的第一側上的殘留多晶矽，之後接著進行氧化CMP製程以進行平坦化。圖12B中的插圖示出被氧化物60及多晶矽74填充的溝渠環72的俯視圖。
接下來，在524處，在矽柱的表面上形成用於混合結合的金屬焊盤。在一個實施例中，如圖12C所示，在矽柱71的表面中的中央部分上形成用於混合結合的金屬焊盤79。用於形成金屬焊盤79的材料可被選擇成與用於在CMOS結構45的頂部傳導層48中形成對應的焊盤48A（如圖10所示）的材料相同。在一個實施例中，CMOS結構45中的焊盤48A由銅（Cu）製成，且金屬焊盤79也由銅（Cu）製成。在製作製程期間，使用氧化物蝕刻製程來移除旨在用於形成金屬焊盤79的區域中的氧化物60及氧化物60T；接著，在濺射沉積鈦（Ti）及氮化鈦（TiN）緩衝層之後，朝頂蓋晶圓70的第一側濺射銅層（Cu）。在這些濺射沉積之後，對頂蓋晶圓70的第一側應用Cu CMP製程及Ti CMP製程以進行平坦化，並移除金屬焊盤79的區域外的殘留的Cu以及Ti/TiN，這會形成圖12C所示器件結構。圖12C中的插圖示出頂蓋晶圓70的切除部分的俯視圖，其示出金屬焊盤79、矽柱71及被氧化物60及多晶矽74填充的溝渠環72的俯視圖。
接下來，在528處，在頂蓋晶圓的第一側中利用蝕刻形成一個或多個空腔。在一個實施例中，如圖12D所示，對頂蓋晶圓70的第一側進行蝕刻以形成一個或多個空腔75。
在圖11A所示方法500中，在步驟520之後的步驟530處，製作CMOS-MEMS結構。在530處製作的CMOS-MEMS結構的實例是圖12F所示器件結構。圖11B是示出圖11A所示方法500中的步驟530的流程圖。在圖11B中，在531處，製作CMOS結構；在532處，準備CMOS結構的表面以進行混合結合；且在533處，利用後CMOS製程製作MEME結構。在一個實施例中，如圖12E所示，在CMOS基底40上製作CMOS結構45。在對頂部金屬層（例如，AlCu）進行圖案化及處理之後，在頂部金屬層中形成導電焊盤48A。頂部金屬層48中的導電焊盤48A可對CMOS結構45中的各種電子組件提供各種電連接。CMOS結構45一般可包括多個導電層48M以在各種電子組件之間提供更複雜的連接。在圖12E中，導電墊48A形成CMOS-MEMS結構的部分以進行混合結合。為準備CMOS-MEMS結構的表面以進行混合結合，且視需要，可與CMOS-MEMS結構的表面上的導電焊盤48A一起來沉積結合氧化物層46並對結合氧化物層46進行圖案化以進行混合結合。接著，如圖12F所示，利用後CMOS製程製作MEMS結構55。在一些實施例中，連接47可在MEMS結構55與CMOS結構45之間提供電連接。
接下來，在570處，利用混合結合將頂蓋結構結合到CMOS-MEMS結構。在一個實施例中，如圖12G所示，當（頂蓋晶圓70的第一側上的）氧化物層60以及金屬焊盤79分別與（CMOS-MEMS結構上的）結合氧化物46以及導電焊盤48A接合時，利用混合結合將圖12D所示頂蓋結構80與圖12F所示CMOS-MEMS結構進行結合。混合結合位於頂蓋結構80與CMOS-MEMS結構之間的界面65處。在一些實施例中，當氧化物層60的材料（例如，SiO2）與結合氧化物46的材料（例如，SiO2）相同且金屬焊盤79的材料（例如，Cu）與導電焊盤48A的材料（例如，Cu）相同時，在界面65處可形成良好的混合結合。
接下來，在800處，將頂蓋結構上的導電路徑與CMOS結構上的導電路徑的對應的焊盤進行導電連接。方法500的步驟800示出在圖2D的流程圖中，步驟800包括方塊810、820、830、840及850。
在810處，對頂蓋晶圓的第二側進行蝕刻以形成溝渠。在一個實施例中，如圖12H所示，在頂蓋晶圓70的第二側中形成溝渠76。在一個實施例中，為形成溝渠76，利用深反應離子蝕刻來對頂蓋晶圓70進行蝕刻。
接下來，在820處，將隔離材料沉積到頂蓋晶圓的第二側上以及溝渠的表面上。在一個實施例中，如圖12I所示，將隔離氧化物層82沉積到頂蓋晶圓70的第二側上以及溝渠76的表面上。隔離氧化物層82可處於500 nm到1000 nm範圍內。
接下來，在830處，在溝渠的底部處形成開口。在一個實施例中，如圖12J所示，利用蝕刻製程移除溝渠76的底部處隔離氧化物82的區域以暴露出矽柱71的表面71S。
接下來，在840處，朝頂蓋晶圓的第二側及溝渠沉積導電材料。在一個實施例中，如圖12K所示，當朝頂蓋晶圓70的第二側及溝渠76沉積導電材料（例如，AlCu）時，在頂蓋晶圓70的第二側以及溝渠76的側壁上形成導電材料層（例如，AlCu），從而在溝渠76中形成連接到矽柱71的被暴露出的表面71S的導電接觸件85。導電材料層（例如，AlCu）可處於500 nm到1500 nm範圍內。
接下來，在850處，在頂蓋晶圓的第二側的頂上形成鈍化層，且對鈍化層進行圖案化以形成連接焊盤的開口。在一個實施例中，如圖12L所示，通過沉積氧化物層及氮化矽層，在頂蓋晶圓70的第二側的頂上形成鈍化層88。氧化物層可處於500 nm到1000 nm範圍內。氮化矽層可處於500 nm到1000 nm範圍內。在圖12L中，可通過對氧化物層及氮化矽層的一些部分進行圖案化以及移除氧化物層及氮化矽層的一些部分來在鈍化層88中形成開口87。開口87可暴露出連接焊盤，以用於將集成CMOS-MEMS器件30與其他外部電子元件（例如，印刷電路板上的電子電路）進行連接。在一些實施例中，如圖12L所示，可將開口87處的連接焊盤通過金屬球95（例如Sn）連接到其他電子元件。可通過金屬球95將與頂蓋結構平行定位的印刷電路板90連接到集成CMOS-MEMS器件30。
本公開的一些方面涉及一種集成CMOS-MEMS器件。所述集成CMOS-MEMS器件包括CMOS結構、頂蓋結構及MEMS結構。所述CMOS結構製作於第一基底上且包括至少一個CMOS器件及至少一個傳導層。所述頂蓋結構包括穿過所述頂蓋結構的通孔且具有沉積在頂蓋結構的第一側上的隔離層且具有沉積在頂蓋結構的第二側上的導電配線層。所述MEMS結構沉積在所述第一基底與所述頂蓋結構之間且包括至少一個MEMS器件。所述集成CMOS-MEMS器件還包括導電連接件，所述導電連接件穿過所述通孔中的一者且穿過所述頂蓋結構上的所述隔離層中的開口。所述導電連接件將所述頂蓋結構上的所述導電配線層中的導電路徑與所述CMOS結構的所述至少一個傳導層進行導電連接。
本公開的其他方面涉及一種製作集成CMOS-MEMS器件的方法。所述方法包括：製作包括CMOS結構及MEMS結構的CMOS-MEMS結構。所述CMOS結構包括至少一個CMOS器件及至少一個傳導層。所述方法包括通過對頂蓋晶圓的第一側進行蝕刻以形成一個或多個空腔來製作頂蓋結構，在所述頂蓋晶圓的所述第一側上形成有隔離層。所述方法包括將所述頂蓋結構結合到所述CMOS-MEMS結構以及在所述頂蓋晶圓的第二側處蝕刻一個或多個溝渠。所述方法還包括朝所述頂蓋晶圓的所述第二側及所述一個或多個溝渠的表面沉積導電材料，以形成導電接觸件，所述導電接觸件穿過所述頂蓋晶圓的所述第二側處的所述溝渠中的一者且導電連接到所述CMOS結構的所述至少一個傳導層。
本公開的其他方面涉及一種製作集成CMOS-MEMS器件的方法。所述方法包括：在第一基底上製作CMOS結構，所述CMOS結構包括至少一個CMOS器件及至少一個傳導層。所述方法包括從頂蓋晶圓製作頂蓋結構，其中所述製作所述頂蓋結構包括對所述頂蓋晶圓的第一側進行蝕刻以形成一個或多個空腔，在所述頂蓋晶圓的所述第一側上沉積有隔離層。所述方法包括將所述頂蓋結構結合到MEMS晶圓以及形成至少延伸穿過所述MEMS晶圓的至少一個矽插塞，所述至少一個矽插塞的第一側結合到所述頂蓋晶圓的所述第一側上的所述隔離層。所述方法包括將所述MEMS晶圓共晶結合到所述第一基底以及在所述頂蓋晶圓的第二側處蝕刻一個或多個溝渠。所述方法還包括朝所述頂蓋晶圓的所述第二側及所述一個或多個溝渠的內表面沉積導電材料，以形成導電接觸件，所述導電接觸件穿過所述頂蓋晶圓的所述第二側處的所述溝渠中的一者且導電連接到所述至少一個矽插塞。
以上概述了若干實施例的特徵，以使所屬領域中的技術人員可更好地理解本公開的各個方面。所屬領域中的技術人員應理解，他們可容易地使用本公開作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的和/或實現與本文中所介紹的實施例相同的優點。所屬領域中的技術人員還應認識到，這些等效構造並不背離本公開的精神及範圍，而且他們可在不背離本公開的精神及範圍的條件下對其作出各種改變、代替及變更。
30:集成CMOS-MEMS器件 40:CMOS基底/第一基底 45:CMOS結構 46:結合氧化物 47:連接 48:頂層傳導層/頂部傳導層/頂部金屬層 48A:焊盤/導電焊盤 48M:導電層 49:氧化矽層/熔融結合氧化物層/結合氧化物層 50:晶圓/MEMS晶圓 51、78:通孔 52:導電元件/金屬導電元件 55:MEMS結構 56:矽插塞 58:傳導焊盤 59:結合焊盤/導電結合焊盤 60:隔離層/氧化物層/氧化物/第二氧化物層 60T:第一氧化物層/氧化物 62、87:開口 65:界面 70:頂蓋晶圓 71:矽柱 71S:表面 72:溝渠環 74:多晶矽 75:空腔 76:溝渠 79:金屬焊盤 80:頂蓋結構 82:隔離氧化物層/隔離氧化物 85:導電接觸件 86:導電配線層 88:鈍化層 88a:氧化物層 88b:氮化矽層 90:PC板 95:金屬球 200、300、400、500:方法 210、211、212、213、214、215、216、217、220、222、226、228、270、310、320、330、340、350、360、370、420、430、431、432、433、470、520、521、522、523、524、528、530、570、800、810、820、830、840、850:步驟 A-A':觀察平面 b:底部寬度 d:深度 h:高度 w:寬度 θ:側壁角度
結合附圖閱讀以下詳細說明，會最好地理解本公開的各個方面。應注意，根據本行業中的標準慣例，各種特徵並非按比例繪製。事實上，為論述清晰起見，可任意增大或減小各種特徵的尺寸。 圖1是根據一些實施例的具有穿通芯片通孔連接的集成CMOS-MEMS器件的剖視圖。 圖2A到圖2D是示出根據一些實施例的製作集成CMOS-MEMS器件的方法的流程圖，所述集成CMOS-MEMS器件具有用於將CMOS結構與其他器件進行電連接的穿通芯片通孔。 圖3A到圖3O是用於示出根據一些實施例的製作集成CMOS-MEMS器件的方法的器件結構的剖視圖。 圖4是根據一些實施例的具有改善的穿通芯片通孔連接的另一CMOS-MEMS器件的剖視圖。 圖5是示出根據一些實施例的製作集成CMOS-MEMS器件的方法的流程圖，所述集成CMOS-MEMS器件具有用於將CMOS結構與其他器件進行電連接的穿通芯片通孔。 圖6A到圖6N是用於示出根據一些實施例的製作集成CMOS-MEMS器件的方法的器件結構的剖視圖。 圖7是根據一些實施例的CMOS-MEMS器件的剖視圖，所述CMOS-MEMS器件具有用於將頂蓋結構上的傳導層與CMOS結構中的傳導層進行連接的穿通芯片通孔。 圖8A到圖8B是示出根據一些實施例的製作集成CMOS-MEMS器件的方法的流程圖，所述集成CMOS-MEMS器件具有用於將CMOS結構與其他器件進行電連接的穿通芯片通孔。 圖9A到圖9J是用於示出根據一些實施例的製作集成CMOS-MEMS器件的方法的器件結構的剖視圖。 圖10是根據一些實施例的另一CMOS-MEMS器件的剖視圖，所述另一CMOS-MEMS器件具有用於將頂蓋結構上的傳導層與CMOS結構中的傳導層進行連接的穿通芯片通孔。 圖11A到圖11B是示出根據一些實施例的製作集成CMOS-MEMS器件的方法的流程圖，所述集成CMOS-MEMS器件具有用於將CMOS結構與其他器件進行電連接的穿通芯片通孔。 圖12A到圖12L是用於示出根據一些實施例的製作集成CMOS-MEMS器件的方法的器件結構的剖視圖。
30:集成CMOS-MEMS器件
40:CMOS基底/第一基底
45:CMOS結構
48:頂層傳導層/頂部傳導層/頂部金屬層
48A:焊盤/導電焊盤
49:氧化矽層/熔融結合氧化物層/結合氧化物層
50:晶圓/MEMS晶圓
78:通孔
52:導電元件/金屬導電元件
55:MEMS結構
58:傳導焊盤
59:結合焊盤/導電結合焊盤
60:隔離層/氧化物層/氧化物/第二氧化物層
62、87:開口
70:頂蓋晶圓
75:空腔
80:頂蓋結構
82:隔離氧化物層/隔離氧化物
85:導電接觸件
86:導電配線層
88:鈍化層

Claims (20)

  1. 一種裝置，包括： 互補金屬氧化物半導體結構，製作於第一基底上，包括至少一個互補金屬氧化物半導體器件及至少一個傳導層； 頂蓋結構，包括穿過所述頂蓋結構的通孔，具有位在所述頂蓋結構的第一側上的隔離層且具有位在所述頂蓋結構的第二側上的導電配線層； 微機電系統結構，位在所述第一基底與所述頂蓋結構之間，包括至少一個微機電系統器件；以及 導電連接件，穿過所述通孔中的一者且穿過所述頂蓋結構上的所述隔離層中的開口，並且將所述頂蓋結構上的所述導電配線層中的導電路徑與所述互補金屬氧化物半導體結構的所述至少一個傳導層進行導電連接。
  2. 如申請專利範圍第1項所述的裝置，其中所述至少一個傳導層是所述互補金屬氧化物半導體結構的頂部金屬層。
  3. 如申請專利範圍第1項所述的裝置，其中所述導電連接件所穿過的所述通孔中的所述一者在內表面上塗布有隔離材料。
  4. 如申請專利範圍第1項所述的裝置，其中所述微機電系統結構位在所述互補金屬氧化物半導體結構與所述頂蓋結構之間，且其中所述導電連接件包括： 傳導墊，位在所述微機電系統結構的面對所述頂蓋結構上的所述隔離層的表面上，且導電連接到所述互補金屬氧化物半導體結構的所述至少一個傳導層；以及 導電接觸件，穿過所述通孔中的所述一者且穿過所述頂蓋結構上的所述隔離層中的所述開口，並且將所述導電配線層中的所述導電路徑與所述傳導墊進行導電連接。
  5. 如申請專利範圍第1項所述的裝置，其中所述微機電系統結構製作於位於所述第一基底與所述頂蓋結構之間的微機電系統晶圓中，且其中所述導電連接件包括： 矽插塞，穿過所述微機電系統晶圓且延伸到所述頂蓋結構上的所述隔離層中，且導電連接到所述互補金屬氧化物半導體結構的所述至少一個傳導層；以及 導電接觸件，穿過所述通孔中的所述一者且穿過所述頂蓋結構上的所述隔離層中的所述開口，並且將所述導電配線層中的所述導電路徑與所述矽插塞進行導電連接。
  6. 如申請專利範圍第1項所述的裝置，其中所述微機電系統結構與所述互補金屬氧化物半導體結構二者製作於所述第一基底上，且其中所述導電連接件包括： 導電接觸件，穿過所述通孔中的所述一者且穿過所述頂蓋結構上的所述隔離層中的所述開口，並且導電連接到所述互補金屬氧化物半導體結構的所述至少一個傳導層。
  7. 如申請專利範圍第1項所述的裝置，其中所述微機電系統結構與所述互補金屬氧化物半導體結構二者製作於所述第一基底上，且其中所述導電連接件包括： 矽柱，製作於所述頂蓋結構中且在所述頂蓋結構的所述第一側上被溝渠環環繞，並且導電連接到所述互補金屬氧化物半導體結構的所述至少一個傳導層；以及 導電接觸件，穿過所述通孔中的所述一者且穿過所述頂蓋結構上的所述隔離層的所述開口，並且將所述導電配線層中的所述導電路徑與所述矽柱進行導電連接。
  8. 如申請專利範圍第7項所述的裝置，其中所述溝渠環被隔離材料至少部分地填充。
  9. 一種方法，包括： 製作包括互補金屬氧化物半導體結構及微機電系統結構的互補金屬氧化物半導體-微機電系統結構，其中所述互補金屬氧化物半導體結構包括至少一個互補金屬氧化物半導體器件及至少一個傳導層； 通過對頂蓋晶圓的第一側進行蝕刻以形成一個或多個空腔來製作頂蓋結構，在所述頂蓋晶圓的所述第一側上形成有隔離層； 將所述頂蓋結構結合到所述互補金屬氧化物半導體-微機電系統結構； 在所述頂蓋晶圓的第二側處蝕刻一個或多個溝渠；以及 朝所述頂蓋晶圓的所述第二側及所述一個或多個溝渠的表面沉積導電材料，以形成導電接觸件，所述導電接觸件穿過所述頂蓋晶圓的所述第二側處的所述溝渠中的一者且導電連接到所述互補金屬氧化物半導體結構的所述至少一個傳導層。
  10. 如申請專利範圍第9項所述的方法，包括： 在第一基底上製作所述互補金屬氧化物半導體結構；以及 在所述第一基底與所述頂蓋結構之間的位置處形成所述微機電系統結構。
  11. 如申請專利範圍第10項所述的方法，包括： 在所述微機電系統結構的面對所述頂蓋結構上的所述隔離層的表面上形成傳導墊，其中所述傳導墊導電連接到所述互補金屬氧化物半導體結構的所述至少一個傳導層；且 其中所述導電接觸件通過所述頂蓋晶圓的所述第二側處的所述溝渠中的所述一者以及通過所述頂蓋晶圓的所述第一側上的所述隔離層中的開口而導電連接到所述傳導墊。
  12. 如申請專利範圍第9項所述的方法，其中所述微機電系統結構與所述互補金屬氧化物半導體結構二者製作於第一基底上，且其中所述將所述頂蓋結構結合包括： 使用混合結合將所述頂蓋結構結合到所述互補金屬氧化物半導體-微機電系統結構。
  13. 如申請專利範圍第12項所述的方法，包括： 當朝所述頂蓋晶圓的所述第二側及所述一個或多個溝渠的所述表面沉積所述導電材料時，將所述導電接觸件與所述互補金屬氧化物半導體結構的所述至少一個傳導層進行導電連接。
  14. 如申請專利範圍第12項所述的方法，包括： 在所述頂蓋晶圓的所述第一側上製作至少一個溝渠環，以形成被所述至少一個溝渠環環繞的矽柱；以及 在所述頂蓋晶圓的所述第一側上形成所述隔離層及在所述至少一個溝渠環的內表面上形成隔離塗層。
  15. 如申請專利範圍第14項所述的方法，包括： 當將所述頂蓋晶圓結合到所述互補金屬氧化物半導體-微機電系統結構時，將所述矽柱與所述互補金屬氧化物半導體結構的所述至少一個傳導層進行導電連接；以及 當朝所述頂蓋晶圓的所述第二側及所述一個或多個溝渠的所述表面沉積所述導電材料時，將所述導電接觸件與所述矽柱進行導電連接。
  16. 如申請專利範圍第9項所述的方法，還包括： 在沉積導電材料之前，將隔離材料沉積到所述頂蓋晶圓的所述第二側及所述一個或多個溝渠的所述表面上。
  17. 如申請專利範圍第9項所述的方法，其中沉積所述導電材料包括： 將所述導電材料沉積到位於所述頂蓋晶圓的所述第二側上及所述一個或多個溝渠的所述表面上的隔離材料上。
  18. 如申請專利範圍第9項所述的方法，還包括： 在所述頂蓋晶圓的所述第二側處及在位於所述頂蓋晶圓的所述第二側處的所述一個或多個溝渠的所述表面處的所述導電材料上沉積保護層。
  19. 一種方法，包括： 在第一基底上製作互補金屬氧化物半導體結構，所述互補金屬氧化物半導體結構包括至少一個互補金屬氧化物半導體器件及至少一個傳導層； 在頂蓋晶圓上製作頂蓋結構，其中所述製作所述頂蓋結構包括對所述頂蓋晶圓的第一側進行蝕刻以形成一個或多個空腔，在所述頂蓋晶圓的所述第一側上沉積有隔離層； 將所述頂蓋結構結合到微機電系統晶圓； 形成至少延伸穿過所述微機電系統晶圓的至少一個矽插塞，所述至少一個矽插塞的第一側結合到所述頂蓋晶圓的所述第一側上的所述隔離層； 將所述微機電系統晶圓共晶結合到所述第一基底； 在所述頂蓋晶圓的第二側處蝕刻一個或多個溝渠；以及 朝所述頂蓋晶圓的所述第二側及所述一個或多個溝渠的內表面沉積導電材料，以形成導電接觸件，所述導電接觸件穿過所述頂蓋晶圓的所述第二側處的所述溝渠中的一者且導電連接到所述至少一個矽插塞。
  20. 如申請專利範圍第19項所述的方法，包括： 在所述微機電系統晶圓中製作包括至少一個微機電系統器件的微機電系統結構。
TW108136767A 2018-10-30 2019-10-09 集成互補金屬氧化物半導體-微機電系統器件及其製法 TWI727456B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862752545P 2018-10-30 2018-10-30
US62/752,545 2018-10-30
US16/420,514 US11235969B2 (en) 2018-10-30 2019-05-23 CMOS-MEMS integration with through-chip via process
US16/420,514 2019-05-23

Publications (2)

Publication Number Publication Date
TW202016008A true TW202016008A (zh) 2020-05-01
TWI727456B TWI727456B (zh) 2021-05-11

Family

ID=70327876

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108136767A TWI727456B (zh) 2018-10-30 2019-10-09 集成互補金屬氧化物半導體-微機電系統器件及其製法

Country Status (3)

Country Link
US (1) US11235969B2 (zh)
CN (1) CN111115550B (zh)
TW (1) TWI727456B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11731871B2 (en) 2021-05-28 2023-08-22 Invensense, Inc. Actuator layer patterning with polysilicon and etch stop layer

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150262902A1 (en) 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
US10002844B1 (en) 2016-12-21 2018-06-19 Invensas Bonding Technologies, Inc. Bonded structures
US10508030B2 (en) 2017-03-21 2019-12-17 Invensas Bonding Technologies, Inc. Seal for microelectronic assembly
US11380597B2 (en) 2017-12-22 2022-07-05 Invensas Bonding Technologies, Inc. Bonded structures
US10923408B2 (en) 2017-12-22 2021-02-16 Invensas Bonding Technologies, Inc. Cavity packages
US11004757B2 (en) 2018-05-14 2021-05-11 Invensas Bonding Technologies, Inc. Bonded structures
US11884536B2 (en) * 2020-10-23 2024-01-30 AAC Technologies Pte. Ltd. Electrical interconnection structure, electronic apparatus and manufacturing methods for the same
DE102021111094B4 (de) 2021-04-29 2023-01-05 Infineon Technologies Dresden GmbH & Co. KG Sensorsystem mit einem mikroelektromechanischen Sensorelement und Verfahren zur Herstellung eines Sensorsystems

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100517656C (zh) * 2006-02-22 2009-07-22 海力士半导体有限公司 制造非易失性存储器件的方法
WO2012088688A1 (en) * 2010-12-30 2012-07-05 Goertek Inc. A mems microphone and method for packaging the same
JP5733990B2 (ja) * 2011-01-12 2015-06-10 キヤノン株式会社 半導体装置の製造方法
US8940616B2 (en) * 2012-07-27 2015-01-27 Globalfoundries Singapore Pte. Ltd. Bonding method using porosified surfaces for making stacked structures
CN104249991B (zh) * 2013-06-26 2016-08-10 中芯国际集成电路制造(上海)有限公司 Mems器件及其制作方法
CN103523745B (zh) 2013-10-21 2015-10-28 安徽北方芯动联科微系统技术有限公司 基于Si导电柱的圆片级封装方法及其单片集成式MEMS芯片
US9315378B2 (en) 2014-08-12 2016-04-19 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for packaging a microelectromechanical system (MEMS) wafer and application-specific integrated circuit (ASIC) dies using wire bonding
CN105460883B (zh) * 2014-09-05 2017-11-14 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
CN105845589B (zh) * 2015-01-14 2018-09-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
US20160264403A1 (en) * 2015-03-12 2016-09-15 Freescale Semiconducto, Inc. Sensor device with multi-stimulus sensing and method of fabrication
US9550667B1 (en) * 2015-09-08 2017-01-24 Taiwan Semiconductor Manufactruing Company Ltd. Semiconductor structure and manufacturing method thereof
US10364140B2 (en) * 2015-09-22 2019-07-30 Nxp Usa, Inc. Integrating diverse sensors in a single semiconductor device
US20170115322A1 (en) * 2015-10-22 2017-04-27 Freescale Semiconductor, Inc. Mems sensor device having integrated multiple stimulus sensing
US10513429B2 (en) * 2016-07-27 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Integration scheme for microelectromechanical systems (MEMS) devices and complementary metal-oxide-semiconductor (CMOS) devices
WO2019225047A1 (ja) * 2018-05-24 2019-11-28 株式会社村田製作所 Ｍｅｍｓデバイス及びｍｅｍｓデバイス製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11731871B2 (en) 2021-05-28 2023-08-22 Invensense, Inc. Actuator layer patterning with polysilicon and etch stop layer
TWI817392B (zh) * 2021-05-28 2023-10-01 美商伊凡聖斯股份有限公司 致動器層圖案化的方法和裝置

Also Published As

Publication number Publication date
TWI727456B (zh) 2021-05-11
CN111115550B (zh) 2023-12-15
US11235969B2 (en) 2022-02-01
US20200131028A1 (en) 2020-04-30
CN111115550A (zh) 2020-05-08

Similar Documents

Publication Publication Date Title
TWI727456B (zh) 集成互補金屬氧化物半導體-微機電系統器件及其製法
US10519032B2 (en) MEMS pressure sensor and microphone devices having through-vias and methods of forming same
US10155659B2 (en) Vacuum sealed MEMS and CMOS package
US8945969B2 (en) Internal electrical contact for enclosed MEMS devices
US9346666B2 (en) Composite wafer semiconductor
CN107032290B (zh) 半导体器件及其形成方法
US9187317B2 (en) MEMS integrated pressure sensor and microphone devices and methods of forming same
US9139420B2 (en) MEMS device structure and methods of forming same
TWI556331B (zh) 微機電裝置及其形成方法
US9452920B2 (en) Microelectromechanical system device with internal direct electric coupling
CN109553065B (zh) 微机电系统装置与微机电系统的封装方法
US10031038B2 (en) Micromechanical pressure sensor device including, formed side-by-side in a micromechanical functional layer, first and second micromechanical functional regions that correspond to a pressure sensor and another sensor, and corresponding manufacturing method
TWI543280B (zh) 微機電系統元件的形成方法
TWI541999B (zh) 半導體裝置與其製法
CN102815659A (zh) 具有可移动部件的半导体器件及其制造方法
US9546090B1 (en) Integrated MEMS-CMOS devices and methods for fabricating MEMS devices and CMOS devices
US11945713B2 (en) Systems and methods for providing getters in microelectromechanical systems
CN107697882B (zh) 用于制造半导体器件的工艺以及相应半导体器件
US10494252B2 (en) MEMS devices and methods of manufacturing the same
TW202308935A (zh) 用於製造微機電系統裝置的方法及系統