TW202308935A - 用於製造微機電系統裝置的方法及系統 - Google Patents

用於製造微機電系統裝置的方法及系統 Download PDF

Info

Publication number
TW202308935A
TW202308935A TW111128641A TW111128641A TW202308935A TW 202308935 A TW202308935 A TW 202308935A TW 111128641 A TW111128641 A TW 111128641A TW 111128641 A TW111128641 A TW 111128641A TW 202308935 A TW202308935 A TW 202308935A
Authority
TW
Taiwan
Prior art keywords
layer
imd
polysilicon
over
polysilicon layer
Prior art date
Application number
TW111128641A
Other languages
English (en)
Inventor
李大成
艾倫 庫士柏森
Original Assignee
美商伊凡聖斯股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商伊凡聖斯股份有限公司 filed Critical 美商伊凡聖斯股份有限公司
Publication of TW202308935A publication Critical patent/TW202308935A/zh

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00388—Etch mask forming
    • B81C1/00396—Mask characterised by its composition, e.g. multilayer masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0035—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS
    • B81B7/0038—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS using materials for controlling the level of pressure, contaminants or moisture inside of the package, e.g. getters
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0002—Arrangements for avoiding sticking of the flexible or moving parts
    • B81B3/0005—Anti-stiction coatings
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0064—Constitution or structural means for improving or controlling the physical properties of a device
    • B81B3/0081—Thermal properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00912—Treatments or methods for avoiding stiction of flexible or moving parts of MEMS
    • B81C1/00992—Treatments or methods for avoiding stiction of flexible or moving parts of MEMS not provided for in groups B81C1/0092 - B81C1/00984
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0235—Accelerometers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0242—Gyroscopes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0315—Cavities
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/04—Electrodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/07—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/093—Conductive package seal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0118—Processes for the planarization of structures
    • B81C2201/0119—Processes for the planarization of structures involving only addition of materials, i.e. additive planarization
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0132—Dry etching, i.e. plasma etching, barrel etching, reactive ion etching [RIE], sputter etching or ion milling
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0135—Controlling etch progression
    • B81C2201/014—Controlling etch progression by depositing an etch stop layer, e.g. silicon nitride, silicon oxide, metal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0147—Film patterning
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0156—Lithographic techniques
    • B81C2201/0159—Lithographic techniques not provided for in B81C2201/0157
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/016—Passivation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/019—Bonding or gluing multiple substrate layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0198—Manufacture or treatment of microstructural devices or systems in or on a substrate for making a masking layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/11—Treatments for avoiding stiction of elastic or moving parts of MEMS
    • B81C2201/112—Depositing an anti-stiction or passivation coating, e.g. on the elastic or moving parts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/11—Treatments for avoiding stiction of elastic or moving parts of MEMS
    • B81C2201/115—Roughening a surface
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0109—Bonding an individual cap on the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0172—Seals
    • B81C2203/019—Seals characterised by the material or arrangement of seals between parts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/035—Soldering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/036—Fusion bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)

Abstract

一種方法包括從第一金屬間介電質(IMD)層形成擋塊並在所述第一IMD內形成通孔，其中所述第一IMD係設置在第一多晶矽層上方，以及其中所述第一多晶矽層係設置在另一IMD層上方，所述另一IMD層係設置在基板上方。所述方法還包括在所述擋塊上方並進一步在所述通孔上方沉積第二多晶矽層，以連接到所述第一多晶矽層。在所述第二多晶矽層的第一部分上方形成分立，以及其中所述第二多晶矽層的第二部分被暴露。所述方法包括在所述分立上方沉積接合層。

Description

用於製造微機電系統裝置的方法及系統
本發明關於用於製造微機電系統裝置的方法及系統。 相關申請案 本申請案是非臨時申請案，並請求於2021年8月4日提交的臨時申請案第63/229,390號的權益和優先權，其全部內容併入本文。
MEMS(「微機電系統」)是一類使用類似半導體的程序製造並呈現機械特性的裝置。例如，MEMS裝置可以包括移動或變形的能力。在許多情況下，但並非總是如此，MEMS與電訊號相互作用。MEMS裝置可以是指實現為微機電系統的半導體裝置。MEMS裝置包括機械元件並且可以選擇性地包括電子裝置(例如，用於感測的電子裝置)。MEMS裝置包括但不限於例如陀螺儀、加速度計、磁力計、壓力感測器等。
一些MEMS裝置可以透過將MEMS層接合到互補金屬氧化物半導體(CMOS)層來形成，其中MEMS層可以包括覆蓋層和MEMS裝置層，以及其中CMOS層可以包括感測電極和其它電路。通常，感測器利用MEMS層和CMOS層的單片整合。不幸的是，MEMS層的單片整合限制了其在將先進的CMOS程序技術用於高端感測器應用態樣的靈活性。
傳統上，分立(standoff)是透過蝕刻程序在MEMS裝置層上產生的。接著使用分立將兩個部件相互接合並且形成一或多個腔室。不幸的是，透過使用微影蝕刻穿過MEMS裝置層來建立分立會致使一些問題，諸如以分立來圖案化的MEMS裝置層中的光阻池化問題。
許多問題，例如涉及製造程序的高溫、腔室壓力的穩定性、靜摩擦等，都可能影響感測器的性能。例如，在MEMS層的製造程序期間可能涉及高溫。不幸的是，高溫可能會致使電極突出，稱為凸起效應，從而致使性能下降。某些感測應用可能需要保留腔室壓力。不幸的是，隨著時間的推移，腔室壓力可能會由於裝置的腔室內的除氣或緩慢吸除而變得不穩定(不存在致使操作中腔室壓力漂移更高的活性吸除)。MEMS層可以利用諸如擋塊之類的結構來防止MEMS裝置層的可移動部件(例如，證明質量)接觸並損壞其下方的電路。不幸的是，可移動部件可能會黏在擋塊上並且無法釋放(也稱為靜摩擦)，從而致使裝置出現性能問題。
因此，需要以非單片方式建立MEMS層，從而使MEMS層能夠與更先進的半導體基板整合。此外，需要減少對各種部件(例如電極)的凸起效應、改善靜摩擦、穩定腔室壓力以及改善MEMS裝置層微影。
在一些實施例中，分立係形成在與MEMS裝置層分開製造的基板上，以改進MEMS裝置層微影。在一些實施例中，各種部件(例如電極)可以由具有較高熱容量的多晶矽材料形成，以減少凸起效應，從而提高性能。此外，多晶矽互連可用於連接具有高熱容量的電極。應當理解，在一些非限制性範例中，吸除材料可用於穩定腔室壓力。在一些實施例中，可以透過在擋塊上使用多晶矽層來改善靜摩擦。
一種方法包括在基板上方沉積第一金屬間介電質(IMD)層；在所述第一IMD層上方沉積第一多晶矽層；在所述第一多晶矽層上方沉積第二IMD層；蝕刻所述第二IMD層的第一部分以形成擋塊區域；蝕刻所述第二IMD層的第二部分以暴露所述第一多晶矽層的第一部分；在形成所述擋塊區域和暴露所述第一多晶矽層的所述第一部分之後，在所述第二IMD層上方並進一步在所述第一多晶矽層的所述第一部分上方沉積第二多晶矽層，其中所述第二多晶矽層直接連接到所述第一多晶矽層的所述第一部分；蝕刻所述第二多晶矽層的一部分以形成經圖案化的第二多晶矽層並且暴露所述第二IMD層的一部分，其中所述蝕刻所述第二多晶矽層的一部分形成所述擋塊和複數個電極；在所述經圖案化的第二多晶矽層和所述第二IMD層的經暴露部分上方沉積第三IMD層；形成穿過所述第三IMD層的通孔以暴露所述經圖案化的第二多晶矽層的第一部分；填充所述通孔；在所述通孔上方形成接合層；以及蝕刻所述第三IMD層的一部分以暴露所述經圖案化的第二多晶矽層的第二部分，其中所述經圖案化的第二多晶矽層的所述第二部分不同於所述經圖案化的第二多晶矽層的所述第一部分。
在一些實施例中，所述方法還包括將包含覆蓋層和微機電系統(MEMS)裝置層結構的MEMS層接合到所述基板。可以理解，在一些實施例中，所述接合包含將所述通孔上方的所述接合層與所述MEMS裝置層上的鍺共晶接合。
可以理解，所述蝕刻所述第三IMD層的一部分包含暴露所述擋塊和所述複數個電極。可以理解，所述方法還可以包括在電極上方形成吸除層，例如Ti。可以理解，所述蝕刻所述第三IMD層的一部分包含暴露所述吸除層。
可以理解，所述方法還可以包括在所述第三IMD層上方沉積包含SiN的鈍化層。在一些實施例中，所述方法還可以包括在所述鈍化層中和所述第三IMD層內沉積高密度電漿(HDP)氧化物。
一種方法包括從第一金屬間介電質(IMD)層形成擋塊並在所述第一IMD內形成通孔，其中所述第一IMD係設置在第一多晶矽層上方，以及其中所述第一多晶矽層係設置在另一IMD層上方，所述另一IMD層係設置在基板上方；在所述擋塊上方並進一步在所述通孔上方沉積第二多晶矽層，以連接到所述第一多晶矽層；在所述第二多晶矽層的第一部分上方形成分立，以及其中所述第二多晶矽層的第二部分被暴露；以及在所述分立上方沉積接合層。
在一些實施例中，所述方法還包括透過所述分立上方的所述接合層將包含MEMS裝置層和覆蓋層的微機電系統(MEMS)層接合到所述基板，其中所述第二多晶矽層的所述第二部分係在接合後形成的腔室內。
根據一些實施例，形成所述分立可以包括在所述第二多晶矽層上方沉積第二IMD層；形成穿過所述第二IMD層的通孔以暴露所述第二IMD層下方的所述第二多晶矽層的一部分；填充所述通孔；沉積覆蓋所述通孔和所述第二IMD層的另一接合層；圖案化所述另一接合層，其中與所述分立相關的區域被所述另一接合層覆蓋；以及蝕刻未被所述另一接合層覆蓋的所述第二IMD層。
根據一些實施例，所述方法進一步包括在所述第二IMD層上方形成鈍化層，以及其中所述接合層覆蓋所述鈍化層，以及其中在圖案化之後未被所述接合層覆蓋的所述鈍化層被蝕刻。可以理解，在一些實施例中，所述方法還包括在所述第二IMD層內沉積除氣物質。根據一些實施例，所述方法還包括在所述第二多晶矽層上方形成吸除層，例如Ti。
一種裝置，包括基板；形成於所述基板上方的金屬間介電質(IMD)層，其中所述IMD層包含腔室；在所述IMD層內的第一深度處的第一多晶矽層；設置在所述IMD層上方並且位於所述腔室的底部的第二多晶矽層，其中所述第一多晶矽層的至少一部分係連接到所述第二多晶矽層的至少一部分；在所述IMD層內的第二深度處的第三多晶矽層，其中所述第三多晶矽層係位於所述腔室的外部；形成在所述IMD層內和所述第三多晶矽層的至少一部分上方的填充通孔；以及設置在所述填充通孔上方的接合材料。
可以理解，在一些實施例中，所述第三多晶矽層係與設置在所述腔室的所述底部的所述第二多晶矽層的至少一部分共面。
所述裝置還可以包括由所述IMD層形成並且位於所述腔室的所述底部的擋塊。可以理解，所述擋塊被所述第二多晶矽層覆蓋。
所述裝置還可以包括微機電系統(MEMS)層，所述微機電系統(MEMS)層包含微機電系統(MEMS)裝置層和覆蓋層，其中所述MEMS層接合到設置在所述填充通孔上方的所述接合材料。
根據一些實施例，所述裝置還可以包括位於所述腔室外部的除氣物質。在又一個實施例中，所述裝置還包括設置在所述第二多晶矽層的一部分上方的吸除材料。
在一些實施例中，一種方法包括在基板上方沉積第一金屬間介電質(IMD)層；在所述第一IMD層上方沉積第一多晶矽層；在所述第一多晶矽層上方沉積第二IMD層；蝕刻所述第二IMD層以形成分立和擋塊；蝕刻除了所述分立和所述擋塊之外的所述第二IMD層的至少一部分以形成通孔以暴露所述第一多晶矽層的一部分；在所述分立、所述擋塊、將所述兩個多晶矽層連接在一起的所述第一多晶矽層的經暴露部分和所述第二IMD層上方沉積第二多晶矽層；在所述第二多晶矽層上方沉積接合層；圖案化所述接合層以覆蓋所述分立；以及圖案化所述第二多晶矽層的一部分以暴露所述第二IMD層的一部分並且形成複數個電極。
所述方法還可以包括接合包括微機電系統(MEMS)裝置層和覆蓋層的MEMS層到所述分立。在一些實施例中，所述方法還包括在沉積所述接合層之前在所述第二多晶矽層上方形成吸除層。根據一些實施例，所述方法還包括圖案化所述吸除層，例如Ti，以暴露所述第二多晶矽層的一部分。在一些實施例中，所述方法進一步包括在形成所述分立和所述擋塊之前在所述第二IMD層上方沉積鈍化層，例如SiN。在一些實施例中，所述方法還包括在蝕刻所述第二IMD層的所述至少一部分之前在所述第二IMD層內形成除氣物質。
一種裝置，包含基板；形成於所述基板上方的金屬間介電質(IMD)層，其中所述IMD層包含擋塊、電極和分立；在所述IMD層內的第一深度處的第一多晶矽層；設置在所述IMD層上方的第二多晶矽層，其中所述第二多晶矽層設置在所述擋塊和所述電極上方，以及其中所述第一多晶矽層的至少一部分係連接到所述第二多晶矽層的至少一部分；以及設置在所述分立上方的接合材料。
所述裝置還可以包括將所述接合材料連接到所述第二多晶矽層的通孔。所述裝置還可以包括微機電系統(MEMS)層，所述MEMS層包含MEMS裝置層和覆蓋層，其中所述MEMS裝置層上方的鍺層係共晶接合到設置在所述分立上方的所述接合材料。在一些實施例中，所述裝置還包括設置在所述IMD層內以及所述覆蓋層和所述基板之間的封閉腔室區域內的除氣物質。根據一些實施例，所述裝置還包括設置在所述第二多晶矽層的一部分上方的吸除材料。
透過閱讀以下詳細描述，這些和其它特徵和優點將顯而易見。
在更詳細地描述各種實施例之前，應當理解實施例不是限制性的，因為這些實施例中的元件可以變化。同樣應當理解，本文描述和/或圖示的特定實施例具有可以容易地與特定實施例分離並且選擇性地與若干其它實施例中的任何實施例組合的元件或替代本文描述的若干其它實施例中的任何實施例中的元件。
還應該理解，本文使用的用語是為了描述某些概念的目的，並且所述用語不意於進行限制。除非額外地定義，否則本文使用的所有技術和科學用語具有與實施例所屬領域中通常理解的相同含義。
除非另有說明，序號(例如，第一、第二、第三等)係用於區分或識別一組元件或步驟中的不同元件或步驟，並且不提供對其實施例的元件或步驟的序列或數字限制。例如，「第一」、「第二」和「第三」元件或步驟不必以所述順序出現，並且其實施例不必限於三個元件或步驟。還應理解，除非另有說明，否則任何標籤，諸如「左」、「右」、「前」、「後」、「頂部」、「中間」、「底部」、「旁邊」、「向前」、「反向」、「上層」、「下層」、「上」、「下」或其它類似用語，諸如「上部」、「下部」、「以上」、「以下」、「之下」、「之間」、「上方」、「垂直」、「水平」、「近端」、「遠端」等是為了方便而使用的，並不意於暗示例如任何特定的固位置、定向或方向。相反，此類標籤用於反映例如相對位置、定向或方向。還應理解，「一」、「一個」和「該」的單數形式包括複數參照，除非上下文另有明確規定。
諸如「上方」、「上層」、「以上」、「之下」等的用語被理解為是指可以直接接觸或可以在其間具有其它元件的元件。例如，兩層可以重疊接觸，其中一層在另一層之上並且兩層實體接觸。在另一範例中，兩層可以被一或多個層分開，其中第一層在第二層上方並且一或多個中間層在第一層和第二層之間，使得第一層和第二層不實體接觸。
MEMS層可以包括耦接到覆蓋層的MEMS裝置層。MEMS裝置層通常可以被稱為具有可移動結構的致動器層，例如證明質量等。耦接到MEMS裝置層的覆蓋層可以形成一或多個腔室，以供容納陀螺儀、加速度計等的可移動結構。可以理解，MEMS層可以耦接到半導體層，例如CMOS層，以形成MEMS裝置。
本文所述的實施例以非單片方式將MEMS層的製造程序解耦。實施例在基板上製造多晶矽電極和/或多晶矽互連層，從而減少凸起效應並消除為了解決凸起而建立開槽(slotting)的需求。此外，實施例利用多晶矽擋塊來減少靜摩擦。在又一些實施例中，透過沉積除氣物質和/或沉積吸除材料來形成除氣物質以穩定腔室壓力，甚至隨著時間的推移。此外，透過在基板上形成MEMS裝置層消除了MEMS裝置層中的分立形成，從而透過減少光阻池化來改進MEMS裝置層微影。可以理解，對於MEMS裝置層圖案化，光阻在具有形貌的過渡區域中可能更厚(在分立區域附近更厚)，從而致使不同區域之間的均勻性問題，諸如在遠離分立而不是在分立區域附近進行圖案化。在一些實施例中，吸除材料包含鈦、鈷或鋯，而除氣物質包含高密度電漿氧化物。
現在參考圖1-19，顯示了根據本實施例的一種態樣的具有分立、具有改進的靜摩擦的擋塊和多晶矽電極的基板的製造程序。具體參照圖1，提供了矽基板110。矽基板110可以是p-矽基板。為了說明的目的，相對於p-矽基板描述了製造程序並且不應被解釋為限制實施例的範圍。例如，可以使用n-矽基板。
現在參考圖2，金屬間介電質(IMD)112層沉積在矽基板110上方。IMD層可以包括諸如SiO 2、SiN等的材料。應當理解，在一些實施例中，IMD 112層可以被圖案化。例如，可以在IMD 112層中形成通孔以暴露矽基板110。
現在參考圖3，多晶矽層114沉積在IMD 112層之上。在一個非限制性範例中，多晶矽層114可以覆蓋IMD 112層的整個表面並且可以隨後使用遮罩，例如硬遮罩、光阻遮罩等來圖案化。在一個非限制性範例中，多晶矽層114可以是在沉積未摻雜的多晶矽之後，可以進行原位摻雜或離子佈植。
現在參考圖4，IMD 116層沉積在圖案化的多晶矽層114上，並且進一步沉積在IMD 112層上。可以理解，IMD 116層可以是與IMD 112層相同的材料。然而，在此圖中，它們被顯示標記為僅用於說明目的。在一個非限制性範例中，IMD 116層是化學和機械平坦化(CMP)的。在一個替代實施例中，IMD 116層沉積可以是多步驟程序。例如，可以沉積一層IMD，化學和機械平坦化，接著沉積鈍化層，諸如SiN層，接著沉積另一層IMD層。
現在參考圖5，透過蝕刻穿過IMD 116從IMD 116層形成擋塊118。例如，可以使用遮罩來覆蓋對應於擋塊的區域。在蝕刻程序期間，IMD層116的暴露區域被蝕刻掉，在IMD層116被遮罩覆蓋的地方形成擋塊118。應當理解，形成兩個擋塊是出於說明性目的而顯示的並且不應被解釋為限制實施例的範圍。例如，可以形成一個擋塊或多於兩個擋塊。在IMD 116層包括夾著鈍化層的兩層IMD的一個非限制性範例中，可以透過蝕刻第二IMD層和鈍化層來形成一或多個擋塊。
現在參考圖6，可以在IMD 116層和擋塊118上方形成和圖案化遮罩以形成一或多個通孔120。應當理解，IMD 116層的未被經圖案化的遮罩覆蓋的部分，例如，可以蝕刻掉IMD 116層的經暴露部分以形成通孔120，以便到達下面的多晶矽層114並且暴露下面的多晶矽層114的一部分。
現在參考圖7，多晶矽層122沉積在IMD層116上、擋塊118上，以及進一步在透過形成通孔120而暴露的多晶矽層114的經暴露部分上。換句話說，多晶矽層122在所形成的通孔120中填充。應當理解，多晶矽層122可以與多晶矽層114相同或不同。應當理解，多晶矽層122和114以不同的陰影線顯示，僅出於劃定目的而不應被解釋為限制實施例的範圍。
現在參考圖8，吸除層124係沉積在多晶矽層122上。在一些實施例中，吸除層124可以由Ti、TiN或其它類似材料構成。現在參考圖9，吸除層124被圖案化以形成經圖案化的吸除層125。可以理解，吸除層124可以使用遮罩來圖案化。可以理解，圖案化吸除層125形成在對應於可能需要更穩定的腔室壓力(例如，用於陀螺儀中)的感測器內的腔室區域中的電極上方。應當理解，覆蓋有吸除層125的兩個區域僅出於說明性目的而顯示並且不應被解釋為限制實施例的範圍。例如，可以用吸除層125參照三個區域，或者可以用吸除層125參照一個區域。
現在參考圖10，顯示多晶矽層122的圖案化。可以理解，遮罩可以被圖案化並且用於圖案化多晶矽層122。例如，遮罩可以被使用和圖案化，使得多晶矽層122的未被經圖案化的遮罩覆蓋的部分可以被蝕刻掉以形成如圖10所示的經圖案化的多晶矽層122。
現在參考圖11，IMD 126層沉積在經圖案化的多晶矽層122上方、經圖案化的吸除層125上方以及IMD 116層的經暴露部分上方。一旦沉積了IMD 126層，它就可以經歷CMP程序。現在參考圖12，可以在IMD 126層上方形成鈍化層128。鈍化層128可以包括諸如SiN的材料。
現在參考圖13，可以蝕刻鈍化層128和/或IMD 126層的一部分以暴露IMD層126的一部分。高密度電漿(HDP)氧化物可以沉積在鈍化層中和IMD 126層內部以形成除氣物質130。使用鈍化層蝕刻停止或圖案化程序的化學機械研磨可以移除鈍化層上的HDP氧化物。應當理解，形成除氣物質130可以是可選的並且在一些實施例中可以不存在除氣物質130。應當理解，一旦形成除氣物質130，可在除氣物質130上方形成另一層鈍化層128，以在進一步製造處理期間使除氣物質130免於除氣直至最終退火步驟。
現在參考圖14，可以形成一或多個通孔132穿過鈍化層128並進一步穿過IMD層126以暴露下方的經圖案化的多晶矽層122。可以理解，遮罩可以被使用、被圖案化並最終被蝕刻以形成通孔132。可以理解，如圖所示，形成六個通孔132僅用於說明目的並且不應被解釋為限制實施例的範圍。例如，可以根據需要形成少於六個通孔或多於六個通孔。根據一些實施例，通孔132可以襯有襯墊阻擋層，例如Ti、TiN等。一旦選擇性地襯裡，通孔132可以填充有填充材料，例如鎢。一旦被填充，可以執行CMP程序或可以執行回蝕程序。可以理解，在一些可選實施例中，可以形成另一層襯墊阻擋層，例如Ti、TiN等，以覆蓋通孔132和鈍化層128。
現在參考圖15，可以在鈍化層128上沉積接合層134。接合層134可以用於接合到另一基板，這將稍後在本案中描述。接合層134可以包括諸如Al、AlCu、鍺等的材料。現在參考圖16，可以圖案化接合層134以形成經圖案化的接合層135。在一些實施例中，遮罩可以被圖案化並且暴露的接合層134可以被蝕刻掉以形成經圖案化的接合層135。在一個非限制性範例中，經圖案化的接合層135係形成在通孔132上方。除氣物質130可以在接合層圖案化之後用剩餘的保護性鈍化層保護(在接合層圖案化期間，保護層被部分蝕刻)。
現在參考圖17，可以在經圖案化的接合層135和鈍化層128上沉積遮罩，並且遮罩隨後可以被圖案化。鈍化層128和位於鈍化層128下方的IMD層126沒有被遮罩覆蓋，即暴露的部分可以被蝕刻掉。因此，由IMD 126層形成並被多晶矽層122覆蓋的擋塊139被暴露。此外，覆蓋多晶矽層122的吸除層125也被暴露。可以理解，經圖案化的多晶矽層122也可以被暴露。暴露的多晶矽層122是形成在腔室內的電極。可以理解，蝕刻IMD層126的一部分在基板上形成與MEMS裝置層相對的分立171。
現在參考圖18A，可以在鈍化層上執行毯狀蝕刻，以暴露除氣物質130。在毯狀蝕刻程序之前，可以執行可選的退火步驟以從暴露的表面引發除氣。在其它實施例中，可以在接合層圖案化之後和鈍化層128和IMD層126蝕刻之前對鈍化層執行退火步驟和毯狀蝕刻。在此實施例中，阻擋層136被顯示用於非限制性範例，其中襯墊阻擋層選擇性地沉積在鈍化層128上方。如圖所示，形成可以接合到MEMS層的基板100A。此外，可以理解，接合層135可以形成接合墊197，以連接到其它外部裝置，例如CMOS晶片或PCB。現在參考圖18B，基板100A的替代物被圖示為基板100E。在基板100E中，接合墊199形成在矽基板110的相對側，而不是如圖18A的接合墊197所示設置在同一側，從而節省空間並減少晶片尺寸。可以透過在沉積多晶矽層114之前在矽基板110中形成穿矽通孔(TSV)198來形成接合墊199。例如，可以透過在形成的TSV 198上形成絕緣層(例如氧化物)來蝕刻和絕緣TSV 198。例如多晶矽、Ti、TiN、Cu等的導電層可以沉積在TSV 198內。在將基板100E接合到MEMS層138(類似於圖20中描述的將基板100A接合到MEMS層138)並薄化矽基板110之後，可以暴露TSV 198。一旦暴露TSV 198，可以沉積諸如氧化物的絕緣層並圖案化以製備矽基板110的另一側以供接合墊沉積。一旦準備好，接合層被沉積和圖案化以形成接合墊199。在一些實施例中，可以透過在將基板100E接合到MEMS層138之後在矽基板110中形成TSV 198來形成接合墊199。可以理解，在一些實施例中，TSV 198和接合墊199係形成在絕緣層193之上。
現在參考圖19，顯示用以暴露除氣物質130的鈍化層的毯狀蝕刻，其中不使用襯墊阻擋層。如圖所示，基板100B被形成為可以接合到MEMS層。
現在參考圖20，根據本實施例的一種態樣，圖18的基板100A與MEMS層138的接合。一旦結合，就可以形成兩個腔室137和139。可以理解，腔室139可以用於陀螺儀應用，而腔室137可以用於加速度計。應當理解，圖18B和19的基板100B和100C可以類似地接合到MEMS層138。
在圖21中顯示MEMS層138的一個非限制性範例。MEMS層138可以包括覆蓋層140和MEMS裝置層144。覆蓋層140可以透過熔接層142耦接到MEMS裝置層144。在一些實施例中，MEMS裝置層144的一個表面可以塗有多晶矽層146以改善靜摩擦。多晶矽層146的一部分可塗覆有接合層148，例如Al、AlCu、鍺等，以接合到基板100A或100B的接合層135。應當理解，在MESM層138接合到基板100A或100B之後，接合的裝置可經歷晶圓薄化程序、標籤切割以暴露基板晶圓中的接合墊等。
因此，如圖所示，形成多晶矽電極和互連以減少凸起(hillocks)並消除形成開槽(slotting)的需求。此外，如圖所示，所使用的多晶矽層(例如，在擋塊上以及在MEMS裝置層的可移動結構上)由於多晶矽與多晶矽的接觸而改善了靜摩擦。可以理解，除氣物質和/或吸除層的使用也提高了腔室壓力的穩定性。此外，在與MEMS裝置層相反的基板上形成分立透過消除光阻池化來改進MEMS裝置層的微影。
現在參考圖22-34，顯示了根據本實施例的另一態樣的具有分立、具有改進的靜摩擦的擋塊和多晶矽電極的基板的製造程序。如上所述，圖22類似於圖4。現在參考圖23，可以蝕刻IMD 116層的一部分，並且可以在IMD 116層的蝕刻部分內沉積HDP以形成除氣物質230。應當理解，在一些實施例中，可以在IMD 116層上方圖案化遮罩，其中經圖案化的遮罩覆蓋IMD 116層，除了對應於除氣物質的經暴露部分之外。一旦暴露部分被蝕刻，HDP可以被沉積以形成除氣物質230。應當理解，鈍化層228可以沉積在除氣物質230之上以及IMD 116層上，以如圖24所示保護除氣物質230不在隨後的製造程序中被損壞。可以理解，鈍化層228可以包括SiN。可以理解，HDP可以用作除氣物質。
現在參考圖25，可以圖案化鈍化層228，其中經圖案化的鈍化層228的覆蓋部分對應於分立區域和擋塊區域。一旦鈍化層228的經暴露部分和對應於暴露部分的IMD層116基於經圖案化的遮罩被蝕刻，則形成擋塊239和分立229。現在參考圖26，在擋塊239上方的鈍化層228和部分IMD層116被移除以暴露擋塊239。
現在參考圖27，可以在鈍化層228、擋塊239等上方沉積遮罩，並且可以在IMD層116的經暴露部分對應於將要形成的通孔之處圖案化遮罩。可以蝕刻IMD層116的經暴露部分以形成通孔231並且暴露下面的多晶矽114層。現在參考圖28，多晶矽層122沉積在鈍化層228、IMD層116上，並進一步沉積在多晶矽層114的經暴露部分上。多晶矽層122覆蓋擋塊239和分立229並連接到多晶矽層114。
現在參考圖29，吸除層225可以沉積在多晶矽層122上方。吸除層225可以包括Ti、TiN或其它類似材料。現在參考圖30，可以在吸除層225上方沉積接合層234。接合層234可以包括諸如Al、AlCu、Ge等的材料。現在參考圖31，可以在接合層234上方沉積遮罩並隨後圖案化以覆蓋分立229。現在參考圖32，使用經圖案化的遮罩來圖案化吸除層225。在一個非限制性範例中，對應於陀螺腔室的區域中的吸除層225的一部分被覆蓋並且吸除層225的其餘部分被蝕刻掉。
現在參考圖33，經圖案化的遮罩可用於將多晶矽層122圖案化以形成一組多晶矽層。可以理解，多晶矽層122的一部分以及IMD層116的一部分被蝕刻掉以形成複數個多晶矽層122。此外，覆蓋除氣物質230的多晶矽層也被蝕刻掉。可以理解，覆蓋擋塊239的多晶矽層透過與也包括多晶矽的MEMS裝置層的可移動部分建立多晶矽對多晶矽接觸來改善靜摩擦。此外，現在暴露的多晶矽層形成與每個腔室相關的電極，例如陀螺腔室、加速度計腔室等。由多晶矽組成的電極減少了凸起並且消除了形成開槽以解決上述凸起效應的需求。現在參考圖34A，覆蓋除氣物質230的鈍化層228被移除，例如，空白蝕刻程序，以暴露除氣物質230。因此，形成基板100C。
現在參考圖34B，基板100C的替代物被圖示為基板100D。在基板100D中，接合墊199形成在矽基板110的相對側，而不是如圖34A的接合墊197中所示設置在同一側，從而節省空間並減少晶片尺寸。可以透過在沉積多晶矽層114之前在矽基板110中形成穿矽通孔(TSV)198來形成接合墊199。例如，可以透過在形成的TSV 198上形成絕緣層(例如氧化物)來蝕刻和絕緣TSV 198。例如多晶矽、Ti、TiN、Cu等導電層可以沉積在TSV 198內。在將基板100D接合到MEMS層138之後，可以暴露TSV 198(類似於圖35中描述的將基板100C接合到MEMS層138)並將矽基板110薄化。一旦暴露出TSV 198，就可以沉積絕緣層(諸如氧化物)並對其進行圖案化以製備矽基板的另一側用於接合墊沉積的矽基板110。一旦製備好，接合層被沉積和圖案化以形成接合墊199。在一些實施例中，可以透過在將基板100D接合到MEMS層138之後在矽基板110中形成TSV 198來形成接合墊199。可以理解，在一些實施例中，TSV 198和接合墊199形成在絕緣層193之上。
圖35顯示了根據本實施例的另一態樣的基板100C與MEMS層138的接合。因此，如上文在圖20和21中所述，將基板100C接合到MEMS層138形成與陀螺儀和加速度計相關的封閉腔室。應當理解，如上所示的MEMS 138的使用僅用於說明目的並且不應被解釋為限制實施例的範圍。可以理解，在一些實施例中，基板100C的接合墊可以形成在矽基板110的相對側上，如圖18B中所述。因此，可以減少晶片尺寸。
現在參考圖36A-36B，顯示了根據本實施例的一種態樣製造具有分立的基板、具有改進的靜摩擦的擋塊和多晶矽電極的流程圖並且如圖1-21中所述。在步驟3602，第一金屬間介電質(IMD)層係沉積在基板上方，如上所述。在步驟3604，第一多晶矽層係沉積在第一IMD層上方並被蝕刻以形成經圖案化的第一多晶矽層，如上所述。在步驟3606，第二IMD層係沉積在第一多晶矽層和暴露的第一IMD層之上，如上所述。在步驟3608，蝕刻第二IMD層的第一部分以形成擋塊區域，如上所述。在步驟3610，蝕刻第二IMD層的第二部分以暴露第一多晶矽層的第一部分，如上所述。在步驟3612，在形成擋塊區域之後並且在暴露第一多晶矽層的第一部分之後，在第二IMD層上方並且進一步在第一多晶矽層的第一部分上方沉積第二多晶矽層。可以理解，第二多晶矽層可以直接連接到第一多晶矽層的第一部分。在步驟3614，蝕刻第二多晶矽層的一部分以形成經圖案化的第二多晶矽層並且暴露第二IMD層的一部分。可以理解，蝕刻第二多晶矽層的一部分形成了擋塊和複數個電極。在步驟3616，在經圖案化的第二多晶矽層和第二IMD層的經暴露部分上方沉積第三IMD層。在步驟3618，形成穿過第三IMD層的通孔以暴露經圖案化的第二多晶矽層的第一部分。在步驟3620，填充通孔。在步驟3622，在通孔上方形成接合層。在步驟3624，第三IMD層的一部分被蝕刻以暴露經圖案化的第二多晶矽層的第二部分。可以理解，經圖案化的第二多晶矽層的第二部分不同於經圖案化的第二多晶矽層的第一部分。應當理解，在一些實施例中，包含覆蓋層和MEMS裝置層結構的MEMS層可以接合到基板，例如在一些非限制性範例中的共晶接合。
應當理解，在一些非限制性範例中，吸除層可以形成在電極上方。在一些實施例中，可以在第三IMD層上方沉積包括SiN的鈍化層。可以理解，在一些實施例中，HDP可以沉積在鈍化層中和第三IMD層內。可以理解，在一些實施例中，第一IMD層被圖案化以形成通孔並且通孔填充有第一多晶矽層以形成基板接觸。
現在參考圖37，顯示了根據本實施例的一種態樣製造具有分立的基板、具有改進的靜摩擦的擋塊和多晶矽電極的又一流程圖並且如圖1至21中所述。在步驟3702，由第一金屬間介電質(IMD)層形成擋塊並在第一IMD內形成通孔。第一IMD係設置在第一多晶矽層之上，並且第一多晶矽層係設置在另一IMD層之上，所述另一IMD層係設置在基板之上。在步驟3704，第二多晶矽層係沉積在擋塊上方並且進一步在通孔上方以連接到第一多晶矽層，如上所述。在步驟3706，在第二多晶矽層的第一部分上方形成分立，如上所述。可以理解，第二多晶矽層的第二部分被暴露。在步驟3708，在分立上方沉積接合層。
可以理解，在一些實施例中，包含MEMS裝置層和覆蓋層的MEMS層可以透過分立上方的接合層接合到基板。可以理解，第二多晶矽層的第二部分在接合之後形成的腔室內。根據一些實施例，可以透過在第二多晶矽層上方沉積第二IMD層來形成分立。可以透過蝕刻穿過第二IMD層來形成通孔，以暴露在第二IMD層下方的第二多晶矽層的一部分。可以理解，可以填充通孔。在一些非限制性範例中，可以沉積另一接合層以覆蓋通孔和第二IMD層。在一些實施例中，另一接合層被圖案化。可以理解，與分立相關的區域被另一接合層覆蓋，並且第二IMD層被蝕刻，所述第二IMD層未被另一接合層覆蓋。
可以理解，在一些實施例中，可以在第二IMD層上方形成鈍化層。接合層覆蓋鈍化層，將圖案化後未被接合層覆蓋的鈍化層蝕刻。根據一些實施例，可以在第二IMD層內沉積除氣材料。此外，在一些實施例中，可以在第二多晶矽層上方形成吸除層。
現在參考圖38，顯示了根據本實施例的另一態樣的用於製造具有分立的基板、具有改進的靜摩擦的擋塊和多晶矽電極的流程圖並且如圖22至35中所述。在步驟3802，第一金屬間介電質(IMD)層係沉積在基板上方，如上所述。在步驟3804，第一多晶矽層係沉積在第一IMD層上方並且被蝕刻以形成經圖案化的第一多晶矽層。在步驟3806，在第一多晶矽層上方沉積第二IMD層。在步驟3808，蝕刻第二IMD層以形成分立和擋塊。在步驟3810，除了分立和擋塊之外，第二IMD層的至少一部分被蝕刻以形成通孔以暴露第一多晶矽層的一部分。在步驟3812，第二多晶矽層沉積在分立、擋塊、將兩個多晶矽層連接在一起的第一多晶矽層的經暴露部分以及第二IMD層上方。在步驟3814，在第二多晶矽層上沉積接合層。在步驟3816，將接合層圖案化以覆蓋分立。在步驟3818，第二多晶矽層的一部分用以暴露第二IMD層的一部分並用以形成複數個電極，如上所述。
在一些實施例中，包含MEMS裝置層和覆蓋層的MEMS層係接合到分立。應當理解，在一些實施例中，在沉積接合層之前，在第二多晶矽層上方形成吸除層。在一些實施例中，吸除層可以被圖案化以暴露第二多晶矽層的一部分。在一些實施例中，鈍化層可以在形成分立和擋塊之前沉積在第二IMD層之上。可以理解，在一些實施例中，可以在蝕刻第二IMD層的至少一部分之前在第二IMD層內形成除氣物質。可以理解，在一些實施例中，第一IMD層被圖案化以形成通孔並且通孔填充有第一多晶矽層以形成基板接觸。
在所描述的實施例中，接合層可以由在一個基板上的鋁和在第二基板上的鍺組成。鋁在高溫下與鍺接合形成共晶鍵。共晶鍵形成氣密性密封並提供電連接。
儘管已經透過特定範例描述和/或說明了實施例，並且儘管已經相當詳細地描述了這些實施例和/或範例，但申請人的意圖不是侷限或以任何方式限制本實施例的範圍到這種細節。實施例的額外的改編和/或修改可以容易地出現，並且在其更廣泛的態樣中，實施例可以包含這些改編和/或修改。因此，在不脫離本文描述的概念的範圍的情況下，可以偏離前述實施例和/或範例。上述實施方式和其它實施方式在所附請求項的範圍內。
110:矽基板 112:金屬間介電質(IMD) 114:多晶矽層 116:IMD 118:擋塊 120:通孔 122:多晶矽層 124:吸除層 125:經圖案化的吸除層 126:IMD 128:鈍化層 130:除氣物質 132:通孔 134:接合層 135:經圖案化的接合層 136:阻擋層 137:腔室 138:MEMS層 139:腔室、擋塊 140:覆蓋層 142:熔接層 144:MEMS裝置層 146:多晶矽層 148:接合層 171:分立 100A:基板 100B:基板 100C:基板 100D:基板 193:絕緣層 197:接合墊 198:穿矽通孔(TSV) 199:接合墊 225:吸除層 228:鈍化層 229:分立 230:除氣物質 231:通孔 234:接合層 239:擋塊 3602:步驟 3604:步驟 3606:步驟 3608:步驟 3610:步驟 3612:步驟 3614:步驟 3616:步驟 3618:步驟 3620:步驟 3622:步驟 3624:步驟 3702:步驟 3704:步驟 3706:步驟 3708:步驟 3802:步驟 3804:步驟 3806:步驟 3808:步驟 3810:步驟 3812:步驟 3814:步驟 3816:步驟 3818:步驟
[圖1-19]顯示了根據本實施例的一種態樣的具有分立、具有改進的靜摩擦的擋塊和多晶矽電極的基板的製造程序。
[圖20]顯示了根據本實施例的一種態樣的基板與MEMS層的接合。
[圖21]顯示了根據本實施例的一種態樣的MEMS層。
[圖22-34B]顯示了根據本實施例的另一態樣的具有分立、具有改進的靜摩擦的擋塊和多晶矽電極的基板的製造程序。
[圖35]顯示了根據本實施例的另一態樣的基板與MEMS層的接合。
[圖36A-36B]顯示了用於製造根據本實施例的一種態樣的具有分立、具有改進的靜摩擦的擋塊和多晶矽電極的基板的流程圖。
[圖37]顯示了用於製造根據本實施例的一種態樣的具有分立、具有改進的靜摩擦的擋塊和多晶矽電極的基板的又一流程圖。
[圖38]顯示了用於製造根據本實施例的另一態樣的具有分立、具有改進的靜摩擦的擋塊和多晶矽電極的基板的流程圖。
100D:基板
110:矽基板
112:金屬間介電質(IMD)
114:多晶矽層
116:IMD
122:多晶矽層
193:絕緣層
198:穿矽通孔(TSV)
199:接合墊
225:吸除層
230:除氣物質
234:接合層
239:擋塊

Claims (35)

  1. 一種方法，包含： 在基板上方沉積第一金屬間介電質(IMD)層； 在所述第一IMD層上方沉積第一多晶矽層； 在所述第一多晶矽層上方沉積第二IMD層； 蝕刻所述第二IMD層的第一部分以形成擋塊區域； 蝕刻所述第二IMD層的第二部分以暴露所述第一多晶矽層的第一部分； 在形成所述擋塊區域和暴露所述第一多晶矽層的所述第一部分之後，在所述第二IMD層上方並進一步在所述第一多晶矽層的所述第一部分上方沉積第二多晶矽層，其中所述第二多晶矽層直接連接到所述第一多晶矽層的所述第一部分； 蝕刻所述第二多晶矽層的一部分以形成經圖案化的第二多晶矽層並且暴露所述第二IMD層的一部分，其中所述蝕刻所述第二多晶矽層的一部分形成所述擋塊和複數個電極； 在所述經圖案化的第二多晶矽層和所述第二IMD層的經暴露部分上方沉積第三IMD層； 形成穿過所述第三IMD層的通孔以暴露所述經圖案化的第二多晶矽層的第一部分； 填充所述通孔； 在所述通孔上方形成接合層；以及 蝕刻所述第三IMD層的一部分以暴露所述經圖案化的第二多晶矽層的第二部分，其中所述經圖案化的第二多晶矽層的所述第二部分不同於所述經圖案化的第二多晶矽層的所述第一部分。
  2. 如請求項1的方法，還包含將包含覆蓋層和微機電系統(MEMS)裝置層結構的MEMS層接合到所述基板。
  3. 如請求項2的方法，其中所述接合包含將所述通孔上方的所述接合層與所述MEMS裝置層上的鍺共晶接合。
  4. 如請求項1的方法，其中所述蝕刻所述第三IMD層的一部分包含暴露所述擋塊和所述複數個電極。
  5. 如請求項1的方法，還包含在電極上方形成吸除層。
  6. 如請求項5的方法，其中所述吸除層包含Ti。
  7. 如請求項5的方法，其中所述蝕刻所述第三IMD層的一部分包含暴露所述吸除層。
  8. 如請求項1的方法，還包含在所述第三IMD層上方沉積包含SiN的鈍化層。
  9. 如請求項1的方法，還包含在所述鈍化層中和所述第三IMD層內沉積高密度電漿(HDP)氧化物。
  10. 一種方法，包含： 從第一金屬間介電質(IMD)層形成擋塊並在所述第一IMD內形成通孔，其中所述第一IMD係設置在第一多晶矽層上方，以及其中所述第一多晶矽層係設置在另一IMD層上方，所述另一IMD層係設置在基板上方； 在所述擋塊上方並進一步在所述通孔上方沉積第二多晶矽層，以連接到所述第一多晶矽層； 在所述第二多晶矽層的第一部分上方形成分立(standoff)，以及其中所述第二多晶矽層的第二部分被暴露；以及 在所述分立上方沉積接合層。
  11. 如請求項10的方法，還包含透過所述分立上方的所述接合層將包含MEMS裝置層和覆蓋層的微機電系統(MEMS)層接合到所述基板，其中所述第二多晶矽層的所述第二部分係在接合後形成的腔室內。
  12. 如請求項10的方法，其中形成所述分立包含： 在所述第二多晶矽層上方沉積第二IMD層； 形成穿過所述第二IMD層的通孔以暴露所述第二IMD層下方的所述第二多晶矽層的一部分； 填充所述通孔； 沉積覆蓋所述通孔和所述第二IMD層的另一接合層； 圖案化所述另一接合層，其中與所述分立相關的區域被所述另一接合層覆蓋；以及 蝕刻未被所述另一接合層覆蓋的所述第二IMD層。
  13. 如請求項10的方法，還包含在所述第二IMD層上方形成鈍化層，以及其中所述接合層覆蓋所述鈍化層，以及其中在圖案化之後未被所述接合層覆蓋的所述鈍化層被蝕刻。
  14. 如請求項10的方法，還包含在所述第二IMD層內沉積除氣物質。
  15. 如請求項10的方法，還包含在所述第二多晶矽層上方形成吸除層。
  16. 如請求項15的方法，其中所述吸除層包含Ti。
  17. 一種裝置，包含： 基板； 形成於所述基板上方的金屬間介電質(IMD)層，其中所述IMD層包含腔室； 在所述IMD層內的第一深度處的第一多晶矽層； 設置在所述IMD層上方並且位於所述腔室的底部的第二多晶矽層，其中所述第一多晶矽層的至少一部分係連接到所述第二多晶矽層的至少一部分； 在所述IMD層內的第二深度處的第三多晶矽層，其中所述第三多晶矽層係位於所述腔室的外部； 形成在所述IMD層內和所述第三多晶矽層的至少一部分上方的填充通孔；以及 設置在所述填充通孔上方的接合材料。
  18. 如請求項17的裝置，其中所述第三多晶矽層係與設置在所述腔室的所述底部的所述第二多晶矽層的至少一部分共面。
  19. 如請求項17的裝置，還包含由所述IMD層形成並且位於所述腔室的所述底部的擋塊。
  20. 如請求項19的裝置，其中所述擋塊被所述第二多晶矽層覆蓋。
  21. 如請求項17的裝置，還包含微機電系統(MEMS)層，所述微機電系統(MEMS)層包含微機電系統(MEMS)裝置層和覆蓋層，其中所述MEMS層接合到設置在所述填充通孔上方的所述接合材料。
  22. 如請求項17的裝置，還包含位於所述腔室外部的除氣物質。
  23. 如請求項17的裝置，還包含設置在所述第二多晶矽層的一部分上方的吸除材料。
  24. 一種方法，包含： 在基板上方沉積第一金屬間介電質(IMD)層； 在所述第一IMD層上方沉積第一多晶矽層； 在所述第一多晶矽層上方沉積第二IMD層； 蝕刻所述第二IMD層以形成分立和擋塊； 蝕刻除了所述分立和所述擋塊之外的所述第二IMD層的至少一部分以形成通孔以暴露所述第一多晶矽層的一部分； 在所述分立、所述擋塊、將所述兩個多晶矽層連接在一起的所述第一多晶矽層的經暴露部分和所述第二IMD層上方沉積第二多晶矽層； 在所述第二多晶矽層上方沉積接合層； 圖案化所述接合層以覆蓋所述分立；以及 圖案化所述第二多晶矽層的一部分以暴露所述第二IMD層的一部分並且形成複數個電極。
  25. 如請求項24的方法，還包含將包含微機電系統(MEMS)裝置層和覆蓋層的MEMS層接合到所述分立。
  26. 如請求項24的方法，還包含在沉積所述接合層之前在所述第二多晶矽層上方形成吸除層。
  27. 如請求項26的方法，還包含圖案化所述吸除層以暴露所述第二多晶矽層的一部分。
  28. 如請求項26的方法，其中所述吸除層包含Ti。
  29. 如請求項24的方法，還包含在形成所述分立和所述擋塊之前在所述第二IMD層上方沉積鈍化層。
  30. 如請求項24的方法，還包含在蝕刻所述第二IMD層的所述至少一部分之前在所述第二IMD層內形成除氣物質。
  31. 一種裝置，包含： 基板； 形成於所述基板上方的金屬間介電質(IMD)層，其中所述IMD層包含擋塊、電極和分立； 在所述IMD層內的第一深度處的第一多晶矽層； 設置在所述IMD層上方的第二多晶矽層，其中所述第二多晶矽層設置在所述擋塊和所述電極上方，以及其中所述第一多晶矽層的至少一部分係連接到所述第二多晶矽層的至少一部分；以及 設置在所述分立上方的接合材料。
  32. 如請求項31的裝置，還包含將所述接合材料連接到所述第二多晶矽層的通孔。
  33. 如請求項31的裝置，還包含微機電系統(MEMS)層，所述MEMS層包含MEMS裝置層和覆蓋層，其中所述MEMS裝置層上方的鍺層係共晶接合到設置在所述分立上方的所述接合材料。
  34. 如請求項33的裝置，還包含設置在所述IMD層內以及所述覆蓋層和所述基板之間的封閉腔室區域內的除氣物質。
  35. 如請求項31的裝置，還包含設置在所述第二多晶矽層的一部分上方的吸除材料。
TW111128641A 2021-08-04 2022-07-29 用於製造微機電系統裝置的方法及系統 TW202308935A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163229390P 2021-08-04 2021-08-04
US63/229,390 2021-08-04

Publications (1)

Publication Number Publication Date
TW202308935A true TW202308935A (zh) 2023-03-01

Family

ID=83050004

Family Applications (3)

Application Number Title Priority Date Filing Date
TW111128639A TW202314804A (zh) 2021-08-04 2022-07-29 用於製造微機電系統裝置覆蓋的方法及系統
TW111128641A TW202308935A (zh) 2021-08-04 2022-07-29 用於製造微機電系統裝置的方法及系統
TW111128640A TW202314805A (zh) 2021-08-04 2022-07-29 用於製造微機電系統裝置的方法及系統

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW111128639A TW202314804A (zh) 2021-08-04 2022-07-29 用於製造微機電系統裝置覆蓋的方法及系統

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW111128640A TW202314805A (zh) 2021-08-04 2022-07-29 用於製造微機電系統裝置的方法及系統

Country Status (5)

Country Link
US (3) US20230045257A1 (zh)
EP (2) EP4380888A1 (zh)
CN (2) CN118055901A (zh)
TW (3) TW202314804A (zh)
WO (3) WO2023014603A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023014603A1 (en) * 2021-08-04 2023-02-09 Invensense, Inc. Method and system for fabricating a mems device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8797127B2 (en) * 2010-11-22 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS switch with reduced dielectric charging effect
US20140225206A1 (en) * 2013-02-11 2014-08-14 Yizhen Lin Pressure level adjustment in a cavity of a semiconductor die
US9085455B2 (en) * 2013-03-14 2015-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS devices and methods for forming same
US10273141B2 (en) * 2016-04-26 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Rough layer for better anti-stiction deposition
US11661332B2 (en) * 2019-02-20 2023-05-30 Invensense, Inc. Stiction reduction system and method thereof
WO2023014603A1 (en) * 2021-08-04 2023-02-09 Invensense, Inc. Method and system for fabricating a mems device

Also Published As

Publication number Publication date
WO2023014599A1 (en) 2023-02-09
CN118103321A (zh) 2024-05-28
CN118055901A (zh) 2024-05-17
EP4380889A1 (en) 2024-06-12
WO2023014603A1 (en) 2023-02-09
US20230037849A1 (en) 2023-02-09
TW202314805A (zh) 2023-04-01
US20230045563A1 (en) 2023-02-09
WO2023014606A1 (en) 2023-02-09
TW202314804A (zh) 2023-04-01
US20230045257A1 (en) 2023-02-09
EP4380888A1 (en) 2024-06-12

Similar Documents

Publication Publication Date Title
US10519032B2 (en) MEMS pressure sensor and microphone devices having through-vias and methods of forming same
US9981841B2 (en) MEMS integrated pressure sensor and microphone devices and methods of forming same
US11180365B2 (en) MEMS devices and methods of forming same
US10155659B2 (en) Vacuum sealed MEMS and CMOS package
US9802816B2 (en) MEMS device structure and methods of forming same
US9422153B2 (en) Support structure for TSV in MEMS structure
US9604843B2 (en) MEMS devices and methods for forming same
US9240348B2 (en) Method of making a semiconductor device package
TWI472000B (zh) 微機電系統裝置及其製造方法
TWI543280B (zh) 微機電系統元件的形成方法
CN108117038B (zh) 高密封良率的多层密封膜
US20220348455A1 (en) Systems and methods for providing getters in microelectromechanical systems
TW202308935A (zh) 用於製造微機電系統裝置的方法及系統
EP2584598B1 (en) Method of producing a semiconductor device comprising a through-substrate via and a capping layer and corresponding semiconductor device