JP6298216B2 - 容量性圧力センサ用の懸架メンブレン - Google Patents

Description

ＭＥＭＳセンサは、自動車、民生、産業、医療及び多くの他の用途で使用される。更に、圧力センサは、多くの用途を有する。多くの用途は、ピエゾ抵抗圧力センサを利用して圧力を測定する。シリコンメンブレンを利用するピエゾ抵抗センサは、シリコン基板の周囲に留められ、基板のより多くの面積を利用する。外圧によるメンブレンのたわみによって圧力が測定される。たわみ又は温度差が大きいとピエゾ抵抗読取り素子の非線形性が大きくなるので、様々な用途で問題になることがある。

メンブレンと圧力センサの正確かつ繰返し可能な製造工程は、広い温度と圧力に亘ってより正確な圧力読取りを可能にし、また種々様々の用途での使用を可能にする。更に、フットプリントを小さくすることによって恩恵を受ける半導体装置は、様々な用途を有する。電子装置のサイズが小さくなり続けることで、半導体装置のフットプリントを小さくすることは有益なことがある。

懸架メンブレンを形成する方法の実施形態が開示される。方法の一実施形態は、犠牲層の上でかつ境界トレンチ内に第１の導電材料を蒸着することを含む。第１の導電材料は、境界トレンチの上に角移行部分を形成する。方法は、更に、第１の導電材料の凹凸トポグラフィ（topography）の少なくとも一部分を除去する第１の導電材料の一部分を除去することを含む。方法は、更に、第２の導電材料を蒸着することを含む。第２の導電材料は、境界トレンチを越えて延在する。方法は、更に、エッチ開口を介して犠牲層を除去して、第２の導電材料の下のキャビティを形成することを含む。第１の導電材料は、キャビティの側壁境界の一部分を画定する。幾つかの実施形態は、第１及び／又は第２の導電材料を共形蒸着することを含む。

幾つかの実施形態では、懸架メンブレンは、容量性圧力センサの一部分として形成される。幾つかの実施形態では、容量性圧力センサは、集積回路の上に形成される。幾つかの実施形態では、容量性圧力センサは、集積読取り回路の上に形成される。ピエゾ抵抗圧力センサは、集積回路の上に一体化されない。多結晶シリコンや単結晶シリコンなどのピエゾ抵抗材料は、低い温度（即ち、４００℃未満）で蒸着できないため、ＣＭＯＳ素子の上に蒸着できない。そこで、タングステンで作成された懸架メンブレンを使用すると、標準的なＣＭＯＳ製造技術及びツールを利用して、集積回路の上に容量性圧力センサが製造可能となる。容量性圧力センサが集積回路の上に形成されるため、デュアルダイパッケージソリューションが利用されないので素子のフットプリント全体を小さくしてもよい。デュアルダイパッケージより安価でかつ高価なシリコン領域の使用を少なくしうるシングルダイ手法が実施されてもよい。更に、タングステンは、犠牲層を除去しかつメンブレンを懸架するために使用されることがあるＨＦベーパーに対して不活性である。ＨＦベーパーは、犠牲層のエッチング中にタングステンメンブレンを腐食しない。また、タングステンは低い熱膨張率を有し、懸架メンブレンが、様々な用途の温度変化に過度に敏感にならないようにしうる。しかしながら、タングステンは、比較的高い応力を有し、それにより犠牲層のエッチングとメンブレンの解放の際にメンブレンが破損することがある。

幾つかの実施形態は、懸架メンブレンの下に下部電極を形成することを含み、電極は導電性金属を含む。懸架メンブレンは、第２の電極の一部分を構成する。幾つかの実施形態では、方法は、更に、下部電極の上に絶縁層又はエッチストップを形成することを含む。幾つかの実施形態では、絶縁層／エッチストップは、シリコンリッチ窒化ケイ素を含んでもよい。幾つかの実施形態では、方法は、境界トレンチの上の第１の導電材料の角移行部分を除去することを含む。第１の導電材料の一部分を除去した後で、第２の導電材料を蒸着する前に接着層を蒸着してもよい。幾つかの実施形態では、接着層は、下の層に対する接着を改善し、ＣＶＤタングステン蒸着の際に下の酸化物のエッチングを防ぎ、第２の導電材料上の応力を小さくし、下の第１の導電材料に対する良好なオーミック電気接点を作成する。接着層は、物理蒸着法によって蒸着されてもよい。幾つかの実施形態では、接着層は、チタン、窒化チタン又はこれらの組み合わせを含む。幾つかの実施形態では、接着層は、第２の導電材料の上に形成され、第２の導電材料の下の接着層と類似の機能を果たしてもよい。幾つかの実施形態は、第２の導電材料の下の第１の接着層と、第２の導電材料の上の第２の接着層とを含む。幾つかの実施形態は、１つの接着層だけを含む。

接着の改善に加えて、接着層は、また、懸架メンブレン上の全応力を小さくすることがある。

メンブレンを懸架する犠牲層を除去すると、局所的高応力領域の応力が高くなり、応力破損が起こることがある。接着層は、解放されたときにメンブレン内の応力を減少させ相殺できる。

集積回路の上に容量性圧力センサを形成する方法の実施形態が開示される。方法の一実施形態は、下部電極を形成することと、下部電極の上に犠牲層を形成することを含む。境界トレンチは、犠牲層の側境界の一部分を画定する。方法は、更に、犠牲層の上でかつ境界トレンチ内に第１の材料層を共形蒸着することを含む。第１の材料層は、境界トレンチの上に角移行部分を形成する。方法は、更に、第１の材料層の一部分を除去し第２の材料層を蒸着することを含む。除去することで、第１の材料層の凸凹トポグラフィの少なくとも一部分が除去され、第２の層は、境界トレンチを越えて延在する。方法は、更に、エッチ開口を介して犠牲層を除去し、下部電極と第２の材料層の間にキャビティを形成し、エッチ開口を封止することを含む。境界トレンチ内に蒸着された第１の材料層は、キャビティの側壁境界の一部分を規定する。

幾つかの実施形態では、容量性圧力センサは、集積回路の上に形成される。幾つかの実施形態では、容量性圧力センサは、集積読取り回路の上に形成される。容量性圧力センサが集積回路の上に形成されるので、装置のフットプリントは、圧力センサがＣＭＯＳの隣りに積層されるデュアルダイソリューションより大幅に小さくなる。

半導体装置の実施形態が開示される。半導体装置の一実施形態は、下部電極と上部電極を分離するキャビティによって下部電極の上に懸架された上部電極を含む。上部電極は、第１の導電材料を含む。第１の導電材料は、キャビティの側壁境界の一部分を構成する。上部電極は、更に、キャビティの上に第２の導電材料を含む。第２の導電材料は、第１の導電材料を越えて延在する。第１の導電材料の一部分は、第２の導電材料の支持アンカーとして働く。第２の導電材料は、キャビティと支持アンカーの上の実質的に平らなトポグラフィを含む。第１の導電材料は、キャビティの上に第２の導電材料を懸架する支持体として働く。半導体装置の他の実施形態が開示される。

本発明による他の態様は、本発明の原理の例としてり示された添付図面と関連して行われる以下の詳細な説明から明らかになる。

半導体装置の懸架メンブレンの一実施形態の断面図である。 犠牲層を蒸着した後の半導体装置の一実施形態の断面図である。 図２の半導体装置に類似した半導体装置の一実施形態の一部分の断面図である。 接着層の蒸着後の図３Ａの半導体装置の一実施形態を示す。 第１の導電材料を犠牲層の上でかつ側壁境界トレンチ内に共形蒸着した後の図３Ｂの半導体装置の一実施形態を示す図である。 第１の導電材料の一部を除去した後の図３Ｃの半導体装置の一実施形態を示す図である。 接着層を蒸着した後の図３Ｄの半導体装置の一実施形態を示す図である。 犠牲層の上に第１の導電材料と境界トレンチを越えて延在する第２の導電材料を共形蒸着した後の図３Ｅの半導体装置の一実施形態を示す図である。 第２の導電材料の上に接着層を蒸着し犠牲層の上にエッチ開口部を作成した後の図３Ｆの半導体装置の一実施形態を示す図である。 犠牲層を除去し半導体装置のメンブレンを解放した後の図３Ｇの半導体装置の一実施形態を示す図である。 第２の導電材料の上に封止層を蒸着し、キャビティの上のエッチ開口を封止した後の図３Ｈの半導体装置の一実施形態を示す図である。

説明全体にわたって、類似の要素を示すために類似の参照番号が使用されることがある。

本明細書に概説され添付図面に図示された実施形態の構成要素が、種々様々な構成で構成され設計されうることは容易に理解されよう。したがって、図に表されたような様々な実施形態についての以下のより詳細な説明は、本開示の範囲を限定するものではなく、単に様々な実施形態を表す。実施形態の様々な態様が図面に示されているが、図面は、特に指定されない限り必ずしも同じ倍率で描かれていない。

本発明は、その趣旨又は本質的特徴から逸脱することなく他の特定の形態で実施されうる。記載された実施形態は、全ての点において単に例示であり限定でないと考えられる。したがって、本発明の技術的範囲は、この詳細な説明によってではなく添付の特許請求の範囲によって特定される。請求項の意味及び等価範囲内にある全ての変更は、その範囲内に含まれうる。

本明細書全体にわたる特徴と利点に関する言及又は類似の文言は、本発明によって実現されうる全ての特徴と利点が、本発明の任意の単一の実施形態にあることを意味しない。より正確に言うと、特徴と利点に言及する文言は、実施形態に関して述べられた特定の特徴、利点又は特性が、本発明の少なくとも１つの実施形態に含まれることを意味するように理解されたい。したがって、本明細書全体にわたる特徴と利点の検討及び類似の文言は、必ずしも同じ実施形態について言及するものではない。

更に、本発明の記載された特徴、利点及び特性は、１つ以上の実施形態において任意の適切な仕方で組み合わせられてもよい。当業者は、本明細書を鑑みて、特定の実施形態の特定の特徴又は利点の１つ以上なしに本発明を実施できることを理解するであろう。他の例では、特定の実施形態において、必ずしも本発明の全ての実施形態に存在しえない更なる特徴と利点を理解しうる。

本明細書全体にわたる「ひとつの実施形態（one embodiment）」、「一実施形態（an embodiment）」又は類似の文言に関する言及は、記載された実施形態について述べた特定の特徴、構造又は特性が、本発明の少なくとも１つの実施形態に含まれることを意味する。したがって、本明細書全体にわたる語句「ひとつの実施形態」「一実施形態」及び類似の文言は、必ずしも同じ実施形態について言及しているとは限らないことがある。

検出材料としてのシリコンの出現は、産業及び商業用途における圧力測定に影響を及ぼしてきた。シリコンを利用したセンサは、ＭＥＭＳ、即ち微小電気機械システムとして知られる技術を使用してきた。

ＭＥＭＳセンサは、穏やかな環境内で自動車、民生、産業及び医療用途で使用されてきた。ＭＥＭＳセンサは、サイズが小さいため、大量生産で比較的安価でありうる。ほとんどのＭＥＭＳ圧力センサは、懸架メンブレンのたわみの状態を決定可能なピエゾ抵抗読取り機能を有する。また、当該技術分野では、光学、容量及び共振周波数を利用した読取り回路が知られている。

典型的には、ピエゾ抵抗圧力センサは、Ｓｉ基板の周囲に留められた懸架結晶Ｓｉメンブレン構造を有する。このメンブレンの上に、ピエゾ抵抗素子が蒸着され、ホイートストンブリッジ構造内で歪みゲージにパターン形成される。Ｓｉメンブレンのたわみは、ブリッジ内のわずかな抵抗変化を測定可能な外付け読取り回路で決定できる。Ｓｉメンブレンの下にある犠牲材料が、ウェット又はドライエッチング技術によって除去されて、キャビティの上に重なった自由懸架メンブレンが作成される。

圧力は、外部圧力と周囲環境圧力でよいゲージ圧との圧力差によるメンブレンのたわみによって測定される。ゲージ圧は、一定の基準圧力でもよい。基準圧力が真空の場合、絶対圧力読取り値を決定できる。そのようなタイプのセンサは、絶対圧力センサと呼ばれる。

密閉キャビティ内の内部基準圧力は、理想的には、温度変化によるガス膨張を最小にするために、真空又は少なくとも真空に近くなければならない。メンブレンは、時間経過によるキャビティ内の圧力上昇を回避しかつ信号ドリフトを回避するために密閉されなければならない。

圧力差によって与えられるメンブレンの歪みを決定するために、Ｓｉのピエゾ抵抗特性が使用される。しかしながら、たわみ又は温度差が大きいと、ピエゾ抵抗読取り素子の非線形性が大きくなる。以上その他の内容は、様々な用途の圧力センサの実装に対する問題点を示した。

ピエゾ抵抗読取り原理を使用する圧力センサは、標準ピエゾ抵抗材料（結晶Ｓｉ）を低い温度（即ち４００℃より低い）でＣＭＯＳ上に蒸着できないので、ＩＣの上に実装されない。これは、シングルダイ手法よりコストが高いデュアルダイパッケージソリューションを必要とするので、装置の形状係数と密接な関係を有する。更に、温度差を補正するために圧力センサダイの適正温度の測定が本質的に難しいので、圧力測定の不正確さが大きくなる。

これとは対照的に、容量性読取りは、集積回路の上に感圧メンブレンを構成し実装することを可能にする。これにより、シングルダイソリューションによる形状係数が小さくなるだけでなく、「ＩＣの隣」選択肢より高価なＳｉ面積が小さくなる。更に、容量性読取りは、読取りＡＳＩＣの感度と消費電力を大幅に改善する。

ＣＭＯＳの上に容量性圧力センサを製造する１つの方法は、保護層の上に電極層を形成し、電極間にキャビティを形成し、化学蒸着（ＣＶＤ）及び／又はプラズマ加速化学蒸着（ＰＥＣＶＤ）によってキャビティを封止することを含む。

そのような方法は、電極材料としてタングステン（Ｗ）又はタングステンシリサイド（ＷＳｉ）を利用することがあり、その理由は、タングステン又はタングステンシリサイドが、キャビティ形成工程で蒸気ＨＦによってエッチングされないからである。

タングステンは、処理と材料特性の利点を提供する。タングステンは、蒸気ＨＦに対して不活性であるだけでなく、自由懸架メンブレンの構成に有利な低い熱膨張率を有する。また、タングステンは、封止層を蒸着する際に重要な座屈温度を高める。

更に、タングステンを利用すると、最終感圧メンブレンの温度感受性が低下する。

しかしながら、タングステンメンブレンは、メンブレンの破損と破壊をもたらす比較的高応力の領域を有することがある。

上記手法の別の欠点は、キャビティ及びメンブレン直径の定義を制御しにくいことである。犠牲層が、エッチ開口部から横方向にエッチングされるとき、キャビティのサイズは、下の犠牲酸化物の横方向エッチングレートの制御に依存するので、制御しにくい。横方向エッチングレートの制御が不十分だと、以下の例によって示されるように、センサ性能が著しい影響を受ける。（静的）圧力が、メンブレンのたわみと、キャパシタンスの変化を引き起こす。例えば、たわみ挙動は、圧力Ｐの関数として曲げ剛性支配領域で円形メンブレンｗ（ｒ，Ｐ）によって与えられる。

ここで、Ｒはメンブレンの半径、ｒは縁から実際のたわみ点までの距離、ｖはポワソン比、Ｅはヤング率、ｈはメンブレン厚である。上記の関係から明らかなように、（Ｒ４とｌ／ｈ３によるたわみ規模）メンブレンサイズとメンブレン厚のわずかな変化は、たわみプロファイルと、したがってキャパシタンスに大きい影響を及ぼす。この特定の理由のために、厚さや直径などの幾何学的特性が、適切に制御された限度内に維持されないとき、圧力感度の広がりが大きくなる。更に、酸化物エッチレートは、圧力、温度及び水濃度に依存する。更に、ＨＦベーパー暴露中、エッチングプロセスを加速しエッチングプロファイルとメンブレン直径を不均一にする可能性がある水が生成される。犠牲層の横方向エッチングを制御することによって、メンブレンの直径を制御しやすくできる。

本明細書に多数の実施形態が記載されるが、集積回路上に容量性圧力センサを製造するための実施形態の少なくとも幾つかは、標準ＣＭＯＳ製造技術及びツールを利用する。幾つかの実施形態は、チップ上の一体型ＥＭＩ遮蔽によって高い信号対雑音比を提供する。幾つかの実施形態は、ボンディングワイヤを使用しないことによって寄生容量を小さくする。ＣＭＯＳ上に容量性圧力センサを積層することによって、正確な温度補償を可能にする同一ダイ上の温度測定が可能になる。幾つかの実施形態は、利用されるシリコン基板面積が小さくなるのでコストを削減する。幾つかの実施形態は、読取り回路と他のセンサ形式及び機能との組み合わせを可能にする。幾つかの実施形態は、動作電力及びコストを削減し、圧力感度を高める。

幾つかの実施形態は、境界トレンチ内のタングステン充填アンカーを用いてキャビティサイズの適切な規定を可能にするので、メンブレンの適切に制御されたたわみ挙動を可能にする。幾つかの実施形態は、アンカーのまわりでかつ境界トレンチの上のトポグラフィを除去することによってメンブレンアンカーにおける応力の増大を防ぐ。幾つかの実施形態は、厚い接着層を有するメンブレンスタックの応力調整を可能にする。幾つかの実施形態は、接着層を境界トレンチの充填部分から切り離すことができるので、メンブレンの亀裂を削減する。幾つかの実施形態は、メンブレンの主構成材料としてタングステンを用いるので、メンブレンの熱膨張が低くする。幾つかの実施形態は、ＰＥＣＶＤ封止温度を高くできるので、優れた気密性と低いガス発生特性を有する稠密な封止層が得られる。幾つかの実施形態は、優れた気密性と低いガス発生特性を有する圧縮性ＰＥＣＶＤ ＳｉＮ封止層の蒸着を可能にする。幾つかの実施形態は、ＣＶＤタングステンの高い蒸着温度と、タングステンとその下の基板の低いＣＴＥ不整合とにより、封止工程でのメンブレン座屈の抑制を可能にする。

図１は、半導体装置１００の懸架メンブレン１０２の一実施形態の断面図を示す。

特定の構成要素及び機能を有する半導体装置１００が図示及び記述されているが、半導体装置１００の他の実施形態は、これより少数又は多数の機能を実現するためにより少数又は多数の構成要素を含んでもよい。

描かれた半導体装置１００は、この前後でより詳細に述べられる機能を実行する様々な構成要素を含む。図示された半導体装置１００は、下部電極１０４を含む。下部電極１０４は、集積回路１０６の上に形成される（その詳細は示されない）。幾つかの実施形態では、下部電極１０４は、ＣＭＯＳ読取り回路の最終保護層の上に形成される。下部電極１０４は、セグメント化され、多数の環状リングから成りうる。図示されていないが、容量性圧力センサ１０８の電極とメンブレンは、集積回路１０６に電気的に接続されてもよい。図示された半導体装置１００は、更に、下部電極１０４を覆い、犠牲酸化物層のエッチング中に下部電極１０４を保護する絶縁層１１０（エッチストップ層も）を含む。犠牲層をエッチングすることにより、下部電極１０４の上にキャビティ１１２が形成される。キャビティ１１２の側壁は、第１の導電材料１１４によって形成され、第１の導電材料１１４は、犠牲層の境界の一部分を形成する境界トレンチ内に蒸着されてもよい。第１の導電材料１１４は、キャビティ１１２の側壁の少なくとも一部分を形成する。第２の導電材料が、懸架メンブレン１０２を形成し、キャビティ１１２を覆い、境界トレンチと第１の導電材料１１４を越えて延在する。第１の導電材料１１４は、第２の導電材料又は懸架メンブレン１０２の支持アンカーとして働く。懸架メンブレン１０２は、エッチ開口部１１６を有し、そのエッチ開口１１６を介して犠牲層をエッチングし除去し、キャビティ１１２を形成しうる。犠牲層を除去した後、封止層１１８が、エッチ開口１１６を封止することによって、キャビティ１１２を封止しうる。図示された半導体装置１００は、また、上部電極又はメンブレン１０２を集積回路１０６又は他の場所に接続する接続部１２０を示す。

図示されていないが、半導体装置１００は、素子に必要な接続を提供するアルミニウム接触接点パッドを含んでもよい。種々のビアが、接点パッドから下部電極まで下方に延在し、必要に応じて下部電極からＣＭＯＳ上部金属層まで延在してもよい。

図２は、犠牲層２２２を蒸着した後の半導体装置２００の一実施形態の断面図を示す。図２と図３Ａ〜図３Ｉに概説された方法と工程は、図１の半導体装置１００に類似した半導体装置を形成する様々な実施形態を示す。図２の半導体装置２００と図３Ａ〜図３Ｉの半導体装置３００は、特定の構成要素及び機能並びに特定の工程で示され述べられるが、他の実施形態は、より少数又は多数の機能を実現するためにより少数又は多数の構成要素又は工程を含んでもよい。提示された図は、様々な構成要素のいかなる認められた厚さ及び／又は寸法も伝えるものではない。

図示された半導体装置２００は、集積回路２０６の上に既に形成されている下部電極２０４と絶縁層／エッチストップ２１０を示す。更に、犠牲層２２２が、下部電極２０４の上に形成される。図示された半導体装置２００は、また、境界トレンチ２２４によって犠牲層２２２から分離された追加の酸化物２２６を含む。図示された実施形態は、犠牲層２２２のそれぞれの側の３つの境界トレンチ２２４を含む。幾つかの実施形態では、単一の境界トレンチ２２４があってもよく任意数の境界トレンチ２２４があってもよい。幾つかの実施形態では、境界トレンチ２２４は、犠牲層２２２の周囲全体に延在してもよい。幾つかの実施形態では、境界トレンチ２２４は、犠牲層２２２の周囲に連続していなくてもよく、犠牲層２２２の周囲の特定の箇所又は長さのみでもよい。境界トレンチ２２４が、特定用途の必要性を適切に満たすようにキャビティとメンブレンの適切な形状の設計を可能にすることにも注意されたい。境界トレンチは、メンブレンの懸架長と幅を正確に画定する働きをする。境界トレンチが犠牲層のまわりに連続的でない場合、懸架ワイヤを、適切に規定された懸架長で構成し、分離された接点端子を作成できる。半導体装置２００の一部分は、円２２８によって強調されている。図３Ａ〜図３Ｉは、半導体装置３００のこの部分に焦点を当てる。

絶縁層／エッチストップ２１０は、上部電極と下部電極２０４間の短絡を防ぎ、また下にある保護層のエッチングを回避するために提供されることがある。絶縁層／エッチストップ２１０は、ＳｉＮ（シリコンリッチＳｉＮを含む）、ＳｉＣ、及び／若しくはＡ１２０３、又はこれらの組み合わせ、あるいは短絡を防ぎエッチングを回避する別の適切な材料でよい。実施形態は、絶縁層／エッチストップ２１０の機能を実現するように別個の構成要素を変更し利用してもよい。幾つかの実施形態では、エッチストップ層は、下部電極２０４の下に形成される。下部電極２０４と上部電極間の短絡を防ぐために、下部電極２０４の上に、絶縁層又は短絡防止層が形成される。幾つかの実施形態では、犠牲層２２２の上に絶縁層がある。幾つかの実施形態では、犠牲層２２２の下と上に絶縁層がある。層のうちの１つは、反スティクションバンプを作成するようにパターン形成されてもよい。更に、犠牲層の上の層の存在は、上部電極又はメンブレンが座屈するのを防ぐ支持層になることがある。

図３Ａは、図２の半導体装置２００に類似した半導体装置３００の一実施形態の一部分の断面図を示す。図示した実施形態は、下部電極３０４、絶縁層（及び／又はエッチストップ層）３１０、コネクタ３２０、犠牲層３２２、及び境界トレンチ３２４の形成を支援する追加材料３２６を示す。境界トレンチ３２４は、犠牲層３２２の側壁境界の少なくとも一部分を形成する。幾つかの実施形態では、境界トレンチ３２４は、犠牲層３２２の側壁境界全体を形成する。絶縁層３１０は、懸架メンブレンがつぶれるかあるいは下部電極３０４と接触する状況で下部電極３０４を上部電極又は懸架メンブレンから離れる。更に、絶縁層３１０は、犠牲層３２２をエッチングする際に下部電極３０４を保護するエッチストップとして機能することがある。

図３Ｂは、接着層３３０の蒸着後の図３Ａの半導体装置３００の一実施形態を示す。幾つかの実施形態では、接着層３３０を利用しないが、接着層３３０は、下の層への接着の改善、ＣＶＤタングステン蒸着中の下の酸化物のエッチングの回避、導電材料に対する応力の低減、及び下の材料に対する良好なオーミック電気接触の作成を含む多数の目的を達成しうる。幾つかの実施形態では、接着層３３０は、チタン、窒化チタン又はこれらの組み合わせを含む。

図３Ｃは、第１の導電材料３１４を犠牲層３２２の上でかつ側壁境界トレンチ３２４内に共形蒸着した後の図３Ｂの半導体装置３００の一実施形態を示す。第１の導電材料３１４の共形蒸着は、第１の材料層を犠牲層３２２の上と境界トレンチ３２４内に蒸着する。犠牲層３２２の上から境界トレンチ３２４までの材料３１４の移行によって、境界トレンチ３２４の上に移行部分３３２が形成される。均一に共形蒸着された層は、材料３１４にスロット又は継ぎ目３３４を残す。この影響は、明白であり、物理蒸着法（ＰＶＤ）の場合に厳しくなる。

既に検討されたように、メンブレン材料としてタングステンを用いることで、熱的利点と構造的利点を含む多くの利点が可能になり、標準的なＣＭＯＳ製造技術を用いて集積回路の上に容量性圧力センサを製造することが可能になる。

ひとつは、境界トレンチ３２４をタングステンで埋め、メンブレンを１工程で蒸着することが有益である。しかしながら、この手法は、応力調整の欠点を有し、さらに、より重要なことにはメンブレン完全性の視点から欠点を有する。１工程集積化手法（境界アンカーポイントとメンブレンを一工程で蒸着する）は、実現可能な製造手法ではない。この問題は、タングステンで埋めた境界トレンチ３２４を懸架タングステンメンブレンの支持構造として使用するときに生じた。

１工程集積化手法の際、メンブレンの解放時にメンブレンの応力破損が起こる。角移行部分３３２は、メンブレンの局所的応力が高い箇所である。角移行部分３３２は、凸凹のトポグラフィ箇所であり、角部を形成するか、丸い角部を有するか、水平から９０°未満又は９０°を超える角度で移行することがある。図３Ｃから分かるように、犠牲層３２２が除去された後、メンブレンは、圧力でたわみ、角移行部分３３２は、局所的高応力箇所となるため、角移行部分３３４に亀裂と応力破損が生じる。局所的応力は、容易に１５０００ＭＰａになる可能性にあり、それにより解放又はその後の処理中の亀裂や致命的破壊の元になる。メンブレンの高応力と致命的破壊をなくすために、さらなる工程と処理によって局所的応力箇所が減少する。

有限要素分析法によって、角移行部分及び継ぎ目又はスロットにおける応力が、メンブレンの他の部分の１０倍になることが分かった。応力が局所的降伏強度を超えるので、そのような高い内部応力によってメンブレンがそのような位置で割れる。そのような局所的高応力箇所をなくすことによって、解放とその後の処理中のメンブレンの破損をなくすことができる。

その後の処理工程が、図３Ｄ〜図３Ｉで更に述べられ、第１の導電材料３１４の少なくとも一部分を除去する化学的機械研磨（ＣＭＰ）工程を含む。化学的機械研磨工程は、スロット又は継ぎ目３３４や角移行部分３３２などの凹凸トポグラフィの除去を可能にする。材料をＣＭＰによって除去することによって、境界トレンチ３２４内の材料が犠牲層３２２と材料部分３２６によって保護されるので、トポグラフィだけが除去される。第１の導電材料３１４の一部分を除去した後、第２の導電材料を犠牲層３２２と境界トレンチ３２４内にある第１の導電材料３１４の上に再び蒸着してもよい。第２の材料層を後で蒸着することによって、スロット、継ぎ目及び角移行部分のない実質的に平らなトポグラフィで材料を蒸着できる。また、後に蒸着することによって、複数の境界トレンチを越えて第２の導電材料３０２を蒸着でき、第１の境界トレンチだけよりも広い応力分散が可能になる。

境界トレンチ３２４内にある第１の導電材料３１４は、懸架メンブレンへのアンカー、上部電極の電気接続経路、及び犠牲層３２２とその後のキャビティのまわりのエッチストップを含む多くの目的を達成することがある。

図３Ｄは、第１の導電材料３１４の一部分を除去した後の図３Ｃの半導体装置３００の一実施形態を示す。図示されたように、第１の導電材料３１４の一部分は、犠牲層３２２の上から除去される（接着層３３０の一部分も除去される）。更に、角移行部分３３２は、境界トレンチ３２４の上で除去される。スロット又は継ぎ目３３４の一部分がまだ存在することがあるが、このときトポグラフィの大部分は平らであり、実質的に平らなトポグラフィを有しかつ破損を引き起こすことがある角部３３２なしに第２の導電材料を再蒸着する準備がなされる。第１の導電材料３１４は、メンブレンとして蒸着される第２の導電材料の支持アンカーとして働く。幾つかの実施形態では、支持アンカーは、更に、継ぎ目又はスロット３３４の一部分を含むことがある。

幾つかの実施形態では、第１の導電材料３１４の一部分の除去は、境界トレンチ３２４の外部の全ての導電材料の除去を可能にすることがある化学的機械研磨（ＣＭＰ）によって達成される。幾つかの実施形態では、除去は、全ての材料を犠牲層３２２の高さまで除去する。幾つかの実施形態では、犠牲層３２２より上の材料の一部分だけが除去される。幾つかの実施形態では、角移行部分３３２の一部分だけが除去される。幾つかの実施形態では、継ぎ目３３４と角移行部分３３２は全て、化学的機械研磨（ＣＭＰ）工程で完全に除去される。

図３Ｄに示されていないが、凹凸トポグラフィと角移行部分は、境界トレンチ３２４の上と更に他の箇所に生じることがある。例えば、下部電極３０４がパターン形成されてもよく（図１〜図２に示されたように）、その結果、犠牲層３２２の上に第１の導電材料３１４の凸凹トポグラフィができる。犠牲層３２２の上のそのような凸凹トポグラフィは、除去工程で除去されてもよい。そのような凸凹トポグラフィと角移行部分を除去しないと、局所的応力が大きくなりすぎて、懸架時にメンブレンが破損することがある。

図３Ｅは、接着層３３０Ａの蒸着後の図３Ｄの半導体装置の一実施形態を示す。接着層３３０Ａは、第２の導電材料を蒸着する前に付着されてもよい。接着層３３０Ａは、前の接着層３３０と同じ材料でもよく、また前の接着層３３０と同じ機能の多くを提供してもよい。幾つかの実施形態は、接着層３３０Ａを含まない。第１の導電材料３１４の一部分を除去し、その後で第２の導電材料又は第２の材料層を蒸着することによって、境界トレンチ３２４内の接着層３３０Ａの蒸着を、メンブレンスタックの一部として接着層３３０Ａの後の蒸着から切り離しうる。これにより、懸架メンブレンの応力補償として厚い接着層の付着が可能になる。

図３Ｆは、第２の導電材料３０２を犠牲層３２２の上に共形（コンフォーマル）に蒸着し第１の導電材料３１４と境界トレンチ３２４を越えて拡張した後の、図３Ｅの半導体装置３００の一実施形態を示す。第２の導電材料３０２は、第１の導電材料３１４と同じ材料でもよく、異なる材料でもよい。第１の材料層３１４は、第２の材料層３０２の支持及びアンカー箇所として働く。これにより、犠牲層３２２から境界トレンチ３２４までの移行によって局所的に応力の高い箇所ができるので、単一材料層だけが蒸着されたときに生じる問題応力が減少する。

図３Ｇは、第２の導電材料３０２の上に別の接着層３３０Ｂを蒸着し、犠牲層３２２の上にエッチ開口部３３６を作成した後の、図３Ｆの半導体装置３００の一実施形態を示す。接着層３３０Ｂは、前の接着層３３０及び３３０Ａと同じ材料でもよく、また前の接着層３３０及び３３０Ａと同じ機能の多くを提供してもよい。幾つかの実施形態は、接着層３３０Ｂを含まない。接着層３３０Ｂとその他の接着層の厚さは、メンブレン３０２の応力を減少させるように最適化されうる。

図３Ｈは、犠牲層３２２を除去し半導体装置３００のメンブレン３０２を解放した後の図３Ｇの半導体装置３００の一実施形態を示す。犠牲層３２２は、酸化物でもよく、第１の導電材料３１４を腐食することなく犠牲酸化物層３２２を除去するＨＦベーパーによって除去されうる。タングステンがＨＦベーパーに対して不活性なので、第１の導電材料３１４は、エッチストップとして働き、キャビティ３１２の正確な作成を可能にする。犠牲層３２２を第１の導電材料３１４までエッチングすることによって、横方向エッチングレートを監視することなくキャビティ３１２のサイズと形状を制御できる。更に、横方向エッチングレートを制御する必要があるときは、エッチ開口３３６のサイズを大きくするか、メンブレン３０２上のエッチ開口３３６を増やす必要がある。エッチ開口の数とサイズを減らすことで、構造的により適切な懸架メンブレンが可能になることがあり、キャビティ３１２を封止する際のコストと問題が削減されうる。

図３Ｉは、第２の導電材料３０２の上に封止層３１８を蒸着し、キャビティ３１２の上にエッチ開口３３６を封止した後の、図３Ｈの半導体装置３００の一実施形態を示す。エッチ開口３３６とキャビティ３１２は、窒化ケイ素又は酸化ケイ素絶縁体膜によって封止されてもよい。封止層３１８は、エッチ開口部３３６を部分的又は完全に埋めるために使用される絶縁性封止層でよい。幾つかの実施形態では、封止層３１８は、エッチ開口部３３６を部分的又は完全に埋めるために使用される金属封止層でよい。幾つかの実施形態では、メンブレン３０２は、完全に封止され、その後で特定箇所で再び開口されて通気孔が作成されてもよい。封止層３１８は、二酸化ケイ素、窒化ケイ素、又はこれらの材料の積層組み合わせを含みうる。

蒸着方法には、高密度プラズマ酸化物法（ＨＤＰ酸化物法）、プラズマ加速化学蒸着法（ＰＥＣＶＤ）、物理蒸着法（ＰＶＤ）、化学蒸着法（ＣＶＤ）、及び原子層蒸着法（ＡＬＤ）が挙げられうる。幾つかの実施形態では、第２の導電材料３１４は、６００ＭＰａより大きい引張応力を有する。一例では、タングステンは、１５００〜１６００ＭＰａの標準引張応力を有する。Ｔｉ／ＴｉＮ膜（又は、接着層）はそれぞれ、４５０〜５００ＭＰａの引張応力を有する。第２の電極層の全応力は、１０００〜１１００ＭＰａである。電極スタック組成が、１５０ｎｍ Ｔｉ／ＴｉＮ、４４０ｎｍ Ｗ及び１７０ｎｍ ＴｉＮ／Ｔｉ／ＴｉＮの場合、第２の電極材料の全応力が６００ＭＰａ未満の場合にメンブレン座屈が起こることが分かる。即ち、純粋なＴｉ／ＴｉＮメンブレンが使用される場合は、高温（即ち、３５０℃）で封止工程をなし得ない。

本明細書に記載された実施形態は、制御されていない横方向エッチングを防ぎ、キャビティ直径並びにキャビティサイズ及び形状を正確に制御する。本明細書に記載された実施形態は、メンブレンの致命的な破壊及び離層を回避する。

本明細書に記載された例と実施形態の多くは、全体的に円形のキャビティとメンブレンについて言及したが、多くの様々な形状とサイズが意図されることに留意されたい。幾つかの実施形態では、正方形及び長方形メンブレン形状が使用される。円形メンブレンと対照的に応力が周辺で一定でなく、例えば、正方形メンブレンの場合、縁の長さの中間の縁で最も高い横応力が生じる。したがって、メンブレンの縁と支持アンカー用の尖った角にトポグラフィがないようにすることは必須である。特に、トレンチ角部での応力を減らすために取られる手段は、これらの構造にとって有益である。更に、集積回路上に多数の容量性圧力メンブレンが製造されてもよい。多数の容量性圧力メンブレンはそれぞれ、異なる温度と圧力の環境で機能し感度を最適化する固有のサイズと形状を有してもよい。

例示的実施形態では、メンブレンは、２４０μｍの直径を有することがある。上部電極は、７５０ｎｍ（１５０ｎｍ Ｔｉ／ＴｉＮ、４５０ｎｍ Ｗ、１５０ｎｍ Ｔｉ／ＴｉＮ）の材料厚さを有してもよい。Ｔｉ／ＴｉＮは、５００ＭＰａの引張応力を有してもよく、Ｗは、１６００ＭＰａの引張応力を有してもよい。ＳｉＮ封止層は、２０００ｎｍの厚さと２００ＭＰａの圧縮応力を有してもよい。ギャップ高さは、６５０ｎｍでよく、ＳｉリッチＳｉＮ絶縁層は、２００ｎｍでよい。この例示的実施形態の各寸法は、適切な割合だけ変化してもよい。

本明細書に記載された導電材料、電極、及び接着層の様々な蒸着は、化学蒸着を含む様々な方法によって達成されうる。

以上の説明では、様々な実施形態の特定の詳細が提供される。しかしながら、幾つかの実施形態は、これらの特定の詳細の全てにより実施されるとは限らない。その他の例では、特定の方法、手順、構成要素、構造物及び／又は機能が、簡潔でわかりやすくするために、本発明の様々な実施形態を可能にする最小限の詳細で述べられる。

本発明の特定の実施形態について述べ示してきたが、本発明は、記載され図示された部分の特定の形態又は構成に限定されない。本発明の範囲は、添付された請求項とその等価物によって定義される。

１００：半導体装置
１０２：懸架メンブレン
１０４：下部電極
１０６：集積回路
１０８：容量性圧力センサ
１１０：絶縁層
１１２：キャビティ
１１４：第１の導電材料
１１６：エッチ開口
１１８：封止層
１２０：接続部

Claims (14)

1. 懸架メンブレンを形成する方法であって、
   犠牲層の上及び境界トレンチ内に第１の導電材料を蒸着する段階と、ここで、前記第１の導電材料は、前記境界トレンチの上に角移行部分を形成し、
   前記第１の導電材料の凹凸トポグラフィの少なくとも一部分を除去するように前記第１の導電材料の一部分を除去する段階と、
   前記境界トレンチを越えて延在する第２の導電材料を蒸着する段階と、
   エッチ開口を介して前記犠牲層を除去し、前記第２の導電材料の下にキャビティを形成する段階と、
   を含み、
   前記第１の導電材料が前記キャビティの側壁境界の一部分を規定し、
   前記懸架メンブレンは、集積回路の上に、容量性圧力センサの一部分として形成され、
   前記方法は、
   前記懸架メンブレンの下に下部電極を形成する段階と、
   前記下部電極の上に絶縁層を形成する段階と、ここで、前記エッチストップ層は、窒化ケイ素を含み、
   前記第２の導電材料を蒸着する段階の前に、チタン又は窒化チタンのいずれかを含む第１の接着層を蒸着する段階と、ここで、前記第２の導電材料は、タングステンを含み、
   前記第２の導電材料の上に、チタン又は窒化チタンのいずれかを含む第２の接着層を蒸着する段階と、
   窒化ケイ素又は酸化ケイ素を含む封止層を形成して前記エッチ開口を封止する段階と、
   をさらに含む、方法。
2. 前記懸架メンブレンを形成する前に下部電極を形成する段階と、ここで、前記下部電極は、前記懸架メンブレンの下にあり、前記懸架メンブレンは、第２の電極を形成し、
   窒化ケイ素を含む絶縁層を前記下部電極の上に形成する段階と、
   をさらに含む、請求項１に記載の方法。
3. 前記第１の導電材料の前記一部分を除去する前記段階は、前記境界トレンチの上の前記角移行部分を除去する段階を含む、請求項１又は２に記載の方法。
4. 前記第１の導電材料の前記一部分を除去する前記段階は、前記犠牲層及び前記境界トレンチの上の凸凹トポグラフィを除去する段階を含む、請求項１から３のいずれか一項に記載の方法。
5. 前記第２の導電材料を蒸着する段階の前に接着層を蒸着する段階を更に含み、
   前記接着層は、チタン又は窒化チタンの一方を含む、請求項１から４のうちいずれか一項に記載の方法。
6. 前記第２の導電材料の上に接着層を蒸着する段階を更に含み、
   前記接着層は、チタン又は窒化チタンの一方を含む、請求項１から５のうちいずれか一項に記載の方法。
7. 前記懸架メンブレンの下に下部電極を形成する段階を更に含み、
   前記下部電極は、集積回路の保護層の上に形成される、請求項１から６のいずれか一項に記載の方法。
8. 前記第２の導電材料は、タングステンを含み、
   前記第２の導電材料は、化学蒸着（ＣＶＤ）によって蒸着された、請求項１から７のうちいずれか一項に記載の方法。
9. 前記第２の導電材料は、６００ＭＰａより大きい引張応力を有する、請求項１から８のうちいずれか一項に記載の方法。
10. 前記境界トレンチは、前記犠牲層の側境界を規定し、
    前記境界トレンチ内に蒸着された前記第１の導電材料は、前記キャビティの側壁境界を規定する、
    請求項１から９のうちいずれか一項に記載の方法。
11. 前記第２の導電材料は、前記犠牲層の上で前記境界トレンチ内の前記第１の導電材料を越えて延在する実質的に連続した層である、請求項１から１０のうちいずれか一項に記載の方法。
12. 下部電極の上に懸架された上部電極と、
    前記下部電極と上部電極を分離するキャビティと、
    を備え、
    前記上部電極は、
    前記キャビティの側壁境界の一部分を形成する第１の導電材料と、
    前記キャビティの上の第２の導電材料と、
    を含み、
    前記第２の導電材料は、前記第１の導電材料を越えて延在し、
    前記第１の導電材料の一部分は、前記第２の導電材料の支持アンカーとして機能し、
    前記第２の導電材料は、前記キャビティと前記支持アンカーに亘って略平坦なトポグラフィを含み、
    前記上部電極は、前記集積回路の上に形成された容量性圧力センサの一部を形成し、
    前記第２の導電材料は、タングステンを含み、
    前記容量性圧力センサは、
    窒化ケイ素を含み、前記下部電極を覆う絶縁層と、
    チタン又は窒化チタンを含み、前記第２の導電材料の下にある第１の接着層と、
    チタン又は窒化チタンを含み、前記第２の導電材料の上にある第２の接着層と、
    窒化ケイ素又は酸化シリコンを含み、前記第２の導電材料を覆う封止層と、
    をさらに含む、
    半導体装置。
13. 前記上部電極は、容量性圧力センサの一部分を形成し、
    前記半導体装置は、集積回路をさらに含み、
    前記容量性圧力センサは、前記集積回路の上に形成された、
    請求項１２に記載の半導体装置。
14. 前記第１の導電材料は、前記キャビティの側壁境界全体を構成する、請求項１２又は１３に記載の半導体装置。

Images