CN205211735U - 电源管理集成电路的封装元件 - Google Patents
电源管理集成电路的封装元件 Download PDFInfo
- Publication number
- CN205211735U CN205211735U CN201521040418.1U CN201521040418U CN205211735U CN 205211735 U CN205211735 U CN 205211735U CN 201521040418 U CN201521040418 U CN 201521040418U CN 205211735 U CN205211735 U CN 205211735U
- Authority
- CN
- China
- Prior art keywords
- substrate
- power management
- potted element
- integrated circuit
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Abstract
一种电源管理集成电路的封装元件,包含基板、半导体晶粒、导电体、金属散热层及焊料。基板部分曝露于所述封装元件,半导体晶粒设置于基板上,且包含上表面及下表面,上表面具有至少一个接触垫。导电体电性连接接触垫与基板。金属散热层形成于半导体晶粒的下表面。焊料位于金属散热层与基板之间。通过金属散热层及焊料,可有效帮助半导体晶粒散热。
Description
技术领域
本实用新型是有关于一种电源管理集成电路,尤其是一种电源管理集成电路的封装元件。
背景技术
近年来,电源管理集成电路被广泛应用在电源供应器和变频器等领域,随着集成电路的转换功率提升、体积缩小,散热的问题越来越重要。过去的电源管理集成电路封装元件,大多是利用胶材将半导体晶粒直接粘贴在基板上,通过缩短晶粒与基板间的距离提升散热效率。然而胶材的导热功能差,无法有效帮助半导体晶粒散热,致使产品的可靠度降低。
实用新型内容
本实用新型的目的在于提供一种电源管理集成电路的封装元件,尤其可用于直流转直流转换器或其驱动器等电源管理集成电路,通过金属散热层及焊料,可有效帮助半导体晶粒散热。
本实用新型提供一种电源管理集成电路的封装元件,包含基板、半导体晶粒、导电体、金属散热层及焊料。基板部分曝露于所述封装元件,半导体晶粒设置于基板上,且包含上表面及下表面,上表面具有至少一个接触垫。导电体电性连接接触垫与基板。金属散热层形成于半导体晶粒的下表面。焊料位于金属散热层与基板之间。
根据本实用新型一实施例,基板为导线架、陶瓷基板或电路板。
根据本实用新型一实施例,电源管理集成电路封装元件还包含第一金属层位于基板的上表面,并接触焊料。
根据本实用新型一实施例,基板包含通孔,并贯穿基板。
根据本实用新型一实施例,电源管理集成电路封装元件还包含散热材料于通孔内。
附图说明
为让本实用新型的上述和其他目的、特征、优点与实施例能更明显易懂,所附附图的说明如下:
图1绘示根据本实用新型一实施例的电源管理集成电路封装元件的剖面示意图;
图2绘示根据本实用新型一实施例的电源管理集成电路封装元件的剖面示意图;
图3绘示根据本实用新型一实施例的电源管理集成电路封装元件的剖面示意图。
具体实施方式
以下将以附图揭露本实用新型的多个实施例,为明确说明起见,许多实务上的细节将在以下叙述中一并说明。然而,应了解到,这些实务上的细节不应用以限制本实用新型。也就是说,在本实用新型部分实施例中,这些实务上的细节是非必要的。此外,为简化附图起见,一些习知惯用的结构与元件在附图中将以简单示意的方式绘示。
图1绘示根据本实用新型一实施例的电源管理集成电路封装元件的剖面示意图。如图1所示,一种电源管理集成电路的封装元件,包含基板110、半导体晶粒120、金属散热层130、焊料140及导电体150,基板110部分曝露于所述封装元件。
在一实施例中,基板110为导线架、陶瓷基板、电路板、塑胶基板或其他合适的基板。在一实施例中,如图1所示,基板110为导线架。
半导体晶粒120例如为直流转直流转换器或其驱动器等电源管理集成电路,设置于基板110上。半导体晶粒120包含上表面及下表面,上表面具有至少一个接触垫122(亦可称为功能垫)。在一实施例中,接触垫122位于半导体晶粒120的上表面。在一实施例中,接触垫122位于半导体晶粒120的上表面的下方。在一实施例中,接触垫122的上表面与半导体晶粒120的上表面共平面,如图1所示。
导电体150电性连接接触垫122与基板110。如图1所示,接触垫122透过导电体150电性连接基板110的一部分,以使半导体晶粒120内的电路元件(未绘示)电性连接基板110的所述部分。导电体150可例如为打线、铝带、铜片或其他合适的导电体。在一实施例中,基板110的所述部分与半导体晶粒120正下方的基板110彼此分离。
金属散热层130形成于半导体晶粒120的下表面。在一实施例中,金属散热层130接触半导体晶粒120的下表面。在一实施例中,金属散热层130未与任何具电气功能的元件连接,不具电气功能。
在一实施例中,金属散热层130为单层结构或多层结构。在一实施例中,金属散热层130包含金属或合金,例如钼、铬、铝、钕、钛、钽、铜、银、金、锌、铟、镓、钯、钒或其组合。在一实施例中,利用溅镀、蒸镀或其他薄膜沉积技术形成金属散热层130于半导体晶粒120的下表面上。
焊料140位于金属散热层130与基板110之间。在一实施例中,焊料140接触金属散热层130。在一实施例中,焊料140接触基板110。在一实施例中,焊料140包含锡。在一实施例中,焊料140包含锡合金。
值得注意的是,通过形成于半导体晶粒120下表面的金属散热层130,及位于金属散热层130与基板110之间的焊料140,可有效帮助半导体晶粒120产生的热能从半导体晶粒120的下表面导到金属散热层130、焊料140及基板110,而散至外界。
在一实施例中,电源管理集成电路封装元件还包含封装材料160位于基板110上并曝露出部分基板110,并且包覆半导体晶粒120、金属散热层130、焊料140及导电体150。在一实施例中,封装材料160包含塑胶材料,例如环氧树脂。
图2绘示根据本实用新型一实施例的电源管理集成电路封装元件的剖面示意图。在一实施例中,如图2所示,基板110为陶瓷基板。陶瓷基板可例如为氧化铝基板、氮化铝基板、碳化硅基板或氧化铍基板。
在一实施例中,电源管理集成电路封装元件包含第一金属层172位于基板110的上表面。在一实施例中,第一金属层172接触焊料140。在一实施例中,第一金属层172为图案化金属层。如此一来,半导体晶粒120产生的热能可从半导体晶粒120的下表面导到金属散热层130、焊料140、第一金属层172及基板110,而散至外界。
在一实施例中,电源管理集成电路封装元件还包含第二金属层174,位于基板110的下表面。在一实施例中,第一金属层172及/或第二金属层174包含钼、铬、铝、钕、钛、钽、铜、银、金、锌、铟、镓、钯、钒或其组合。
图3绘示根据本实用新型一实施例的电源管理集成电路封装元件的剖面示意图。在一实施例中,如图3所示,基板110为电路板。在一实施例中,电路板包含基底112及第一金属层114,第一金属层114位于基底112的上表面。在一实施例中,基底112为玻璃纤维含浸树脂、电木板、塑胶基板(如聚酰亚胺)或其他合适的绝缘基板。在一实施例中,第一金属层114为图案化金属层。在一实施例中,第一金属层114接触焊料140。在一实施例中,电路板还包含第二金属层116位于基底112的下表面。在一实施例中,第一金属层114及/或第二金属层116包含钼、铬、铝、钕、钛、钽、铜、银、金、锌、铟、镓、钯、钒或其组合。
在一实施例中,基板110包含通孔110a贯穿基板110。在一实施例中,电源管理集成电路封装元件还包含散热材料180位于通孔110a内。在一实施例中,散热材料180包含金属、陶瓷、石墨、焊料(如锡合金)或其他合适的材料。在一实施例中,散热材料180几乎完全或完全填充于通孔110a内。如此一来,半导体晶粒120产生的热能可从半导体晶粒120的下表面导到金属散热层130、焊料140、第一金属层114及散热材料180,而散至外界。
在其他实施例中,通孔内没有任何物质。在其他实施例中,散热材料为插塞形式,如金属插塞,插入于通孔内。在其他实施例中,散热材料为薄膜形式,覆盖通孔的内壁。换言之,通孔可未完全被散热材料所填充。
在其他实施例中,散热材料位于通孔内,并且往通孔贯穿的方向延伸而接触焊料。如此一来,半导体晶粒产生的热能可从半导体晶粒的下表面导到金属散热层、焊料及散热材料,而散至外界。
综合上述,本实用新型的电源管理集成电路封装元件通过金属散热层及焊料,可有效帮助半导体晶粒散热,以避免产品的可靠度因散热问题而降低。此外,亦可透过设置第一金属层、通孔及/或位于通孔内的散热材料,进一步帮助半导体晶粒散热。
虽然实施例及其优点已详细描述如上,然应了解到的是,在不偏离所附权利要求书所界定的本实用新型的精神与范围下,当可在此进行各种改变、取代以及修正。此外,本实用新型的范围并非限制在说明书所描述的制程、机械、制造、物质成分、手段、方法以及步骤的特定实施例中。在此技术领域中具有通常知识者,将可轻易从本实用新型中了解到,现存或日后所发展出的可与在此所描述的对应实施例执行实质相同的功能、或达到实质相同的结果的制程、机械、制造、物质成分、手段、方法或步骤,可依据本实用新型来加以应用。
Claims (5)
1.一种电源管理集成电路的封装元件,其特征在于,包含:
一基板,部分曝露于所述封装元件;
一半导体晶粒,设置于所述基板上,包含:一上表面,具有至少一个接触垫;以及一下表面;
一导电体,电性连接所述接触垫与所述基板;
一金属散热层,形成于所述半导体晶粒的下表面;以及
一焊料,位于所述金属散热层与所述基板之间。
2.根据权利要求1所述的电源管理集成电路的封装元件,其特征在于,所述基板为一导线架、一陶瓷基板或一电路板。
3.根据权利要求1所述的电源管理集成电路的封装元件,其特征在于,还包含一第一金属层位于所述基板的上表面,并接触所述焊料。
4.根据权利要求1所述的电源管理集成电路的封装元件,其特征在于,所述基板包含一通孔,并贯穿所述基板。
5.根据权利要求4所述的电源管理集成电路的封装元件,其特征在于,还包含一散热材料于所述通孔内。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201521040418.1U CN205211735U (zh) | 2015-12-14 | 2015-12-14 | 电源管理集成电路的封装元件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201521040418.1U CN205211735U (zh) | 2015-12-14 | 2015-12-14 | 电源管理集成电路的封装元件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN205211735U true CN205211735U (zh) | 2016-05-04 |
Family
ID=55849434
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201521040418.1U Expired - Fee Related CN205211735U (zh) | 2015-12-14 | 2015-12-14 | 电源管理集成电路的封装元件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN205211735U (zh) |
-
2015
- 2015-12-14 CN CN201521040418.1U patent/CN205211735U/zh not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4610414B2 (ja) | 電子部品収納用パッケージおよび電子装置ならびに電子装置の実装構造 | |
US8630097B2 (en) | Power module using sintering die attach and manufacturing method thereof | |
JP4327096B2 (ja) | 外部接続用クリップを有する半導体装置 | |
JP2006253354A (ja) | 回路装置およびその製造方法 | |
JP2006100752A (ja) | 回路装置およびその製造方法 | |
JP2003303940A (ja) | 絶縁回路基板および半導体装置 | |
JP2019054069A (ja) | 半導体装置 | |
US20230245944A1 (en) | Fan-out type package preparation method of fan-out type package | |
US11469156B2 (en) | Semiconductor package for discharging heat generated by semiconductor chip | |
US10937767B2 (en) | Chip packaging method and device with packaged chips | |
JP3544757B2 (ja) | 半導体装置及びその製造方法 | |
CN205211735U (zh) | 电源管理集成电路的封装元件 | |
JP6868455B2 (ja) | 電子部品パッケージおよびその製造方法 | |
JP2017028174A (ja) | 半導体装置 | |
TWI237368B (en) | Flip chip device having conductive connectors | |
JP2590521B2 (ja) | チップキャリア | |
US11404358B2 (en) | Semiconductor package device and method of manufacturing the same | |
US20120075826A1 (en) | pressure support for an electronic circuit | |
TW201712840A (zh) | 半導體封裝結構 | |
CN216698339U (zh) | 一种芯片封装组件 | |
JP2014060344A (ja) | 半導体モジュールの製造方法、半導体モジュール | |
JP3789688B2 (ja) | 混成集積回路装置 | |
CN215266272U (zh) | 基于铜箔载板的高散热板级扇出封装结构 | |
JP2003068954A (ja) | 半導体素子収納用パッケージ | |
JP2004247514A (ja) | 半導体素子収納用パッケージおよび半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160504 Termination date: 20201214 |