KR970013223A - 다층배선 구조체 및 그를 갖는 다층배선 보드와 다층구조 반도체 장치 - Google Patents

다층배선 구조체 및 그를 갖는 다층배선 보드와 다층구조 반도체 장치 Download PDF

Info

Publication number
KR970013223A
KR970013223A KR1019960033721A KR19960033721A KR970013223A KR 970013223 A KR970013223 A KR 970013223A KR 1019960033721 A KR1019960033721 A KR 1019960033721A KR 19960033721 A KR19960033721 A KR 19960033721A KR 970013223 A KR970013223 A KR 970013223A
Authority
KR
South Korea
Prior art keywords
level
low
layer
interlayer insulating
protective layer
Prior art date
Application number
KR1019960033721A
Other languages
English (en)
Other versions
KR100256282B1 (ko
Inventor
다다노리 시모또
고지 마쓰이
Original Assignee
원본미기재
닛폰덴키 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 원본미기재, 닛폰덴키 가부시끼가이샤 filed Critical 원본미기재
Publication of KR970013223A publication Critical patent/KR970013223A/ko
Application granted granted Critical
Publication of KR100256282B1 publication Critical patent/KR100256282B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676—Single layer compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/012—Flame-retardant; Preventing of inflammation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/467—Adding a circuit layer by thin film methods
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

UL 94 표준의 V-O에 해당하는 연소억제특성을 갖는 다층배선 구조체가 벤조시클로부텐 수지의 본래의 특성을 감성시키지 않고 설치된다. 절연기판상에 형성된 저레벨 배선층, 저레벨 배선층을 피복하도록 형성된 저레벨 충간절연층, 저레벨 층간절연층상에 형성된 고레벨 배선층, 고레벨 배선층을 피복하도록 형성된 고레벨 층간절연층 및 고레벨 층간절연층을 피복하도록 형성된 보호층을 포함한다. 작 저레벨 및 고레벨 충간절연층은 벤조시클로부텐 수지로 제조된다. 보호층은 UL 94 표준의 V-O 등급에 해당하는 연소억제 및 비가연성을 갖는다. 보호층은 플로오로수지, 폴리이미드수지 및 에폭시수지와 같은 연소억제물질로 제조될 수 있다. 보호층은 이산화실리콘 또는 질화실리콘과 같은 비가연성재료로 제조될수 있다.

Description

다층배선 구조체 및 그를 갖는 다층배선 보드와 다층구조 반도체 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 실시예 1에 따른 다층배선보드의 부분적인 개략 단면도.

Claims (12)

  1. 절연기판상에 형성된 저레벨 배선층과, 상기 저레벨 배선층을 피복하도록 형성된 저레벨 층간절연층과, 상기 층간층연층상에 형성된 고레벨 배선층과, 상기 고레벨 배선층을 피복하도록 형성된 고레벨 층간절연층과, 상기 고레벨 층간절연층을 피복하도록 형성된 보호층을 구비하고, 상기 각 저레벨 및 고레벨 층간절연층은 벤조시클로부텐수지로 제조되며, 상기 보호층은 연소억제 특성을 갖는 것을 특징으로 하는 다층배선 구조체.
  2. 제1항에 있어서, 상기 보호층은 플루오로수지, 폴리이미드수지 및 에폭수지로 이루어진 그룹으로부터 선택된 수지로 제조되는 것을 특징으로 하는 다층배선 구조체.
  3. 제2항에 있어서, 상기 보호층의 상기 수지는 내열성 및 160℃ 이상의 유리 전이온도를 갖는 것을 특징으로 하는 다층배선 구조체.
  4. 제1항에 있어서, 상기 보호층은 땜납 레지스트 재료로 제조되는 것을 특징으로 하는 다층배선 구조체.
  5. 절연기판상에 형성된 저레벨 배선층과, 상기 저레벨 배선층을 피복하도록 형성된 저레벨 층간절연층과, 상기 층간절연층상에 형성된 고레벨 배선층과, 상기 고레벨 배선층을 피복하도록 형성된 고레벨 층간절연층과, 상기 고레벨 층간절연층을 피복하도록 형성된 보호층을 구비하고, 상기 각 저레벨 및 고레벨 층간절연층은 벤조시클로부텐 수지로 제조되며, 상기 보호층은 비가연성을 갖는 것을 특징으로 하는 다층배선 구조체.
  6. 제5항에 있어서, 상기 보호층은 이산화실리콘 및 질화실리콘으로 이루어진 그룹으로부터 선택된 한 개로 제조되는 것을 특징으로 하는 하는 다층배선 구조체.
  7. 절연기판과 상기 절연가판상에 형성된 다층배선 구조체를 갖는 다층베선 보드로서, 상기 다층배선 구조체는 절연기판상에 형성된 저레벨 배선층과, 상기 저레벨 배선층을 피복하도록 형성된 저레벨 층간절연층과, 상기 층간절연층상에 형성된 고레벨 배선층과, 상기 고레벨 배선층을 피복하도록 형성된 고레벨 층간절연층과, 상기 고레벨 층간절연층을 피복하도록 형성된 보호층을 구비하며, 상기 각 저레벨 및 고레벨 층간절연층은 벤조시클로부텐수지로 형성되며, 상기 보호층은 연소억제 특성을 갖는 것을 특징으로 하는 다층배선 보드.
  8. 제7항에 있어서, 상기 보호층은 플루오로수지, 폴리이미드수지, 및 에폭시 수지로 이루어진 그룹으로부터 선택된 수지로 제조되는 것을 특징으로 하는 다층배선보드.
  9. 제8항에 있어서, 상기 보호층의 상기 수지는 내열성 및 160℃ 이상의 유리전이 온도를 갖는 것을 특징으로 하는 다층배선보드.
  10. 제7항에 있어서, 상기 보호층은 땜납 레지스트 재료로 제조되는 것을 특징으로 하는 다층배선보드.
  11. 기판과, 상기 기판상에 형성된 저레벨 배선층과, 상기 저레벨 배선층을 피복하도록 형성된 저레벨 층간 절연층과, 상기 층간절연층상에 형성된 고레벨 배선층과, 상기 고레벨 배선층을 피복하도록 형성된 고레벨 층간절연층과, 상기 고레벨 층간절연층을 피복하도록 형성된 보호층을 구비하며, 상기 각 저레벨 및 고레벨 층간절연층은 벤조시클로부텐수지로 형성되며, 상기 보호층은 비가연성을 가지며, 상기 저레벨 배선층, 상기 저레벨 층간절연층, 상기 고레벨 배선층, 상기 고레벨 층간절연층 및 상기 보호층은 다층배선 구조체를 구성하는 것을 특징으로 하는 다층구조 반도체 장치.
  12. 제11항에 있어서, 상기 보호층은 이산화실리콘 및 절화실리콘으로 이루어진 그룹으로부터 선택된 한 개로 제조되는 것을 특징으로 하는 다층구조 반도체 장치.
KR1019960033721A 1995-08-14 1996-08-14 다층배선 구조체 및 그를 갖는 다층배선 구조 KR100256282B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-206374 1995-08-14
JP7206374A JP2917867B2 (ja) 1995-08-14 1995-08-14 多層配線基板

Publications (2)

Publication Number Publication Date
KR970013223A true KR970013223A (ko) 1997-03-29
KR100256282B1 KR100256282B1 (ko) 2000-05-15

Family

ID=16522278

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960033721A KR100256282B1 (ko) 1995-08-14 1996-08-14 다층배선 구조체 및 그를 갖는 다층배선 구조

Country Status (3)

Country Link
US (1) US5889233A (ko)
JP (1) JP2917867B2 (ko)
KR (1) KR100256282B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100472586B1 (ko) * 2001-05-25 2005-02-22 가부시끼가이샤 도시바 반도체 장치
KR100521260B1 (ko) * 1998-06-22 2005-12-29 삼성전자주식회사 회로 연결 장치 및 이를 포함하는 유연성 인쇄 회로 기판

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3234757B2 (ja) * 1995-12-05 2001-12-04 インターナショナル・ビジネス・マシーンズ・コーポレーション 多層配線基板及びその製造方法
US6904675B1 (en) 1996-09-27 2005-06-14 Hewlett-Packard Development, L.P. Method of forming electrical interconnects having electromigration-inhibiting plugs
US6245996B1 (en) 1996-09-27 2001-06-12 Compaq Computer Corporation Electrical interconnect structure having electromigration-inhibiting segments
JP3033539B2 (ja) * 1997-08-26 2000-04-17 日本電気株式会社 キャリアフィルムおよびその製造方法
JP4945880B2 (ja) * 2002-12-16 2012-06-06 大日本印刷株式会社 フラットケーブル被覆材及びフラットケーブル
JP2004221449A (ja) * 2003-01-17 2004-08-05 Sumitomo Metal Mining Co Ltd 多層配線基板およびその製造方法
JP4401912B2 (ja) * 2003-10-17 2010-01-20 学校法人早稲田大学 半導体多層配線板の形成方法
WO2018060247A1 (en) 2016-09-27 2018-04-05 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Flame retardant structure for component carrier
EP3373714B1 (en) * 2017-03-08 2023-08-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Hybrid component carrier and method for manufacturing the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4226737A (en) * 1977-11-10 1980-10-07 Milliken Research Corporation Polycycloaliphatic polyamines
JPS6265317A (ja) * 1985-09-17 1987-03-24 Mitsubishi Electric Corp 半導体単結晶膜形成のためのウエハ構造
US4977105A (en) * 1988-03-15 1990-12-11 Mitsubishi Denki Kabushiki Kaisha Method for manufacturing interconnection structure in semiconductor device
JPH02275664A (ja) * 1989-04-17 1990-11-09 Nec Corp 基準電圧発生回路
JP2510747B2 (ja) * 1990-02-26 1996-06-26 株式会社日立製作所 実装基板
JP2841888B2 (ja) * 1990-03-19 1998-12-24 株式会社日立製作所 多層配線基板及びその製造方法
JP3280394B2 (ja) * 1990-04-05 2002-05-13 ロックヒード マーティン コーポレーション 電子装置
EP0453785A1 (de) * 1990-04-24 1991-10-30 Oerlikon Contraves AG Verfahren zur Herstellung von mehrlagigen Dünnschichtschaltungen mit integrierten Dünnschichtwiderständen
JP2551224B2 (ja) * 1990-10-17 1996-11-06 日本電気株式会社 多層配線基板および多層配線基板の製造方法
JP3048722B2 (ja) * 1991-12-04 2000-06-05 日本シイエムケイ株式会社 プリント配線板
US5225315A (en) * 1991-09-19 1993-07-06 Dymax Corporation Water soluble formulation for masking and the like, and method utilizing the same
DE69306600T2 (de) * 1992-01-17 1997-04-17 Fujitsu Ltd Verfahren zur Herstellung eines mehrschichtigen Leitersubstrats
JPH0828580B2 (ja) * 1993-04-21 1996-03-21 日本電気株式会社 配線基板構造及びその製造方法
JP3264740B2 (ja) * 1993-06-29 2002-03-11 千代田化工建設株式会社 反力杭併用による杭の載荷試験装置及び載荷試験方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100521260B1 (ko) * 1998-06-22 2005-12-29 삼성전자주식회사 회로 연결 장치 및 이를 포함하는 유연성 인쇄 회로 기판
KR100472586B1 (ko) * 2001-05-25 2005-02-22 가부시끼가이샤 도시바 반도체 장치

Also Published As

Publication number Publication date
JPH0955584A (ja) 1997-02-25
JP2917867B2 (ja) 1999-07-12
US5889233A (en) 1999-03-30
KR100256282B1 (ko) 2000-05-15

Similar Documents

Publication Publication Date Title
KR970013223A (ko) 다층배선 구조체 및 그를 갖는 다층배선 보드와 다층구조 반도체 장치
USRE41948E1 (en) Semiconductor device having multi-layered wiring
US5646373A (en) Apparatus for improving the power dissipation of a semiconductor device
CN100418222C (zh) 半导体器件及其制造方法
KR930009050A (ko) 반도체 집적 회로 장치 및 그 제조 방법
KR840001777A (ko) 반도체 집적회로 장치
TW376549B (en) Semiconductor device and manufacture thereof
KR960002804A (ko) 반도체장치 및 그 제조방법
KR860001473A (ko) 멀티레벨 실리콘 회로판
JP2003338541A (ja) 半導体装置
ATE349481T1 (de) Material für isolierfilm, decklack für isolierfilm und isolierfilm und damit hergestellte halbleitervorrichtung
US6376881B1 (en) Protective element formed in an SOI substrate for preventing a breakdown in an oxide film located below a diffused resistor
KR940012590A (ko) 메탈코어타입 다층리드프레임
KR840008535A (ko) 다층 배선(多層配線) 구조를 가진 전자장치(電子裝置)
KR920020618A (ko) 반도체 장치의 배선 접속 구조 및 그 제조방법
KR980005662A (ko) 반도체장치 제조방법
US11974396B2 (en) Systems using composite materials
KR960035967A (ko) 다층 금속배선의 층간 절연막 형성 방법
KR870004519A (ko) 집적 반도체 회로
US6175156B1 (en) Semiconductor device with improved interconnection
JPS60224244A (ja) 半導体装置
JP2004047575A (ja) 多層配線半導体集積回路
KR940006199A (ko) 상호 접속 배선 구조물을 갖는 반도체 디바이스
JP2015195245A (ja) 半導体装置
KR950030248A (ko) 반도체 소자의 평탄화방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140204

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20150120

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee