JP2005045099A - プリント配線板の製造方法 - Google Patents
プリント配線板の製造方法 Download PDFInfo
- Publication number
- JP2005045099A JP2005045099A JP2003278869A JP2003278869A JP2005045099A JP 2005045099 A JP2005045099 A JP 2005045099A JP 2003278869 A JP2003278869 A JP 2003278869A JP 2003278869 A JP2003278869 A JP 2003278869A JP 2005045099 A JP2005045099 A JP 2005045099A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- wiring board
- printed wiring
- manufacturing
- upper electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
【課題】製造工程内にてキャパシタ及びインダクタ素子を作り込むプリント配線板の製造方法で、キャパシタの容量の精度、バラツキを向上させるプリント配線板の製造方法を提供すること。
【解決手段】製造工程内にてキャパシタ及びインダクタ素子を作り込む際に、金属箔2をエッチングするサブトラクティブ法でキャパシタの下部電極4を形成し、金属をめっきするアディティブ法又はセミアディテイブ法でキャパシタの上部電極7を形成すること。キャパシタの下部電極の面積をキャパシタの上部電極の面積よりも大きくすること。
【選択図】図1
【解決手段】製造工程内にてキャパシタ及びインダクタ素子を作り込む際に、金属箔2をエッチングするサブトラクティブ法でキャパシタの下部電極4を形成し、金属をめっきするアディティブ法又はセミアディテイブ法でキャパシタの上部電極7を形成すること。キャパシタの下部電極の面積をキャパシタの上部電極の面積よりも大きくすること。
【選択図】図1
Description
本発明は、各種電子機器のプリント配線板の製造方法に係わり、さらに詳しくは、製造工程内にてキャパシタ、インダクタ素子等を作り込むプリント配線板の製造方法に関するものである。尚、本願においては、インターポーザーもプリント配線板に含むものとする。
従来のプリント配線板の製造方法について以下に説明する。
製造工程内にてキャパシタを作り込むプリント配線板の製造方法としては、図4(g)に、キャパシタと上下電極の配置関係を示す様に、キャパシタの上電極7’、キャパシタの下電極4’の両電極ともに、金属箔をエッチングするいわゆるサブトラクティブ法で形成するか、又は、図5(g)に示す様に、キャパシタの上電極7’、キャパシタの下電極4’の両電極ともに、金属をめっきするいわゆるアディティブ法又はセミアディテイブ法で形成するといった方法であった。
金属箔をエッチングして製造する場合は、金属箔付き高誘電率材を貼り付ける方法と、高誘電率材を貼り付け、又は塗布し、無電解めっきや電解めっきを施し、加工するといった方法であった。
尚、図4(a)〜(g)は、サブトラクティブ法での工程説明図、図5(a)〜(g)は、アディティブ法での工程説明図である。
上記したようなプリント配線板の製造方法では、キャパシタの両電極ともに、金属箔をエッチングするいわゆるサブトラクティブ法で形成する場合、金属箔の厚さバラツキ精度が良いため、基板面内に点在するキャパシタの下部電極どうしの厚さバラツキ精度が良くなり、下部電極上に設ける高誘電率絶縁樹脂の厚さバラツキ精度も良くなるが、キャパシタの上部電極をエッチングにて形成するために、良好な面積精度が得られない事から、総合的に得られるキャパシタの容量のバラツキが大きくなるといった問題があった。
また、キャパシタの両電極ともに、金属をめっきするいわゆるアディティブ法又はセミアディテイブ法で形成する場合、キャパシタの上部電極をめっきにて形成するために、前者とは違い良好な面積精度が得られるが、めっきの厚さバラツキ精度が悪いため、基板面内に点在するキャパシタの下部電極どうしの厚さバラツキ精度が悪くなり、下部電極上に設ける高誘電率絶縁樹脂の厚さバラツキ精度も悪くなる事から、総合的に得られるキャパシタの容量のバラツキが大きくなるといった問題があった。
本発明は、前記問題点を鑑みなされたものであり、その課題とするところは、プリント配線板の製造工程内にてキャパシタ及びインダクタ素子を作り込むプリント配線板の製造方法において、キャパシタの容量の精度、バラツキを向上させるプリント配線板の製造方法を提供することにある。
本発明は、製造工程内にてキャパシタ及びインダクタ素子を作り込むプリント配線板の製造方法において、金属箔をエッチングするサブトラクティブ法でキャパシタの下部電極
を形成し、金属をめっきするアディティブ法又はセミアディテイブ法でキャパシタの上部電極を形成することを特徴とするプリント配線板の製造方法である。
を形成し、金属をめっきするアディティブ法又はセミアディテイブ法でキャパシタの上部電極を形成することを特徴とするプリント配線板の製造方法である。
また、本発明は、上記発明によるプリント配線板の製造方法において、前記キャパシタの下部電極の面積をキャパシタの上部電極の面積よりも大きくすることを特徴とするプリント配線板の製造方法である。
本発明は、金属箔をエッチングするサブトラクティブ法でキャパシタの下部電極を形成し、金属をめっきするアディティブ法又はセミアディテイブ法でキャパシタの上部電極を形成するので、キャパシタの容量の精度、バラツキを向上させるプリント配線板の製造方法となる。
また、本発明は、キャパシタの下部電極の面積をキャパシタの上部電極の面積よりも大きくするので、積層精度によるキャパシタの上部電極のズレが発生しても容量の精度低下、バラツキを抑える事が可能となる。
以下に、本発明の実施の形態を詳細に説明する。
本発明によるプリント配線板の製造方法は、プリント配線板を製造する際に、図1に示すように、まず、絶縁樹脂1上の金属箔2に、例えば、ドライフィルムフォトレジストを設け、露光現像する事で所望のレジストパターン3を形成し、金属箔2をエッチングするいわゆるサブトラクティブ法でキャパシタの下部電極4を形成する(図1(a)〜(c))。
次に、キャパシタの下部電極4上に高誘電率絶縁樹脂5を形成し、高誘電率絶縁樹脂5上に無電解めっき等で薄膜金属6を形成し、薄膜金属6上に、例えば、ドライフィルムフォトレジストを設け、露光現像する事で、レジストパターン3’とし、キャパシタの上部電極7となる薄膜金属6を露出させる(図1(d)〜(e))。
次に、無電解厚付けめっき或いは電解めっきといった、いわゆるアディティブ法又はセミアディテイブ法でキャパシタの上部電極7を形成する(図1(f)〜(g))、といった製造方法である。
また、請求項2に係わる発明は、図2に示すように、上記製造方法において、キャパシタの上部電極の面積よりもキャパシタの下部電極面積を大きくするといった製造方法である。
尚、図2においては、説明上、上部電極の巾(W1)、下部電極の巾(W2)で面積の大小を表している。
本発明のプリント配線板の製造方法によると、キャパシタの下部電極を、金属箔をエッチングするいわゆるサブトラクティブ法で形成する事から、金属箔の厚さバラツキ精度が良いため、基板面内に点在するキャパシタの下部電極どうしの厚さバラツキ精度が良くなり、下部電極上に設ける高誘電率絶縁樹脂の厚さバラツキ精度も良くなる。
また、キャパシタの上部電極を、金属をめっきするいわゆるアディティブ法又はセミアディテイブ法で形成する事から、良好な面積精度が得られる。このため、総合的に得られるキャパシタの容量の精度が向上し、バラツキを抑える事が可能となる。
更に、図2に示すように、キャパシタの上部電極の面積よりもキャパシタの下部電極の面積を大きくする事で、キャパシタの上部電極の面積でキャパシタの容量を調節でき、また、積層精度によるキャパシタの上部電極のズレが発生しても容量の精度低下、バラツキを抑える事が可能となる。
以下に、本発明を実施例によって詳細に説明を行なう。
図1、図2に従って実施例1を説明する。
両面に所定の回路パターンが形成された不織ガラスエポキシ樹脂を含浸させた銅張り樹脂基板(図示せず)を用いた、所定のビルドアップ工程における途中工程において、絶縁樹脂1(ビア、配線等省略)としての、エポキシ系樹脂上の10μm厚のCu箔(金属箔)2に、ドライフィルムフォトレジストをラミネートし、露光現像を行い、所望のレジストパターン3を形成した(図1(a))。
次いで、塩化第二銅エッチング液を用い、Cu箔2のエッチングを行い、専用の剥離液でレジストパターン3の剥離を行い、所望のキャパシタ下部電極4を作成した(図1(b)〜(c))。
次いで、高誘電率絶縁樹脂5のシートとしてエポキシ系樹脂にチタン酸バリウム粉等を高充填させた厚さ40μmの樹脂シートをラミネートし、炭酸ガスレーザーで層間の電気的接続を行うためのビアを形成した(図示せず)。
次に、専用の処理液を用い、無電解Cuめっきを行う事で、Cu薄膜(薄膜金属)6を形成した。次に、Cu薄膜6表面にドライフィルムフォトレジストを設け、露光現像を行い、レジストパターン3’を形成し所望のキャパシタの上部電極7となるCu薄膜6表面を露出させた(図1(d)〜(e))。
次に、露出しているCu薄膜6表面に電解Cuめっきを行い、Cuを10μm程度析出させ、レジストパターン3’を剥離し、Cu薄膜6を過硫酸アンモニウム水溶液でソフトエッチングすることにより、キャパシタの上部電極7を形成し、本発明のプリント配線板を作製した(図1(f)〜(g))。
ここで、図2に示す様に、キャパシタの下部電極よりも上部電極の面積を小さくする事で、積層工程での位置ズレが起きてもキャパシタの設計容量が変化しないようにしてもよい。
図3に従って実施例2を示す。
両面に所定の回路パターンが形成された不織ガラスエポキシ樹脂を含浸させた銅張り樹脂基板(図示せず)を用いた、所定のビルドアップ工程における途中工程において、絶縁樹脂1(ビア、配線等省略)としての、エポキシ系樹脂上の10μm厚のCu箔(金属箔)に、ドライフィルムフォトレジストをラミネートし、露光現像を行い、所望のレジストパターンを形成した。
次いで、塩化第二銅エッチング液を用い、Cu箔のエッチングを行い、専用の剥離液でレジストパターンの剥離を行い、所望のキャパシタ下部電極4を作成した。
次に、絶縁樹脂1’シートとしてエポキシ系樹脂シートをラミネートし、炭酸ガスレーザーでキャパシタの下部電極4上に、所望の大きさの溝8を形成し、それと同時に、層間の電気的接続を行うためのビアを形成した。
次いで、高誘電率絶縁樹脂5としてエポキシ系樹脂にチタン酸バリウム粉等を高充填させた樹脂をディスぺンサーで、溝8内部に埋め込み、焼成し、樹脂表面を研磨し、平坦化した。
次に、専用の処理液を用い、無電解Cuめっきを行う事で、Cu薄膜(薄膜金属を形成し、Cu薄膜表面にドライフィルムフォトレジストを用いレジストパターンを設け、所望のキャパシタ上部電極7となるCu薄膜表面を露出させた。
次に、露出しているCu薄膜表面に電解Cuめっきを行い、Cuを10μm程度析出させ、レジストパターンを剥離し、Cu薄膜を過硫酸アンモニウム水溶液等でソフトエッチングすることにより、キャパシタ上部電極7を形成した。
次に、残された一連のプリント配線板の製造工程を終了させる事により、本発明のプリント配線板を作製した。
1、1’・・・絶縁樹脂
2・・・金属箔(Cu箔)
3、3’・・・レジストパターン
4、4’・・・下部電極
5・・・高誘電率絶縁樹脂
6・・・薄膜金属(Cu薄膜)
7、7’・・・上部電極
8・・・溝
W1・・・上部電極の巾
W2・・・下部電極の巾
2・・・金属箔(Cu箔)
3、3’・・・レジストパターン
4、4’・・・下部電極
5・・・高誘電率絶縁樹脂
6・・・薄膜金属(Cu薄膜)
7、7’・・・上部電極
8・・・溝
W1・・・上部電極の巾
W2・・・下部電極の巾
Claims (2)
- 製造工程内にてキャパシタ及びインダクタ素子を作り込むプリント配線板の製造方法において、金属箔をエッチングするサブトラクティブ法でキャパシタの下部電極を形成し、金属をめっきするアディティブ法又はセミアディテイブ法でキャパシタの上部電極を形成することを特徴とするプリント配線板の製造方法。
- 前記キャパシタの下部電極の面積をキャパシタの上部電極の面積よりも大きくすることを特徴とする請求項1記載のプリント配線板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003278869A JP2005045099A (ja) | 2003-07-24 | 2003-07-24 | プリント配線板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003278869A JP2005045099A (ja) | 2003-07-24 | 2003-07-24 | プリント配線板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005045099A true JP2005045099A (ja) | 2005-02-17 |
Family
ID=34265148
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003278869A Pending JP2005045099A (ja) | 2003-07-24 | 2003-07-24 | プリント配線板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005045099A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007134711A (ja) * | 2005-11-07 | 2007-05-31 | Samsung Electro Mech Co Ltd | 薄膜キャパシタが内蔵された印刷回路基板及びその製造方法 |
US7737529B2 (en) | 2005-10-19 | 2010-06-15 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board with film capacitor embedded therein and method for manufacturing the same |
US8174339B2 (en) | 2008-12-26 | 2012-05-08 | Taiyo Yuden Co., Ltd. | Duplexer, substrate for duplexer, and electronic apparatus |
US8228137B2 (en) | 2007-08-23 | 2012-07-24 | Taiyo Yuden Co., Ltd. | Filter, demultiplexer, and module including demultiplexer, communication apparatus |
US8274342B2 (en) | 2008-12-26 | 2012-09-25 | Taiyo Yuden Co., Ltd. | Duplexer and electronic device |
-
2003
- 2003-07-24 JP JP2003278869A patent/JP2005045099A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7737529B2 (en) | 2005-10-19 | 2010-06-15 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board with film capacitor embedded therein and method for manufacturing the same |
JP2007134711A (ja) * | 2005-11-07 | 2007-05-31 | Samsung Electro Mech Co Ltd | 薄膜キャパシタが内蔵された印刷回路基板及びその製造方法 |
US7675756B2 (en) | 2005-11-07 | 2010-03-09 | Samsung Electro-Mechanics Co., Ltd. | Thin film-capacitor-embedded printed circuit board and method of manufacturing the same |
US7886436B2 (en) | 2005-11-07 | 2011-02-15 | Samsung Electro-Mechanics Co., Ltd. | Thin film capacitor-embedded printed circuit board and method of manufacturing the same |
US8228137B2 (en) | 2007-08-23 | 2012-07-24 | Taiyo Yuden Co., Ltd. | Filter, demultiplexer, and module including demultiplexer, communication apparatus |
US8174339B2 (en) | 2008-12-26 | 2012-05-08 | Taiyo Yuden Co., Ltd. | Duplexer, substrate for duplexer, and electronic apparatus |
US8274342B2 (en) | 2008-12-26 | 2012-09-25 | Taiyo Yuden Co., Ltd. | Duplexer and electronic device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20160070588A (ko) | 임베디드 인쇄회로기판 및 그 제조 방법 | |
WO2018110437A1 (ja) | 配線基板、多層配線基板、及び配線基板の製造方法 | |
JP2009283739A (ja) | 配線基板および配線基板の製造方法 | |
JP2006156934A (ja) | キャパシタ内蔵型プリント基板及びその製造方法 | |
KR20130053289A (ko) | 인쇄회로기판의 제조방법 | |
JP2005045099A (ja) | プリント配線板の製造方法 | |
US8197702B2 (en) | Manufacturing method of printed circuit board | |
KR100642741B1 (ko) | 양면 배선기판의 제조방법 | |
EP1531658A1 (en) | Double sided wired circuit board | |
JP2007095910A (ja) | 配線基板の製造方法 | |
JP2005108941A (ja) | 多層配線板及びその製造方法 | |
JP4547958B2 (ja) | 多層配線基板の製造方法 | |
CN110650587A (zh) | 柔性线路板及所述柔性线路板的制作方法 | |
JP4385729B2 (ja) | キャパシタ素子内蔵多層回路板及びその製造方法 | |
JP4483247B2 (ja) | 多層フレキシブル配線基板の製造方法及び多層フレキシブル配線基板 | |
JPH04286389A (ja) | 回路基板の製造方法 | |
KR20140039921A (ko) | 인쇄회로기판의 제조 방법 | |
JP2005072229A (ja) | キャパシタ素子内蔵多層プリント配線板 | |
KR100704917B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
JP2002359468A (ja) | フィルドビア構造を有する多層プリント配線板及びその製造方法 | |
JP2009088337A (ja) | プリント配線板およびその製造方法 | |
JP4337408B2 (ja) | プリント配線板の製造方法 | |
JP2006339349A (ja) | プリント配線板とその製造方法 | |
JPH03225894A (ja) | プリント配線板の製造方法 | |
CN116744563A (zh) | 一种电路板及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081209 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090209 |
|
A02 | Decision of refusal |
Effective date: 20090714 Free format text: JAPANESE INTERMEDIATE CODE: A02 |