JP2005072229A - キャパシタ素子内蔵多層プリント配線板 - Google Patents
キャパシタ素子内蔵多層プリント配線板 Download PDFInfo
- Publication number
- JP2005072229A JP2005072229A JP2003299622A JP2003299622A JP2005072229A JP 2005072229 A JP2005072229 A JP 2005072229A JP 2003299622 A JP2003299622 A JP 2003299622A JP 2003299622 A JP2003299622 A JP 2003299622A JP 2005072229 A JP2005072229 A JP 2005072229A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor element
- wiring board
- layer
- capacitor
- multilayer printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】絶縁基材11の両面に配線層21a及び21bが形成された回路基板10の一方の面に絶縁層31を形成し、絶縁層31上にキャパシタ素子50を形成したキャパシタ素子内蔵多層プリント配線板100は、キャパシタ用下部電極53a周辺部を囲むように、ダミーパターン53bが設けられており、このダミーパターン53bを設けることにより、キャパシタ用下部電極53aとキャパシタ用上部電極54a間には平坦な誘電体層71を形成することができる。
【選択図】図1
Description
キャパシタ素子内蔵プリント配線板としては、図4に示すように、誘電体層71をキャパシタ用下部電極51a及び上部電極54aで挟み込んだもので、キャパシタ用上部電極54a、下部電極51aは、銅箔等からなる導体層をエッチングして形成するサブストラクティブ法か、又は、電解銅めっき等でパターンめっきして形成するセミアディテイブ法のいずれかで形成される。
これらの問題を多少でも解消するするために、キャパシタ用下部電極の膜厚を薄くしたサンドイッチ型キャパシタ素子内蔵プリント配線板が提案されている(例えば、特許文献1参照。)。
図1に、本発明のキャパシタ素子内蔵多層プリント配線板の一実施例を示す模式構成断面図を示す。
本発明のキャパシタ素子内蔵多層プリント配線板100は、絶縁基材11の両面に配線層21a及び21bが形成された回路基板10の一方の面に絶縁層31を形成し、絶縁層31上にキャパシタ素子50を形成したもので、キャパシタ用下部電極53a周辺部を囲むように、ダミーパターン53bが設けられており、このダミーパターン53bを設けることにより、キャパシタ用下部電極53aとキャパシタ用上部電極54a間には平坦な誘電体層71を形成することができ、所望のキャパシタ素子容量が精度良く得られるようにしたものである。
まず、エポキシ系樹脂からなる絶縁基材11の両面に配線層21a及び21bを形成した2層の回路基板10を準備する(図2(a)参照)。
次に、回路基板10の一方の面に樹脂シートもしくはプリプレグを積層する等の方法で所定厚の絶縁層31を形成する(図2(b)参照)。
次に、デスカム処理、触媒核付与及び無電解銅めっきを行って、めっき下地導電層(特に、図示せず)を形成し、めっき下地導電層をカソードにして電解銅めっきを行い、所定厚の導体層51及びフィルドビア52を形成する(図2(d)参照)。
ここで、ダミーパターン53bの配置状態を分かり易くするため、図3(f’)に模式平面図を示したもので、図3(f)は、図3(f’)の模式平面図をA−A’線で切断した模式構成断面図である。
ここで、ダミーパターン53bと配線層53cの周辺部では誘電体層71と導体層54が部分的に落ち込み、段差がついたようになっているが、キャパシタ用下部電極53aからダミーパターン53bまでは平坦性が確保されている。ダミーパターン53bの線幅とキャパシタ用下部電極53aとの間隔は、キャパシタ用下部電極53aのサイズにもよるが、ダミーパターン53bの線幅は50μm前後、キャパシタ用下部電極53aとの間隔は10〜15μmが好適である。
誘電体シートに混入されている誘電体フィラーとしては、公知のものを用いることができ、比誘電率が50以上のものが好ましい。このようなものとして、例えば、二酸化チタンセラミックス、チタン酸バリウム系セラミックス、チタン酸カルシウム系セラミックス、チタン酸ストロンチウム系セラミックス、ジルコン酸塩系セラミックスを上げることができ、これらを単独もしくは混合して用いることができる。
また、回路基板10をベースにしてビルドアップ方式にて多層配線層及びキャパシタ素子を形成していく際にも配線層数、キャパシタ素子の配置数には特に限定されるものではなく、必要に応じて任意の層数の配線層及び任意の個数のキャパシタ素子を形成できる。
まず、ガラス不織布にエポキシ樹脂を含浸させた絶縁基材11の両面に銅箔を積層した銅張り積層板をパターニング処理し、絶縁基材11の両面に配線層21a及び21bが形成された回路基板10を作製した(図2(a)参照)。
を形成した(図2(e)参照)。
11……絶縁基材
21a、21b……配線層
31……絶縁層
41……ビア用孔
51、54……導体層
52……フィルドビア
53a……キャパシタ用下部電極
53b……ダミーパターン
53c……配線層
54a……キャパシタ用上部電極
61a、61b、61c、62……レジストパターン
71……誘電体層
100……キャパシタ素子内蔵多層プリント配線板
200……キャパシタ素子内蔵プリント配線板
Claims (1)
- キャパシタを内蔵した多層プリント配線板において、前記キャパシタのキャパシタ下部電極周辺部を囲むようにダミーパターンを設けたことを特徴とするキャパシタ内蔵多層プリント配線板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003299622A JP2005072229A (ja) | 2003-08-25 | 2003-08-25 | キャパシタ素子内蔵多層プリント配線板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003299622A JP2005072229A (ja) | 2003-08-25 | 2003-08-25 | キャパシタ素子内蔵多層プリント配線板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005072229A true JP2005072229A (ja) | 2005-03-17 |
Family
ID=34404778
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003299622A Pending JP2005072229A (ja) | 2003-08-25 | 2003-08-25 | キャパシタ素子内蔵多層プリント配線板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005072229A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015153995A (ja) * | 2014-02-18 | 2015-08-24 | 株式会社村田製作所 | 樹脂多層基板およびその製造方法 |
WO2015194373A1 (ja) * | 2014-06-18 | 2015-12-23 | 株式会社村田製作所 | 部品内蔵多層基板 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09312471A (ja) * | 1996-05-23 | 1997-12-02 | Toppan Printing Co Ltd | 多層配線板及びその製造方法 |
JPH1168319A (ja) * | 1997-08-11 | 1999-03-09 | Shinko Electric Ind Co Ltd | 多層回路基板及びその製造方法 |
JP2003110214A (ja) * | 2001-10-01 | 2003-04-11 | Victor Co Of Japan Ltd | プリント配線基板構造及びその製造方法 |
JP2003124637A (ja) * | 2001-10-11 | 2003-04-25 | Toppan Printing Co Ltd | 多層配線板 |
JP2003124673A (ja) * | 2001-10-10 | 2003-04-25 | Toppan Printing Co Ltd | 電磁波シールド性を有するフィルム |
-
2003
- 2003-08-25 JP JP2003299622A patent/JP2005072229A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09312471A (ja) * | 1996-05-23 | 1997-12-02 | Toppan Printing Co Ltd | 多層配線板及びその製造方法 |
JPH1168319A (ja) * | 1997-08-11 | 1999-03-09 | Shinko Electric Ind Co Ltd | 多層回路基板及びその製造方法 |
JP2003110214A (ja) * | 2001-10-01 | 2003-04-11 | Victor Co Of Japan Ltd | プリント配線基板構造及びその製造方法 |
JP2003124673A (ja) * | 2001-10-10 | 2003-04-25 | Toppan Printing Co Ltd | 電磁波シールド性を有するフィルム |
JP2003124637A (ja) * | 2001-10-11 | 2003-04-25 | Toppan Printing Co Ltd | 多層配線板 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015153995A (ja) * | 2014-02-18 | 2015-08-24 | 株式会社村田製作所 | 樹脂多層基板およびその製造方法 |
WO2015194373A1 (ja) * | 2014-06-18 | 2015-12-23 | 株式会社村田製作所 | 部品内蔵多層基板 |
JPWO2015194373A1 (ja) * | 2014-06-18 | 2017-04-20 | 株式会社村田製作所 | 部品内蔵多層基板 |
US10091886B2 (en) | 2014-06-18 | 2018-10-02 | Murata Manufacturing Co., Ltd. | Component built-in multilayer board |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4538486B2 (ja) | 多層基板およびその製造方法 | |
WO2018110437A1 (ja) | 配線基板、多層配線基板、及び配線基板の製造方法 | |
US20120055706A1 (en) | Printed circuit board and method of manufacturing the same | |
JP2004146836A (ja) | 回路基板及びその製造方法 | |
CN101257773A (zh) | 多层印刷电路板的制造方法 | |
JP4792673B2 (ja) | 高密度多層ビルドアップ配線板の製造方法 | |
JP2008311612A (ja) | 多層プリント基板およびその製造方法 | |
JP2005072229A (ja) | キャパシタ素子内蔵多層プリント配線板 | |
JP4305088B2 (ja) | コンデンサ及びその製造方法、並びにインターポーザーまたはプリント配線板及びその製造方法 | |
JP4385729B2 (ja) | キャパシタ素子内蔵多層回路板及びその製造方法 | |
JPH11261236A (ja) | 多層プリント配線板およびその製造方法 | |
JP2005108941A (ja) | 多層配線板及びその製造方法 | |
JP4529614B2 (ja) | プリント配線板の製造方法 | |
JP4337456B2 (ja) | キャパシタ内蔵型配線回路板及びその製造方法 | |
JP2004349526A (ja) | スパイラル型キャパシタ及びそのスパイラル型キャパシタ内蔵配線回路基板及びその製造方法 | |
JP2005093661A (ja) | コンデンサ及びその製造方法ならびにコンデンサを内蔵したインターポーザーもしくはプリント配線板 | |
JP4337408B2 (ja) | プリント配線板の製造方法 | |
JP2005109299A (ja) | 多層配線板およびその製造方法 | |
JP2005045000A (ja) | 受動素子内蔵多層プリント配線板の製造方法 | |
KR101480557B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
JP2006024717A (ja) | 抵抗素子内蔵配線板、抵抗素子内蔵配線板の製造方法 | |
JP5857632B2 (ja) | 回路基板、回路基板の製造方法及び電子装置 | |
JP2005086141A (ja) | 配線基板 | |
JP4857547B2 (ja) | 部品を内蔵した多層配線基板の製造方法 | |
JP4802575B2 (ja) | 電気回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060725 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090414 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091208 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100203 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100427 |