JP2003110214A - プリント配線基板構造及びその製造方法 - Google Patents
プリント配線基板構造及びその製造方法Info
- Publication number
- JP2003110214A JP2003110214A JP2001304908A JP2001304908A JP2003110214A JP 2003110214 A JP2003110214 A JP 2003110214A JP 2001304908 A JP2001304908 A JP 2001304908A JP 2001304908 A JP2001304908 A JP 2001304908A JP 2003110214 A JP2003110214 A JP 2003110214A
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- wiring board
- insulating layer
- forming
- board structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
- H05K2201/0203—Fillers and particles
- H05K2201/0206—Materials
- H05K2201/0209—Inorganic, non-metallic particles
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/025—Abrading, e.g. grinding or sand blasting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】 機械的強度が高くて、しかも安価で信頼性、
容量精度も高いプリント配線基板構造を提供する。 【解決手段】 プリント配線基板構造の製造方法におい
て、基板２上に、コンデンサ素子１６を形成すべき部分
に下部電極４ａをパターン形成する工程と、前記下部電
極に対応する位置に高誘電率ペースト材料よりなるコン
デンサ絶縁層６を選択的に形成する工程と、前記コンデ
ンサ絶縁層も含めて前記基板の表面全体に低誘電率の層
間絶縁膜８を形成する工程と、前記層間絶縁膜の表面を
平坦に研磨して前記コンデンサ絶縁層を露出させる工程
と、前記コンデンサ絶縁層の表面に上部電極をパターン
形成することによりコンデンサ素子を形成する工程とを
備えたことを特徴とするプリント配線基板構造の製造方
法である。これにより、機械的強度が高くて、しかも安
価で信頼性、容量精度も高くする。
容量精度も高いプリント配線基板構造を提供する。 【解決手段】 プリント配線基板構造の製造方法におい
て、基板２上に、コンデンサ素子１６を形成すべき部分
に下部電極４ａをパターン形成する工程と、前記下部電
極に対応する位置に高誘電率ペースト材料よりなるコン
デンサ絶縁層６を選択的に形成する工程と、前記コンデ
ンサ絶縁層も含めて前記基板の表面全体に低誘電率の層
間絶縁膜８を形成する工程と、前記層間絶縁膜の表面を
平坦に研磨して前記コンデンサ絶縁層を露出させる工程
と、前記コンデンサ絶縁層の表面に上部電極をパターン
形成することによりコンデンサ素子を形成する工程とを
備えたことを特徴とするプリント配線基板構造の製造方
法である。これにより、機械的強度が高くて、しかも安
価で信頼性、容量精度も高くする。
Description
【０００１】
【発明の属する技術分野】本発明は、コンデンサ内蔵型
のプリント配線基板構造及びその製造方法に係り、特
に、電気的特性、高密度化に優れたプリント配線基板構
造及びその製造方法に関するものである。
のプリント配線基板構造及びその製造方法に係り、特
に、電気的特性、高密度化に優れたプリント配線基板構
造及びその製造方法に関するものである。
【０００２】
【従来の技術】近年の電子機器の高密度化、高速化に伴
い、プリント配線基板構造への要求は高密度化対応、高
周波数対応が益々高まっている。プリント配線基板構造
の高密度化を図る上で部品の小型化が進んでいるが、実
装歩留りを考えると現在の水準以上の小型化は限界に近
い。また、ＩＣ端子の近傍に実装すべきバイパスコンデ
ンサ等の配置条件により、プリント配線基板構造の実装
設計が非常に困難になってきている。従来、コンデンサ
や抵抗といった受動電子部品は、はんだ付実装によって
プリント基板と接続されていたが、上述のような点に鑑
みて、近年、高誘電率材料をプリント基板の層間絶縁膜
に用いた層間コンデンサや局所的に高誘電率材料を充填
し、層間コンデンサとして用いる方法が提案され始めて
きた（例えば特開２００１−１５９２８号公報や特開平
９−１１６２４７号公報）。
い、プリント配線基板構造への要求は高密度化対応、高
周波数対応が益々高まっている。プリント配線基板構造
の高密度化を図る上で部品の小型化が進んでいるが、実
装歩留りを考えると現在の水準以上の小型化は限界に近
い。また、ＩＣ端子の近傍に実装すべきバイパスコンデ
ンサ等の配置条件により、プリント配線基板構造の実装
設計が非常に困難になってきている。従来、コンデンサ
や抵抗といった受動電子部品は、はんだ付実装によって
プリント基板と接続されていたが、上述のような点に鑑
みて、近年、高誘電率材料をプリント基板の層間絶縁膜
に用いた層間コンデンサや局所的に高誘電率材料を充填
し、層間コンデンサとして用いる方法が提案され始めて
きた（例えば特開２００１−１５９２８号公報や特開平
９−１１６２４７号公報）。
【０００３】
【発明が解決しようとする課題】しかしながら、前者は
層間に用いている絶縁層の誘電率が一定なため、異なっ
たコンデンサ値が必要な場合には、面積で調整する必要
があり、設計の自由度や高密度化には不利な工法であ
り、このため一般的には大面積で精度をあまり要しない
ノイズ低減用のコンデンサとして用いられているにすぎ
ない。後者のプロセスでは、上記２つの公報に開示され
ているように、低誘電率材料よりなる層にＣＯ2 レーザ
やフォトで必要容量の面積を開口部を形成し、その開口
部に高誘電率材料を充填して局所的なコンデンサを形成
する。
層間に用いている絶縁層の誘電率が一定なため、異なっ
たコンデンサ値が必要な場合には、面積で調整する必要
があり、設計の自由度や高密度化には不利な工法であ
り、このため一般的には大面積で精度をあまり要しない
ノイズ低減用のコンデンサとして用いられているにすぎ
ない。後者のプロセスでは、上記２つの公報に開示され
ているように、低誘電率材料よりなる層にＣＯ2 レーザ
やフォトで必要容量の面積を開口部を形成し、その開口
部に高誘電率材料を充填して局所的なコンデンサを形成
する。
【０００４】しかしながら、この場合には、高誘電率材
料の硬化時の硬化収縮や熱膨張率の違いから低誘電体材
料と高誘電体材料の界面に間隙が生じ、この間隙に導電
体が潜り込んで下部電極と上部電極とが短絡してコンデ
ンサとして機能しない、といった問題や信頼性に乏しい
といった課題がある。この場合、低誘電体層と高誘電体
層との界面の密着力を図る方法としてドライ工法（スパ
ッタ等）を用いて誘電体層を形成する方法もあるが、生
産性やコストの面で不利である。本発明は、以上のよう
な問題点に着目し、これを有効に解決すべく創案された
ものであり、その目的は機械的強度が高くて、しかも安
価で信頼性、容量精度も高いプリント配線基板構造及び
その製造方法を提供することにある。
料の硬化時の硬化収縮や熱膨張率の違いから低誘電体材
料と高誘電体材料の界面に間隙が生じ、この間隙に導電
体が潜り込んで下部電極と上部電極とが短絡してコンデ
ンサとして機能しない、といった問題や信頼性に乏しい
といった課題がある。この場合、低誘電体層と高誘電体
層との界面の密着力を図る方法としてドライ工法（スパ
ッタ等）を用いて誘電体層を形成する方法もあるが、生
産性やコストの面で不利である。本発明は、以上のよう
な問題点に着目し、これを有効に解決すべく創案された
ものであり、その目的は機械的強度が高くて、しかも安
価で信頼性、容量精度も高いプリント配線基板構造及び
その製造方法を提供することにある。
【０００５】
【課題を解決するための手段】請求項１に規定する発明
は、プリント配線基板構造の製造方法において、基板上
に、コンデンサ素子を形成すべき部分に下部電極をパタ
ーン形成する工程と、前記下部電極に対応する位置に高
誘電率ペースト材料よりなるコンデンサ絶縁層を選択的
に形成する工程と、前記コンデンサ絶縁層も含めて前記
基板の表面全体に低誘電率の層間絶縁膜を形成する工程
と、前記層間絶縁膜の表面を平坦に研磨して前記コンデ
ンサ絶縁層を露出させる工程と、前記コンデンサ絶縁層
の表面に上部電極をパターン形成することによりコンデ
ンサ素子を形成する工程とを備えたことを特徴とするプ
リント配線基板構造の製造方法である。これにより、機
械的強度が高くて、しかも安価で信頼性、容量精度も高
くすることができる。
は、プリント配線基板構造の製造方法において、基板上
に、コンデンサ素子を形成すべき部分に下部電極をパタ
ーン形成する工程と、前記下部電極に対応する位置に高
誘電率ペースト材料よりなるコンデンサ絶縁層を選択的
に形成する工程と、前記コンデンサ絶縁層も含めて前記
基板の表面全体に低誘電率の層間絶縁膜を形成する工程
と、前記層間絶縁膜の表面を平坦に研磨して前記コンデ
ンサ絶縁層を露出させる工程と、前記コンデンサ絶縁層
の表面に上部電極をパターン形成することによりコンデ
ンサ素子を形成する工程とを備えたことを特徴とするプ
リント配線基板構造の製造方法である。これにより、機
械的強度が高くて、しかも安価で信頼性、容量精度も高
くすることができる。
【０００６】この場合、例えば請求項２に規定するよう
に、前記下部電極の周囲には、これを囲むようにして前
記高誘電率ペースト材料よりなるコンデンサ絶縁層の流
出を阻止するためのダムパターンが形成されているよう
にしてもよい。これによれば、ダムパターンによりコン
デンサ絶縁層の流出を阻止できるので、特に容量精度を
一層向上させることが可能となる。また、例えば請求項
３に規定するように、前記上部電極を形成する際に、前
記基板の表面全体にＮｉ合金−銅によって下地膜をパタ
ーン形成し、薄膜抵抗を形成すべき部分の下地膜を残し
た状態で前記上部電極をパターン形成し、その後、薄膜
抵抗を形成すべき部分の下地膜の銅のみを選択的にエッ
チングすることによりＮｉ合金よりなる薄膜抵抗を形成
するようにしてもよい。請求項４の発明は、上記方法発
明によって製造されたプリント配線基板構造である。
に、前記下部電極の周囲には、これを囲むようにして前
記高誘電率ペースト材料よりなるコンデンサ絶縁層の流
出を阻止するためのダムパターンが形成されているよう
にしてもよい。これによれば、ダムパターンによりコン
デンサ絶縁層の流出を阻止できるので、特に容量精度を
一層向上させることが可能となる。また、例えば請求項
３に規定するように、前記上部電極を形成する際に、前
記基板の表面全体にＮｉ合金−銅によって下地膜をパタ
ーン形成し、薄膜抵抗を形成すべき部分の下地膜を残し
た状態で前記上部電極をパターン形成し、その後、薄膜
抵抗を形成すべき部分の下地膜の銅のみを選択的にエッ
チングすることによりＮｉ合金よりなる薄膜抵抗を形成
するようにしてもよい。請求項４の発明は、上記方法発
明によって製造されたプリント配線基板構造である。
【０００７】
【発明の実施の形態】以下、本発明に係るプリント配線
基板構造及びその製造方法の一実施例を添付図面に基づ
いて詳述する。図１は本発明のプリント配線基板構造の
製造方法を示す工程図、図２は下部電極とダムパターン
の位置関係を示す平面図、図３はダムパターンの作用を
説明する断面図である。まず、本発明は、プリント配線
基板構造の製造方法において、基板上に、コンデンサ素
子を形成すべき部分に下部電極をパターン形成する工程
と、前記下部電極に対応する位置に高誘電率ペースト材
料よりなるコンデンサ絶縁層を選択的に形成する工程
と、前記コンデンサ絶縁層も含めて前記基板の表面全体
に低誘電率の層間絶縁膜を形成する工程と、前記層間絶
縁膜の表面を平坦に研磨して前記コンデンサ絶縁層を露
出させる工程と、前記コンデンサ絶縁層の表面に上部電
極をパターン形成することによりコンデンサ素子を形成
する工程とを備えるようにしたものである。
基板構造及びその製造方法の一実施例を添付図面に基づ
いて詳述する。図１は本発明のプリント配線基板構造の
製造方法を示す工程図、図２は下部電極とダムパターン
の位置関係を示す平面図、図３はダムパターンの作用を
説明する断面図である。まず、本発明は、プリント配線
基板構造の製造方法において、基板上に、コンデンサ素
子を形成すべき部分に下部電極をパターン形成する工程
と、前記下部電極に対応する位置に高誘電率ペースト材
料よりなるコンデンサ絶縁層を選択的に形成する工程
と、前記コンデンサ絶縁層も含めて前記基板の表面全体
に低誘電率の層間絶縁膜を形成する工程と、前記層間絶
縁膜の表面を平坦に研磨して前記コンデンサ絶縁層を露
出させる工程と、前記コンデンサ絶縁層の表面に上部電
極をパターン形成することによりコンデンサ素子を形成
する工程とを備えるようにしたものである。
【０００８】ここで、低誘電率の層間絶縁膜と高誘電率
ペースト材料よりなるコンデンサ絶縁層との密着力不
足、間隙については、高誘電率ペースト材料を印刷し、
その後、高誘電率材料を覆うように低誘電率絶縁膜を積
層することで、今まで課題であった密着力を改善でき
る。高誘電率ペースト材料上に低誘電率の層間絶縁膜を
積層することにより発生するうねりや凹凸に対しては、
圧力や温度、多段プレス等の積層（またはラミネート）
条件で極力平坦にしておくことが望ましい。また、レベ
リング性に優れたバフを用いて、高誘電率のペースト材
料が露出し、且つ、必要な容量値になるまで、低誘電率
の層間絶縁膜と高誘電率のコンデンサ絶縁層とを一緒に
研磨し、厚みをコントロールすることで容量値のばらつ
きを低減できる。
ペースト材料よりなるコンデンサ絶縁層との密着力不
足、間隙については、高誘電率ペースト材料を印刷し、
その後、高誘電率材料を覆うように低誘電率絶縁膜を積
層することで、今まで課題であった密着力を改善でき
る。高誘電率ペースト材料上に低誘電率の層間絶縁膜を
積層することにより発生するうねりや凹凸に対しては、
圧力や温度、多段プレス等の積層（またはラミネート）
条件で極力平坦にしておくことが望ましい。また、レベ
リング性に優れたバフを用いて、高誘電率のペースト材
料が露出し、且つ、必要な容量値になるまで、低誘電率
の層間絶縁膜と高誘電率のコンデンサ絶縁層とを一緒に
研磨し、厚みをコントロールすることで容量値のばらつ
きを低減できる。
【０００９】また、薄膜抵抗を含むパターン構造のもの
であれば、上記で用いたバフの表面粗さを応用してそれ
にあわせたシート抵抗を得ることができる。また、下部
電極より大きく高誘電率ペース材料を印刷することで、
印刷ダレによる周囲の厚みが薄くなるので、容量値のば
らつきを抑えることができる。また、内層パターン形成
時に下部電極の周囲に高誘電率ペースト材料の流出を防
ぐためのダムパターンを形成しておけば、ペースト材料
の厚みをコントロールすることができる。更に、ペース
ト材料を円形に印刷することで印刷形状が均一で、且
つ、角形状と比較して応力集中による研磨時のペースト
材料欠けや間隙に対しても有利である。以上により、安
価で信頼性、容量精度に優れたコンデンサ素子内蔵のプ
リント配線基板構造を提供できる。
であれば、上記で用いたバフの表面粗さを応用してそれ
にあわせたシート抵抗を得ることができる。また、下部
電極より大きく高誘電率ペース材料を印刷することで、
印刷ダレによる周囲の厚みが薄くなるので、容量値のば
らつきを抑えることができる。また、内層パターン形成
時に下部電極の周囲に高誘電率ペースト材料の流出を防
ぐためのダムパターンを形成しておけば、ペースト材料
の厚みをコントロールすることができる。更に、ペース
ト材料を円形に印刷することで印刷形状が均一で、且
つ、角形状と比較して応力集中による研磨時のペースト
材料欠けや間隙に対しても有利である。以上により、安
価で信頼性、容量精度に優れたコンデンサ素子内蔵のプ
リント配線基板構造を提供できる。
【００１０】次に、図１乃至図３を参照して具体的な製
造方法について説明する。まず、図１（Ａ）においてプ
リント配線基板２は、例えばガラスエポキシ樹脂よりな
る積層板、或いは単なる絶縁性板よりなり、この表面に
例えば銅膜よりなる所定の内層パターン４が、パターン
エッチングにより形成されている。そして、上面側に
は、コンデンサ素子を形成すべき部分に内層パターンと
して図２にも示すように円形状に下部電極４ａが形成さ
れ、この下部電極４ａの周囲を囲むようにしてリング状
のダムパターン４ｂが形成されている。図１において
は、プリント配線基板の両面側に内層パターン４を形成
する場合について説明するが、これをいずれか一方の面
のみに形成するようにしてもよい。これらの各内層パタ
ーン４の表面には、後工程で積層される樹脂との密着強
度を向上させるために、例えばメック社製のＣＺ−８１
００（商品名）等を用いてマイクロエッチングが施され
て、表面粗化が行われる。
造方法について説明する。まず、図１（Ａ）においてプ
リント配線基板２は、例えばガラスエポキシ樹脂よりな
る積層板、或いは単なる絶縁性板よりなり、この表面に
例えば銅膜よりなる所定の内層パターン４が、パターン
エッチングにより形成されている。そして、上面側に
は、コンデンサ素子を形成すべき部分に内層パターンと
して図２にも示すように円形状に下部電極４ａが形成さ
れ、この下部電極４ａの周囲を囲むようにしてリング状
のダムパターン４ｂが形成されている。図１において
は、プリント配線基板の両面側に内層パターン４を形成
する場合について説明するが、これをいずれか一方の面
のみに形成するようにしてもよい。これらの各内層パタ
ーン４の表面には、後工程で積層される樹脂との密着強
度を向上させるために、例えばメック社製のＣＺ−８１
００（商品名）等を用いてマイクロエッチングが施され
て、表面粗化が行われる。
【００１１】次に、図１（Ｂ）に示すように、上記下部
電極４ａに対応する位置に高誘電率ペースト材料よりな
るコンデンサ絶縁層６を選択的に形成する。この形成方
法は、例えば＃１８０メッシュスクリーンを用いてチタ
ン酸バリウム等の誘電率の高いフィラーを含有する高誘
電率ペースト材料を３０μｍの厚みに印刷し、完全に硬
化させることにより形成できる。この時のコンデンサ絶
縁層６の形状は円形であり、その直径は例えば０．３〜
０．５ｍｍ程度である。また、ここで流出防止用のダム
パターン４ｂを設けているので、図３に拡大して示すよ
うに、低粘度（低チクソ性）のペースト材料を用いるこ
ともできるので、ディスペンサーによってペースト材料
を供給することもできる。尚、このダムパターン４ｂ
は、ペースト材料の流出の恐れがない場合には、設けな
くてもよいのは勿論である。
電極４ａに対応する位置に高誘電率ペースト材料よりな
るコンデンサ絶縁層６を選択的に形成する。この形成方
法は、例えば＃１８０メッシュスクリーンを用いてチタ
ン酸バリウム等の誘電率の高いフィラーを含有する高誘
電率ペースト材料を３０μｍの厚みに印刷し、完全に硬
化させることにより形成できる。この時のコンデンサ絶
縁層６の形状は円形であり、その直径は例えば０．３〜
０．５ｍｍ程度である。また、ここで流出防止用のダム
パターン４ｂを設けているので、図３に拡大して示すよ
うに、低粘度（低チクソ性）のペースト材料を用いるこ
ともできるので、ディスペンサーによってペースト材料
を供給することもできる。尚、このダムパターン４ｂ
は、ペースト材料の流出の恐れがない場合には、設けな
くてもよいのは勿論である。
【００１２】次に、図１（Ｃ）に示すように、上記コン
デンサ絶縁層６も含めてこのプリント配線基板２の表面
全面に低誘電率の層間絶縁膜８を形成する。ここでは基
板２の下面側にも層間絶縁膜８を形成している。この層
間絶縁膜８としては、低誘電率絶縁材、例えばエポキシ
樹脂やポリオレフィン樹脂等を厚さが例えば４０μｍ程
度になるように、全面に積層する。この時２段階プレス
で平坦化するなどしてもよい。次に、図１（Ｄ）に示す
ように、上記層間絶縁膜８の表面を平坦に研磨して上記
コンデンサ絶縁層６を露出させる。この場合、研磨に
は、不織布バフ（例：ジャブロ社のサーフェイス８００
Ｍ）１０を用い、層間絶縁膜８及び露出後のコンデンサ
絶縁層６も同時に研磨して必要な容量の厚みに設定す
る。尚、基板２の下面側の層間絶縁膜８も必要に応じて
研磨する。
デンサ絶縁層６も含めてこのプリント配線基板２の表面
全面に低誘電率の層間絶縁膜８を形成する。ここでは基
板２の下面側にも層間絶縁膜８を形成している。この層
間絶縁膜８としては、低誘電率絶縁材、例えばエポキシ
樹脂やポリオレフィン樹脂等を厚さが例えば４０μｍ程
度になるように、全面に積層する。この時２段階プレス
で平坦化するなどしてもよい。次に、図１（Ｄ）に示す
ように、上記層間絶縁膜８の表面を平坦に研磨して上記
コンデンサ絶縁層６を露出させる。この場合、研磨に
は、不織布バフ（例：ジャブロ社のサーフェイス８００
Ｍ）１０を用い、層間絶縁膜８及び露出後のコンデンサ
絶縁層６も同時に研磨して必要な容量の厚みに設定す
る。尚、基板２の下面側の層間絶縁膜８も必要に応じて
研磨する。
【００１３】次に、図１（Ｅ）に示すように、内層パタ
ーン４の必要な箇所に対応させて、ＣＯ2 レーザやドリ
ル等を用いて層間接続用のブラインドヴァイアホール１
２を形成する。また、必要な場合には、貫通スルーホー
ルを形成する。次に、図１（Ｆ）に示すように、層間絶
縁膜８の表面及びコンデンサ絶縁層６の表面を活性化及
びマイクロエッチングするためにアルゴンや酸素等でプ
ラズマエッチングする。この場合、樹脂材料によっては
過マンガン酸カリウムなどのウェットプロセスにより表
面粗化を行ってもよい。次に、図１（Ｇ）に示すよう
に、上記表面が活性化或いは粗化された層間絶縁膜８の
表面及びコンデンサ絶縁層６の表面に、無電解めっき、
またはスパッタ法でニッケルまたはニッケル合金の導電
体を形成し、更にこの上に電気銅めっきを施して、下地
膜１３を全表面に形成する。
ーン４の必要な箇所に対応させて、ＣＯ2 レーザやドリ
ル等を用いて層間接続用のブラインドヴァイアホール１
２を形成する。また、必要な場合には、貫通スルーホー
ルを形成する。次に、図１（Ｆ）に示すように、層間絶
縁膜８の表面及びコンデンサ絶縁層６の表面を活性化及
びマイクロエッチングするためにアルゴンや酸素等でプ
ラズマエッチングする。この場合、樹脂材料によっては
過マンガン酸カリウムなどのウェットプロセスにより表
面粗化を行ってもよい。次に、図１（Ｇ）に示すよう
に、上記表面が活性化或いは粗化された層間絶縁膜８の
表面及びコンデンサ絶縁層６の表面に、無電解めっき、
またはスパッタ法でニッケルまたはニッケル合金の導電
体を形成し、更にこの上に電気銅めっきを施して、下地
膜１３を全表面に形成する。
【００１４】次に、図１（Ｈ）に示すように、上記下部
電極４ａを含む内層パターン４に対応させて、外層パタ
ーン１４をパターン形成する。この外層パターン１４に
は上部電極１４ａも含まれる。これによりコンデンサ素
子１６が形成されることになる。この時、上記下地膜１
３も一緒にパターン化する。この外層及び下地膜１３の
パターン化には、ドライフィルムレジストやＥＤレジス
トを用いて塩化第３銅溶液でパターン形成をすることが
できる。そして、その後、必要に応じ、はんだ付けラン
ド用のソルダーレジストやシルク印刷、表面処理（金メ
ッキや耐熱フラックス等）を行う。上記実施例では、コ
ンデンサ素子１６のみを形成する場合を例にとって説明
したが、これに加えて薄膜抵抗を同時に形成するように
してもよい。図４はコンデンサ素子と薄膜抵抗とを同時
に形成する時の工程図を示している。
電極４ａを含む内層パターン４に対応させて、外層パタ
ーン１４をパターン形成する。この外層パターン１４に
は上部電極１４ａも含まれる。これによりコンデンサ素
子１６が形成されることになる。この時、上記下地膜１
３も一緒にパターン化する。この外層及び下地膜１３の
パターン化には、ドライフィルムレジストやＥＤレジス
トを用いて塩化第３銅溶液でパターン形成をすることが
できる。そして、その後、必要に応じ、はんだ付けラン
ド用のソルダーレジストやシルク印刷、表面処理（金メ
ッキや耐熱フラックス等）を行う。上記実施例では、コ
ンデンサ素子１６のみを形成する場合を例にとって説明
したが、これに加えて薄膜抵抗を同時に形成するように
してもよい。図４はコンデンサ素子と薄膜抵抗とを同時
に形成する時の工程図を示している。
【００１５】図１（Ａ）〜図１（Ｇ）までは同じように
行い、図１（Ｈ）に代えて図４に示す工程を行う。すな
わち、図１（Ｇ）に示すように、Ｎｉ合金−銅よりなる
下地膜１３を形成したならば、薄膜抵抗を形成すべき部
分の下地膜を残した状態で上部電極１４ａを含む外層パ
ターン１４を形成する。そして、部分レジストを用いた
部分エッチングにより、上記薄膜抵抗を形成すべき部分
の下地膜１３の銅のみをエッチングにより除去し、これ
によりＮｉ合金よりなる薄膜抵抗１８を形成することが
できる。尚、図示例ではコンデンサ素子１６及び薄膜抵
抗１８をそれぞれ片面側に形成した場合を例にとって説
明したが、これらをそれぞれ両面側に形成してもよいの
は勿論である。
行い、図１（Ｈ）に代えて図４に示す工程を行う。すな
わち、図１（Ｇ）に示すように、Ｎｉ合金−銅よりなる
下地膜１３を形成したならば、薄膜抵抗を形成すべき部
分の下地膜を残した状態で上部電極１４ａを含む外層パ
ターン１４を形成する。そして、部分レジストを用いた
部分エッチングにより、上記薄膜抵抗を形成すべき部分
の下地膜１３の銅のみをエッチングにより除去し、これ
によりＮｉ合金よりなる薄膜抵抗１８を形成することが
できる。尚、図示例ではコンデンサ素子１６及び薄膜抵
抗１８をそれぞれ片面側に形成した場合を例にとって説
明したが、これらをそれぞれ両面側に形成してもよいの
は勿論である。
【００１６】
【発明の効果】以上説明したように、本発明のプリント
配線基板構造及びその製造方法によれば、次のように優
れた作用効果を発揮することができる。本発明によれ
ば、機械的強度が高くて、しかも安価で信頼性、容量精
度も高くすることができる。また、ダムパターンを形成
すれば、このダムパターンによりコンデンサ絶縁層の流
出を阻止できるので、特に容量精度を一層向上させるこ
とが可能となる。
配線基板構造及びその製造方法によれば、次のように優
れた作用効果を発揮することができる。本発明によれ
ば、機械的強度が高くて、しかも安価で信頼性、容量精
度も高くすることができる。また、ダムパターンを形成
すれば、このダムパターンによりコンデンサ絶縁層の流
出を阻止できるので、特に容量精度を一層向上させるこ
とが可能となる。
【図１】本発明のプリント配線基板構造の製造方法を示
す工程図である。
す工程図である。
【図２】下部電極とダムパターンの位置関係を示す平面
図である。
図である。
【図３】ダムパターンの作用を説明する断面図である。
【図４】コンデンサ素子と薄膜抵抗とを同時に形成する
時の工程を示す工程図である。
時の工程を示す工程図である。
２…プリント配線基板、４…内層パターン、４ａ…下部
電極、４ｂ…ダムパターン、６…コンデンサ絶縁層、８
…層間絶縁膜、１０…バフ、１４…外層パターン、１４
ａ…上部電極、１６…コンデンサ素子、１８…薄膜抵
抗。
電極、４ｂ…ダムパターン、６…コンデンサ絶縁層、８
…層間絶縁膜、１０…バフ、１４…外層パターン、１４
ａ…上部電極、１６…コンデンサ素子、１８…薄膜抵
抗。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 道脇 茂
神奈川県横浜市神奈川区守屋町３丁目12番
地 日本ビクター株式会社内
Ｆターム(参考） 4E351 AA03 BB03 CC03 CC07 DD04
DD06 DD44 GG09
Claims (4)
- 【請求項１】 プリント配線基板構造の製造方法におい
て、 基板上に、コンデンサ素子を形成すべき部分に下部電極
をパターン形成する工程と、 前記下部電極に対応する位置に高誘電率ペースト材料よ
りなるコンデンサ絶縁層を選択的に形成する工程と、 前記コンデンサ絶縁層も含めて前記基板の表面全体に低
誘電率の層間絶縁膜を形成する工程と、 前記層間絶縁膜の表面を平坦に研磨して前記コンデンサ
絶縁層を露出させる工程と、 前記コンデンサ絶縁層の表面に上部電極をパターン形成
することによりコンデンサ素子を形成する工程とを備え
たことを特徴とするプリント配線基板構造の製造方法。 - 【請求項２】 前記下部電極の周囲には、これを囲むよ
うにして前記高誘電率ペースト材料よりなるコンデンサ
絶縁層の流出を阻止するためのダムパターンが形成され
ていることを特徴とする請求項１記載のプリント配線基
板構造の製造方法。 - 【請求項３】 前記上部電極を形成する際に、前記基板
の表面全体にＮｉ合金−銅によって下地膜をパターン形
成し、薄膜抵抗を形成すべき部分の下地膜を残した状態
で前記上部電極をパターン形成し、その後、薄膜抵抗を
形成すべき部分の下地膜の銅のみを選択的にエッチング
することによりＮｉ合金よりなる薄膜抵抗を形成するよ
うにしたことを特徴とする請求項１または２記載のプリ
ント配線基板構造の製造方法。 - 【請求項４】 請求項１乃至３のいずれかに記載する方
法によって形成されたプリント配線基板構造。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001304908A JP3812392B2 (ja) | 2001-10-01 | 2001-10-01 | プリント配線基板構造及びその製造方法 |
| TW091112668A TW561811B (en) | 2001-10-01 | 2002-06-11 | Printed wiring board structure and manufacturing method therefor |
| CNB021285950A CN1198491C (zh) | 2001-10-01 | 2002-08-13 | 印刷布线基板的结构及其制造方法 |
| US10/238,609 US6704208B2 (en) | 2001-10-01 | 2002-09-11 | Printed circuit board and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001304908A JP3812392B2 (ja) | 2001-10-01 | 2001-10-01 | プリント配線基板構造及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003110214A true JP2003110214A (ja) | 2003-04-11 |
| JP3812392B2 JP3812392B2 (ja) | 2006-08-23 |
Family
ID=19124771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001304908A Expired - Fee Related JP3812392B2 (ja) | 2001-10-01 | 2001-10-01 | プリント配線基板構造及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6704208B2 (ja) |
| JP (1) | JP3812392B2 (ja) |
| CN (1) | CN1198491C (ja) |
| TW (1) | TW561811B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005072229A (ja) * | 2003-08-25 | 2005-03-17 | Toppan Printing Co Ltd | キャパシタ素子内蔵多層プリント配線板 |
| JP2008130779A (ja) * | 2006-11-21 | 2008-06-05 | Aica Kogyo Co Ltd | コンデンサ内蔵多層プリント配線板の製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6609860B2 (ja) * | 2015-10-01 | 2019-11-27 | 三菱重工サーマルシステムズ株式会社 | 基板、電動圧縮機、及び空気調和機 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4951175A (en) * | 1988-05-18 | 1990-08-21 | Kabushiki Kaisha Toshiba | Semiconductor memory device with stacked capacitor structure and the manufacturing method thereof |
| US5273927A (en) * | 1990-12-03 | 1993-12-28 | Micron Technology, Inc. | Method of making a ferroelectric capacitor and forming local interconnect |
| JPH08204341A (ja) | 1995-01-27 | 1996-08-09 | Nec Corp | プリント基板内蔵型バイパスコンデンサ |
| JP3015712B2 (ja) * | 1995-06-30 | 2000-03-06 | 日東電工株式会社 | フィルムキャリアおよびそれを用いてなる半導体装置 |
| JPH09116247A (ja) | 1995-10-16 | 1997-05-02 | Oki Purintetsudo Circuit Kk | コンデンサー内蔵ビルドアップ型プリント配線基板の製造方法及びそのプリント配線基板並びにこの基板へのコンデンサーの実装構造 |
| JPH1056251A (ja) | 1996-08-08 | 1998-02-24 | Sony Corp | 電子部品内蔵プリント基板およびその製造方法 |
| JP3554650B2 (ja) * | 1997-03-21 | 2004-08-18 | ソニーケミカル株式会社 | 回路基板 |
| CN1971899B (zh) * | 1997-10-17 | 2010-05-12 | 揖斐电株式会社 | 封装基板 |
| US6181569B1 (en) * | 1999-06-07 | 2001-01-30 | Kishore K. Chakravorty | Low cost chip size package and method of fabricating the same |
| JP4599488B2 (ja) | 1999-07-02 | 2010-12-15 | イビデン株式会社 | 多層プリント配線板およびその製造方法 |
-
2001
- 2001-10-01 JP JP2001304908A patent/JP3812392B2/ja not_active Expired - Fee Related
-
2002
- 2002-06-11 TW TW091112668A patent/TW561811B/zh not_active IP Right Cessation
- 2002-08-13 CN CNB021285950A patent/CN1198491C/zh not_active Expired - Fee Related
- 2002-09-11 US US10/238,609 patent/US6704208B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005072229A (ja) * | 2003-08-25 | 2005-03-17 | Toppan Printing Co Ltd | キャパシタ素子内蔵多層プリント配線板 |
| JP2008130779A (ja) * | 2006-11-21 | 2008-06-05 | Aica Kogyo Co Ltd | コンデンサ内蔵多層プリント配線板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW561811B (en) | 2003-11-11 |
| CN1198491C (zh) | 2005-04-20 |
| US6704208B2 (en) | 2004-03-09 |
| US20030063443A1 (en) | 2003-04-03 |
| CN1411330A (zh) | 2003-04-16 |
| JP3812392B2 (ja) | 2006-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7351915B2 (en) | Printed circuit board including embedded capacitor having high dielectric constant and method of fabricating same | |
| JP2009267310A (ja) | キャパシタ部品およびその製造方法ならびに半導体パッケージ | |
| JPH11186698A (ja) | 回路基板の製造方法および回路基板 | |
| JP2010027948A (ja) | キャパシタ、キャパシタ内蔵基板及びキャパシタの製造方法 | |
| JP3226959B2 (ja) | 多層フレキシブルプリント基板の製法 | |
| JP2019186337A (ja) | 多層配線構造体及びその製造方法 | |
| JP2004140285A (ja) | 基板内蔵用チップ形抵抗器 | |
| EP3039948A1 (en) | Method for manufacturing a flexible circuit board and a flexible circuit board | |
| JP3812392B2 (ja) | プリント配線基板構造及びその製造方法 | |
| JP2005045191A (ja) | 配線回路基板の製造方法、及び多層配線基板の製造方法 | |
| JPH0614592B2 (ja) | 多層プリント配線板の製造方法 | |
| JP3786028B2 (ja) | コンデンサ素子を有するプリント基板の製造方法 | |
| JP2001345205A (ja) | プリント基板における薄膜抵抗体素子の形成方法、薄膜抵抗体素子及び薄膜コンデンサ素子 | |
| KR100693145B1 (ko) | 인쇄회로기판의 제조방법 | |
| JP3797245B2 (ja) | コンデンサ素子を有するプリント基板の製造方法及びプリント基板 | |
| JP4772586B2 (ja) | 回路基板の製造方法 | |
| JP4015858B2 (ja) | チップ型抵抗体を内蔵した多層プリント配線板の製造方法。 | |
| JP4701853B2 (ja) | 抵抗素子を内蔵した多層配線基板及び抵抗素子の抵抗値調整方法 | |
| JP4453301B2 (ja) | 配線基板の製造方法 | |
| JP4529614B2 (ja) | プリント配線板の製造方法 | |
| KR20070078148A (ko) | 저항체 내장형 인쇄회로기판 및 그 제조방법 | |
| JP2000294674A (ja) | 半導体装置及びその製造方法 | |
| JP2002076613A (ja) | プリント配線板の製造方法 | |
| JP2007027238A (ja) | 抵抗素子、それを内蔵した多層配線基板および抵抗素子の抵抗値調整方法 | |
| JP2001320169A (ja) | 多層回路基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040831 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060207 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060406 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060509 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060522 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090609 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120609 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150609 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |