JP2006156631A - 抵抗素子付き配線基板及びその製造方法 - Google Patents
抵抗素子付き配線基板及びその製造方法 Download PDFInfo
- Publication number
- JP2006156631A JP2006156631A JP2004343638A JP2004343638A JP2006156631A JP 2006156631 A JP2006156631 A JP 2006156631A JP 2004343638 A JP2004343638 A JP 2004343638A JP 2004343638 A JP2004343638 A JP 2004343638A JP 2006156631 A JP2006156631 A JP 2006156631A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- wiring board
- resistor
- resistance
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】抵抗素子付き配線基板において、抵抗体形状の向上により、抵抗体形成時の形状精度向上と共に抵抗値変動の低減化と、多層基板の内層への適用を可能にする。
【解決手段】ベースの基板上に、抵抗体7と一対の素子電極が接触抵抗軽減のための第2電極4を介して接続された抵抗素子を有する配線基板であって、基板上に設けられた素子電極3と、該素子電極上に設けられた第2電極と、前記基板上から前記素子電極及び第2電極間で全面に、該第2電極の上面を露出した状態で埋め込まれた絶縁層5と、前記第2電極間に設けられた抵抗体と、を具備し、前記絶縁層及び絶縁層上面に露出した第2電極上面は平坦である。
【選択図】図1
【解決手段】ベースの基板上に、抵抗体7と一対の素子電極が接触抵抗軽減のための第2電極4を介して接続された抵抗素子を有する配線基板であって、基板上に設けられた素子電極3と、該素子電極上に設けられた第2電極と、前記基板上から前記素子電極及び第2電極間で全面に、該第2電極の上面を露出した状態で埋め込まれた絶縁層5と、前記第2電極間に設けられた抵抗体と、を具備し、前記絶縁層及び絶縁層上面に露出した第2電極上面は平坦である。
【選択図】図1
Description
本発明は、電子装置の小型化及び電子部品の高密度化実装に最適な抵抗素子付き配線基板や部品内蔵の抵抗素子付き配線基板とその製造方法に関する。
近年、電子部品小型化、薄型化の要求に伴い、電子部品およびこの電子部品を搭載するプリント配線基板等(以下配線基板と記す)に関しても、パターンの微細化・高密度化による小型化、厚みの薄い材料を用いることによる薄型化が要求されている。これに伴い、従来表面実装していた抵抗チップ部品を印刷抵抗体として形成した抵抗素子を内層した部品内蔵の抵抗素子付き配線基板が開発されつつある。これより、抵抗体の実装面積が減り、抵抗体の厚みもチップ部品に比べて薄くできるため、配線基板の小型化および薄型化を可能にする。
抵抗素子付き配線基板における従来の抵抗体形成方法に関し、スクリーン印刷法により基板上の一対の素子電極に抵抗体を印刷形成する方法や銅電極上(以下素子電極と記す)に第2電極として銀電極を印刷形成した後、抵抗体を印刷形成する方法がある。また、銅素地上にニッケル金めっき処理を施して第2電極を形成した後に、抵抗体を印刷形成する方法もある。
しかしながら、抵抗体形成にスクリーン印刷法を用いる場合、印刷面の段差による印刷にじみや印刷ダレおよび膜厚バラつき等といった印刷性の課題を避けられないため、特に微細パターン形成は困難である。さらに、従来の素子電極上に形成した抵抗体の場合、抵抗体の形成後に空気中の水分や酸素の影響を受けて素子電極材料の銅と抵抗体との界面における接触抵抗が増加し、抵抗値が変動するという課題があった。その解決手段として、素子電極と抵抗体との間に接触抵抗が小さい材料による第2電極を形成する方法がある。
この第2電極に銀ペーストを印刷・形成した銀電極が用いられる場合、抵抗値の変動は低減化できるが、上述したように、印刷面の段差による印刷ダレや膜厚バラつき等が生じ、微細な電極間抵抗の形成がより困難になるという課題があった。さらに、微細な抵抗の形成がより困難であるため、多層基板の内層に適用することに課題があった。
また、銅素地上にニッケル金メッキを施し第2電極を形成する方法もあるが、その後の表面処理が困難で、銅パターン上に黒化処理と呼ばれる酸化膜処理を行えないため、導体パターンと樹脂との密着性を確保することができず、多層基板の内層に適用することは困難であるという課題があった(特許文献1、特許文献2参照)。
以下に公知文献を記す。
特開平1−173778号公報
特開昭64−42895号公報
そこで、本発明はこれらの課題を解決するためになされたもので、抵抗体形状の向上により、抵抗体形成時の形状精度向上と共に抵抗値変動の低減化と、多層基板の内層への適用を可能にすることを目的とする。
本発明の請求項1に係る発明は、ベースの基板上に、抵抗体と一対の素子電極が接触抵抗軽減のための第2電極を介して接続された抵抗素子を有する配線基板であって、
基板上に設けられた素子電極と、該素子電極上に設けられた第2電極と、
前記基板の全面に積層され、前記素子電極及び第2電極が、該第2電極の上面を露出した状態で埋め込まれている絶縁層と、
前記第2電極間に設けられた抵抗体と、
を具備し、前記絶縁層及び絶縁層上面に露出した第2電極上面は平坦であることを特徴とする抵抗素子付き配線基板である。
基板上に設けられた素子電極と、該素子電極上に設けられた第2電極と、
前記基板の全面に積層され、前記素子電極及び第2電極が、該第2電極の上面を露出した状態で埋め込まれている絶縁層と、
前記第2電極間に設けられた抵抗体と、
を具備し、前記絶縁層及び絶縁層上面に露出した第2電極上面は平坦であることを特徴とする抵抗素子付き配線基板である。
本発明の請求項2に係る発明は、前記第2電極の厚みは、10μmから20μmの範囲であることを特徴とする請求項1記載の抵抗素子付き配線基板である。
本発明の請求項3に係る発明は、前記絶縁層上に、さらに配線パターンが設けられていることを特徴とする請求項1、又は2記載の抵抗素子付き配線基板である。
本発明の請求項4に係る発明は、抵抗体と素子電極が接触抵抗軽減のための第2電極を介して接続された抵抗素子を有する請求項1乃至3のいずれか1項記載の抵抗素子付き配線基板の製造方法において、(a)基板上に配線パターン及び素子電極を形成する工程と、
(b)前記素子電極上に第2電極を形成する工程と、(c)前記基板上の配線パターン、素子電極及び第2電極を絶縁樹脂で覆い、絶縁層を形成する工程と、(d)前記絶縁層表面を前記第2電極表面が露出するまで研磨する工程と、(e)前記絶縁層上に露出した第2電極間に抵抗体を形成する工程とを少なくとも含むことを特徴とした抵抗素子付き配線基板の製造方法である。
(b)前記素子電極上に第2電極を形成する工程と、(c)前記基板上の配線パターン、素子電極及び第2電極を絶縁樹脂で覆い、絶縁層を形成する工程と、(d)前記絶縁層表面を前記第2電極表面が露出するまで研磨する工程と、(e)前記絶縁層上に露出した第2電極間に抵抗体を形成する工程とを少なくとも含むことを特徴とした抵抗素子付き配線基板の製造方法である。
本発明の請求項5に係る発明は、さらに前記絶縁層上に、第2の配線パターンを設ける工程を含むことを特徴とする請求項4記載の抵抗素子付き配線基板の製造方法である。
本発明の請求項6に係る発明は、前記第2電極は、導電性ペーストをスクリーン印刷することによって形成することを特徴とする請求項4、又は5記載の抵抗素子付き配線基板の製造方法である。
本発明の請求項7に係る発明は、前記抵抗体は、樹脂バインダー中に導電性フィラーを分散させた抵抗ペーストをスクリーン印刷することによって形成することを特徴とする請求項4乃至6のいずれか1項記載の抵抗素子付き配線基板の製造方法である。
本発明によれば、ポリマーのペースト材料による第2電極および印刷抵抗体を形成する際、抵抗体形成部位が平坦であるため、電極との段差による印刷ダレを防止し良好な形状で形成することができる。さらに抵抗体は銀電極を介して素子電極と接続されるため、抵抗値の変動を抑えたより信頼性の高いポリマー抵抗素子を形成することが可能となり、抵抗素子付き配線基板を内層に適用できる。
上記の製造方法により、微細な抵抗体形状を良好に形成することができ、素子形成時における精度を向上させることができる。また、抵抗素子が第2電極の銀電極を介して素子電極と接続される構造をとることにより、接触抵抗を小さくし抵抗値変動の低減化が可能となる。さらに上記の製造方法で製造した配線基板は、その後の表面処理、例えば黒化処理等を行うことができるため、多層基板の内層に適用することができる。
本発明の抵抗素子付き配線基板及びその製造方法を一実施形態に基づいて以下説明する。
図1は、ベースの基板1上に一対の素子電極3と、第1の配線パターン2が形成され、一対の素子電極3上に導電性樹脂で形成した第2電極4を介して設けられた抵抗体7を形成する構造であって、前記ベースの基板1から素子電極3及び第2電極4までの全面に、第2電極4の上面を露出した状態まで絶縁樹脂5を形成し、露出した第2電極4の上面に抵抗体7が形成された抵抗素子付き配線基板である。第1の配線パターン2は、配線回路部及び外部との入出力する端子部の機能を備えている(図示せず)。
図1に示す本発明の抵抗素子付き配線基板の製造方法を説明する。ベースの基板上に設けられた任意の素子電極3上に、導電性ペースト等の導電性樹脂により第2電極4を印刷形成する工程と、ベースの基板及び素子電極及び第2電極の上面、すなわち、配線板表面を絶縁樹脂5にて覆う工程と、絶縁樹脂5の表面を、物理的研磨あるいは化学的処理により第2電極4が露出するまで削り、平坦化させる工程と、抵抗体形成部分に抵抗ペースト等の抵抗体樹脂7を印刷する工程と、により製造する抵抗素子付き配線基板の製造方法である。なお、本発明の製造方法は、抵抗体形成前に、絶縁樹脂上面と第2電極の上面とが同一面で平坦化され、その平坦面に抵抗体を形成することが特徴である。
図2は、ベースの基板1上に一対の素子電極3と、第1の配線パターン2が形成され、一対の素子電極3上に導電性樹脂で形成した第2電極4を介して設けられた抵抗体7を形成する構造であって、前記ベースの基板1から素子電極3及び第1の配線パターン2及び第2電極4までの全面に、第2電極4の上面を露出した状態まで絶縁樹脂5を形成し、露出した第2電極4の上面に抵抗体7が形成され、絶縁樹脂5の上面に第2配線パターン6とを形成した抵抗素子付き配線基板である。第1及び第2の配線パターン2、6は、配線回路部の機能を備え、第1の配線パターンと第2の配線パターン6とは絶縁樹脂に形成した導通孔(ビアホール内をビアめっきした)を介して配線回路を形成している(図示せず)。
図2に示す抵抗素子付き配線基板の製造方法を説明する。ベースの基板上に設けられた任意の素子電極3上に、導電性ペースト等の導電性樹脂により第2電極4を印刷形成する工程と、ベースの基板及び素子電極及び第2電極の上面、すなわち、配線板表面を絶縁樹脂5にて覆う工程と、絶縁樹脂5の表面を、物理的研磨あるいは化学的処理により第2電極4の上面が露出するまで削り、平坦化させる工程と、抵抗体形成部分に抵抗ペースト等の抵抗体樹脂を印刷する抵抗体7の形成工程と、により製造する抵抗素子付き配線基板の製造方法である。図2の抵抗素子付き配線基板では、絶縁樹脂5の上面に第2配線パターン6を形成し、第1の配線パターンと第2の配線パターン6とは絶縁樹脂に形成したビアめっきの導通孔を介して配線回路が形成され、該形成では公知の製造方法を用いているため説明は省略する。従って、図2に示す抵抗素子付き配線基板の製造方法は、多層基板の内層に適用することができる。なお、本発明の製造方法は、抵抗体形成前に、絶縁樹脂上面と第2電極の上面とが同一面で平坦化され、その平坦面に抵抗体を形成することが特徴である。
本発明で述べる導電性樹脂とは、樹脂をベースに導電フィラーを配合したペースト状の導電性樹脂である。用いられる樹脂は、フェノール、エポキシ、ウレタン、アクリルなどで、導電フィラーには、金、銀、ニッケル、カーボンなどが用いられる。その作業性から、熱硬化型導電性樹脂で硬化剤が添加された一液型のものが使用しやすい。ここで用いる導電性樹脂としては、抵抗体と銅箔電極間に介在させることで接触抵抗を小さくし抵抗値
安定性を得ることを目的としたペースト材料で、例えばフィラーに銀粒子を用いて樹脂バインダー中に分散させた銀ペーストで10-5Ω・cm程度の電気特性を有する材料である。具体的には、アサヒ化学研究所製のポリマー型銀ペースト LS−504J等が挙げられる。
安定性を得ることを目的としたペースト材料で、例えばフィラーに銀粒子を用いて樹脂バインダー中に分散させた銀ペーストで10-5Ω・cm程度の電気特性を有する材料である。具体的には、アサヒ化学研究所製のポリマー型銀ペースト LS−504J等が挙げられる。
本発明で述べる抵抗体材料とは、カーボン粒子を主な導電性フィラーとし、フェノール樹脂、エポキシ樹脂、キシレン樹脂、ポリイミド樹脂、ジアリルフタレート樹脂などのバインダー中に分散させた材料である。具体的には、アサヒ化学研究所製のカーボン抵抗ペースト TU−500−8などが挙げられる。
より具体的には、前記記載の抵抗素子付き配線基板の製造方法を図3(a)〜(e)及び図4(g)〜(k)を用いて説明する。図3(a)〜(f)及び図4(g)〜(k)は、抵抗素子付き配線基板の製造工程を示す製造工程図である。
まず、図3(a)に示すように、ベースの基板1上の銅箔をフォトプロセス法のパターニングをし、第1の配線パターン2及び一対の素子電極3を有した配線基板を作製する。次に、図3(b)に示すように、任意の素子電極3上に導電性樹脂をスクリーン印刷し、第2電極4を形成する。導電性樹脂として、例えばフィラーに銀粒子を用いて樹脂バインダー中に分散させた銀ペーストがある。次に図3(c)に示すように、第2電極4が形成された基板1の全面を絶縁樹脂5で覆う。次に、図3(d)に示すように、物理的研磨や化学的処理により絶縁樹脂5を削り、第2電極4上面を露出させた平坦化面を作製する。研磨の具体的な手法としては、ジャブロ工業製のセラミックバフ研磨(SPC#600)の後に不織布バフ研磨(JPバフサーフェスUF#800、ULF#1200)を組み合わせて用いることができる。次に、図3(e)に示すように、抵抗体形成部位を除く前記平坦化絶縁樹脂5上に、通常のビルドアッププロセスに用いられるアディティブ法により第2の配線パターン6を形成する。次に、図3(f)に示すように、抵抗体形成部位に抵抗ペーストをスクリーン印刷し抵抗体7を形成し、抵抗素子付き配線基板8を作製する。なお、前記第2の配線パターン6を形成しない場合もある。
また、抵抗素子付き配線基板8を基板の内層に挿入した部品内蔵基板に適用するには、更に以下の図4(g)〜(k)の工程を実施する。図4(g)に示すように、抵抗素子付き配線基板8に表面粗化工程を施す。このような表面粗化処理を施すのは、銅からなる第2配線パターン6と積層する絶縁樹脂との密着力を強くするためである。ここで用いる表面処理工程として、抵抗素子がこの表面処理工程に対して耐性があればどのような工程でも良く、例えばメック社のCZ処理等が挙げられる。この表面粗化処理工程の後に、図4(h)に示すように樹脂付き銅箔10を真空プレスにより積層する。ここで用いる樹脂付き銅箔10として具体的には、三井金属鉱業株式会社製 MR−700や松下電工株式会社製 R−0880などが挙げられる。続いて図4(i)に示すようにUV−YAGレーザーにより所定のビアホール12を形成した後、アルカリ性過マンガン酸塩によるデスミア処理を行う。この後、図4(j)に示すように無電解銅めっきプロセスおよび電解銅めっきプロセスによりビアめっき13を行い、層間の導通をとる。この後、図4(k)に示すようにサブトラクティブ法により第3の配線パターン14を作製する。このようにして抵抗素子付き配線基板上に1層の導体層が完成する。更に樹脂付き銅箔の積層以降のプロセスを繰り返すことで所望のビルドアップ層を形成する。これにより基板内に抵抗素子付き配線基板を内層させ、部品内蔵基板を作製する。
以下、この発明の具体的な実施例について、図3(a)〜(e)及び図4(g)〜(k)を参照して説明する。
ベース基板1の材料として三菱ガス化学株式会社製のBT銅張積層板CCL−HL−830を用い、まず図3(a)に示すように、銅箔をサブトラクティブ法によりパターンニングした。
次に、図3(b)に示すように、任意の素子電極3上に導電性樹脂をスクリーン印刷し150℃で熱硬化させ、第2電極4を形成した。第2電極用材料としてアサヒ化学研究所製のポリマー型銀ペースト LS−504Jを用いた。
次に図3(c)に示すように第2電極4の銀電極を形成した基板1上全面を絶縁樹脂5で覆った。ここで使用した絶縁材料は、味の素社製ABF‐GXや住友化学社製エスフレックスである。
次に図3(d)に示すように、バフ研磨により前工程で設けた絶縁樹脂を研磨し、第2電極を露出させた平坦化面を作製した。ここで、まず第1軸にジャブロ工業製セラミックバフSPC#600を使用し、銀電極上の絶縁樹脂厚分を研磨すると共に表面段差を均一にした。第2軸にはジャブロ工業製不織布バフであるJPバフサーフェスUF#800、および第3軸にULF#1200を使用し仕上げ研磨を行った。
次に図3(e)に示すように、抵抗体形成部位を除く絶縁樹脂5の平坦化面上に、通常のビルドアッププロセスに用いられるアディティブ法により第2の配線パターン6の銅箔を形成した。
次に図3(f)に示すように、抵抗体形成部位に抵抗ペーストをスクリーン印刷し抵抗体7を形成し、抵抗素子付き配線基板を作製した。抵抗ペーストとして、アサヒ化学研究所製のカーボン抵抗ペースト TU−500−8を用い200℃で熱硬化させ、抵抗体7を作製した。この結果、抵抗体7が形成時の印刷ダレを抑制でき、素子形成時の精度を向上させることができた。
また、抵抗素子付き配線基板を基板の内層に挿入した部品内蔵基板に適用するため、更に以下の図4(g)〜(k)の工程を実施した。図4(g)に示すように抵抗体7の形成後に表面粗化工程としてメック株式会社のCZ処理を施し、この表面粗化処理9の工程の後に、図4(h)に示すように三井金属鉱業株式会社製の樹脂付き銅箔10のMR−700(Cu:12、Resin:50)を真空プレスにて圧力40kg/cm2、温度170℃で2時間加熱・加圧して積層した。
続いて図4(i)に示すようにUV−YAGレーザーにより所定のビアホール12を形成した後、アルカリ性過マンガン酸塩によるデスミア処理を行った。
この後、図4(j)に示すようにローム・アンド・ハース電子材料株式会社の無電解銅めっきプロセスで0.3μmめっきした後、電解銅めっきで10μm厚のビアめっき13を行い層間の導通をとった。
この後、図4(k)に示すようにサブトラクティブ法により第3配線パターン14を作製した。このように基板内に抵抗体素子を内層させ、部品内蔵基板を作製した。
1…(ベースの)基板
2…第1の配線パターン
3…素子電極
4…第2電極(銀電極)
5…絶縁樹脂
6…第2の配線パターン
7…抵抗体
8…抵抗素子付き配線基板
9…表面粗化処理
10…樹脂付き銅箔
11…UV−YAGレーザー
12…ビアホール
13…ビアめっき
14…第3の配線パターン
2…第1の配線パターン
3…素子電極
4…第2電極(銀電極)
5…絶縁樹脂
6…第2の配線パターン
7…抵抗体
8…抵抗素子付き配線基板
9…表面粗化処理
10…樹脂付き銅箔
11…UV−YAGレーザー
12…ビアホール
13…ビアめっき
14…第3の配線パターン
Claims (7)
- ベースの基板上に、抵抗体と一対の素子電極が接触抵抗軽減のための第2電極を介して接続された抵抗素子を有する配線基板であって、
基板上に設けられた素子電極と、該素子電極上に設けられた第2電極と、
前記基板の全面に積層され、前記素子電極及び第2電極が、該第2電極の上面を露出した状態で埋め込まれている絶縁層と、
前記第2電極間に設けられた抵抗体と、
を具備し、前記絶縁層及び絶縁層上面に露出した第2電極上面は平坦であることを特徴とする抵抗素子付き配線基板。 - 前記第2電極の厚みは、10μmから20μmの範囲であることを特徴とする請求項1記載の抵抗素子付き配線基板。
- 前記絶縁層上に、さらに配線パターンが設けられていることを特徴とする請求項1、又は2記載の抵抗素子付き配線基板。
- 抵抗体と素子電極が接触抵抗軽減のための第2電極を介して接続された抵抗素子を有する請求項1乃至3のいずれか1項記載の抵抗素子付き配線基板の製造方法において、
(a)基板上に配線パターン及び素子電極を形成する工程と、
(b)前記素子電極上に第2電極を形成する工程と、
(c)前記基板上の配線パターン、素子電極及び第2電極を絶縁樹脂で覆い、絶縁層を形成する工程と、
(d)前記絶縁層表面を前記第2電極表面が露出するまで研磨する工程と、
(e)前記絶縁層上に露出した第2電極間に抵抗体を形成する工程と、
を少なくとも含むことを特徴とした抵抗素子付き配線基板の製造方法。 - さらに前記絶縁層上に、第2の配線パターンを設ける工程を含むことを特徴とする請求項4記載の抵抗素子付き配線基板の製造方法。
- 前記第2電極は、導電性ペーストをスクリーン印刷することによって形成することを特徴とする請求項4、又は5記載の抵抗素子付き配線基板の製造方法。
- 前記抵抗体は、樹脂バインダー中に導電性フィラーを分散させた抵抗ペーストをスクリーン印刷することによって形成することを特徴とする請求項4乃至6のいずれか1項記載の抵抗素子付き配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004343638A JP2006156631A (ja) | 2004-11-29 | 2004-11-29 | 抵抗素子付き配線基板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004343638A JP2006156631A (ja) | 2004-11-29 | 2004-11-29 | 抵抗素子付き配線基板及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006156631A true JP2006156631A (ja) | 2006-06-15 |
Family
ID=36634538
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004343638A Pending JP2006156631A (ja) | 2004-11-29 | 2004-11-29 | 抵抗素子付き配線基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006156631A (ja) |
-
2004
- 2004-11-29 JP JP2004343638A patent/JP2006156631A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4818888B2 (ja) | 抵抗素子を内蔵するプリント配線板の製造法 | |
JP4846258B2 (ja) | 配線基板及びその製造方法 | |
JP4702904B2 (ja) | プリント配線板及びそのプリント配線板の製造方法 | |
JP3441368B2 (ja) | 多層配線基板およびその製造方法 | |
TW201637522A (zh) | 具有輪廓化導電層的印刷電路板及其製造方法 | |
JP2009111331A (ja) | 印刷回路基板及びその製造方法 | |
US20030137815A1 (en) | Printed wiring board and method of manufacturing the same | |
JP2009010266A (ja) | プリント配線板の製造方法及びプリント配線板 | |
JP2006156631A (ja) | 抵抗素子付き配線基板及びその製造方法 | |
JP4639733B2 (ja) | プリント配線板の製造方法 | |
JPH08264939A (ja) | 印刷配線板の製造方法 | |
JP4396426B2 (ja) | 抵抗素子及びその抵抗素子を内蔵した多層プリント配線板 | |
JP2001102707A (ja) | プリント配線板 | |
JP4591181B2 (ja) | プリント配線板 | |
JP4701853B2 (ja) | 抵抗素子を内蔵した多層配線基板及び抵抗素子の抵抗値調整方法 | |
JP4522282B2 (ja) | 多層フレキシブル回路配線基板の製造方法 | |
JP2004241427A (ja) | 配線基板の製造方法 | |
JP4285215B2 (ja) | 両面銅張積層板及びその製造方法並びに多層積層板 | |
JP4687072B2 (ja) | 配線基板の製造方法及び配線基板 | |
JP2000216546A (ja) | 有底ビアホ―ルを有する積層板 | |
JP2002280741A (ja) | 多層プリント配線板とその製造法 | |
JP2007027238A (ja) | 抵抗素子、それを内蔵した多層配線基板および抵抗素子の抵抗値調整方法 | |
JP4492071B2 (ja) | 配線基板の製造方法 | |
JPH0541580A (ja) | 多層回路基板 | |
KR100754805B1 (ko) | 임베디드 저항을 구비하는 인쇄회로기판 및 그 제작방법 |