JP2003347739A - 多層回路板及びその製造方法 - Google Patents
多層回路板及びその製造方法Info
- Publication number
- JP2003347739A JP2003347739A JP2002153491A JP2002153491A JP2003347739A JP 2003347739 A JP2003347739 A JP 2003347739A JP 2002153491 A JP2002153491 A JP 2002153491A JP 2002153491 A JP2002153491 A JP 2002153491A JP 2003347739 A JP2003347739 A JP 2003347739A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- circuit board
- insulating
- layer
- multilayer circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】信頼性を有する抵抗体内蔵の多層回路板及びそ
の製造方法を提供することを目的とする。 【解決手段】絶縁基材１１上の所定の第１配線層２１ａ
間及び第１配線層２１ｂ間の各々の配線電極上に抵抗体
４１ａを形成し、第１配線層２１ａ及び第１配線層２１
ｂと第２配線層８１ａ及び第２配線層８１ｂ間にガラス
クロスに絶縁樹脂を含浸させたプリプレグを積層して絶
縁層５１を形成した抵抗体内蔵の４層の多層回路板１０
０で、絶縁層５１にガラスクロス及び絶縁樹脂を用いる
ことにより、多層回路板の製造工程及び実装時の熱工程
により発生する多層回路板の伸縮、反り等を軽減させて
いる。
の製造方法を提供することを目的とする。 【解決手段】絶縁基材１１上の所定の第１配線層２１ａ
間及び第１配線層２１ｂ間の各々の配線電極上に抵抗体
４１ａを形成し、第１配線層２１ａ及び第１配線層２１
ｂと第２配線層８１ａ及び第２配線層８１ｂ間にガラス
クロスに絶縁樹脂を含浸させたプリプレグを積層して絶
縁層５１を形成した抵抗体内蔵の４層の多層回路板１０
０で、絶縁層５１にガラスクロス及び絶縁樹脂を用いる
ことにより、多層回路板の製造工程及び実装時の熱工程
により発生する多層回路板の伸縮、反り等を軽減させて
いる。
Description
【０００１】
【発明の属する技術分野】本発明は、抵抗体を内蔵した
多層回路板及びその製造方法に関する。
多層回路板及びその製造方法に関する。
【０００２】
【従来の技術】近年、パーソナルコンピューター等に代
表されるように、電子機器の小型化、薄型化が求められ
ている。そのため、そのような電子機器等に用いられる
プリント配線板も、小型化、薄型化のために、高密度、
高精度の配線が求められ、最近では抵抗体等の回路部品
を内蔵した多層回路板の開発も行われている。高密度の
配線を行うために、配線層の線幅も小さくなり、配線層
間の接続に用いられるフィルドビアはより小さい穴径と
することが求められている。そして、ビア用孔の孔加工
も、位置ずれを極力小さくするように高い精度の加工が
求められている。そのような、高密度、高精度の配線層
を有する多層回路板では、絶縁基材及び絶縁層が薄型化
する傾向にあり、多層回路板の製造工程及び実装時の熱
工程により、多層回路板に伸縮、反り等が発生し易いと
いう問題を有しており、抵抗体等の回路部品を内蔵した
多層回路板では、信頼性を損なうという問題が発生する
ことがある。
表されるように、電子機器の小型化、薄型化が求められ
ている。そのため、そのような電子機器等に用いられる
プリント配線板も、小型化、薄型化のために、高密度、
高精度の配線が求められ、最近では抵抗体等の回路部品
を内蔵した多層回路板の開発も行われている。高密度の
配線を行うために、配線層の線幅も小さくなり、配線層
間の接続に用いられるフィルドビアはより小さい穴径と
することが求められている。そして、ビア用孔の孔加工
も、位置ずれを極力小さくするように高い精度の加工が
求められている。そのような、高密度、高精度の配線層
を有する多層回路板では、絶縁基材及び絶縁層が薄型化
する傾向にあり、多層回路板の製造工程及び実装時の熱
工程により、多層回路板に伸縮、反り等が発生し易いと
いう問題を有しており、抵抗体等の回路部品を内蔵した
多層回路板では、信頼性を損なうという問題が発生する
ことがある。
【０００３】
【発明が解決しようとする課題】本発明は、上記問題点
に鑑み考案されたもので、信頼性を有する抵抗体内蔵の
多層回路板及びその製造方法を提供することを目的とす
る。
に鑑み考案されたもので、信頼性を有する抵抗体内蔵の
多層回路板及びその製造方法を提供することを目的とす
る。
【０００４】
【課題を解決するための手段】本発明に於いて上記問題
を解決するために、まず請求項１においては、絶縁基材
上に絶縁層を介して少なくとも２層以上の配線層が形成
された抵抗体内蔵の多層プリント配線板であって、前記
絶縁層がガラスクロス及び絶縁樹脂とで構成されている
ことを特徴とする多層回路板としたものである。
を解決するために、まず請求項１においては、絶縁基材
上に絶縁層を介して少なくとも２層以上の配線層が形成
された抵抗体内蔵の多層プリント配線板であって、前記
絶縁層がガラスクロス及び絶縁樹脂とで構成されている
ことを特徴とする多層回路板としたものである。
【０００５】また、請求項２においては、前記絶縁層に
フィラーが混入されていることを特徴とする請求項１記
載の多層回路板としたものである。
フィラーが混入されていることを特徴とする請求項１記
載の多層回路板としたものである。
【０００６】また、請求項３においては、以下の工程を
少なくとも備えることを特徴とする請求項１に記載の多
層回路板の製造方法としたものである。 （ａ）絶縁基材１１の両面に第１配線層２１ａ及び第１
配線層２１ｂを形成する工程。 （ｂ）絶縁基材１１上の所定の第１配線層２１ａ及び第
１配線層２１ｂ間の配線電極上に抵抗体４１ａを形成す
る工程。 （ｃ）抵抗体４１ａ及び絶縁層３１上にガラスクロス及
び絶縁樹脂からなる絶縁層５１を形成する工程。 （ｄ）絶縁層５１上に第２配線層８１ａ及び第２配線層
８１ｂを形成する工程。 （ｅ）（ｂ）〜（ｄ）の工程を必要回数繰り返して所望
の多層回路板を作製する工程。
少なくとも備えることを特徴とする請求項１に記載の多
層回路板の製造方法としたものである。 （ａ）絶縁基材１１の両面に第１配線層２１ａ及び第１
配線層２１ｂを形成する工程。 （ｂ）絶縁基材１１上の所定の第１配線層２１ａ及び第
１配線層２１ｂ間の配線電極上に抵抗体４１ａを形成す
る工程。 （ｃ）抵抗体４１ａ及び絶縁層３１上にガラスクロス及
び絶縁樹脂からなる絶縁層５１を形成する工程。 （ｄ）絶縁層５１上に第２配線層８１ａ及び第２配線層
８１ｂを形成する工程。 （ｅ）（ｂ）〜（ｄ）の工程を必要回数繰り返して所望
の多層回路板を作製する工程。
【０００７】さらにまた、請求項４においては、以下の
工程を少なくとも備えることを特徴とする請求項２に記
載の多層回路板の製造方法としたものである。 （ａ）絶縁基材１１の両面に第１配線層及び第１配線層
２１ｂを形成する工程。 （ｂ）絶縁基材１１上の所定の第１配線層２１ａ及び第
１配線層２１ｂ間の配線電極上に抵抗体４１ａを形成す
る工程。 （ｃ）抵抗体４１ａ及び絶縁層３１上にガラスクロス、
フィラー及び絶縁樹脂からなる絶縁層６１を形成する工
程。 （ｄ）絶縁層６１上に第２配線層８１ａ及び第２配線層
８１ｂを形成する工程。 （ｅ）（ｂ）〜（ｄ）の工程を必要回数繰り返して所望
の多層回路板を作製する工程。
工程を少なくとも備えることを特徴とする請求項２に記
載の多層回路板の製造方法としたものである。 （ａ）絶縁基材１１の両面に第１配線層及び第１配線層
２１ｂを形成する工程。 （ｂ）絶縁基材１１上の所定の第１配線層２１ａ及び第
１配線層２１ｂ間の配線電極上に抵抗体４１ａを形成す
る工程。 （ｃ）抵抗体４１ａ及び絶縁層３１上にガラスクロス、
フィラー及び絶縁樹脂からなる絶縁層６１を形成する工
程。 （ｄ）絶縁層６１上に第２配線層８１ａ及び第２配線層
８１ｂを形成する工程。 （ｅ）（ｂ）〜（ｄ）の工程を必要回数繰り返して所望
の多層回路板を作製する工程。
【０００８】
【発明の実施の形態】以下本発明の実施の形態につき説
明する。図１（ａ）は、請求項１に係る本発明の多層回
路板の一実施例を示す。図１（ｂ）は、請求項２に係る
本発明の多層回路板の一実施例を示す。請求項１に係る
本発明の多層回路板は、図１（ａ）に示すように、第１
配線層２１ａ及び第１配線層２１ｂ間に抵抗体４１ａを
形成し、第１配線層２１ａ及び第１配線層２１ｂと第２
配線層８１ａ及び第２配線層８１ｂ間にガラスクロスに
絶縁樹脂を含浸させたプリプレグを積層して絶縁層５１
を形成した抵抗体内蔵の４層の多層回路板１００で、絶
縁層５１にガラスクロス及び絶縁樹脂を用いることによ
り、多層回路板の製造工程及び実装時の熱工程により発
生する多層回路板の伸縮、反り等を軽減させている。
明する。図１（ａ）は、請求項１に係る本発明の多層回
路板の一実施例を示す。図１（ｂ）は、請求項２に係る
本発明の多層回路板の一実施例を示す。請求項１に係る
本発明の多層回路板は、図１（ａ）に示すように、第１
配線層２１ａ及び第１配線層２１ｂ間に抵抗体４１ａを
形成し、第１配線層２１ａ及び第１配線層２１ｂと第２
配線層８１ａ及び第２配線層８１ｂ間にガラスクロスに
絶縁樹脂を含浸させたプリプレグを積層して絶縁層５１
を形成した抵抗体内蔵の４層の多層回路板１００で、絶
縁層５１にガラスクロス及び絶縁樹脂を用いることによ
り、多層回路板の製造工程及び実装時の熱工程により発
生する多層回路板の伸縮、反り等を軽減させている。
【０００９】請求項２に係る本発明の多層回路板は、図
１（ｂ）に示すように、第１配線層２１ａ及び第１配線
層２１ｂ間に抵抗体４１ａを形成し、第１配線層２１ａ
及び第１配線層２１ｂと第２配線層８１ａ及び第２配線
層８１ｂ間にガラスクロスにフィラー及び絶縁樹脂を含
浸させたプリプレグを積層して絶縁層６１を形成した抵
抗体内蔵の４層の多層回路板２００で、絶縁層６１にガ
ラスクロス、フィラー及び絶縁樹脂を用いることによ
り、絶縁層６１にビア用孔をレーザー加工等により形成
する際の加工適性を上げると同時に、多層回路板の製造
工程及び実装時の熱工程により発生する多層回路板の伸
縮、反り等を軽減させている。
１（ｂ）に示すように、第１配線層２１ａ及び第１配線
層２１ｂ間に抵抗体４１ａを形成し、第１配線層２１ａ
及び第１配線層２１ｂと第２配線層８１ａ及び第２配線
層８１ｂ間にガラスクロスにフィラー及び絶縁樹脂を含
浸させたプリプレグを積層して絶縁層６１を形成した抵
抗体内蔵の４層の多層回路板２００で、絶縁層６１にガ
ラスクロス、フィラー及び絶縁樹脂を用いることによ
り、絶縁層６１にビア用孔をレーザー加工等により形成
する際の加工適性を上げると同時に、多層回路板の製造
工程及び実装時の熱工程により発生する多層回路板の伸
縮、反り等を軽減させている。
【００１０】以下請求項３及び４に係る本発明の多層回
路板の製造方法について説明する。請求項３に係る本発
明の多層回路板の製造方法の一実施例を図２（ａ）〜
（ｅ）及び図３（ｆ）〜（ｉ）に示す。まず、ガラスク
ロスにエポキシ樹脂、もしくはビスマレイドトリアジン
樹脂、もしくはポリイミド樹脂等を含浸させた絶縁基材
１１の両面に第１配線層２１ａ及び第１配線層２１ｂを
形成する（図２（ａ）参照）。ここで、第１配線層２１
ａ及び第１配線層２１ｂの形成方法は、サブトラクティ
ブ法、セミアディティブ法、フルアディティブ法のいず
れでも良い。
路板の製造方法について説明する。請求項３に係る本発
明の多層回路板の製造方法の一実施例を図２（ａ）〜
（ｅ）及び図３（ｆ）〜（ｉ）に示す。まず、ガラスク
ロスにエポキシ樹脂、もしくはビスマレイドトリアジン
樹脂、もしくはポリイミド樹脂等を含浸させた絶縁基材
１１の両面に第１配線層２１ａ及び第１配線層２１ｂを
形成する（図２（ａ）参照）。ここで、第１配線層２１
ａ及び第１配線層２１ｂの形成方法は、サブトラクティ
ブ法、セミアディティブ法、フルアディティブ法のいず
れでも良い。
【００１１】次に、第１配線層２１ａ及び第１配線層２
１ｂが形成された絶縁基材１１の両面にプリプレグ絶縁
フィルムを貼付し、加圧、加熱して、所定厚の絶縁層３
１を形成する。さらに、絶縁層３１の所定位置をレーザ
ー加工等により穴明け加工して開口部３２を形成し、第
１配線層２１ａ及び第１配線層２１ｂ間の配線電極を露
出させる（図２（ｂ）参照）。
１ｂが形成された絶縁基材１１の両面にプリプレグ絶縁
フィルムを貼付し、加圧、加熱して、所定厚の絶縁層３
１を形成する。さらに、絶縁層３１の所定位置をレーザ
ー加工等により穴明け加工して開口部３２を形成し、第
１配線層２１ａ及び第１配線層２１ｂ間の配線電極を露
出させる（図２（ｂ）参照）。
【００１２】次に、開口部３２にカーボン、グラファイ
ト等を樹脂に混入した抵抗ペーストをスクリーン印刷、
ディスペンサー等で埋め込み、乾燥硬化して第１配線層
２１ａ及び第１配線層２１ｂ間の配線電極上に抵抗体４
１を形成する（図２（ｃ）参照）。
ト等を樹脂に混入した抵抗ペーストをスクリーン印刷、
ディスペンサー等で埋め込み、乾燥硬化して第１配線層
２１ａ及び第１配線層２１ｂ間の配線電極上に抵抗体４
１を形成する（図２（ｃ）参照）。
【００１３】次に、抵抗体４１の表面を研磨処理して、
表面が平坦化された抵抗体４１ａを形成する（図２
（ｄ）参照）。ここで、抵抗体の形成にあたっては、絶
縁層に開口部を形成し、抵抗ペーストを埋め込む方法で
説明したが、これは、バラツキの少ない抵抗体が得られ
る方法の一例である。第１配線層２１ａ及び第１配線層
２１ｂ間の配線電極上に直接抵抗ペーストをスクリーン
印刷等でパターン化して形成する方法でも良い。
表面が平坦化された抵抗体４１ａを形成する（図２
（ｄ）参照）。ここで、抵抗体の形成にあたっては、絶
縁層に開口部を形成し、抵抗ペーストを埋め込む方法で
説明したが、これは、バラツキの少ない抵抗体が得られ
る方法の一例である。第１配線層２１ａ及び第１配線層
２１ｂ間の配線電極上に直接抵抗ペーストをスクリーン
印刷等でパターン化して形成する方法でも良い。
【００１４】次に、ガラスクロスにエポキシ等の絶縁樹
脂を含浸させたプリプレグフィルムを絶縁層３１及び抵
抗体４１上に積層し、加圧・加熱して絶縁層５１を形成
する（図２（ｅ）参照）。
脂を含浸させたプリプレグフィルムを絶縁層３１及び抵
抗体４１上に積層し、加圧・加熱して絶縁層５１を形成
する（図２（ｅ）参照）。
【００１５】次に、絶縁層５１及び絶縁層３１の所定位
置をＣＯ2レーザーにて穴明け加工して、ビア用孔５２
を形成する（図３（ｆ）参照）。
置をＣＯ2レーザーにて穴明け加工して、ビア用孔５２
を形成する（図３（ｆ）参照）。
【００１６】次に、絶縁層５１及びビア用孔５２内に無
電解銅めっきにて薄膜導体層（特に図示せず）を形成
し、薄膜導体層上に感光層を形成し、露光、現像等の一
連のパターニング処理を行ってレジストパターン７１を
形成する（図３（ｇ）参照）。
電解銅めっきにて薄膜導体層（特に図示せず）を形成
し、薄膜導体層上に感光層を形成し、露光、現像等の一
連のパターニング処理を行ってレジストパターン７１を
形成する（図３（ｇ）参照）。
【００１７】次に、薄膜導体層をカソードにして電解銅
めっきを行い、絶縁層５１上に所定厚の導体層８１及び
ビア用孔５２にフィルドビア８２を形成する（図３
（ｈ）参照）。
めっきを行い、絶縁層５１上に所定厚の導体層８１及び
ビア用孔５２にフィルドビア８２を形成する（図３
（ｈ）参照）。
【００１８】次に、レジストパターン７１を専用の剥離
液で剥離し、レジストパターン下部にあった薄膜導体層
を過硫酸アンモニウム水溶液でソフトエッチングして、
第２配線層８１ａ及び第２配線層８１ｂを形成して、絶
縁基材上１１に第１配線層、抵抗体、絶縁層及び第２配
線層が形成された４層の抵抗体内蔵の多層回路板１００
を得る（図３（ｉ）参照）。ここで、第２配線層８１ａ
及び第２配線層８１ｂはセミアディティブ方式で作製し
たがこれに限定されるものではない。さらに、必要に応
じて、抵抗体、絶縁層及び配線層の作製工程を繰り返し
て所望の多層回路板を得ることができる。
液で剥離し、レジストパターン下部にあった薄膜導体層
を過硫酸アンモニウム水溶液でソフトエッチングして、
第２配線層８１ａ及び第２配線層８１ｂを形成して、絶
縁基材上１１に第１配線層、抵抗体、絶縁層及び第２配
線層が形成された４層の抵抗体内蔵の多層回路板１００
を得る（図３（ｉ）参照）。ここで、第２配線層８１ａ
及び第２配線層８１ｂはセミアディティブ方式で作製し
たがこれに限定されるものではない。さらに、必要に応
じて、抵抗体、絶縁層及び配線層の作製工程を繰り返し
て所望の多層回路板を得ることができる。
【００１９】請求項４に係る本発明の多層回路板の製造
方法の一実施例を図４（ａ）〜（ｅ）及び図５（ｆ）〜
（ｉ）に示す。まず、ガラスクロスにエポキシ樹脂、も
しくはビスマレイドトリアジン樹脂、もしくはポリイミ
ド樹脂等を含浸させた絶縁基材１１の両面に第１配線層
２１ａ及び第１配線層２１ｂを形成する（図４（ａ）参
照）。ここで、第１配線層２１ａ及び第１配線層２１ｂ
の形成方法は、サブトラクティブ法、セミアディティブ
法、フルアディティブ法のいずれでも良い。
方法の一実施例を図４（ａ）〜（ｅ）及び図５（ｆ）〜
（ｉ）に示す。まず、ガラスクロスにエポキシ樹脂、も
しくはビスマレイドトリアジン樹脂、もしくはポリイミ
ド樹脂等を含浸させた絶縁基材１１の両面に第１配線層
２１ａ及び第１配線層２１ｂを形成する（図４（ａ）参
照）。ここで、第１配線層２１ａ及び第１配線層２１ｂ
の形成方法は、サブトラクティブ法、セミアディティブ
法、フルアディティブ法のいずれでも良い。
【００２０】次に、第１配線層２１ａ及び第１配線層２
１ｂが形成された絶縁基材１１の両面にプリプレグ絶縁
フィルムを積層し、加圧、加熱して、所定厚の絶縁層３
１を形成する。さらに、絶縁層３１の所定位置をレーザ
ー加工等により穴明け加工して開口部３２を形成し、第
１配線層２１ａ及び第１配線層２１ｂ間の配線電極を露
出させる（図４（ｂ）参照）。
１ｂが形成された絶縁基材１１の両面にプリプレグ絶縁
フィルムを積層し、加圧、加熱して、所定厚の絶縁層３
１を形成する。さらに、絶縁層３１の所定位置をレーザ
ー加工等により穴明け加工して開口部３２を形成し、第
１配線層２１ａ及び第１配線層２１ｂ間の配線電極を露
出させる（図４（ｂ）参照）。
【００２１】次に、開口部３２にカーボン、グラファイ
ト等を樹脂に混入した抵抗ペーストをスクリーン印刷、
ディスペンサー等で埋め込み、乾燥硬化して第１配線層
２１ａ及び第１配線層２１ｂ間の配線電極上に抵抗体４
１を形成する（図４（ｃ）参照）。
ト等を樹脂に混入した抵抗ペーストをスクリーン印刷、
ディスペンサー等で埋め込み、乾燥硬化して第１配線層
２１ａ及び第１配線層２１ｂ間の配線電極上に抵抗体４
１を形成する（図４（ｃ）参照）。
【００２２】次に、抵抗体４１の表面を研磨処理して、
表面が平坦化された抵抗体４１ａを形成する（図４
（ｄ）参照）。ここで、抵抗体の形成にあたっては、絶
縁層に開口部を形成し、抵抗ペーストを埋め込む方法で
説明したが、これは、バラツキの少ない抵抗体が得られ
る方法の一例である。第１配線層２１ａ及び第１配線層
２１ｂ間の配線電極上に直接抵抗ペーストをスクリーン
印刷等でパターン化して形成する方法でも良い。
表面が平坦化された抵抗体４１ａを形成する（図４
（ｄ）参照）。ここで、抵抗体の形成にあたっては、絶
縁層に開口部を形成し、抵抗ペーストを埋め込む方法で
説明したが、これは、バラツキの少ない抵抗体が得られ
る方法の一例である。第１配線層２１ａ及び第１配線層
２１ｂ間の配線電極上に直接抵抗ペーストをスクリーン
印刷等でパターン化して形成する方法でも良い。
【００２３】次に、ガラスクロスにエポキシ等の絶縁樹
脂及び水酸化アルミニウム、二酸化珪素等からなるフィ
ラーを含浸させたプリプレグフィルムを絶縁層３１及び
抵抗体３１上に積層し、加圧・加熱して絶縁層６１を形
成する（図４（ｅ）参照）。
脂及び水酸化アルミニウム、二酸化珪素等からなるフィ
ラーを含浸させたプリプレグフィルムを絶縁層３１及び
抵抗体３１上に積層し、加圧・加熱して絶縁層６１を形
成する（図４（ｅ）参照）。
【００２４】次に、絶縁層６１及び絶縁層３１の所定位
置をＣＯ2レーザーにて穴明け加工して、ビア用孔６２
を形成する（図５（ｆ）参照）。
置をＣＯ2レーザーにて穴明け加工して、ビア用孔６２
を形成する（図５（ｆ）参照）。
【００２５】次に、絶縁層６１及びビア用孔６２内に無
電解銅めっきにて薄膜導体層（特に図示せず）を形成
し、薄膜導体層上に感光層を形成し、露光、現像等の一
連のパターニング処理を行ってレジストパターン７１を
形成する（図５（ｇ）参照）。
電解銅めっきにて薄膜導体層（特に図示せず）を形成
し、薄膜導体層上に感光層を形成し、露光、現像等の一
連のパターニング処理を行ってレジストパターン７１を
形成する（図５（ｇ）参照）。
【００２６】次に、薄膜導体層をカソードにして電解銅
めっきを行い、絶縁層６１上に所定厚の導体層８１及び
ビア用孔６２にフィルドビア８２を形成する（図５
（ｈ）参照）。
めっきを行い、絶縁層６１上に所定厚の導体層８１及び
ビア用孔６２にフィルドビア８２を形成する（図５
（ｈ）参照）。
【００２７】次に、レジストパターン７１を専用の剥離
液で剥離し、レジストパターン下部にあった薄膜導体層
を過硫酸アンモニウム水溶液でソフトエッチングして、
第２配線層８１ａ及び第２配線層８１ｂを形成して、絶
縁基材上１１に第１配線層、抵抗体、絶縁層及び第２配
線層が形成された４層の抵抗体内蔵の多層回路板２００
を得る（図５（ｉ）参照）。ここで、第２配線層８１ａ
及び第２配線層８１ｂはセミアディティブ方式で作製し
たがこれに限定されるものではない。さらに、必要に応
じて、抵抗体、絶縁層及び配線層の作製工程を繰り返し
て所望の多層回路板を得ることができる。
液で剥離し、レジストパターン下部にあった薄膜導体層
を過硫酸アンモニウム水溶液でソフトエッチングして、
第２配線層８１ａ及び第２配線層８１ｂを形成して、絶
縁基材上１１に第１配線層、抵抗体、絶縁層及び第２配
線層が形成された４層の抵抗体内蔵の多層回路板２００
を得る（図５（ｉ）参照）。ここで、第２配線層８１ａ
及び第２配線層８１ｂはセミアディティブ方式で作製し
たがこれに限定されるものではない。さらに、必要に応
じて、抵抗体、絶縁層及び配線層の作製工程を繰り返し
て所望の多層回路板を得ることができる。
【００２８】
【発明の効果】本発明の抵抗体内蔵の多層回路板は絶縁
層がガラスクロス及び絶縁樹脂、もしくはガラスクロ
ス、フィラー及び絶縁樹脂とで構成されているため、多
層回路板の製造工程及び実装時の熱工程により発生する
多層回路板の伸縮、反り等を軽減でき、信頼性のある多
層回路板を得ることができる。
層がガラスクロス及び絶縁樹脂、もしくはガラスクロ
ス、フィラー及び絶縁樹脂とで構成されているため、多
層回路板の製造工程及び実装時の熱工程により発生する
多層回路板の伸縮、反り等を軽減でき、信頼性のある多
層回路板を得ることができる。
【図１】（ａ）は、請求項１に係る本発明の多層回路板
の一実施例を示す模式平面図である。（ｂ）は、請求項
２に係る本発明の多層回路板の一実施例を示す模式平面
図である。
の一実施例を示す模式平面図である。（ｂ）は、請求項
２に係る本発明の多層回路板の一実施例を示す模式平面
図である。
【図２】（ａ）〜（ｅ）は、請求項１に係る本発明の多
層回路板の製造方法における工程の一部を示す模式平面
図である。
層回路板の製造方法における工程の一部を示す模式平面
図である。
【図３】（ｆ）〜（ｉ）は、請求項１に係る本発明の多
層回路板の製造方法における工程の一部を示す模式平面
図である。
層回路板の製造方法における工程の一部を示す模式平面
図である。
【図４】（ａ）〜（ｅ）は、請求項２に係る本発明の多
層回路板の製造方法における工程の一部を示す模式平面
図である。
層回路板の製造方法における工程の一部を示す模式平面
図である。
【図５】（ｆ）〜（ｉ）は、請求項２に係る本発明の多
層回路板の製造方法における工程の一部を示す模式部分
構成断面図である。
層回路板の製造方法における工程の一部を示す模式部分
構成断面図である。
１１……絶縁基材
２１ａ、２１ｂ……第１配線層
３１……絶縁層
３２……開口部
４１……抵抗体
４１ａ……平坦化された抵抗体
５１……ガラスクロス及び絶縁樹脂とで構成されている
絶縁層 ５２……ビア用孔 ６１……ガラスクロス、フィラー及び絶縁樹脂とで構成
されている絶縁層 ７１……レジストパターン ８１……導体層 ８２……フィルドビア １００、２００……多層回路板
絶縁層 ５２……ビア用孔 ６１……ガラスクロス、フィラー及び絶縁樹脂とで構成
されている絶縁層 ７１……レジストパターン ８１……導体層 ８２……フィルドビア １００、２００……多層回路板
Claims (4)
- 【請求項１】絶縁基材上に絶縁層を介して少なくとも２
層以上の配線層が形成された抵抗体内蔵の多層プリント
配線板であって、前記絶縁層がガラスクロス及び絶縁樹
脂とで構成されていることを特徴とする多層回路板。 - 【請求項２】前記絶縁層にフィラーが混入されているこ
とを特徴とする請求項１記載の多層回路板。 - 【請求項３】以下の工程を少なくとも備えることを特徴
とする請求項１に記載の多層回路板の製造方法。 （ａ）絶縁基材（１１）の両面に第１配線層（２１ａ、
２１ｂ）を形成する工程。 （ｂ）絶縁基材（１１）上の所定の第１配線層（２１
ａ、２１ｂ）間の配線電極上に抵抗体（４１ａ）を形成
する工程。 （ｃ）抵抗体（４１ａ）及び絶縁層（３１）上にガラス
クロス及び絶縁樹脂からなる絶縁層（５１）を形成する
工程。 （ｄ）絶縁層（５１）上に第２配線層（８１ａ、８１
ｂ）を形成する工程。 （ｅ）（ｂ）〜（ｄ）の工程を必要回数繰り返して所望
の多層回路板を作製する工程。 - 【請求項４】以下の工程を少なくとも備えることを特徴
とする請求項２に記載の多層回路板の製造方法。 （ａ）絶縁基材（１１）の両面に第１配線層（２１ａ、
２１ｂ）を形成する工程。 （ｂ）絶縁基材（１１）上の所定の第１配線層（２１
ａ、２１ｂ）間の配線電極上に抵抗体（４１ａ）を形成
する工程。 （ｃ）抵抗体（４１ａ）及び絶縁層（３１）上にガラス
クロス、フィラー及び絶縁樹脂からなる絶縁層（６１）
を形成する工程。 （ｄ）絶縁層（６１）上に第２配線層（８１ａ、８１
ｂ）を形成する工程。 （ｅ）（ｂ）〜（ｄ）の工程を必要回数繰り返して所望
の多層回路板を作製する工程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002153491A JP4055474B2 (ja) | 2002-05-28 | 2002-05-28 | 多層回路板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002153491A JP4055474B2 (ja) | 2002-05-28 | 2002-05-28 | 多層回路板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003347739A true JP2003347739A (ja) | 2003-12-05 |
| JP4055474B2 JP4055474B2 (ja) | 2008-03-05 |
Family
ID=29770518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002153491A Expired - Fee Related JP4055474B2 (ja) | 2002-05-28 | 2002-05-28 | 多層回路板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4055474B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007059689A (ja) * | 2005-08-25 | 2007-03-08 | Shinko Electric Ind Co Ltd | ガラスクロス含有樹脂層を含む構造の積層製品及びその製造方法 |
-
2002
- 2002-05-28 JP JP2002153491A patent/JP4055474B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007059689A (ja) * | 2005-08-25 | 2007-03-08 | Shinko Electric Ind Co Ltd | ガラスクロス含有樹脂層を含む構造の積層製品及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4055474B2 (ja) | 2008-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7491896B2 (en) | Information handling system utilizing circuitized substrate with split conductive layer | |
| JP2007184568A (ja) | 回路基板の製造方法 | |
| US7059039B2 (en) | Method for producing printed wiring boards | |
| KR100747022B1 (ko) | 임베디드 인쇄회로기판 및 그 제작방법 | |
| US6599617B2 (en) | Adhesion strength between conductive paste and lands of printed wiring board, and manufacturing method thereof | |
| JP2008130748A (ja) | 抵抗素子を内蔵するプリント配線板の製造法 | |
| KR100965341B1 (ko) | 인쇄회로기판의 제조방법 | |
| KR100704920B1 (ko) | 범프기판을 이용한 인쇄회로기판 및 제조방법 | |
| JP2002314254A (ja) | 多層プリント配線板及びその製造方法 | |
| JP2003124632A (ja) | 多層プリント配線板及びその製造方法 | |
| JP2010016061A (ja) | プリント配線板およびその製造方法 | |
| JP4012022B2 (ja) | 多層配線基板、多層配線基板用基材およびその製造方法 | |
| JP2003347739A (ja) | 多層回路板及びその製造方法 | |
| JP2004134467A (ja) | 多層配線基板、多層配線基板用基材およびその製造方法 | |
| KR100658437B1 (ko) | 범프기판를 이용한 인쇄회로기판 및 제조방법 | |
| JP4802402B2 (ja) | 高密度多層ビルドアップ配線板及びその製造方法 | |
| JP2003142823A (ja) | 両面可撓性回路基板の製造法 | |
| JPH0416040B2 (ja) | ||
| JP2005109299A (ja) | 多層配線板およびその製造方法 | |
| KR20160138753A (ko) | 인쇄회로기판 및 그 제조방법 | |
| KR20100053761A (ko) | 언클래드를 이용한 임베디드 인쇄회로기판의 제조방법 및 이에 의하여 제조된 인쇄회로기판 | |
| JP2003224364A (ja) | 多層プリント配線板 | |
| KR20200121208A (ko) | 언클래드를이용한임베디드인쇄회로기판의제조방법 | |
| KR20030047382A (ko) | 레이저를 이용한 인쇄회로기판의 회로형성방법 | |
| JPS6347158B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040123 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050404 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070720 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070814 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071003 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071120 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071203 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111221 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121221 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131221 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |