JP2021027319A - 積層セラミックキャパシタ - Google Patents
積層セラミックキャパシタ Download PDFInfo
- Publication number
- JP2021027319A JP2021027319A JP2020040225A JP2020040225A JP2021027319A JP 2021027319 A JP2021027319 A JP 2021027319A JP 2020040225 A JP2020040225 A JP 2020040225A JP 2020040225 A JP2020040225 A JP 2020040225A JP 2021027319 A JP2021027319 A JP 2021027319A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electrodes
- plating layer
- multilayer ceramic
- ceramic capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims abstract description 48
- 238000007747 plating Methods 0.000 claims abstract description 88
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims abstract description 54
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 23
- 238000010304 firing Methods 0.000 claims description 21
- 239000010949 copper Substances 0.000 claims description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 8
- 230000000149 penetrating effect Effects 0.000 abstract description 15
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 12
- 238000000034 method Methods 0.000 description 12
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 11
- 239000010936 titanium Substances 0.000 description 11
- 239000010931 gold Substances 0.000 description 8
- 239000000919 ceramic Substances 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 239000011575 calcium Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 239000000843 powder Substances 0.000 description 4
- 230000001603 reducing effect Effects 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 3
- 229910002113 barium titanate Inorganic materials 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 239000003929 acidic solution Substances 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000003637 basic solution Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 238000001354 calcination Methods 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 239000002270 dispersing agent Substances 0.000 description 1
- 238000007646 gravure printing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000002715 modification method Methods 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 239000004014 plasticizer Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
- H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
- H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/008—Selection of materials
- H01G4/0085—Fried electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
- H01G4/302—Stacked capacitors obtained by injection of metal in cavities formed in a ceramic body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
- H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Materials Engineering (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
【課題】本発明は積層セラミックキャパシタに関する。【解決手段】本発明の一実施形態によれば、誘電体層及び上記誘電体層を挟んで配置される第１及び第２内部電極を含み、第１方向に対向する第５及び第６面、第２方向に対向する第３及び第４面、第３方向に対向する第１及び第２面を含む本体と、上記本体を貫通して上記第１内部電極と連結される第１貫通電極と、上記本体を貫通して上記第２内部電極と連結される第２貫通電極と、上記第１面及び第２面に配置され、上記第１貫通電極と連結される第１及び第２外部電極と、上記第１及び第２外部電極から離隔し、上記第２貫通電極と連結される第３及び第４外部電極と、を含み、上記第１から第４外部電極はニッケルを含む焼成電極であり、上記焼成電極上に順次積層された第１めっき層及び第２めっき層を含み、上記第１めっき層及び第２めっき層は上記本体の第３面及び第４面に延びて配置される積層セラミックキャパシタを提供することができる。【選択図】図１
Description
本発明は積層セラミックキャパシタに関する。
最近、ＭＬＣＣ（Ｍｕｌｔｉ Ｌａｙｅｒ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ）を利用した電子機器の使用が急増している。特にスマートフォン（Ｓｍａｒｔ Ｐｈｏｎｅ）の場合、５Ｇ時代が到来するにつれて、キャパシタ（Ｃａｐａｃｉｔｏｒ）の数量が増加し、高容量化が必要とされた。これに対し、技術的にはセット製品の小型化によってＭＬＣＣ及びインダクタなどの受動素子の実装面積が減少しており、これにより、受動素子の小型化及び薄型化がより一層求められている。よって、積層セラミックキャパシタ及びインダクタをＩＣ及びＡＰとパッケージ（Ｐａｃｋａｇｅ）化するか、基板の内部に内蔵する（Ｅｍｂｅｄｄｉｎｇ）か又はＡＰの下端部にＬＳＣ型に実装して実装自由度を高める方案が提示されている。
上記の場合、単に実装面積の減少にとどまらず、基板内で発生するＥＳＬの減少にも効果が大きいため、厚さの薄い積層セラミックキャパシタ製品への需要が増加している。
しかし、内蔵型キャパシタ（ｅｍｂｅｄｄｅｄ ｃａｐａｃｉｔｏｒ）、表面実装型キャパシタ（ｓｕｒｆａｃｅ−ｍｏｕｎｔ ｃａｐａｃｉｔｏｒ）などの厚さの非常に小さい薄型（ｌｏｗ ｐｒｏｆｉｌｅ）キャパシタに適用される下面電極の場合、下面電極と金属めっき層の間の密着力が弱いという問題点がある。
本発明の目的は基板実装又は内蔵時の固着強度が改善された積層セラミックキャパシタを提供することにある。
本発明の他の目的は小型化、薄型化が可能でありながらも信頼性が向上した積層セラミックキャパシタを提供することにある。
本発明の一実施形態によれば、誘電体層及び上記誘電体層を挟んで配置される第１及び第２内部電極を含み、第１方向に対向する第５及び第６面、第２方向に対向する第３及び第４面、第３方向に対向する第１及び第２面を含む本体と、上記本体を貫通して上記第１内部電極と連結される第１貫通電極と、上記本体を貫通して上記第２内部電極と連結される第２貫通電極と、上記第１面及び第２面に配置され、上記第１貫通電極と連結される第１及び第２外部電極と、上記第１及び第２外部電極から離隔し、上記第２貫通電極と連結される第３及び第４外部電極と、を含み、上記第１から第４外部電極はニッケルを含む焼成電極であり、上記焼成電極上に順次積層された第１めっき層及び第２めっき層を含み、上記第１めっき層及び第２めっき層は上記本体の第３面及び第４面に延びて配置される、積層セラミックキャパシタが提供される。
本発明の一実施形態によれば、本体を貫通する貫通電極と連結される外部電極にニッケルを含む焼成電極を適用して、積層セラミックキャパシタの固着強度を向上させることができる。
本発明の他の実施形態によれば、めっき層が本体の側面に配置されるようにして実装時のはんだとの接合面積を増加させることができ、耐湿信頼性を向上させることができる。
本発明のさらに他の実施形態によれば、外部電極の表面が所定の中心線平均粗さ（Ｒａ）を有することにより、外部電極上にニッケルめっき層を形成することができる。
本発明のさらに他の実施形態によれば、薄型（ｌｏｗ ｐｒｏｆｉｌｅ）でありながらも基板との密着力が改善された積層セラミックキャパシタを提供することができる。
本発明のさらに他の実施形態によれば、焼成時のミスマッチなどによるクラック発生を防止して製品の信頼性を向上させることができる。
但し、本発明の多様かつ有益な長所と効果は上述した内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解されることができる。
以下では、具体的な実施形態及び添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張することがあり、図面上の同一の符号で示される要素は同一の要素である。
そして、本発明を明確に説明するために、図面において説明と関係ない部分は省略し、複数の層及び領域を明確に表現するために厚さを拡大して示し、同一思想の範囲内において機能が同一の構成要素に対しては、同一の参照符号を用いて説明する。さらに、明細書全体において、ある部分がある構成要素を「含む」とするとき、特に反対の記載がない限り、他の構成要素を除外する意味ではなく、他の構成要素をさらに含むことができることを意味する。
図面において、Ｘ方向は第１方向、Ｌ方向又は長さ方向、Ｙ方向は第２方向、Ｗ方向又は幅方向、Ｚ方向は第３方向、Ｔ方向又は厚さ方向と定義されることができる。
以下、図１から図３を参照して、本発明の一実施形態による積層セラミックキャパシタについて詳細に説明する。
本発明の一実施形態による積層セラミックキャパシタ１００は誘電体層１１１及び上記誘電体層１１１を挟んで配置される第１及び第２内部電極１２１、１２２を含み、第１方向（Ｘ方向）に対向する第５及び第６面Ｓ５、Ｓ６、第２方向（Ｙ方向）に対向する第３及び第４面Ｓ３、Ｓ４、第３方向（Ｚ方向）に対向する第１及び第２面Ｓ１、Ｓ２を含む本体１１０と、上記本体１１０を貫通して上記第１内部電極１２１と連結される第１貫通電極１３１と、上記本体１１０を貫通して上記第２内部電極１２２と連結される第２貫通電極１３２と、上記第１面及び第２面に配置され、上記第１貫通電極１３１と連結される第１及び第２外部電極１４１、１４４と、上記第１及び第２外部電極１４１、１４４から離隔し、上記第２貫通電極１３２と連結される第３及び第４外部電極１４２、１４３と、を含むことができる。
このとき、上記第１から第４外部電極１４１、１４２、１４３、１４４はニッケルを含む焼成電極であってもよい。また、上記第１から第４外部電極１４１、１４２、１４３、１４４は上記焼成電極１４１ａ、１４２ａ、１４３ａ、１４４ａ上に順次積層された第１めっき層１４１ｂ、１４２ｂ、１４３ｂ、１４４ｂ及び第２めっき層１４１ｃ、１４２ｃ、１４３ｃ、１４４ｃをそれぞれ含み、上記第１めっき層１４１ｂ、１４２ｂ、１４３ｂ、１４４ｂ及び第２めっき層１４１ｃ、１４２ｃ、１４３ｃ、１４４ｃは上記本体の第３面及び第４面に延びて配置されることができる。
本体１１０は誘電体層１１１及び内部電極１２１、１２２が交互に積層されている。上記本体１１０の具体的な形状に特に制限はないが、図示のように本体１１０は六面体形状やこれと類似した形状からなることができる。上記本体１１０は焼成過程で上記本体１１０に含まれたセラミック粉末の収縮によって、完全な直線を有する六面体形状ではないが、実質的に六面体形状を有することができる。
本体１１０は厚さ方向（Ｚ方向）に互いに対向する第１及び第２面Ｓ１、Ｓ２、上記第１及び第２面Ｓ１、Ｓ２と連結され、幅方向（Ｙ方向）に互いに対向する第３及び第４面Ｓ３、Ｓ４、及び第１及び第２面Ｓ１、Ｓ２と連結され、第３及び第４面Ｓ３、Ｓ４と連結され、長さ方向（Ｘ方向）に互いに対向する第５及び第６面Ｓ５、Ｓ６を有することができる。このとき、第１、第２、第３及び第４面Ｓ１、Ｓ２、Ｓ３、Ｓ４のうちから選択された一面が実装面になることができる。
本体１１０を形成する複数の誘電体層１１１は焼成された状態であり、隣接する誘電体層１１１間の境界は走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を利用しないと確認できないほど一体化することができる。
本発明の一実施形態によれば、上記誘電体層１１１を形成する原料は十分な静電容量が得られるものであれば特に制限されない。例えば、チタン酸バリウム系材料、鉛複合ペロブスカイト系材料又はチタン酸ストロンチウム系材料などを用いることができる。上記チタン酸バリウム系材料はＢａＴｉＯ３系セラミック粉末を含むことができ、上記セラミック粉末の例として、ＢａＴｉＯ３にＣａ（カルシウム）、Ｚｒ（ジルコニウム）などが一部固溶した（Ｂａ１−ｘＣａｘ）ＴｉＯ３、Ｂａ（Ｔｉ１−ｙＣａｙ）Ｏ３、（Ｂａ１−ｘＣａｘ）（Ｔｉ１−ｙＺｒｙ）Ｏ３又はＢａ（Ｔｉ１−ｙＺｒｙ）Ｏ３などが挙げられる。上記誘電体層１１１を形成する材料はチタン酸バリウム（ＢａＴｉＯ３）などの粉末に本発明の目的に応じて多様なセラミック添加剤、有機溶剤、可塑剤、結合剤、分散剤などが添加されたものであってもよい。
本体１１０の最下部の内部電極の下部及び最上部の内部電極の上部には所定の厚さの第１及び第２カバー部１１２、１１３が形成されることができる。このとき、第１及び第２カバー部１１２、１１３は誘電体層１１１と同一の組成からなることができ、内部電極を含まない誘電体層を本体１１０の最上部の内部電極の上部と最下部の内部電極の下部にそれぞれ少なくとも一層以上積層して形成されることができる。
内部電極１２１、１２２は誘電体層１１１を挟んで互いに対向するように交互に配置される第１及び第２内部電極１２１、１２２を含むことができる。
このとき、第１及び第２内部電極１２１、１２２はそれぞれ第１及び第２絶縁部１２１ａ、１２２ａを含むことができる。第１及び第２絶縁部１２１ａ、１２２ａはそれぞれ第１及び第２内部電極１２１、１２２が形成されない領域を意味し、第１及び第２内部電極１２１、１２２がそれぞれ異なる極性の外部電極にのみ連結されることができるようにする役割を行うことができる。即ち、第１連結電極１３１は第１絶縁部１２１ａによって第２内部電極１２２から離隔し、第２連結電極１３２は第２絶縁部１２２ａによって第１内部電極１２１から離隔する。
第１及び第２内部電極１２１、１２２が第１及び第２貫通電極１３１、１３２によって第１から第４外部電極１４１、１４２、１４３、１４４とそれぞれ連結されるようにすることにより、誘電体層１１１を挟んで第１及び第２内部電極１２１、１２２が互いに重なる面積を最大化することができ、これにより、積層セラミックキャパシタ１００のキャパシタ容量が顕著に増加することができる。
第１及び第２内部電極１２１、１２２はニッケル（Ｎｉ）を最も多く含有することができるが、これに制限されるものではなく、例えば、銀（Ａｇ）、パラジウム（Ｐｄ）、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、スズ（Ｓｎ）、銅（Ｃｕ）、タングステン（Ｗ）、チタン（Ｔｉ）及びこれらの合金のうち一つ以上の物質を含む導電性ペーストを用いて形成されることができる。上記導電性ペーストの印刷方法としてはスクリーン印刷法又はグラビア印刷法などを用いることができるが、本発明はこれに限定されるものではない。
貫通電極１３１、１３２はニッケル（Ｎｉ）を最も多く含有することができるが、これに制限されるものではなく、例えば、銀（Ａｇ）、パラジウム（Ｐｄ）、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、スズ（Ｓｎ）、銅（Ｃｕ）、タングステン（Ｗ）、チタン（Ｔｉ）及びこれらの合金のうち一つ以上の物質を含む導電性ペーストを用いて形成されることができる。上記貫通電極１３１、１３２を形成する方法は特に制限されず、例えば、誘電体層１１１、第１内部電極１２１及び第２内部電極１２２が積層された積層体を形成し、その後、レーザードリル（Ｌａｓｅｒ Ｄｒｉｌｌ）、穿孔機（Ｍｅｃｈａｎｉｃａｌ Ｐｉｎ Ｐｕｎｃｈｅｒ）などを利用して本体１１０を第３方向（Ｚ方向）に貫通し、前述した導電性ペーストを充填して貫通電極１３１、１３２を形成することができる。
一例として、内部電極１２１、１２２と貫通電極１３１、１３２は同一の金属成分を含むことができる。上記同一の金属成分はニッケル（Ｎｉ）であってもよいが、これに制限されるものではなく、例えば、銀（Ａｇ）、パラジウム（Ｐｄ）、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、スズ（Ｓｎ）、銅（Ｃｕ）、タングステン（Ｗ）、チタン（Ｔｉ）及びこれらの合金のうち一つ以上であってもよい。本発明による積層セラミックキャパシタの内部電極１２１、１２２と貫通電極１３１、１３２が同一の金属成分を含む場合、焼成開始温度及び／又は焼成収縮率を一致させることができ、クラックやデラミネーションなどが発生することを防止することができる。
本明細書において、貫通電極１３１、１３２の形状は円形であるが、四角形や三角形などの形状を有してもよく、その形状は特に限定されない。また、貫通電極１３１、１３２は本体の幅方向（Ｙ方向）を基準に５〜６５％を占めるように形成することができるが、これに制限されるものではない。
本発明の一例として、本体１１０の厚さは１００μｍ以下であってもよい。上記本体１１０の厚さは第１面及び第２面の間の垂直距離であり、下限は特に制限されないが、例えば、５μｍ以上であってもよい。上記本体１１０の厚さが１００μｍ以下になるように製作することにより、本発明による積層セラミックキャパシタを基板内蔵用積層セラミックキャパシタ及び／又はＡＰの下端部にＬＳＣ型に実装することができるキャパシタに適用することができる。
本発明の一実施形態によれば、第１から第４外部電極１４１、１４２、１４３、１４４は本体１１０の両面に配置されることができる。上記第１及び第２外部電極１４１、１４４は本体１１０の第１面Ｓ１及び第２面Ｓ２にそれぞれ配置され、前述した第１貫通電極１３１によって電気的に連結されることができる。また、上記第３及び第４外部電極１４２、１４３は上記第１及び第２外部電極１４１、１４４から離隔し、本体１１０の第１面Ｓ１及び第２面Ｓ２にそれぞれ配置されることができ、前述した第２貫通電極１３２によって電気的に連結されることができる。
上記構造の積層セラミックキャパシタ１００は本体１１０の上面及び下面を連結する側面のマージン部を減少させることにより、第１及び第２内部電極１２１、１２２が形成される領域を増加させるため、積層セラミックキャパシタ１００のキャパシタ容量を顕著に向上させることができる。即ち、本発明の一実施形態による積層セラミックキャパシタ１００は側面に外部電極が配置されない電極構造を有し、内部電極が本体を貫通する貫通電極によって外部電極と連結される構造を有するため、キャパシタ容量をより顕著に向上させることができる。
以下、図２を参照して、第１外部電極１４１を基準に外部電極の構造について説明するが、これは第２から第４外部電極１４２、１４３、１４４に同一に適用されることができる。
図２を参照すると、第１外部電極１４１は第１焼成電極１４１ａ、第１及び第２めっき層１４１ｂ、１４１ｃを含むことができる。上記第１焼成電極１４１ａは銀（Ａｇ）、パラジウム（Ｐｄ）、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、スズ（Ｓｎ）、タングステン（Ｗ）、チタン（Ｔｉ）及びこれらの合金のうち一つ以上の物質を含むことができ、例えば、ニッケル（Ｎｉ）を含む導電性ペーストを焼成して形成された焼成電極であってもよい。上記第１焼成電極１４１ａのように、外部電極を焼成電極で形成する場合、本体及び内部電極との同時焼成が可能であるという長所があり、貫通電極と外部電極の間の固着強度をより向上させることができる。
本発明の一例によれば、上記本体の厚さＴ１に対する、上記第１又は第２めっき層が上記本体の第３面及び第４面に延びた長さＴ２の割合（Ｔ２／Ｔ１）は１／３から２／５の範囲内であってもよい。上記第１又は第２めっき層が上記本体の第３面及び第４面に延びた長さＴ２とは、本体の端からめっき層までのＺ方向の距離のうち最短距離を意味することができ、第１外部電極１４１及び第２外部電極１４４のめっき層の延びた長さの和又は第３外部電極１４２及び第４外部電極１４３のめっき層の延びた長さの和を意味することができる。上記第１外部電極１４１及び第２外部電極１４４のめっき層の延びた長さの和又は第３外部電極１４２及び第４外部電極１４３のめっき層の延びた長さの和は、ランダムに選択された５カ所の距離の平均値であってもよい。図２を参照すると、第１外部電極１４１のめっき層の延びた長さをＴｂとし、第２外部電極１４４のめっき層の延びた長さをＴａとするとき、上記第１又は第２めっき層が上記本体の第３面及び第４面に延びた長さＴ２はＴａとＴｂの和（Ｔａ＋Ｔｂ）を意味することができる。
上記本体の厚さＴ１に対する、上記第１又は第２めっき層が上記本体の第３面及び第４面に延びた長さＴ２の割合（Ｔ２／Ｔ１）を前述した範囲内に維持することにより実装時の優れた固着力を示すことができる。また、前述した割合を満たす場合、焼成電極と誘電体層の界面が露出する部位を減らして耐湿信頼性を向上させることができる。
一例として、本発明の焼成電極１４１ａ、１４２ａ、１４３ａ、１４４ａは表面の中心線平均粗さ（Ｒａ）が１ｎｍから１００ｎｍの範囲内であってもよい。本明細書において「中心線平均粗さ（Ｒａ）」とは、仮想の中心線に対する距離の平均値を意味することができ、上記中心線平均粗さ（Ｒａ）が１ｎｍから１００ｎｍの範囲内の外部電極は前述した範囲の表面粗さを有する外部電極を意味することができ、前述した範囲を満たす表面粗さを人為的に形成した外部電極を意味することができる。
上記中心線平均粗さ（Ｒａ）は上記焼成電極１４１ａ、１４２ａ、１４３ａ、１４４ａの表面上に形成されている粗度に対して仮想の中心線を想定し、上記粗度の仮想の中心線を基準にそれぞれの距離（例えば、ｒ１、ｒ２、ｒ３・・・ｒｎ）を測定した後、下記の式のように各距離の平均値を求めて算出された値から誘電体層の中心線平均粗さ（Ｒａ）を算出することができる。
上記範囲を満たす中心線平均粗さ（Ｒａ）を有する焼成電極は物理的又は化学的方法で表面改質（Ｓｕｒｆａｃｅ ｍｏｄｉｆｉｃａｔｉｏｎ）して形成することができる。前述した粗度を付与することができれば表面改質方法は特に制限されず、例えば、酸性又は塩基性溶液による表面処理又は研磨材を利用した物理的研磨などの方法を用いることができる。
一般にニッケルなどを含む焼成電極の場合、焼成過程で表面に酸化層が形成されるため、めっき層を形成することが困難であり、形成されためっき層が剥離しやすいなどの問題点がある。しかし、本発明の一実施形態による焼成電極が前述した範囲の中心線平均粗さ（Ｒａ）を満たすように表面改質された場合、酸化層が除去されるか、又は所定の粗度を有する表面が形成されるため、焼成電極とめっき層の密着力を強化することができ、めっき層の剥離を防止することができる。
本発明の一実施形態による第１めっき層１４１ｂはニッケルを含むめっき層であってもよく、第２めっき層１４１ｃは銅又はスズを含むめっき層であってもよい。上記第１めっき層１４１ｂはニッケルを含むことにより第１焼成電極１４１ａとの密着性を向上させることができる。また、上記第２めっき層１４１ｃが銅又はスズを含むことにより、導電性、めっき密着性及びはんだ付け性に優れた外部電極を形成することができる。
本発明の一実施形態において、本体１１０の第３面及び第４面に延びた第１めっき層の厚さをｔ２とし、焼成電極上に配置される第１めっき層の厚さをｔ１とするとき、ｔ２≧ｔ１の関係を満たすことができる。図２は本実施形態の焼成電極及びめっき層の構造を示す模式図である。図２を参照すると、第２焼成電極１４２ａ上に第１めっき層１４２ｂ及び第２めっき層１４２ｃが順次積層されることができ、上記第１めっき層１４２ｂ及び第２めっき層１４２ｃは本体１１０の第３面及び第４面に延びて配置されることができる。このとき、第２焼成電極１４２ａ上に積層される第１めっき層１４２ｂの厚さｔ１は本体１１０の第３面及び第４面に延びて配置される第１めっき層１４２ｂの厚さｔ２より小さいか等しくてもよい。上記本体１１０の第３面及び第４面に延びた第１めっき層１４２ｂの厚さｔ２と、焼成電極１４２ａ上に配置される第１めっき層１４２ｂの厚さｔ１の関係を満たす場合、優れたはんだ付け性と共に耐湿信頼性を向上させることができる。
本発明の他の実施形態において、本体１１０の第３面及び第４面に延びた第２めっき層１４２ｃの厚さをｔ４とし、第１めっき層１４２ｂ上に配置される第２めっき層１４２ｃの厚さをｔ３とするとき、ｔ４≧ｔ３の関係を満たすことができる。図２は本実施形態の第１めっき層１４２ｂ及び第２めっき層１４２ｃの構造を示す模式図である。図２を参照すると、第１めっき層１４２ｂ上に第２めっき層１４２ｃが積層されることができ、上記第１めっき層１４２ｂ及び第２めっき層１４２ｃは本体１１０の第３面及び第４面に延びて配置されることができる。このとき、第１めっき層１４２ｂ上に積層される第２めっき層１４２ｃの厚さｔ３は本体１１０の第３面及び第４面に延びて配置される第２めっき層１４２ｃの厚さｔ４より小さいか等しくてもよい。上記本体１１０の第３面及び第４面に延びた第２めっき層１４２ｃの厚さｔ４と、第１めっき層１４２ｂ上に配置される第２めっき層１４２ｃの厚さｔ３の関係を満たす場合、優れたはんだ付け性と共に耐湿信頼性を向上させることができる。
一例として、本発明の第１から第４外部電極１４１、１４２、１４３、１４４は厚さが１μｍから３０μｍの範囲内であってもよい。上記第１から第４外部電極１４１、１４２、１４３、１４４の厚さは前述した焼成電極、第１めっき層及び第２めっき層が積層された全厚さを意味することができ、本体から外部電極の表面に対する垂直距離を意味することができる。外部電極の厚さを上記範囲に調節することにより、表面実装用又は基板内蔵用としての使用時に多くの空間を占めることなく、かつ優れた実装性を有することができる。
図５、図６及び図７は本発明の他の実施形態による積層セラミックキャパシタを示した図面である。以下、図５、図６及び図７を参照して本発明の他の実施形態による積層セラミックキャパシタについて詳細に説明する。
本発明の他の実施形態による積層セラミックキャパシタ２００は第１内部電極２２１、誘電体層２１１及び第２内部電極２２２が積層された本体２１０、第１から第４連結電極２３１、２３２、２３３、２３４、及び第１から第４外部電極２４１、２４２、２４３、２４４を含むことができる。上記誘電体層２１１、第１及び第２内部電極２２１、２２２、第１から第４外部電極２４１、２４２、２４３、２４４の成分及び構成などについては前述した通りであるため、省略する。
本発明の他の実施形態による積層セラミックキャパシタ２００は第１連結電極２３１、第２連結電極２３２、第３連結電極２３３及び第４連結電極２３４を含み、上記第１及び第４連結電極２３１、２３４は第１及び第２外部電極２４１、２４４と電気的に接続し、上記第２及び第３連結電極２３２、２３３は第３及び第４外部電極２４２、２４３と電気的に接続することができる。上記のように、第１外部電極と第２外部電極及び第３外部電極と第４外部電極を連結する連結電極がそれぞれ複数配置されることにより外部電極と本体の固着力をより向上させることができる。
図８ａおよび図８ｂは第１内部電極２２１及び第２内部電極２２２の形状を示す断面図である。図８ａおよび図８ｂを参照すると、第１内部電極２２１及び第２内部電極２２２は互いに点対称をなすＴ字型であってもよい。上記第１内部電極２２１はＴ字型の電極パターンを有することができ、電極パターンが形成されていない電極未配置領域２２２ａは絶縁領域であってもよい。また、上記第２内部電極２２２はＴ字型の電極パターンを有することができ、電極パターンが形成されていない電極未配置領域２２１ａは絶縁領域であってもよい。
上記電極パターンを有する積層セラミックキャパシタにおいて、第１及び第４連結電極２３１、２３４は第１内部電極２２１と接続し、第２内部電極２２２の未配置領域２２１ａを貫通することができる。また、第２及び第３連結電極２３２、２３３は第２内部電極２２２と接続し、第１内部電極２２１の未配置領域２２２ａを貫通することができる。内部電極の未配置領域に連結電極が貫通する構造を有することにより、本発明による積層セラミックキャパシタは相互インダクタンスを相殺してＥＳＬを改善することができ、ビアホールが内部電極上に形成される構造に比べてキャパシタ容量を上昇させることができる。
一例として、第１及び第２内部電極３２１、３２２の未配置領域３２１ａ、３２２ａはラウンド状であってもよい。図９ａおよび図９ｂを参照すると、第１内部電極３２１はＴ字型の電極パターンを有することができ、内部電極が配置されていない未配置領域３２２ａはラウンド状であってもよい。また、第２内部電極３２２はＴ字型の電極パターンを有することができ、内部電極が配置されていない未配置領域３２１ａはラウンド状であってもよい。上記のように内部電極パターンの陥入部をラウンド状に形成する場合、キャパシタ容量をより上昇させることができる。
上記では、内部電極の未配置領域が四角形及びラウンド状を有する場合を例に挙げたが、これは一つの例示に過ぎず、本発明の内部電極パターンの形状はこれに制限されるものではなく、三角形、多角形などの多様な形態も本発明の権利範囲に属する。
図１０ａ、図１０ｂ、及び図１１は本発明のさらに他の実施形態を示す断面図である。図１０ａ、図１０ｂ及び図１１を参照すると、第１及び第２内部電極４２１、４２２は互いに点対称をなし、長方形であってもよい。上記第１内部電極４２１は第２及び第３ビアホールを含み、上記第２内部電極４２２は第１及び第４ビアホールを含むことができる。このとき、第１及び第４連結電極４３１、４３４は第１内部電極４２１と接続されており、上記第２内部電極４２２の第１及び第４ビアホールを貫通することができる、また、第２及び第３連結電極４３２、４３３は第２内部電極４２２と接続されており、上記第１内部電極４２１の第２及び第３ビアホールを貫通することができる。上記第１及び第４連結電極４３１、４３４が上記第２内部電極４２２の第１及び第４ビアホールを貫通して配置されることにより、上記第１及び第４連結電極４３１、４３４は上記第２内部電極４２２と電気的に絶縁されることができる。また、上記第２及び第３連結電極４３２、４３３が上記第１内部電極４２１の第２及び第３ビアホールを貫通して配置されることにより、上記第２及び第３連結電極４３２、４３３は上記第１内部電極４２１と電気的に絶縁されることができる。
図１１は第１及び第４連結電極４３１、４３４の間隔又は第２及び第３連結電極４３２、４３３の間隔Ｄ１、第１連結電極から第４連結電極４３１、４３２、４３３、４３４の直径Ｄ２及び第１ビアホールと第２ビアホールの間の間隔又は第３ビアホールと第４ビアホールの間の幅Ｄ３を示す図面である。
図１１を参照すると、本実施形態の第１ビアホールと第２ビアホールの間の幅Ｄ３に対する第１及び第４連結電極４３１、４３４の間隔又は第２及び第３連結電極４３２、４３３の間隔Ｄ１の割合（Ｄ１／Ｄ３）は２．０８から４．７の範囲内であってもよい。上記割合（Ｄ１／Ｄ３）は２．０８以上、２．２０以上、２．３０以上、２．４０以上、２．５０以上、２．６０以上、２．７０以上、２．８０以上、２．９０以上、３．００以上、３．０５以上、３．１０以上又は３．１５以上であってもよく、４．７００以下、４．６９５以下、４．６９０以下又は４．６８８以下であってもよいが、これに制限されるものではない。第１ビアホールと第２ビアホールの間の幅Ｄ３に対する第１及び第４連結電極の間隔又は第２及び第３連結電極の間隔Ｄ１の割合（Ｄ１／Ｄ３）が上記範囲を満たす場合、等価直列インダクタンス（ＥＳＬ）が減少し、特に上記割合が３．１２５以上の場合、ＥＳＬ減少効果が極大化することができる。
本発明の他の実施形態において、第１ビアホールと第２ビアホールの間の幅Ｄ３に対する第１連結電極又は第２連結電極の直径Ｄ２の割合（Ｄ２／Ｄ３）は０．３７５から０．５２の範囲内であってもよい。上記第１ビアホールと第２ビアホールの間の幅Ｄ３に対する第１連結電極又は第２連結電極の直径Ｄ２の割合（Ｄ２／Ｄ３）は０．３７５以上、０．３８０以上、０．３８５以上、０．３９０以上、０．３９５以上、０．４００以上、０．４０５以上又は０．４１０以上であってもよく、０．５２以下であってもよい。上記第１ビアホールと第２ビアホールの間の幅Ｄ３に対する第１連結電極又は第２連結電極の直径Ｄ２の割合（Ｄ２／Ｄ３）が前述した範囲を満たす場合、等価直列インダクタンス（ＥＳＬ）を減少させることができる。特に、上記割合が０．４１以上の場合、ＥＳＬ減少効果が極大化することができ、０．５２以上の場合、キャパシタの容量が減少する可能性がある。
以下、本発明による積層セラミックキャパシタの製造方法を説明する。このような製造方法の説明によって前述した積層セラミックキャパシタの構造はより明確になることができる。
まず、誘電体層からなるセラミックグリーンシートの一面に所定の厚さに導電性金属を含むペーストを印刷したシートを積層して誘電体層及び上記誘電体層を挟んで配置される第１及び第２内部電極を含む本体を製造する。本体の上下部には内部電極が含まれない誘電体層を積層して第１カバー部及び第２カバー部を形成することができる。
上記カバー部を形成した後、レーザードリル（Ｌａｓｅｒ Ｄｒｉｌｌ）や穿孔機（Ｍｅｃｈａｎｉｃａｌ Ｐｉｎ Ｐｕｎｃｈｅｒ）などを利用して本体にビア（Ｈ）を形成する。その後、ビア（Ｈ）に導電性ペーストを塗布するか又はめっきなどの方法を利用して導電性物質を満たして第１及び第２貫通電極を形成する。
その後、本体の一面に、第１及び第２貫通電極と連結される第１から第４外部電極を形成する。
具体的には、第１から第４外部電極を形成する段階は上記本体上にニッケルを含む第１から第４焼成電極を形成する段階と、上記第１から第４焼成電極上にそれぞれ第１めっき層を形成する段階と、上記第１めっき層上にそれぞれ第２めっき層を形成する段階と、を含んで行われる。
焼成電極はニッケルを含む導電性ペーストを塗布し、これを焼成して形成されることができ、第1めっき層はニッケルを含み、電気的又は化学的めっき法によって形成されることができる。また、第2めっき層は銅又はスズを含み、電気的又は化学的めっき法によって形成されることができる。
焼成電極を形成した後、か焼及び焼成を行い、上記第１めっき層から第2めっき層を形成して図１及び図４ａ、図４ｂに示された積層セラミックキャパシタを完成する。
以上、本発明の実施形態について詳細に説明したが、本発明は上述した実施形態及び添付の図面によって限定されず、添付の特許請求の範囲によって限定される。したがって、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で当該技術分野の通常の知識を有する者によって多様な形態の置換、変形及び変更が可能であり、これも本発明の範囲に属する。
Claims (14)
- 誘電体層及び前記誘電体層を挟んで配置される第１及び第２内部電極を含み、
第１方向に対向する第５及び第６面、第２方向に対向する第３及び第４面、第３方向に対向する第１及び第２面を含む本体と、
前記本体を貫通して前記第１内部電極と連結される第１貫通電極と、
前記本体を貫通して前記第２内部電極と連結される第２貫通電極と、
前記第１面及び第２面に配置され、前記第１貫通電極と連結される第１及び第２外部電極と、
前記第１及び第２外部電極から離隔し、前記第２貫通電極と連結される第３及び第４外部電極と、
を含み、
前記第１から第４外部電極はニッケルを含む焼成電極であり、前記焼成電極上に順次積層された第１めっき層及び第２めっき層をそれぞれ含み、
前記第１めっき層及び第２めっき層は前記本体の第３面及び第４面にそれぞれ延びて配置される、積層セラミックキャパシタ。 - 前記本体の厚さＴ１に対する、前記第１又は第２めっき層が前記本体の第３面及び第４面に延びた長さＴ２の割合（Ｔ２／Ｔ１）は１／３から２／５の範囲内である、請求項１に記載の積層セラミックキャパシタ。
- 前記焼成電極は中心線平均粗さ（Ｒａ）が１ｎｍから１００ｎｍの範囲内である、請求項１または２に記載の積層セラミックキャパシタ。
- 前記第１めっき層はニッケルを含む、請求項１から３のいずれか一項に記載の積層セラミックキャパシタ。
- 前記第２めっき層は銅又はスズを含む、請求項１から４のいずれか一項に記載の積層セラミックキャパシタ。
- 前記本体の第３面及び第４面に延びた第１めっき層の厚さをｔ２とし、前記焼成電極上に配置される第１めっき層の厚さをｔ１とするとき、ｔ２≧ｔ１の関係を満たす、請求項１から５のいずれか一項に記載の積層セラミックキャパシタ。
- 前記本体の第３面及び第４面に延びた第２めっき層の厚さをｔ４とし、前記第１めっき層上に配置される第２めっき層の厚さをｔ３とするとき、ｔ４≧ｔ３の関係を満たす、請求項１から６のいずれか一項に記載の積層セラミックキャパシタ。
- 前記第１及び第２内部電極はニッケルを含む、請求項１から７のいずれか一項に記載の積層セラミックキャパシタ。
- 前記第１及び第２貫通電極はニッケルを含む、請求項１から８のいずれか一項に記載の積層セラミックキャパシタ。
- 前記第１貫通電極は第１及び第２外部電極と接続する第１及び第４連結電極を含み、
前記第２貫通電極は第３及び第４外部電極と接続する第２及び第３連結電極を含む、請求項１から９のいずれか一項に記載の積層セラミックキャパシタ。 - 第１及び第２内部電極は互いに点対称をなすＴ字型であり、
前記第１及び第４連結電極は第２内部電極の未配置領域を貫通し、
前記第２及び第３連結電極は第１内部電極の未配置領域を貫通する、請求項１０に記載の積層セラミックキャパシタ。 - 第１及び第２内部電極は互いに点対称をなす長方形であり、
前記第１内部電極は第２及び第３ビアホールを含み、
前記第２内部電極は第１及び第４ビアホールを含み、
前記第１及び第４連結電極は第２内部電極の第１及び第４ビアホールを貫通し、
前記第２及び第３連結電極は第１内部電極の第２及び第３ビアホールを貫通する、請求項１０に記載の積層セラミックキャパシタ。 - 前記第１ビアホールと第２ビアホールの間の幅Ｄ３に対する第１及び第４連結電極の間隔又は第２及び第３連結電極の間隔Ｄ１の割合（Ｄ１／Ｄ３）は２．０８から４．７の範囲内である、請求項１２に記載の積層セラミックキャパシタ。
- 前記第１ビアホールと第２ビアホールの間の幅Ｄ３に対する第１連結電極又は第２連結電極の直径Ｄ２の割合（Ｄ２／Ｄ３）は０．３７５から０．５２の範囲内である、請求項１２に記載の積層セラミックキャパシタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190094177A KR20190116145A (ko) | 2019-08-02 | 2019-08-02 | 적층 세라믹 커패시터 |
| KR10-2019-0094177 | 2019-08-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021027319A true JP2021027319A (ja) | 2021-02-22 |
| JP7440180B2 JP7440180B2 (ja) | 2024-02-28 |
Family
ID=68171302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020040225A Active JP7440180B2 (ja) | 2019-08-02 | 2020-03-09 | 積層セラミックキャパシタ |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US11335510B2 (ja) |
| JP (1) | JP7440180B2 (ja) |
| KR (1) | KR20190116145A (ja) |
| CN (2) | CN112309716B (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020136533A (ja) * | 2019-02-21 | 2020-08-31 | 株式会社村田製作所 | 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造 |
| KR20190116122A (ko) * | 2019-07-04 | 2019-10-14 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
| KR102333086B1 (ko) * | 2019-08-19 | 2021-12-01 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
| KR20190116145A (ko) * | 2019-08-02 | 2019-10-14 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
| JP2022149065A (ja) * | 2021-03-25 | 2022-10-06 | 太陽誘電株式会社 | 積層セラミック電子部品及び回路基板 |
| CN113517137B (zh) * | 2021-07-15 | 2022-08-09 | 江门市东有科技有限公司 | 一种多层陶瓷电容器 |
| CN115274300B (zh) * | 2022-08-26 | 2023-12-12 | 池州昀冢电子科技有限公司 | 一种多层陶瓷电容器 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014082434A (ja) * | 2012-10-12 | 2014-05-08 | Samsung Electro-Mechanics Co Ltd | 積層セラミックキャパシタ |
| US20150090485A1 (en) * | 2013-10-01 | 2015-04-02 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor and board having the same |
| US20150124371A1 (en) * | 2013-11-06 | 2015-05-07 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor |
| JP2019041093A (ja) * | 2017-08-23 | 2019-03-14 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | キャパシタ部品及びその製造方法 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100905879B1 (ko) * | 2007-09-28 | 2009-07-03 | 삼성전기주식회사 | 적층형 캐패시터 |
| JP2009147178A (ja) | 2007-12-14 | 2009-07-02 | Ngk Spark Plug Co Ltd | セラミック部品及びその製造方法、配線基板 |
| JP2010123613A (ja) | 2008-11-17 | 2010-06-03 | Murata Mfg Co Ltd | セラミック電子部品及びセラミック電子部品の実装構造 |
| JP5439954B2 (ja) * | 2009-06-01 | 2014-03-12 | 株式会社村田製作所 | 積層型電子部品およびその製造方法 |
| JP5246215B2 (ja) * | 2010-07-21 | 2013-07-24 | 株式会社村田製作所 | セラミック電子部品及び配線基板 |
| KR101497192B1 (ko) * | 2012-12-27 | 2015-02-27 | 삼성전기주식회사 | 전자부품 내장 인쇄회로기판 및 그 제조방법 |
| KR101983154B1 (ko) * | 2013-11-05 | 2019-05-28 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
| KR101548814B1 (ko) * | 2013-11-08 | 2015-08-31 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
| KR20140039016A (ko) * | 2014-02-27 | 2014-03-31 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
| KR102016485B1 (ko) * | 2014-07-28 | 2019-09-02 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
| US9881739B2 (en) * | 2014-09-30 | 2018-01-30 | Murata Manufacturing Co., Ltd. | Multilayer ceramic capacitor |
| JP2016181663A (ja) | 2015-03-25 | 2016-10-13 | Tdk株式会社 | 積層コンデンサ |
| JP2017216332A (ja) * | 2016-05-31 | 2017-12-07 | 株式会社村田製作所 | セラミックコンデンサ |
| KR20180007865A (ko) * | 2016-07-14 | 2018-01-24 | 삼성전기주식회사 | 적층형 커패시터 및 그 실장 기판 |
| KR101867982B1 (ko) * | 2016-07-20 | 2018-06-18 | 삼성전기주식회사 | 커패시터 및 그 실장 기판 |
| US10395827B2 (en) * | 2016-09-28 | 2019-08-27 | Murata Manufacturing Co., Ltd. | Electronic component |
| JP2018088451A (ja) * | 2016-11-28 | 2018-06-07 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| JP6933090B2 (ja) | 2017-10-30 | 2021-09-08 | Tdk株式会社 | 電子部品 |
| WO2019183045A1 (en) * | 2018-03-20 | 2019-09-26 | Avx Corporation | Vertical electrode decoupling/bypass capacitor |
| JP7103835B2 (ja) * | 2018-04-24 | 2022-07-20 | 太陽誘電株式会社 | 積層セラミック電子部品及びその製造方法、並びに回路基板 |
| KR102137783B1 (ko) * | 2018-09-18 | 2020-07-24 | 삼성전기주식회사 | 세라믹 전자 부품 |
| KR20190116122A (ko) | 2019-07-04 | 2019-10-14 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
| KR20190116145A (ko) * | 2019-08-02 | 2019-10-14 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
-
2019
- 2019-08-02 KR KR1020190094177A patent/KR20190116145A/ko not_active Application Discontinuation
-
2020
- 2020-02-27 US US16/803,769 patent/US11335510B2/en active Active
- 2020-03-09 JP JP2020040225A patent/JP7440180B2/ja active Active
- 2020-05-11 CN CN202010393550.XA patent/CN112309716B/zh active Active
- 2020-05-11 CN CN202211326225.7A patent/CN115472432A/zh active Pending
-
2022
- 2022-02-23 US US17/678,520 patent/US11763995B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014082434A (ja) * | 2012-10-12 | 2014-05-08 | Samsung Electro-Mechanics Co Ltd | 積層セラミックキャパシタ |
| US20150090485A1 (en) * | 2013-10-01 | 2015-04-02 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor and board having the same |
| US20150124371A1 (en) * | 2013-11-06 | 2015-05-07 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor |
| JP2019041093A (ja) * | 2017-08-23 | 2019-03-14 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | キャパシタ部品及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US11763995B2 (en) | 2023-09-19 |
| US20220230811A1 (en) | 2022-07-21 |
| US20210035739A1 (en) | 2021-02-04 |
| CN115472432A (zh) | 2022-12-13 |
| KR20190116145A (ko) | 2019-10-14 |
| JP7440180B2 (ja) | 2024-02-28 |
| CN112309716B (zh) | 2022-11-01 |
| CN112309716A (zh) | 2021-02-02 |
| US11335510B2 (en) | 2022-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7440180B2 (ja) | 積層セラミックキャパシタ | |
| US11227723B2 (en) | Multilayer ceramic capacitor | |
| CN112185701B (zh) | 多层陶瓷电容器 | |
| JP7476652B2 (ja) | 積層セラミックキャパシタ | |
| CN212161587U (zh) | 多层陶瓷电容器 | |
| CN112185704B (zh) | 多层陶瓷电容器 | |
| CN213340097U (zh) | 多层陶瓷电容器 | |
| US11227722B2 (en) | Multilayer ceramic capacitor | |
| US11735371B2 (en) | Multilayer ceramic capacitor | |
| CN112185693B (zh) | 多层陶瓷电容器 | |
| KR102538905B1 (ko) | 적층 세라믹 커패시터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221208 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230629 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230725 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231011 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240116 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240209 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7440180 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |