KR102538905B1 - 적층 세라믹 커패시터 - Google Patents
적층 세라믹 커패시터 Download PDFInfo
- Publication number
- KR102538905B1 KR102538905B1 KR1020210074064A KR20210074064A KR102538905B1 KR 102538905 B1 KR102538905 B1 KR 102538905B1 KR 1020210074064 A KR1020210074064 A KR 1020210074064A KR 20210074064 A KR20210074064 A KR 20210074064A KR 102538905 B1 KR102538905 B1 KR 102538905B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrodes
- electrode
- plating layer
- ceramic capacitor
- internal
- Prior art date
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims abstract description 42
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims abstract description 72
- 238000007747 plating Methods 0.000 claims abstract description 58
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 32
- 238000010304 firing Methods 0.000 claims abstract description 27
- 230000035515 penetration Effects 0.000 claims abstract description 6
- 230000000149 penetrating effect Effects 0.000 claims abstract description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 15
- 239000010949 copper Substances 0.000 claims description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 8
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 24
- 238000000034 method Methods 0.000 description 12
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 12
- 239000010936 titanium Substances 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 10
- 239000010931 gold Substances 0.000 description 8
- 229910052763 palladium Inorganic materials 0.000 description 8
- 239000000463 material Substances 0.000 description 6
- 239000011575 calcium Substances 0.000 description 5
- 239000000919 ceramic Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 229910002113 barium titanate Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 239000000843 powder Substances 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 239000000956 alloy Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 239000002270 dispersing agent Substances 0.000 description 1
- 238000007646 gravure printing Methods 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000004014 plasticizer Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
- H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
- H01G4/302—Stacked capacitors obtained by injection of metal in cavities formed in a ceramic body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
- H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
- H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/008—Selection of materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/008—Selection of materials
- H01G4/0085—Fried electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Inorganic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
본 발명의 일 실시예에 따르면, 유전체층 및 상기 유전체층을 사이에 두고 배치되는 제1 및 제2 내부 전극을 포함하며, 제1 방향으로 대향하는 제5 및 제6 면, 제2 방향으로 대향하는 제3 및 제4 면, 제3 방향으로 대향하는 제1 및 제2 면을 포함하는 바디; 상기 바디를 관통하여 상기 제1 및 제2 내부 전극과 각각 연결되고, 니켈을 포함하는 제1 및 제2 관통 전극; 상기 제1면 및 제2면에 배치되고, 상기 제1 관통 전극과 연결되는 제1 및 제2 외부 전극; 및 상기 제1 및 제2 외부 전극과 이격되고, 상기 제2 관통 전극과 연결되는 제3 및 제4 외부 전극;을 포함하고, 상기 제1 내지 제4 외부 전극은 니켈을 포함하는 소성 전극이며, 상기 소성 전극 상에 순차 적층된 제1 도금층 및 제2 도금층을 포함하는 적층 세라믹 커패시터를 제공할 수 있다.
Description
본 발명은 적층 세라믹 커패시터에 관한 것이다.
최근 MLCC (Multi Layer Ceramic Capacitor)를 이용한 전자기기의 사용이 급증하고 있다. 특히 Smart Phone의 경우, 5G 시대가 도래하며 Capacitor 수량의 증가하게 되고 고 용량화가 필요하게 되었다. 반면에 기술적으로는 세트 제품 소형화로 인하여 MLCC 및 인덕터와 같은 수동 소자의 실장면적이 감소되고 있으며 이에 따라 수동소자의 소형화 및 박형화가 더욱 더 요구되고 있는 상황이다. 이에 따라 적층 세라믹 커패시터 및 인덕터를 IC 및 AP와 Package화 하거나, 기판 내부에 Embedding 하거나 또는 AP 하단부에 LSC 타입으로 실장하여 실장 자유도를 높이는 방안을 제시되고 있다.
상기의 경우 단순히 실장 면적 감소에 그치지 않고, 기판 내에서 발생하는 ESL의 감소에도 효과가 크기 때문에 두께가 얇은 적층 세라믹 커패시터 제품에 대한 수요가 증가하고 있는 실정이다.
하지만, 내장형 커패시터(embedded capacitor), 표면 실장형 커패시터(surface-mount capacitor) 등 두께가 매우 작은 low profile 커패시터에 적용되는 하면 전극의 경우 하면 전극과 금속 도금층 간의 밀착력이 취약한 문제점이 있다.
본 발명의 목적은 기판 실장 또는 내장 시 고착 강도가 개선된 적층 세라믹 커패시터를 제공하는 것이다.
본 발명의 다른 목적은 소형화, 박형화가 가능하면서도 신뢰성이 향상된 적층 세라믹 커패시터를 제공하는 것이다.
본 발명의 일 실시예에 따르면, 유전체층 및 상기 유전체층을 사이에 두고 배치되는 제1 및 제2 내부 전극을 포함하며, 제1 방향으로 대향하는 제5 및 제6 면, 제2 방향으로 대향하는 제3 및 제4 면, 제3 방향으로 대향하는 제1 및 제2 면을 포함하는 바디; 상기 바디를 관통하여 상기 제1 및 제2 내부 전극과 각각 연결되고, 니켈을 포함하는 제1 및 제2 관통 전극; 상기 제1면 및 제2면에 배치되고, 상기 제1 관통 전극과 연결되는 제1 및 제2 외부 전극; 및 상기 제1 및 제2 외부 전극과 이격되고, 상기 제2 관통 전극과 연결되는 제3 및 제4 외부 전극;을 포함하고, 상기 제1 내지 제4 외부 전극은 니켈을 포함하는 소성 전극이며, 상기 소성 전극 상에 순차 적층된 제1 도금층 및 제2 도금층을 포함하는 적층 세라믹 커패시터를 제공할 수 있다.
본 발명의 일 실시예에 따르면, 니켈을 포함하는 외부 전극을 형성하여 적층 세라믹 커패시터의 기계적 강도를 개선할 수 있다.
본 발명의 다른 실시예에 따르면, 니켈을 포함하는 관통 전극과 연결되는 외부 전극에 동일하게 니켈을 포함하는 소성전극을 적용하여, 관통 전극과 외부 전극의 접착성을 개선할 수 있다.
본 발명의 또 다른 실시예에 따르면, 외부 전극의 표면에 배치되는 제1 도금층에 주석을 적용하여 니켈 소성 전극 상에 니켈 도금층을 형성할 수 있다.
본 발명의 또 다른 실시예에 따르면, 니켈 소성 전극 상에 니켈 도금층을 적용함으로써, 균일한 도금층을 형성할 수 있다.
본 발명의 또 다른 실시예에 따르면, low profile이면서도 기판과의 밀착력이 개선된 적층 세라믹 커패시터를 제공할 수 있다.
본 발명의 또 다른 실시예에 따르면, 소성 시 미스 매치 등으로 인한 크랙 발생을 방지하여 제품의 신뢰성을 향상시킬 수 있다.
다만, 본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시 형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 적층 세라믹 커패시터를 개략적으로 나타내는 사시도이다.
도 2는 도 1의 I-I'에 따른 단면도이다.
도 3a 및 도 3b는 도 1의 X 및 Y 방향 단면도로서, 도 3a는 제1 내부 전극이 관찰되는 단면을 나타낸 것이고, 도 3b는 제2 내부 전극이 관찰되는 단면을 나타낸 것이다.
도 4는 본 발명의 다른 실시예에 따른 적층 세라믹 커패시터를 개략적으로 나타내는 사시도이다.
도 5는 도 4의 II-II'에 따른 단면도이다.
도 6a 및 도 6b는 도 4의 X 및 Y 방향 단면도로서, 도 6a는 제1 내부 전극이 관찰되는 단면을 나타낸 것이고, 도 6b는 제2 내부 전극이 관찰되는 단면을 나타낸 것이다.
도 7a 및 도 7b는 도 4의 X 및 Y 방향 단면도로서, 본 발명의 또 다른 실시예에 따른 적층 세라믹 커패시터를 나타낸 것이며, 도 7a는 제1 내부 전극이 관찰되는 단면을 나타낸 것이고, 도 7b는 제2 내부 전극이 관찰되는 단면을 나타낸 것이다.
도 8a 및 도 8b는 도 4의 X 및 Y 방향 단면도로서, 본 발명의 또 다른 실시예에 따른 적층 세라믹 커패시터를 나타낸 것이며, 도 8a는 제1 내부 전극이 관찰되는 단면을 나타낸 것이고, 도 8b는 제2 내부 전극이 관찰되는 단면을 나타낸 것이다.
도 9는 도 4를 S1 방향에서 바라본 평면도이다.
도 2는 도 1의 I-I'에 따른 단면도이다.
도 3a 및 도 3b는 도 1의 X 및 Y 방향 단면도로서, 도 3a는 제1 내부 전극이 관찰되는 단면을 나타낸 것이고, 도 3b는 제2 내부 전극이 관찰되는 단면을 나타낸 것이다.
도 4는 본 발명의 다른 실시예에 따른 적층 세라믹 커패시터를 개략적으로 나타내는 사시도이다.
도 5는 도 4의 II-II'에 따른 단면도이다.
도 6a 및 도 6b는 도 4의 X 및 Y 방향 단면도로서, 도 6a는 제1 내부 전극이 관찰되는 단면을 나타낸 것이고, 도 6b는 제2 내부 전극이 관찰되는 단면을 나타낸 것이다.
도 7a 및 도 7b는 도 4의 X 및 Y 방향 단면도로서, 본 발명의 또 다른 실시예에 따른 적층 세라믹 커패시터를 나타낸 것이며, 도 7a는 제1 내부 전극이 관찰되는 단면을 나타낸 것이고, 도 7b는 제2 내부 전극이 관찰되는 단면을 나타낸 것이다.
도 8a 및 도 8b는 도 4의 X 및 Y 방향 단면도로서, 본 발명의 또 다른 실시예에 따른 적층 세라믹 커패시터를 나타낸 것이며, 도 8a는 제1 내부 전극이 관찰되는 단면을 나타낸 것이고, 도 8b는 제2 내부 전극이 관찰되는 단면을 나타낸 것이다.
도 9는 도 4를 S1 방향에서 바라본 평면도이다.
이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다. 나아가 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미할 수 있다.
도면에서, X 방향은 제1 방향, L 방향 또는 길이 방향, Y 방향은 제2 방향, W 방향 또는 폭 방향, Z 방향은 제3 방향, T 방향 또는 두께 방향으로 정의될 수 있다.
이하, 도 1 내지 도 3을 참조하여, 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터에 대하여 상세히 설명한다.
본 발명의 일 실시형태에 따른 적층 세라믹 커패시터(100)는 유전체층(111) 및 상기 유전체층(111)을 사이에 두고 배치되는 제1 및 제2 내부 전극(121, 122)을 포함하며, 제1 방향(X 방향)으로 대향하는 제5 및 제6 면(S5, S6), 제2 방향(Y 방향)으로 대향하는 제3 및 제4 면(S3, S4), 제3 방향(Z 방향)으로 대향하는 제1 및 제2 면(S1, S2)을 포함하는 바디(110); 상기 바디(110)를 관통하여 상기 제1 및 제2 내부 전극(121, 122)과 각각 연결되는 제1 관통 전극(131); 상기 바디(110)를 관통하여 상기 제2 내부 전극(122)과 연결되는 제2 관통 전극(132); 상기 제1면 및 제2면에 배치되고, 상기 제1 관통 전극(131)과 연결되는 제1 및 제2 외부 전극(141, 144); 및 상기 제1 및 제2 외부 전극(141, 144)과 이격되고, 상기 제2 관통 전극(132)과 연결되는 제3 및 제4 외부 전극(142, 143);을 포함할 수 있다.
이 때, 상기 제1 관통 전극(131) 및 제2 관통 전극(132)은 니켈을 포함할 수 있다. 또한, 상기 제1 내지 제4 외부 전극(141, 142, 143, 144)은 니켈을 포함하는 소성 전극(141a, 142a, 143a, 144a)이고, 상기 소성 전극(141a, 142a, 143a, 144a) 상에 순차 적층된 제1 도금층(141b, 142b, 143b, 144b) 및 제2 도금층(141c, 142c, 143c, 144c)을 포함할 수 있다.
바디(110)는 유전체층(111) 및 내부 전극(121, 122)이 교대로 적층되어 있다. 상기 바디(110)의 구체적인 형상에 특별히 제한은 없지만, 도시된 바와 같이 바디(110)는 육면체 형상이나 이와 유사한 형상으로 이루어질 수 있다. 상기 바디(110)는 소성 과정에서 상기 바디(110)에 포함된 세라믹 분말의 수축으로 인하여, 상기 바디(110)는 완전한 직선을 가진 육면체 형상은 아니지만 실질적으로 육면체 형상을 가질 수 있다.
바디(110)는 두께 방향(Z 방향)으로 서로 대향하는 제1 및 제2 면(S1, S2), 상기 제1 및 제2 면(S1, S2)과 연결되고 폭 방향(Y 방향)으로 서로 대향하는 제3 및 제4 면(S3, S4), 제1 및 제2 면(S1, S2)과 연결되고 제3 및 제4 면(S3, S4)과 연결되며 길이 방향(X 방향)으로 서로 대향하는 제5 및 제6 면(S5, S6)을 가질 수 있다. 이때, 제1, 제2, 제3 및 제4 면(S1, S2, S3, S4) 중에서 선택된 한 면이 실장면이 될 수 있다.
바디(110)를 형성하는 복수의 유전체층(111)은 소성된 상태로서, 인접하는 유전체층(111) 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)를 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다.
본 발명의 일 실시형태에 따르면, 상기 유전체층(111)을 형성하는 원료는 충분한 정전 용량을 얻을 수 있는 한 특별히 제한되지 않는다. 예를 들어, 티탄산바륨계 재료, 납 복합 페로브스카이트계 재료 또는 티탄산스트론튬계 재료 등을 사용할 수 있다. 상기 티탄산바륨계 재료는 BaTiO3계 세라믹 분말을 포함할 수 있으며, 상기 세라믹 분말의 예시로, BaTiO3에 Ca(칼슘), Zr(지르코늄) 등이 일부 고용된 (Ba1-xCax)TiO3, Ba(Ti1-yCay)O3, (Ba1-xCax)(Ti1-yZry)O3 또는 Ba(Ti1-yZry)O3 등을 들 수 있다. 상기 유전체층(111)을 형성하는 재료는 티탄산바륨(BaTiO3) 등의 파우더에 본 발명의 목적에 따라 다양한 세라믹 첨가제, 유기용제, 가소제, 결합제, 분산제 등이 첨가될 수 있다.
바디(110)의 최하부의 내부 전극의 하부 및 최상부의 내부 전극의 상부에는 소정 두께의 제1 및 제2 커버부(112, 113)가 형성될 수 있다. 이때, 제1 및 제2 커버부(112, 113)는 유전체층(111)과 동일한 조성으로 이루어질 수 있으며, 내부 전극을 포함하지 않는 유전체층을 바디(110)의 최상부의 내부 전극의 상부와 최하부의 내부 전극의 하부에 각각 적어도 1개 이상 적층하여 형성될 수 있다.
내부 전극(121, 122)은 유전체층(111)을 사이에 두고 서로 대향하도록 번갈아 배치되는 제1 및 제2 내부 전극(121, 122)을 포함할 수 있다.
이때, 제1 및 제2 내부 전극(121, 122)은 각각 제1 및 제2 절연부(121a, 122a)를 포함할 수 있다. 제1 및 제2 절연부(121a, 122a)는 각각 제1 및 제2 내부 전극(121, 122)이 형성되지 않는 영역을 의미하며, 제1 및 제2 내부 전극(121, 122)이 각각 다른 극성의 외부 전극에만 연결될 수 있도록 하는 역할을 수행할 수 있다. 즉, 제1 연결 전극(131)은 제1 절연부(121a)에 의해 제2 내부 전극(122)과 이격되며, 제2 연결 전극(132)은 제2 절연부(122a)에 의해 제1 내부 전극(121)과 이격된다.
제1 및 제2 내부 전극(121, 122)이 제1 및 제2 관통 전극(131, 132)에 의해 제1 내지 제4 외부 전극(141, 142, 143, 144)과 각각 연결되게 함으로써, 유전체층(111)을 사이에 두고 제1 및 제2 내부 전극(121, 122)이 서로 오버랩 되는 면적을 최대화할 수 있으며, 이에 따라 적층 세라믹 커패시터(100)의 커패시터 용량이 현저히 증가될 수 있다.
제1 및 제2 내부 전극(121, 122)은 니켈(Ni)을 가장 많이 함유할 수 있으나, 이에 제한되는 것은 아니며, 예를 들어 은(Ag), 팔라듐(Pd), 금(Au), 백금(Pt), 니켈(Ni), 주석(Sn), 구리(Cu), 텅스텐(W), 팔라듐(Pd), 티타늄(Ti) 및 이들의 합금 중 하나 이상의 물질을 포함하는 도전성 페이스트를 사용하여 형성될 수 있다. 상기 도전성 페이스트의 인쇄 방법은 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
관통 전극(131, 132)은 니켈(Ni)을 가장 많이 함유할 수 있으나, 이에 제한되는 것은 아니며, 예를 들어 은(Ag), 팔라듐(Pd), 금(Au), 백금(Pt), 니켈(Ni), 주석(Sn), 구리(Cu), 텅스텐(W), 팔라듐(Pd), 티타늄(Ti) 및 이들의 합금 중 하나 이상의 물질을 포함하는 도전성 페이스트를 사용하여 형성될 수 있다. 상기 관통 전극(131, 132)을 형성하는 방법은 특별히 제한되지 않으며, 예를 들어 유전체층(111), 제1 내부 전극(121) 및 제2 내부 전극(122)이 적층된 적층체를 형성하고, 이 후, 레이저 드릴(Laser Drill), 천공기(Mechanical Pin Puncher) 등을 이용하여 바디(110)를 제3 방향(Z 방향)으로 관통하고, 전술한 도전성 페이스트를 충전하여 관통 전극(131, 132)을 형성할 수 있다.
하나의 예시에서, 내부 전극(121, 122)과 관통 전극(131, 132)은 동일한 금속 성분을 포함할 수 있다. 상기 동일한 금속 성분은 니켈(Ni)일 수 있으나, 이에 제한되는 것은 아니며, 예를 들어 은(Ag), 팔라듐(Pd), 금(Au), 백금(Pt), 니켈(Ni), 주석(Sn), 구리(Cu), 텅스텐(W), 팔라듐(Pd), 티타늄(Ti) 및 이들의 합금 중 하나 이상일 수 있다. 본 발명에 따른 적층 세라믹 커패시터의 내부 전극(121, 122)과 관통 전극(131, 132)이 동일한 금속 성분을 포함하는 경우, 소성 개시 온도 및/또는 소성 수축율을 일치시킬 수 있어 크랙이나 딜라미네이션 등이 발생하는 것을 방지할 수 있다.
본 명세서에서, 관통 전극(131, 132)의 형상은 원형으로 도시하였으나, 사각형이나 삼각형 등의 형상을 가질 수 있으며, 그 형상은 특별히 한정되지 않는다. 또한, 관통 전극(131, 132)은 바디의 폭 방향(Y 방향)을 기준으로 5~65%를 차지하도록 형성할 수 있으나, 이에 제한되는 것은 아니다.
본 발명의 일례에서, 바디(110)의 두께는 100 μm 이하일 수 있다. 상기 바디(110)의 두께는 제 1면 및 제 2면 사이의 수직 거리일 수 있으며, 하한은 특별히 제한되는 것은 아니나, 예를 들어 5 μm 이상일 수 있다. 상기 바디(110)의 두께가 100μm 이하가 되도록 제작함으로써, 본 발명에 따른 적층 세라믹 커패시터를 기판 내장용 적층 세라믹 커패시터 및/또는 AP 하단부에 LSC 타입으로 실장할 수 있는 커패시터에 적용할 수 있다.
본 발명에 일 실시예에 따르면, 제1 내지 제4 외부 전극(141, 142, 143, 144)은 바디(110)의 양면에 배치될 수 있다. 상기 제1 및 제2 외부 전극(141, 144)은 바디(110)의 제1면(S1) 및 제2면(S2)에 각각 배치되고, 전술한 제1 관통 전극(131)에 의해 전기적으로 연결될 수 있다. 또한, 상기 제3 및 제4 외부 전극(142, 143)은 상기 제1 및 제2 외부 전극(141, 144)과 이격되고, 바디(110)의 제1면(S1) 및 제2면(S2)에 각각 배치될 수 있으며, 전술한 제2 관통 전극(132)에 의해 전기적으로 연결될 수 있다.
상기 구조의 적층 세라믹 커패시터(100)는 바디(110)의 상면 및 하면을 연결하는 측면의 마진부를 감소시킴으로써, 제1 및 제2 내부 전극(121, 122)이 형성되는 영역을 증가시킴으로써 적층 세라믹 커패시터(100)의 커패시터 용량을 현저히 향상시킬 수 있다. 즉, 본 발명의 일 실시예에 따른 적층 세라믹 커패시터(100)는 측면에 외부 전극이 배치되지 않는 전극 구조를 가지며, 내부 전극이 외부 전극과 바디를 관통하는 관통 전극에 의해 연결되는 구조를 가지기 때문에 커패시터 용량을 더욱 현저히 향상시킬 수 있다.
이하, 도 2을 참조하여, 제1 외부 전극(141)을 기준으로 외부 전극의 구조에 대해 설명하나, 이는 제2 내지 제4 외부 전극(142, 143, 144)에 동일하게 적용될 수 있다.
도 2를 참조하면, 제1 외부 전극(141)은 제1 소성 전극(141a), 제1 및 제2 도금층(141b, 141c)을 포함할 수 있다. 상기 제1 소성 전극(141a)은 은(Ag), 팔라듐(Pd), 금(Au), 백금(Pt), 니켈(Ni), 구리(Cu), 주석(Sn), 텅스텐(W), 팔라듐(Pd), 티타늄(Ti) 및 이들의 합금 중 하나 이상의 물질을 포함할 수 있으며, 예를 들어 니켈(Ni)을 포함하는 도전성 페이스트를 소성하여 형성된 소성 전극일 수 있다. 상기 제1 소성 전극(141)과 같이, 외부 전극을 소성 전극으로 형성할 경우, 바디 및 내부 전극과 동시 소성이 가능한 장점이 있으며, 바디와 외부 전극 간의 고착 강도를 더욱 향상시킬 수 있다.
본 발명의 일 실시예에 따른 제1 도금층(141b)은 주석을 포함하는 도금층일 수 있다. 일반적으로 니켈 등을 포함하는 소성 전극의 경우, 소성 과정에서 표면에 산화층이 형성되므로, 도금층을 형성하기 어려우며, 형성된 도금층이 쉽게 박리되는 등의 문제점이 있다. 본 실시예에 따른 적층 세라믹 커패시터는 니켈을 포함하는 소성 전극(141a) 상에 도금 특성이 우수한 주석을 포함하는 제1 도금층(141b)을 배치함으로써 균일한 도금층을 형성할 수 있다.
이 때, 제2 도금층(141c)은 니켈을 포함하는 도금층 일 수 있다. 주석을 포함하는 제1 도금층(141b) 상에 니켈을 포함하는 제2 도금층(141c)을 적용하여 우수한 전기전도도를 유지하면서도 도금층의 강도를 향상시킬 수 있다.
본 발명의 일 실시형태에서, 제2 도금층(141c)은 두께의 최대값 대비 최소값의 비율이 0.8 내지 1.0의 범위 내일 수 있다. 상기 제2 도금층(141c)의 두께의 최대값 대비 최소값의 비율을 상기 범위로 조절하는 방법을 특별히 제한되지 않는다. 예를 들어 제1 도금층(141b)에 전술한 주석을 포함하는 도금층을 적용하여 균일한 도금막을 형성함으로써 제2 도금층(141c)의 두께를 균일하게 형성할 수 있다.
하나의 예시에서, 본 발명의 따른 적층 세라믹 커패시터는 제2 도금층(141c) 상에 주석 또는 구리를 포함하는 제3 도금층(141d)을 추가로 포함할 수 있다. 상기 제3 도금층(141d)이 구리 또는 주석을 포함함으로써, 전도성, 도금 밀착성 및 납땜성이 우수한 외부 전극을 형성할 수 있다.
본 발명의 일 실시예에 따르면, 본 발명의 제1 내지 제4 외부 전극(141, 142, 143, 144)은 두께가 1 um 내지 30 um의 범위 내일 수 있다. 상기 제1 내지 제4 외부 전극(141, 142, 143, 144)의 두께는 전술한 소성 전극, 제1 도금층 및 제2 도금층이 적층된 전체 두께를 의미할 수 있으며, 바디로부터 외부 전극의 표면에 대한 수직 거리를 의미할 수 있다. 외부 전극의 두께를 상기 범위로 조절함으로써, 표면 실장용 또는 기판 내장용으로 사용 시 많은 공간을 차지하지 않으면서도 우수한 실장성을 가질 수 있다.
도 4 내지 도 7은 본 발명의 다른 실시형태에 따른 적층 세라믹 커패시터를 나타낸 도면이다. 이하, 도 4 내지 도 7을 참조하여 본 발명의 다른 실시형태에 따른 적층 세라믹 커패시터에 대하여 상세히 설명한다.
본 발명의 다른 실시형태에 따른 적층 세라믹 커패시터(200)는 제1 내부 전극(221), 유전체층(211) 및 제2 내부 전극(222)이 적층된 바디(210), 제1 내지 제4 연결 전극(231, 232, 233, 234) 및 제1 내지 제4 외부 전극(241, 242, 243, 344)을 포함할 수 있다. 상기 유전체층(211), 제1 및 제2 내부 전극(221, 222), 제1 내지 제4 외부 전극(241, 242, 243, 244)의 성분 및 구성 등에 대하여는 전술한 바와 동일하므로 생략하기로 한다.
본 발명의 다른 실시형태에 따른 적층 세라믹 커패시터(200)는 제1 연결 전극(231) 제2 연결 전극(242), 제3 연결 전극(233) 및 제4 연결 전극(234)을 포함하고, 상기 제1 및 제4 연결 전극(231, 234)은 제1 및 제2 외부 전극(241, 244)과 전기적으로 접속하며, 상기 제2 및 제3 연결 전극(232, 233)은 제3 및 제4 외부 전극(243, 242)과 전기적으로 접속할 수 있다. 상기와 같이, 제1 외부 전극과 제2 외부 전극 및 제3 외부 전극과 제4 외부 전극을 연결하는 연결 전극이 각각 복수로 배치됨으로써 외부 전극과 바디의 고착력을 보다 향상시킬 수 있다.
도 6은 제1 내부 전극(221) 및 제2 내부 전극(222)의 형상을 나타내는 단면도이다. 도 6을 참조하면, 제1 내부 전극(221) 및 제2 내부 전극(222)은 서로 점대칭을 이루는 T자형일 수 있다. 상기 제1 내부 전극(221)은 T자형의 전극 패턴을 가질 수 있으며, 전극 패턴이 형성되지 않은 전극 미배치 영역(222a)은 절연 영역일 수 있다. 또한, 상기 제2 내부 전극(222)은 T자형의 전극 패턴을 가질 수 있으며, 전극 패턴이 형성되지 않은 전극 미배치 영역(221a)은 절연 영역일 수 있다.
상기 전극 패턴을 가지는 적층 세라믹 커패시터에서, 제1 및 제4 연결 전극(231, 234)은 제 1 내부 전극(221)과 접속하고, 제2 내부 전극(222)의 미배치 영역(222a)을 관통할 수 있다. 또한, 제2 및 제3 연결 전극(232, 233)은 제2 내부 전극(222)과 접속하고, 제1 내부 전극(221)의 미배치 영역(222a)을 관통할 수 있다. 내부 전극의 미배치 영역에 연결 전극이 관통하는 구조를 가짐으로써, 본 발명에 따른 적층 세라믹 커패시터는 상호 인덕턴스를 상쇄하여 ESL을 개선할 수 있으며, 비아홀이 내부 전극 상에 형성되는 구조에 비해 커패시터 용량을 상승시킬 수 있다.
하나의 예시에서, 제1 및 제2 내부 전극(321, 322)의 미배치 영역(321a, 322a)은 라운드 형상일 수 있다. 도 7을 참조하면, 제1 내부 전극(321)은 T자형의 전극 패턴을 가질 수 있으며, 내부 전극이 배치되지 않은 미배치 영역(322a)은 라운드 형상일 수 있다. 또한, 제2 내부 전극(322)은 T자형의 전극 패턴을 가질 수 있으며, 내부 전극이 배치되지 않은 미배치 영역(321a)은 라운드 형상일 수 있다. 상기와 같이 내부 전극 패턴의 함입부를 라운드 형상으로 형성할 경우 커패시터 용량을 보다 상승시킬 수 있다.
상기에서, 내부 전극의 미배치 영역이 사각형 또는 라운드 형상을 가지는 경우를 예로 들었으나, 이는 하나의 예시일 뿐, 본 발명의 내부 전극 패턴의 형상이 이에 제한되는 것은 아니며, 삼각형 형상, 다각형 형상 등 다양한 형태도 본 발명의 권리 범위에 속한다고 할 것이다.
도 8 및 9는 본 발명의 또 다른 실시형태를 나타내는 단면도이다. 도 8 및 도 9를 참조하면, 제1 및 제2 내부 전극(421, 422)은 서로 점대칭을 이루며, 직사각형일 수 있다. 상기 제1 내부 전극(421)은 제2 및 제3 비아홀을 포함하고, 상기 제2 내부 전극(422)은 제1 및 제4 비아홀을 포함할 수 있다. 이 때, 제1 및 제4 연결 전극(431, 434)은 제1 내부 전극(421)과 접속되어 있을 수 있으며, 상기 제2 내부 전극(422)의 제1 및 제4 비아홀을 관통할 수 있다, 또한, 제2 및 제3 연결 전극(432, 433)은 제2 내부 전극(422)과 접속되어 있을 수 있으며, 상기 제1 내부 전극(421)의 제2 및 제3 비아홀을 관통할 수 있다, 상기 제1 및 제4 연결 전극(431, 434)이 상기 제2 내부 전극(422)의 제1 및 제4 비아홀을 관통하여 배치됨으로써, 상기 제1 및 제4 연결 전극(431, 434)은 상기 제2 내부 전극(422)와 전기적으로 절연되어 있을 수 있다. 또한, 상기 제2 및 제3 연결 전극(432, 433)이 상기 제1 내부 전극(421)의 제2 및 제3 비아홀을 관통하여 배치됨으로써, 상기 제2 및 제3 연결 전극(432, 433)은 상기 제1 내부 전극(422)와 전기적으로 절연되어 있을 수 있다.
도 9는 제1 및 제4 연결 전극(431, 434)의 간격 또는 제2 및 제3 연결 전극(432, 433)의 간격(D1), 제1 연결 전극 내지 제4 연결전극(431, 432, 433, 434)의 직경(D2) 및 제1 비아홀과 제2 비아홀 사이의 간격 또는 제3 비아홀과 제4 비아홀의 간격(D3)을 나타내는 도면이다.
도 9를 참조하면, 본 실시예의 제1 비아홀과 제2 비아홀 사이의 간격(D3)에 대한 제1 및 제4 연결 전극(431, 434)의 간격 또는 제2 및 제3 연결 전극(432, 433)의 간격(D1)의 비율(D1/D3)은 2.08 내지 4.7의 범위 내일 수 있다. 상기 비율(D1/D3)은 2.08 이상, 2.20 이상, 2.30 이상, 2.40 이상, 2.50 이상, 2.60 이상, 2.70 이상, 2.80 이상, 2.90 이상, 3.00 이상, 3.05 이상, 3.10 이상 또는 3.15 이상일 수 있으며, 4.700 이하, 4.695 이하, 4.690 이하 또는 4.688 이하일 수 있으나, 이에 제한되는 것은 아니다. 제1 비아홀과 제2 비아홀 사이의 간격(D3)에 대한 제1 및 제4 연결 전극의 간격 또는 제2 및 제3 연결 전극의 간격(D1)의 비율(D1/D3)이 상기 범위를 만족하는 경우 등가 직렬 인덕턴스(ESL)가 감소하며, 특히 상기 비율이 3.125 이상인 경우 ESL 감소 효과가 극대화 될 수 있다.
본 발명의 다른 실시예에서, 제1 비아홀과 제2 비아홀 사이의 간격(D3)에 대한 제1 연결 전극 또는 제2 연결 전극의 직경(D2)의 비율(D2/D3)은 0.375 내지 0.52의 범위 내일 수 있다. 상기 제1 비아홀과 제2 비아홀 사이의 간격(D3)에 대한 제1 연결 전극 또는 제2 연결 전극의 직경(D2)의 비율(D2/D3)은 0.375 이상, 0.380 이상, 0.385 이상, 0.390 이상, 0.395 이상, 0.400 이상, 0.405 이상 또는 0.410 이상일 수 있으며, 0.52 이하일 수 있다. 상기 제1 비아홀과 제2 비아홀 사이의 간격(D3)에 대한 제1 연결 전극 또는 제2 연결 전극의 직경(D2)의 비율(D2/D3)이 전술한 범위를 만족하는 경우 등가 직렬 인덕턴스(ESL)를 감소시킬 수 있다. 특히, 상기 비율이 0.41 이상인 경우 ESL 감소 효과가 극대화 될 수 있으며, 0.52 이상일 경우 커패시터의 용량이 감소할 수 있다.
이하 본 발명에 따른 적층 세라믹 커패시터의 제조방법을 설명한다. 이러한 제조방법의 설명으로부터 앞서 설명한 적층 세라믹 커패시터의 구조는 더욱 명확해질 수 있을 것이다.
우선, 유전체층으로 이루어진 세라믹 그린 시트의 일면에 소정의 두께로 도전성 금속을 포함하는 페이스트를 인쇄한 시트를 적층하여 유전체층 및 상기 유전체층을 사이에 두고 배치되는 제1 및 제2 내부전극을 포함하는 바디를 마련한다. 바디의 상하부에는 내부 전극이 포함되지 않는 유전체층을 적층하여 제1 커버부 및 제2 커버부를 형성할 수 있다.
상기 커버부를 형성한 후, 레이저 드릴(Laser Drill)이나 천공기(Mechanical Pin Puncher) 등을 이용하여 바디에 비아(H)를 형성한다. 그 후, 비아(H)에 도전성 페이스트를 도포하거나 도금 등의 방법을 이용하여 도전성 물질을 채워 제1 및 제2 관통 전극을 형성한다.
그 후, 바디의 일면에, 제1 및 제2 관통 전극과 연결되는 제1 내지 제4 외부 전극을 형성한다.
구체적으로, 제1 내지 제4 외부전극을 형성하는 단계는 상기 바디 상에 니켈을 포함하는 제1 내지 제4 소성 전극을 형성하는 단계; 및 상기 제1 내지 제4 소성 전극층 상에 각각 제1 도금층을 형성하는 단계; 상기 제1 도금층 상에 각각 제 2 도금층을 형성하는 단계; 및 상기 제2 도금층 상에 각각 제3 도금층을 형성하는 단계;를 포함하여 수행된다.
소성 전극은 니켈을 포함하는 도전성 페이스트를 도포하고 이를 소성하여 형성될 수 있고, 제1 도금층은 주석을 포함하며 전기적 또는 화학적 도금법에 의해 형성될 수 있으며, 제2 도금층은 니켈을 포함하며 전기적 또는 화학적 도금법에 의해 형성될 수 있다. 또한 제3 도금층은 구리 또는 주석을 포함하며 전기적 또는 화학적 도금법에 의해 형성될 수 있다.
소성 전극층을 형성한 후, 가소 및 소성을 진행하고, 상기 제1 도금층 내지 제3 도금층을 형성하여 도 1 및 도 4에 도시된 적층 세라믹 커패시터를 완성한다.
이상에서 본 발명의 실시 형태에 대하여 상세하게 설명하였지만 본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100, 200, 500: 적층 세라믹 커패시터
110, 210, 510: 바디
111, 211, 311, 411, 511: 유전체층
112, 212, 512, 113, 213, 513: 커버부
121, 122, 221, 222, 321, 322, 421, 422, 521, 522: 내부 전극
131, 132, 531, 532: 관통 전극
231, 232, 233, 234, 331, 332, 333, 334, 431, 432, 433, 434: 연결 전극
141, 142, 143, 144, 241, 242, 243, 244, 541, 542, 543, 544: 외부 전극
141a, 142a, 143a, 144a, 241a, 242a, 243a, 244a, 541a, 542a, 543a, 544a: 소성 전극
141b, 142b, 143b, 144b, 241b, 242b, 243b, 244b, 541b, 542b, 543b, 544b: 제1 도금층
141c, 142c, 143c, 144c, 241c, 242c, 243c, 244c, 541c, 542c, 543c, 544c: 제2 도금층
110, 210, 510: 바디
111, 211, 311, 411, 511: 유전체층
112, 212, 512, 113, 213, 513: 커버부
121, 122, 221, 222, 321, 322, 421, 422, 521, 522: 내부 전극
131, 132, 531, 532: 관통 전극
231, 232, 233, 234, 331, 332, 333, 334, 431, 432, 433, 434: 연결 전극
141, 142, 143, 144, 241, 242, 243, 244, 541, 542, 543, 544: 외부 전극
141a, 142a, 143a, 144a, 241a, 242a, 243a, 244a, 541a, 542a, 543a, 544a: 소성 전극
141b, 142b, 143b, 144b, 241b, 242b, 243b, 244b, 541b, 542b, 543b, 544b: 제1 도금층
141c, 142c, 143c, 144c, 241c, 242c, 243c, 244c, 541c, 542c, 543c, 544c: 제2 도금층
Claims (10)
- 유전체층 및 상기 유전체층을 사이에 두고 배치되며 니켈을 포함하는 제1 및 제2 내부 전극을 포함하며,
제1 방향으로 대향하는 제5 및 제6 면, 제2 방향으로 대향하는 제3 및 제4 면, 제3 방향으로 대향하는 제1 및 제2 면을 포함하는 바디;
상기 바디를 관통하여 상기 제1 및 제2 내부 전극과 각각 연결되고, 니켈을 포함하는 제1 및 제2 관통 전극; 및
니켈을 포함하는 소성 전극을 포함하고, 상기 소성 전극 상에 순차 적층된 제1 도금층, 제2 도금층 및 제3 도금층을 포함하는 제1 내지 제4 외부 전극; 을 포함하고,
상기 제1 및 제2 외부 전극의 소성 전극은 상기 제1면 및 제2면에 각각 배치되어 상기 제1 관통 전극과 접하고,
상기 제3 및 제4 외부 전극의 소성 전극은 상기 제1면 및 제2면에 각각 배치되어 상기 제2 관통 전극과 접하며,
상기 제1 도금층은 주석을 포함하고,
상기 제2 도금층은 니켈을 포함하며,
상기 제3 도금층은 주석 또는 구리를 포함하고,
상기 바디의 제1 방향의 길이가 제2 방향의 폭 보다 크고, 상기 제1 및 제2 관통 전극은 제2 방향으로 서로 대향하는 적층 세라믹 커패시터.
- 제1항에 있어서,
상기 제2 도금층의 두께의 최대값 대비 최소값의 비율은 0.8 내지 1.0의 범위 내인 적층 세라믹 커패시터.
- 삭제
- 제1항에 있어서,
상기 제1 내지 제4 외부 전극의 두께는 1 um 내지 30 um 범위 내인 적층 세라믹 커패시터.
- 제1항에 있어서,
상기 제1 내지 제4 외부 전극의 소성 전극은 바디와 동시 소성된 것인 적층 세라믹 커패시터.
- 제1항에 있어서,
상기 바디는 두께가 100 um 이하인 적층 세라믹 커패시터.
- 제1항에 있어서,
상기 제1 관통 전극은 제1 및 제2 외부 전극과 접속하는 제1 및 제4 연결 전극을 포함하고,
상기 제2 관통 전극은 제3 및 제4 외부 전극과 접속하는 제2 및 제3 연결 전극을 포함하는 적층 세라믹 커패시터.
- 제7항에 있어서,
제1 및 제2 내부 전극은 서로 점대칭을 이루는 T자형이고,
상기 제1 및 제4 연결 전극은 제2 내부 전극의 미배치 영역을 관통하며,
상기 제2 및 제3 연결 전극은 제1 내부 전극의 미배치 영역을 관통하는 적층 세라믹 커패시터.
- 제8항에 있어서,
상기 제1 및 제2 내부 전극의 미배치 영역은 사각형인 적층 세라믹 커패시터.
- 제8항에 있어서,
상기 제1 및 제2 내부 전극의 미배치 영역은 라운드 형인 적층 세라믹 커패시터.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210074064A KR102538905B1 (ko) | 2019-08-19 | 2021-06-08 | 적층 세라믹 커패시터 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190101362A KR102333086B1 (ko) | 2019-08-19 | 2019-08-19 | 적층 세라믹 커패시터 |
| KR1020210074064A KR102538905B1 (ko) | 2019-08-19 | 2021-06-08 | 적층 세라믹 커패시터 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190101362A Division KR102333086B1 (ko) | 2019-07-04 | 2019-08-19 | 적층 세라믹 커패시터 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20210071908A KR20210071908A (ko) | 2021-06-16 |
| KR102538905B1 true KR102538905B1 (ko) | 2023-06-01 |
Family
ID=68171873
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190101362A KR102333086B1 (ko) | 2019-07-04 | 2019-08-19 | 적층 세라믹 커패시터 |
| KR1020210074064A KR102538905B1 (ko) | 2019-08-19 | 2021-06-08 | 적층 세라믹 커패시터 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190101362A KR102333086B1 (ko) | 2019-07-04 | 2019-08-19 | 적층 세라믹 커패시터 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US11410815B2 (ko) |
| KR (2) | KR102333086B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190116122A (ko) * | 2019-07-04 | 2019-10-14 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
Family Cites Families (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07201637A (ja) | 1994-01-06 | 1995-08-04 | Murata Mfg Co Ltd | 積層セラミック電子部品 |
| US6570477B2 (en) * | 2000-05-09 | 2003-05-27 | Innochips Technology | Low inductance multilayer chip and method for fabricating same |
| JP3636123B2 (ja) | 2001-09-20 | 2005-04-06 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法、および積層セラミック電子部品 |
| KR20130037485A (ko) | 2011-10-06 | 2013-04-16 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 이의 제조방법 |
| KR101376839B1 (ko) | 2012-10-12 | 2014-03-20 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
| US9460855B2 (en) | 2013-10-01 | 2016-10-04 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor and board having the same |
| KR102086481B1 (ko) | 2014-04-16 | 2020-03-09 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 적층 세라믹 커패시터가 실장된 회로 기판 |
| US9633793B2 (en) | 2014-09-09 | 2017-04-25 | Murata Manufacturing Co., Ltd. | Multilayer ceramic capacitor |
| JP6592923B2 (ja) * | 2015-03-20 | 2019-10-23 | 株式会社村田製作所 | 電子部品およびその製造方法 |
| JP2016181663A (ja) * | 2015-03-25 | 2016-10-13 | Tdk株式会社 | 積層コンデンサ |
| JP6769055B2 (ja) | 2016-03-14 | 2020-10-14 | 株式会社村田製作所 | 積層セラミックコンデンサの製造方法 |
| KR102386974B1 (ko) * | 2016-07-20 | 2022-04-15 | 삼성전기주식회사 | 커패시터 및 그 실장 기판 |
| KR101867982B1 (ko) * | 2016-07-20 | 2018-06-18 | 삼성전기주식회사 | 커패시터 및 그 실장 기판 |
| KR102494323B1 (ko) | 2016-07-21 | 2023-02-01 | 삼성전기주식회사 | 적층형 커패시터 및 그 실장 기판 |
| KR102620535B1 (ko) * | 2016-09-06 | 2024-01-03 | 삼성전기주식회사 | 적층형 커패시터 및 그 실장 기판 |
| KR102393213B1 (ko) * | 2017-09-07 | 2022-05-02 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법 |
| JP7131897B2 (ja) * | 2017-09-27 | 2022-09-06 | 太陽誘電株式会社 | セラミック電子部品およびその製造方法 |
| KR102142519B1 (ko) * | 2018-06-29 | 2020-08-07 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
| KR102148446B1 (ko) | 2018-10-02 | 2020-08-26 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
| KR102121579B1 (ko) * | 2018-10-02 | 2020-06-10 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
| KR102101932B1 (ko) * | 2018-10-02 | 2020-04-20 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
| KR102586070B1 (ko) * | 2018-10-10 | 2023-10-05 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
| KR102620521B1 (ko) * | 2019-07-05 | 2024-01-03 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
| KR20190116122A (ko) * | 2019-07-04 | 2019-10-14 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
| KR20190116123A (ko) * | 2019-07-04 | 2019-10-14 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
| KR20190116124A (ko) * | 2019-07-05 | 2019-10-14 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
| KR20190116126A (ko) * | 2019-07-05 | 2019-10-14 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
| KR20190116145A (ko) * | 2019-08-02 | 2019-10-14 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
| KR102333095B1 (ko) * | 2019-08-19 | 2021-12-01 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
-
2019
- 2019-08-19 KR KR1020190101362A patent/KR102333086B1/ko active IP Right Grant
-
2020
- 2020-03-13 US US16/817,783 patent/US11410815B2/en active Active
-
2021
- 2021-06-08 KR KR1020210074064A patent/KR102538905B1/ko active IP Right Grant
-
2022
- 2022-05-24 US US17/752,179 patent/US11646158B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| KR102333086B1 (ko) | 2021-12-01 |
| KR20210071908A (ko) | 2021-06-16 |
| US11646158B2 (en) | 2023-05-09 |
| US20210057158A1 (en) | 2021-02-25 |
| US20220285099A1 (en) | 2022-09-08 |
| KR20190116152A (ko) | 2019-10-14 |
| US11410815B2 (en) | 2022-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112185700B (zh) | 多层陶瓷电容器 | |
| CN112309716B (zh) | 多层陶瓷电容器 | |
| CN112185701B (zh) | 多层陶瓷电容器 | |
| CN112185704B (zh) | 多层陶瓷电容器 | |
| JP7476652B2 (ja) | 積層セラミックキャパシタ | |
| KR102333095B1 (ko) | 적층 세라믹 커패시터 | |
| CN112185699B (zh) | 多层陶瓷电容器 | |
| KR102538905B1 (ko) | 적층 세라믹 커패시터 | |
| JP7379790B2 (ja) | 積層セラミックキャパシタ | |
| CN112185693B (zh) | 多层陶瓷电容器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |