CN112185700B - 多层陶瓷电容器 - Google Patents

多层陶瓷电容器 Download PDF

Info

Publication number
CN112185700B
CN112185700B CN202010395477.XA CN202010395477A CN112185700B CN 112185700 B CN112185700 B CN 112185700B CN 202010395477 A CN202010395477 A CN 202010395477A CN 112185700 B CN112185700 B CN 112185700B
Authority
CN
China
Prior art keywords
electrode
electrodes
multilayer ceramic
ceramic capacitor
sintered
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010395477.XA
Other languages
English (en)
Other versions
CN112185700A (zh
Inventor
李泽正
李旼坤
朱镇卿
赵志弘
崔才烈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN112185700A publication Critical patent/CN112185700A/zh
Application granted granted Critical
Publication of CN112185700B publication Critical patent/CN112185700B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/302—Stacked capacitors obtained by injection of metal in cavities formed in a ceramic body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/252—Terminals the terminals being coated on the capacitive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H01G4/385—Single unit multiple capacitors, e.g. dual capacitor in one coil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/236—Terminals leading through the housing, i.e. lead-through

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本发明提供了一种多层陶瓷电容器，所述多层陶瓷电容器具有主体，所述主体包括层叠的第一内电极和第二内电极，并且介电层介于第一内电极和第二内电极之间，并且所述主体具有彼此相对的第五表面和第六表面，彼此相对的第三表面和第四表面以及彼此相对的第一表面和第二表面。第一贯通电极穿透主体以连接到第一内电极，第二贯通电极穿透主体以连接到第二内电极。第一外电极和第二外电极分别设置在第一表面和第二表面上，第三外电极和第四外电极分别设置在第一表面和第二表面上以与第一外电极和第二外电极间隔开。第一外电极、第二外电极、第三外电极和第四外电极中的每者包括包含镍的烧结电极。

Description

多层陶瓷电容器
本申请要求于2019年7月4日在韩国知识产权局提交的第10-2019-0080682号韩国专利申请的优先权的权益，该韩国专利申请的公开内容通过引用全部包含于此。
技术领域
本公开涉及一种多层陶瓷电容器。
背景技术
近来，使用多层陶瓷电容器(MLCC)的电子装置的使用已迅速增加。具体地，随着第五代(5G)时代已经到来，智能手机需要更多数量的电容器并且要求电容器的容量更高。另一方面，由于产品组的小型化技术，因此用于无源组件(诸如MLCC和电感器)的安装面积已经减小，因此，还需要无源组件的小型化和纤薄化。因此，提出了一种将多层陶瓷电容器和电感器与集成电路(IC)和应用处理器(AP)一起封装、嵌在基板中或以焊盘侧电容器(LSC)型的方式安装在AP的下端部以增加安装自由度的方法。
在以上情况中，可实现不仅安装面积减小，而且在基板中产生的等效串联电感(ESL)也显著减小。因此，对具有小厚度的多层陶瓷电容器的需求越来越大。
然而，在应用于具有非常小的厚度的低轮廓电容器(诸如嵌入式电容器和表面安装电容器)的底电极中，底电极与金属镀层之间的粘合性差。
发明内容
本公开的一方面在于提供一种当被安装在基板上或嵌入基板中时具有改善的粘合强度的多层陶瓷电容器。
本公开的另一方面在于提供一种能够被小型化和纤薄化并具有改善的容量的多层陶瓷电容器。
根据本公开的一方面，一种多层陶瓷电容器具有主体，所述主体包括层叠的第一内电极和第二内电极，并且介电层介于所述第一内电极和所述第二内电极之间，并且所述主体具有在第一方向上彼此相对的第五表面和第六表面，在第二方向上彼此相对的第三表面和第四表面以及在第三方向上彼此相对的第一表面和第二表面。第一贯通电极穿透所述主体以连接到所述第一内电极，第二贯通电极穿透所述主体以连接到所述第二内电极，第一外电极和第二外电极分别设置在所述第一表面和所述第二表面上并且均连接到所述第一贯通电极，第三外电极和第四外电极分别设置在所述第一表面和所述第二表面上以与所述第一外电极和所述第二外电极间隔开并且均连接到所述第二贯通电极。所述第一外电极、所述第二外电极、所述第三外电极和所述第四外电极中的每者包括包含镍的烧结电极。
根据本公开的另一方面，一种多层陶瓷电容器具有：主体，包括交替堆叠的第一内电极和第二内电极，在所述第一内电极和所述第二内电极之间层叠有介电层；第一贯通电极和第二贯通电极，穿透所述主体以分别连接到所述第一内电极和所述第二内电极；以及第一外电极和第二外电极，设置在所述主体的第一表面上，分别连接到所述第一贯通电极和所述第二贯通电极，并且均包括设置在所述主体的所述第一表面上的烧结电极以及设置在相应的烧结电极上的至少一个镀层。所述第一内电极、所述第一贯通电极以及所述第一外电极的所述烧结电极和至少一个镀层中的每者包含镍(Ni)。
根据本公开的又一方面，一种多层陶瓷电容器具有：主体，包括交替堆叠的第一内电极和第二内电极，在所述第一内电极和所述第二内电极之间层叠有介电层；第一贯通电极和第二贯通电极，穿透所述主体以分别连接到所述第一内电极和所述第二内电极；以及第一外电极和第二外电极，设置在所述主体的第一表面上并分别连接到所述第一贯通电极和所述第二贯通电极。所述第一外电极和所述第二外电极中的每者均包括设置在所述主体的所述第一表面上的烧结电极以及顺序地设置在所述烧结电极上的一个或更多个镀层。所述第一外电极和所述第二外电极的每个烧结电极在其面对所述一个或更多个镀层的表面上的平均粗糙度比在其面对所述主体的所述第一表面的表面上的平均粗糙度高。
附图说明
通过下面结合附图进行的详细描述，本公开的以上和其他方面、特征和优点将被更清楚地理解，在附图中：
图1是根据本公开中的实施例的多层陶瓷电容器的示意性透视图；
图2是沿着图1的线I-I'截取的截面图；
图3A和图3B是沿着图1的X-Y平面的截面图并且分别示出第一内电极和第二内电极；
图4是根据本公开中的另一实施例的多层陶瓷电容器的示意性透视图；
图5是沿着图4的线II-II'截取的截面图；
图6A和图6B是沿着图4的X-Y平面的截面图并且分别示出第一内电极和第二内电极；
图7A和图7B是沿着图4的X-Y平面的截面图并且分别示出根据另一实施例的第一内电极和第二内电极；
图8A和图8B是沿着图4的X-Y平面的截面图并且分别示出根据又一实施例的第一内电极和第二内电极；
图9是当在S1方向上观察时图4的又一实施例的俯视图；以及
图10至图14示出了根据本公开中的实施例的制造多层陶瓷电容器的工艺。
具体实施方式
在下文中，现将参照附图详细描述本公开中的示例实施例。然而，本公开可按照许多不同的形式例示并且不应被解释为限于在此阐述的具体实施例。更确切地说，提供这些实施例使得本公开将是彻底的和完整的，并且将要把本公开的范围充分传达给本领域技术人员。在附图中，为了清楚起见，可夸大元件的形状和尺寸。此外，在附图中，在本发明构思的相同范围内具有相同功能的元件将由相同的附图标记表示。
在整个说明书中，除非另外明确说明，否则当组件被称为“包括”时，意味着它也可包括其他组件，而不是排除其他组件。
在附图中，X方向可被定义为第一方向、L方向或长度方向，Y方向可被定义为第二方向、W方向或宽度方向，并且Z方向可被定义为第三方向、T方向或厚度方向。
在下文中，将参照图1、图2、图3A和图3B详细描述根据本公开中的示例实施例的多层陶瓷电容器。
根据实施例的多层陶瓷电容器100包括：主体110，包括介电层111以及第一内电极121和第二内电极122，第一内电极121和第二内电极122交替设置并且相应的介电层111介于它们之间，并且主体110具有在第一方向(X方向)上彼此相对的第五表面S5和第六表面S6，在第二方向(Y方向)上彼此相对的第三表面S3和第四表面S4以及在第三方向(Z方向)上彼此相对的第一表面S1和第二表面S2；第一贯通电极131，穿透主体110以连接到第一内电极121；第二贯通电极132，穿透主体110以连接到第二内电极122；第一外电极141和第二外电极144，分别设置在第一表面S1和第二表面S2上并且均连接到第一贯通电极131；以及第三外电极142和第四外电极143，与第一外电极141和第二外电极144间隔开并且均连接到第二贯通电极132。第一外电极141、第二外电极144、第三外电极142和第四外电极143中的每者可包括包含镍的烧结电极。
在主体110中，介电层111以及内电极121和122交替地层叠。主体110的具体形状不受限制，例如，主体110可具有如附图中所示的六面体形状或类似于六面体形状的形状。尽管由于在烧结工艺期间陶瓷粉末颗粒的收缩主体110不必然是完全的六面体形状，但主体110可具有大体上六面体形状。
主体110可具有在厚度方向(Z方向)上彼此相对的第一表面S1和第二表面S2，连接到第一表面S1和第二表面S2并且在宽度方向(Y方向)上彼此相对的第三表面S3和第四表面S4以及连接到第一表面S1和第二表面S2、连接到第三表面S3和第四表面S4并且在长度方向(X方向)上彼此相对的第五表面S5和第六表面S6。在这种情况下，可选择第一表面S1和第二表面S2中的一个表面作为安装表面。
构成主体110的多个介电层111可处于烧结状态，并且相邻的介电层111可彼此一体化使得在不使用扫描电子显微镜(SEM)的情况下相邻的介电层111之间的边界不能明显看出。
根据示例实施例，介电层111的原材料不受限制，只要可由此获得足够的容量即可。例如，介电层111的原材料可以是钛酸钡基材料、铅复合钙钛矿基材料、钛酸锶基材料等。钛酸钡基材料可包括BaTiO3基陶瓷粉末颗粒。陶瓷粉末颗粒可以是例如通过部分地使用钙(Ca)、锆(Zr)等制备的(Ba1-xCax)TiO3、Ba(Ti1-yCay)O3、(Ba1-xCax)(Ti1-yZry)O3或Ba(Ti1-yZry)O3等。根据本公开的目的，各种陶瓷添加剂、有机溶剂、增塑剂、粘合剂、分散剂等可添加到诸如钛酸钡(BaTiO3)等粉末颗粒。
均具有预定厚度的第一覆盖部112和第二覆盖部113可分别设置在主体110的最下面的内电极的下方和最上面的内电极的上方。第一覆盖部112和第二覆盖部113可具有与介电层111的成分相同的成分，并且可通过在主体110的最下面的内电极的下方和最上面的内电极的上方层叠至少一个不包括内电极的介电层而形成。
内电极121和122可包括交替地设置以彼此面对的第一内电极121和第二内电极122，并且介电层111介于每个面对的对之间。
在这种情况下，第一内电极121和第二内电极122可分别包括第一绝缘部122a和第二绝缘部121a。第一绝缘部122a和第二绝缘部121a分别指其中没有形成第一内电极121和第二内电极122的区域(例如，分别没有第一内电极121和第二内电极122的区域)。第一绝缘部122a和第二绝缘部121a可用于确保将第一内电极121和第二内电极122仅连接到具有相应的极性的外电极。例如，第一贯通电极(或第一连接电极)131可通过第二绝缘部121a与第二内电极122间隔开，并且第二贯通电极(或第二连接电极)132可通过第一绝缘部122a与第一内电极121间隔开。
第一内电极121可通过第一贯通电极131连接到第一外电极141和第二外电极144，并且第二内电极122可通过第二贯通电极132连接到第三外电极142和第四外电极143，从而显著增大其中第一内电极121和第二内电极122彼此叠置并且介电层111介于它们之间的区域。因此，多层陶瓷电容器100的容量可显著增大。
第一内电极121和第二内电极122可包含呈最高含量(例如，最高含量的mol％、最高含量的重量等)的镍(Ni)，即，第一内电极121和第二内电极122中的每者的镍的含量高于任意其他元素的含量，但第一内电极121和第二内电极122的材料不限于此。例如，第一内电极121和第二内电极122可使用包含银(Ag)、钯(Pd)、金(Au)、铂(Pt)、镍(Ni)、锡(Sn)、铜(Cu)、钨(W)、钛(Ti)及它们的合金中的至少一种的导电膏形成。导电膏可通过丝网印刷法或凹版印刷法印刷，但是导电膏的印刷方法不限于此。
贯通电极131和132可包含呈最高含量的镍(Ni)，即，贯通电极131和132中的每者的镍的含量高于任意其他元素的含量，但贯通电极131和132的材料不限于此。例如，贯通电极131和132可使用包含银(Ag)、钯(Pd)、金(Au)、铂(Pt)、镍(Ni)、锡(Sn)、铜(Cu)、钨(W)、钛(Ti)及它们的合金中的至少一种的导电膏形成。形成贯通电极131和132的方法不受限制。例如，贯通电极131和132可通过以下步骤形成：形成其中层叠第一内电极121和第二内电极122的层叠体；使用激光钻孔、机械销冲孔(mechanical pin punching)等在第三方向(Z方向)上穿透主体110；以及填充导电膏。
在示例中，内电极121和122以及贯通电极131和132可包含彼此相同的金属材料和/或可具有彼此相同的组分。相同的金属材料可以是镍(Ni)，但不限于此。例如，相同的金属材料可以是银(Ag)、钯(Pd)、金(Au)、铂(Pt)、镍(Ni)、锡(Sn)、铜(Cu)、钨(W)、钛(Ti)及它们的合金。在多层陶瓷电容器的内电极121和122以及贯通电极131和132包含彼此相同的金属材料和/或具有彼此相同的组分的情况下，可使烧结起始温度和/或烧结收缩率匹配以防止出现裂纹、分层等。
在实施例中，贯通电极131和132可在Z方向上突出。参照图2，例如，作为在主体110的贯通孔或贯通电极的形成期间由于烧结收缩等引起的贯通电极被推出到贯通孔的外部的现象的结果，第一贯通电极131可从主体110的第二表面突出。由于在内部安装或表面安装在基板上期间，可能会根据突出部的大小而出现电极分层，因此粘合强度会减小。在根据本公开的多层陶瓷电容器中，外电极(例如，图2中的144和141)可形成在主体的第一表面和第二表面两者上，以防止固定力因突出部而被劣化。参照图2，贯通电极131和132可通过第二表面从主体110突出以与相应的外电极接触，并且外电极141和142均可具有设置在主体110的第二表面上的第一表面以及从外电极的第一表面延伸的腔(具体地，烧结电极141a和142a均可具有在其中延伸的腔)，以容纳贯通电极131和132的从主体110向外突出的一部分。另外，如图2中所示，贯通电极131和132可从主体110的第一表面凹入，外电极144和143可突出穿过主体110的第一表面并分别与贯通电极131和132接触。
在本说明书中，贯通电极131和132中的每个示出为具有圆形形状。然而，贯通电极131和132可具有正方形或三角形形状，并且它们的形状不限于此。贯通电极131和132可形成为在主体的宽度方向(Y方向)上占据5％至65％，但是本公开不限于此。例如，贯通电极131和132的直径(或贯通电极131和132的在Y方向上的尺寸)可以是主体110在宽度方向(Y方向)上的宽度的5％至65％。
在示例中，主体110可具有小于或等于100μm的厚度。主体110的厚度可以是第一表面和第二表面之间的竖直距离，并且其下限不受限制，而可以是例如大于或等于5μm。由于主体110具有小于或等于100μm的厚度，因此根据本公开的多层陶瓷电容器可应用于嵌入基板的多层陶瓷电容器和/或以LSC型安装在应用处理器(AP)的下端部上的电容器。
根据实施例，第一外电极141、第二外电极144、第三外电极142和第四外电极143可设置在主体110的两个相对的外表面上。第一外电极141和第二外电极144可分别设置在主体110的第二表面S2和第一表面S1上，并且可通过上述的第一贯通电极131彼此电连接。第三外电极142和第四外电极143可与第一外电极141和第二外电极144间隔开，可分别设置在主体110的第二表面S2和第一表面S1上，并且可通过上述的第二贯通电极132电连接。
在具有上述结构的多层陶瓷电容器100中，从主体110的顶表面和底表面在主体110的内电极121和122以及主体110的侧表面S3、S4、S5、S6之间延伸的边缘部可减小，从而增大形成第一内电极121和第二内电极122的区域。因此，多层陶瓷电容器的容量可显著增大。例如，由于根据实施例的多层陶瓷电容器100具有其中没有外电极设置在侧表面上并且内电极通过穿透主体的贯通电极连接到外电极的电极结构，因此多层陶瓷电容器的容量可显著增大。
在下文中，将参照图2描述第一外电极141的结构。第一外电极141的结构的描述可以以相同的方式应用于第二外电极144、第三外电极142和第四外电极143。
参照图2，第一外电极141可包括第一烧结电极141a以及第一镀层141b和第二镀层141c。第一烧结电极141a可包含银(Ag)、钯(Pd)、金(Au)、铂(Pt)、镍(Ni)、锡(Sn)、铜(Cu)、钨(W)、钛(Ti)及它们的合金中的至少一种。例如，第一烧结电极141a可以是通过烧结包含镍(Ni)的导电膏形成的烧结电极。与第一烧结电极141a类似，当第一外电极141形成为烧结电极时，第一外电极141可与主体110以及内电极121和122同时形成(即，第一外电极141可烧结到主体110)，并且主体110与第一外电极141之间的粘合强度可一步改善。
在示例中，第一外电极141、第二外电极144、第三外电极142和第四外电极143的表面的中心线平均粗糙度Ra(例如，第一烧结电极141a、第二烧结电极144a、第三烧结电极142a和第四烧结电极143a的表面的中心线平均粗糙度Ra)可在1nm至100nm的范围内。例如，第一烧结电极141a、第二烧结电极144a、第三烧结电极142a和第四烧结电极143a在它们的面对相应的镀层141b、144b、142b和143b的表面上的中心线平均粗糙度Ra高于它们的一个或更多个其他表面(例如，面对主体110的表面)上的中心线平均粗糙度Ra。在本说明书中，“中心线平均粗糙度Ra”可指到虚拟中心线的距离的平均值。具有范围在1nm至100nm的中心线平均粗糙度Ra的外电极可指具有包括上述范围的表面粗糙度的外电极，并且可指具有人为形成或经受工艺以满足上述范围的表面粗糙度的外电极。
中心线平均粗糙度Ra是通过以下步骤计算的值：在第一烧结电极141a、第二烧结电极144a、第三烧结电极142a和第四烧结电极143a的表面上绘制用于粗糙度的虚拟中心线；测量从粗糙度的虚拟中心线到相应的烧结电极的表面的相应的距离(例如，r1，r2，r3，……，和rn)；获得通过式1给出的平均值Ra。
式1：
Figure GDA0003841036310000081
具有满足上述范围的中心线平均粗糙度Ra的烧结电极可通过使用物理方法或化学方法表面改性形成。表面改性方法不受限制，只要可提供上述粗糙度即可。例如，表面改性方法可以是使用酸性溶液或碱性溶液或者使用磨料的物理抛光的表面处理等。
通常，在烧结工艺中，氧化物层形成在包含镍等的烧结电极的表面上。因此，可能难以形成镀层并且镀层可被容易地剥离。当对根据实施例的烧结电极进行表面改性以满足上述范围的中心线平均粗糙度Ra时，可去除氧化物层或者可形成具有预定粗糙度的表面。因此，可增强烧结电极与镀层之间的粘合性，并且可防止镀层被剥离。
根据实施例的第一镀层141b可以是包含镍的镀层，并且第二镀层141c可以是包含铜或锡的镀层。第一镀层141b可包含镍以改善与第一烧结电极141a的粘合性。另外，第二镀层141c可包含铜或锡以形成具有改善的导电性、镀覆粘合性和可焊性的外电极。
在示例中，第一外电极141、第二外电极144、第三外电极142和第四外电极143中的每者可具有3μm至30μm的范围的厚度。第一外电极141、第二外电极144、第三外电极142和第四外电极143中的每者的厚度可指层叠在一起的相应的烧结电极(141a、144a、142a或143a)、相应的第一镀层(141b、144b、142b或143b)以及相应的第二镀层(141c、144c、142c或143c)的总厚度，并且可指(例如，在Z方向上)从主体110到相应的外电极的最外表面(例如，最顶部或最底部)的竖直距离。当用于表面安装或嵌入基板时，外电极的厚度可在上述范围内调整以在没有占用大空间的情况下获得改善的可安装性。
图4、图5、图6A、图6B、图7A和图7B示出了根据本公开中的另一实施例的多层陶瓷电容器。在下文中，将参照图4、图5、图6A、图6B、图7A和图7B详细描述根据本公开中的其他实施例的多层陶瓷电容器。
根据另一实施例的多层陶瓷电容器200包括：其中层叠一个或更多个第一内电极221、介电层211和第二内电极222的主体210；第一连接电极231、第二连接电极232、第三连接电极233和第四连接电极234；以及第一外电极241、第二外电极244、第三外电极242和第四外电极243。介电层211、第一内电极221和第二内电极222以及第一外电极241、第二外电极244、第三外电极242和第四外电极243的材料和构造与上述的那些相同，因此将省略其描述。例如，第一外电极241、第二外电极244、第三外电极242和第四外电极243可分别包括烧结电极241a、244a、242a、243a、第一镀层241b、244b、242b、243b以及第二镀层241c、244c、242c、243c。
多层陶瓷电容器200可包括第一连接电极231、第二连接电极232、第三连接电极233和第四连接电极234，第一连接电极231和第四连接电极234可电连接到第一外电极241和第二外电极244，并且第二连接电极232和第三连接电极233可电连接到第三外电极242和第四外电极243。如上所述，由于可设置多个连接电极用于连接第一外电极和第二外电极，并且用于连接第三外电极和第四外电极，外电极与主体之间的固定强度可进一步增强。
图6A和图6B示出了示出第一内电极221和第二内电极222的形状的截面图。参照图6A和图6B，第一内电极221和第二内电极222可具有T形状以彼此点对称。第一内电极221可具有T形状的电极图案。其中没有设置第一内电极221的电极图案的非设置区域222a可以是绝缘区域。第二内电极222可具有T形状的电极图案。其中没有设置第二内电极222的电极图案的非设置区域221a可以是绝缘区域。
在具有电极图案的多层陶瓷电容器中，第一连接电极231和第四连接电极234可连接到第一内电极221，并且可穿透第二内电极222的非设置区域221a。第二连接电极232和第三连接电极233可连接到第二内电极222，并且可穿透第一内电极221的非设置区域222a。与在内电极中形成通路孔的结构相比，利用连接电极穿透内电极的非设置区域的结构，根据本公开的多层陶瓷电容器可抵消互感从而改善等效串联电感(ESL)，并且可增大容量。
参照图7A和7B，在示例中，设置在介电层311上的第一内电极321和第二内电极322的非设置区域322a和321a可以是圆形的。第一内电极321可具有T形状的电极图案，并且其中没有设置第一内电极321的非设置区域322a(例如，没有第一内电极321的区域)可形成为具有圆形形状或圆角。第二内电极322可具有T形状的电极图案，并且其中没有设置第二内电极322的非设置区域321a(例如，没有第二内电极322的区域)可形成为具有圆形形状或圆角。当内电极图案的凹入部分或拐角形成为如上所述的圆形时，多层陶瓷电容器的容量可进一步增大。
已经以内电极的非设置区域具有正方形形状和圆形形状的例示情况作为示例进行了描述，但是内电极图案的形状不限于此。例如，内电极可具有诸如三角形形状、多边形形状等的各种形状，这些均属于本公开的范围。
图8A、图8B和图9是示出本公开中的另一实施例的截面图。参照图8A、图8B和图9，设置在介电层411上的第一内电极421和第二内电极422可彼此点对称，并且第一内电极421和第二内电极422中的每个可具有矩形形状。第一内电极421可具有第二通路孔和第三通路孔422a，第二内电极422可具有第一通路孔和第四通路孔421a。在这种情况下，第一连接电极431和第四连接电极434可连接到第一内电极421，并且可穿透第二内电极422的第一通路孔和第四通路孔421a。第二连接电极432和第三连接电极433可连接到第二内电极422，并且可穿透第一内电极421的第二通路孔和第三通路孔422a。第一连接电极431和第四连接电极434设置为穿透第二内电极422的第一通路孔和第四通路孔421a，使得第一连接电极431和第四连接电极434可与第二内电极422电绝缘。第二连接电极432和第三连接电极433设置为穿透第一内电极421的第二通路孔和第三通路孔422a，使得第二连接电极432和第三连接电极433可与第一内电极421电绝缘。
图9示出了第一连接电极431和第四连接电极434之间(例如，第一连接电极431和第四连接电极434的中心之间)的距离D1或第二连接电极432和第三连接电极433之间(例如，第二连接电极432和第三连接电极433的中心之间)的距离D1，第一连接电极431、第二连接电极432、第三连接电极433和第四连接电极434中的每个的直径D2，以及第一通路孔421a和第二通路孔422a之间的距离D3或第三通路孔和第四通路孔之间的距离D3。
参照图9，第一连接电极431和第四连接电极434之间的距离D1或第二连接电极432和第三连接电极433之间的距离D1与第一通路孔和第二通路孔之间的距离D3的比D1/D3可在2.08至4.7的范围内。比D1/D3可大于或等于2.08、大于或等于2.20、大于或等于2.30、大于或等于2.40、大于或等于2.50、大于或等于2.60、大于或等于2.70、大于或等于2.80、大于或等于2.90、大于或等于3.00、大于或等于3.05、大于或等于3.10或者大于或等于3.15，并且可小于或等于4.700、小于或等于4.695、小于或等于4.690或者小于或等于4.688。然而，比D1/D3不限于此。当第一连接电极431和第四连接电极434之间的距离D1或第二连接电极432和第三连接电极433之间的距离D1与第一通路孔和第二通路孔之间的距离D3的比D1/D3满足上述范围时，则等效串联电感(ESL)降低。详细地，当该比大于或等于3.125(例如，在3.125至4.7的范围内)时，ESL降低效果会显著改善。
在另一实施例中，第一连接电极431或第二连接电极432的直径D2与第一通路孔和第二通路孔之间的距离D3的比D2/D3可在0.375至0.52的范围内。第一连接电极431或第二连接电极432的直径D2与第一通路孔和第二通路孔之间的距离D3的比D2/D3可大于或等于0.375、大于或等于0.380、大于或等于0.385、大于或等于0.390、大于或等于0.395、大于或等于0.400、大于或等于0.405或者大于或等于0.410，并且可小于或等于0.52。当第一连接电极431或第二连接电极432的直径D2与第一通路孔和第二通路孔之间的距离D3的比D2/D3满足上述范围时，等效串联电感(ESL)可降低。详细地，当比D2/D3大于或等于0.41时，ESL降低效果可显著改善。当比D2/D3大于或等于0.52时，多层陶瓷电容器的容量会减小。
图10至图14示出制造图1、图2、图3A、图3B和图4中所示的多层陶瓷电容器的方法。将参照图10至图14描述制造图1、图2、图3A、图3B和图4中所示的多层陶瓷电容器的方法。通过制造多层陶瓷电容器的方法的描述，多层陶瓷电容器的结构可被更清楚地说明。
如图10中所示，通过层叠在其一个表面上印刷有包括导电金属的膏的多个片可制备包括介电层511以及第一内电极521和第二内电极522的主体510，介电层511介于第一内电极521和第二内电极522之间。通过在主体510的上部和下部上层叠均不包括内电极的介电层可形成第一覆盖部512和第二覆盖部513。
在示例中，视情况，可在第一覆盖部512或第二覆盖部513上设置识别部550。可在第一覆盖部512和第二覆盖部513中的一个上形成识别部550并且可使用亮度或色彩上的差异而用于识别主体510的上部和下部。识别部550可以是其中烧结单个陶瓷生片或层叠多个陶瓷生片的介电层，并且可被包括在第一覆盖部512或第二覆盖部513中。在图1、图2、图4和图5中示出并且参照图1、图2、图4和图5描述的主体110和210可分别包括与在此描述的识别部550类似的识别部150和250。
使识别部550具有与第一覆盖部512或第二覆盖部513的亮度或色彩不同的亮度或色彩的方法不受限制。识别部550可使用具有与主体510中包括的陶瓷颗粒的尺寸不同的尺寸的陶瓷颗粒形成，或者可通过向陶瓷颗粒中添加从Ni、Mn、Cr、Mg、Y和V中选择的至少一种金属的氧化物、BaSiO3或CaSiO3而形成。然而，识别部550的材料不限于此。当设置识别部550时，可将主体510的上部和下部彼此区分开，并且可确定上述贯通孔、贯通电极或连接电极从其突出的突出部的方向。因此，根据本公开的多层陶瓷电容器可通过选择具有更好粘合强度的方向安装在基板上。
在形成覆盖部之后，使用激光钻孔、机械销冲孔等在主体510中形成穿透第一绝缘部(未示出)和第二绝缘部521a的贯通孔H。如图11中所示，通过将导电膏涂敷到贯通孔H或使用镀覆等填充导电材料形成第一贯通电极531和第二贯通电极(未示出)。
然后，在主体510的相对的表面上形成第一外电极541、第二外电极544、第三外电极(未示出)和第四外电极(未示出)以连接到第一贯通电极531和第二贯通电极。
更具体地，可通过以下步骤形成第一外电极541、第二外电极544、第三外电极和第四外电极(未示出)：在主体510上形成均包含镍的第一烧结电极541a、第二烧结电极544a、第三烧结电极(未示出)和第四烧结电极(未示出)(图12)；在第一烧结电极541a、第二烧结电极544a、第三烧结电极和第四烧结电极中的每个上形成第一镀层(541b、544b)(图13)；在第一镀层中的每个上形成第二镀层(541c、544c)(图14)。
通过涂敷包含镍的导电膏并烧结该导电膏可形成烧结电极。第一镀层可包含镍并且可通过电镀覆法或化学镀覆法形成。第二镀层可包含铜或锡，并且可通过电镀覆法或化学镀覆法形成。
在形成烧结电极后，执行烧结和塑化以形成第一镀层和第二镀层。结果，完成图1、图2、图3A、图3B和图4中所示的多层陶瓷电容器。
如上所述，根据实施例，通过将包含镍的烧结电极涂敷到主体以与穿透主体的贯通电极连接，可改善多层陶瓷电容器的粘合强度。
根据另一实施例，外电极中包括的烧结电极的表面可具有中心线平均粗糙度Ra以在烧结电极上形成镍镀层。
根据另一实施例，可提供一种具有低轮廓并且与基板的粘合性改善的多层陶瓷电容器。
根据另一实施例，可防止由于烧结工艺中的不匹配等导致产生裂纹，从而改善产品的可靠性。
尽管上面已经示出和描述了示例实施例，但是对于本领域技术人员将明显的是，在不脱离本公开的由所附权利要求限定的范围的情况下可进行修改和改变。

Claims (23)

1.一种多层陶瓷电容器，包括：
主体，包括层叠的第一内电极和第二内电极，且介电层介于所述第一内电极和所述第二内电极之间，并且所述主体具有在第一方向上彼此相对的第五表面和第六表面，在第二方向上彼此相对的第三表面和第四表面以及在第三方向上彼此相对的第一表面和第二表面；
第一贯通电极，穿透所述主体以连接到所述第一内电极；
第二贯通电极，穿透所述主体以连接到所述第二内电极；
第一外电极和第二外电极，分别设置在所述第一表面和所述第二表面上，并且均连接到所述第一贯通电极；以及
第三外电极和第四外电极，分别设置在所述第一表面和所述第二表面上，以与所述第一外电极和所述第二外电极间隔开，并且均连接到所述第二贯通电极，
其中，所述第一外电极、所述第二外电极、所述第三外电极和所述第四外电极中的每者包括包含镍的烧结电极以及顺序地层叠在相应的烧结电极上的第一镀层和第二镀层，
其中，所述第一内电极、所述第二内电极、所述第一贯通电极、所述第二贯通电极和所述第一镀层中的每者包括镍，且在所述第一内电极和所述第二内电极中的每者中，镍的摩尔含量高于任意其他元素的摩尔含量，并且
所述第二镀层包括铜或锡。
2.如权利要求1所述的多层陶瓷电容器，其中，所述第一外电极、所述第二外电极、所述第三外电极和所述第四外电极中的每者中的烧结电极的一个表面的中心线平均粗糙度在1nm至100nm的范围内。
3.如权利要求1所述的多层陶瓷电容器，其中，所述第一贯通电极和所述第二贯通电极中的每者从所述主体的所述第二表面突出。
4.如权利要求1所述的多层陶瓷电容器，其中，所述第一外电极、所述第二外电极、所述第三外电极和所述第四外电极被烧结到所述主体。
5.如权利要求1所述的多层陶瓷电容器，其中，所述第一外电极、所述第二外电极、所述第三外电极和所述第四外电极中的每者的厚度在3μm至30μm的范围内。
6.如权利要求1所述的多层陶瓷电容器，其中，所述主体在所述第一内电极和所述第二内电极的堆叠方向上的厚度小于或等于100μm。
7.如权利要求1所述的多层陶瓷电容器，其中，所述第一贯通电极包括第一连接电极和第四连接电极，所述第一连接电极和所述第四连接电极均穿透所述主体以与所述第一外电极和第二外电极中的每者接触，并且
所述第二贯通电极包括第二连接电极和第三连接电极，所述第二连接电极和所述第三连接电极均穿透所述主体以与所述第三外电极和所述第四外电极中的每者接触。
8.如权利要求7所述的多层陶瓷电容器，其中，所述第一内电极和所述第二内电极均具有T形状且彼此点对称，
所述第一连接电极和所述第四连接电极穿透所述主体的没有所述第二内电极的区域，并且
所述第二连接电极和所述第三连接电极穿透所述主体的没有所述第一内电极的区域。
9.如权利要求8所述的多层陶瓷电容器，其中，所述主体的没有所述第一内电极的区域和所述主体的没有所述第二内电极的区域具有圆角。
10.如权利要求7所述的多层陶瓷电容器，其中，所述第一内电极和所述第二内电极均呈矩形且彼此点对称，
所述第一内电极具有第二通路孔和第三通路孔，
所述第二内电极具有第一通路孔和第四通路孔，
所述第一连接电极和所述第四连接电极穿透所述第一通路孔和所述第四通路孔，并且
所述第二连接电极和所述第三连接电极穿透所述第二通路孔和所述第三通路孔。
11.如权利要求10所述的多层陶瓷电容器，其中，所述第一连接电极和所述第四连接电极的中心之间的距离D1或所述第二连接电极和所述第三连接电极的中心之间的距离D1与所述第一通路孔和所述第二通路孔之间的最短距离D3的比D1/D3在2.08至4.7的范围内。
12.如权利要求10所述的多层陶瓷电容器，其中，所述第一连接电极的直径D2或所述第二连接电极的直径D2与所述第一通路孔和所述第二通路孔之间的最短距离D3的比D2/D3在0.375至0.52的范围内。
13.一种多层陶瓷电容器，包括：
主体，包括交替堆叠的第一内电极和第二内电极，在所述第一内电极和所述第二内电极之间层叠有介电层；
第一贯通电极和第二贯通电极，穿透所述主体以分别连接到所述第一内电极和所述第二内电极；以及
第一外电极和第二外电极，设置在所述主体的第一表面上，分别连接到所述第一贯通电极和所述第二贯通电极，并且均包括设置在所述主体的所述第一表面上的烧结电极以及顺序地设置在相应的烧结电极上的第一镀层和第二镀层，
其中，所述第一内电极、所述第一贯通电极以及所述第一外电极的所述烧结电极和所述第一镀层中的每者包含镍，且在所述第一内电极中，镍的摩尔含量高于任意其他元素的摩尔含量，并且
所述第二镀层包括铜或锡。
14.如权利要求13所述的多层陶瓷电容器，其中，所述第一贯通电极中的镍的摩尔含量高于所述第一贯通电极中的任意其他元素的摩尔含量。
15.如权利要求13所述的多层陶瓷电容器，其中，所述第一贯通电极和所述第二贯通电极中的每者通过所述第一表面从所述主体向外突出，以分别与所述第一外电极和所述第二外电极接触，并且
所述第一外电极和所述第二外电极中的每者具有设置在所述主体的所述第一表面上的第一表面以及从所述第一外电极和所述第二外电极中的每者的所述第一表面延伸的腔，以容纳所述第一贯通电极和所述第二贯通电极中的相应的一个的从所述主体向外突出的部分。
16.如权利要求15所述的多层陶瓷电容器，其中，所述第一外电极和第二外电极中的每个相应的烧结电极具有在每个相应的烧结电极中延伸的所述腔。
17.如权利要求13所述的多层陶瓷电容器，其中，所述第二内电极、所述第二贯通电极以及所述第二外电极的所述烧结电极和所述第一镀层中的每者包含镍。
18.如权利要求13所述的多层陶瓷电容器，其中，所述多层陶瓷电容器还包括第三外电极和第四外电极，所述第三外电极和所述第四外电极设置在所述主体的与所述主体的所述第一表面相对的第二表面上，分别连接到所述第一贯通电极和所述第二贯通电极，并且均包括设置在所述主体的所述第二表面上的烧结电极和顺序地设置在所述第二表面上的所述烧结电极上的第一镀层和第二镀层，
其中，所述第二内电极、所述第二贯通电极以及所述第三外电极和所述第四外电极中的每者的所述烧结电极和所述第一镀层中的每者包含镍。
19.如权利要求18所述的多层陶瓷电容器，其中，所述第三外电极和所述第四外电极中的每者突出穿过所述主体的所述第二表面以分别与所述主体的内部的所述第一贯通电极和所述第二贯通电极接触。
20.一种多层陶瓷电容器，包括：
主体，包括交替堆叠的第一内电极和第二内电极，在所述第一内电极和所述第二内电极之间层叠有介电层；
第一贯通电极和第二贯通电极，穿透所述主体以分别连接到所述第一内电极和所述第二内电极；以及
第一外电极和第二外电极，设置在所述主体的第一表面上并分别连接到所述第一贯通电极和所述第二贯通电极，
其中，所述第一外电极和所述第二外电极中的每者包括设置在所述主体的所述第一表面上的烧结电极以及顺序地设置在所述烧结电极上的一个或更多个镀层，
所述第一外电极和所述第二外电极的每个烧结电极在其面对所述一个或更多个镀层的表面上的平均粗糙度比在其面对所述主体的所述第一表面的表面上的平均粗糙度高，并且
其中，所述第一内电极、所述第二内电极、所述第一贯通电极、所述第二贯通电极、所述第一外电极和所述第二外电极中的每个的所述烧结电极和至少一个镀层中的每者包括镍，且在所述第一内电极和所述第二内电极中的每者中，镍的摩尔含量高于任意其他元素的摩尔含量。
21.如权利要求20所述的多层陶瓷电容器，其中，每个烧结电极在其面对所述一个或更多个镀层的所述表面上的中心线平均粗糙度在1nm至100nm的范围内。
22.如权利要求20所述的多层陶瓷电容器，其中，所述多层陶瓷电容器还包括第三外电极和第四外电极，所述第三外电极和所述第四外电极设置在所述主体的与所述主体的所述第一表面相对的第二表面上，并分别连接到所述第一贯通电极和所述第二贯通电极，并且均包括设置在所述主体的所述第二表面上的烧结电极和设置在所述第二表面上的所述烧结电极上的一个或更多个镀层。
23.如权利要求22所述的多层陶瓷电容器，其中，所述第三外电极和所述第四外电极中的每个的所述烧结电极和至少一个镀层中的每者包含镍。
CN202010395477.XA 2019-07-04 2020-05-12 多层陶瓷电容器 Active CN112185700B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0080682 2019-07-04
KR1020190080682A KR20190116122A (ko) 2019-07-04 2019-07-04 적층 세라믹 커패시터

Publications (2)

Publication Number Publication Date
CN112185700A CN112185700A (zh) 2021-01-05
CN112185700B true CN112185700B (zh) 2023-03-24

Family

ID=68171238

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010395477.XA Active CN112185700B (zh) 2019-07-04 2020-05-12 多层陶瓷电容器

Country Status (4)

Country Link
US (1) US11227723B2 (zh)
JP (1) JP2021013009A (zh)
KR (1) KR20190116122A (zh)
CN (1) CN112185700B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014152434A2 (en) 2013-03-15 2014-09-25 Genomatica, Inc. Microorganisms and methods for producing butadiene and related compounds by formate assimilation
WO2015084633A1 (en) 2013-12-03 2015-06-11 Genomatica, Inc. Microorganisms and methods for improving product yields on methanol using acetyl-coa synthesis
KR102620521B1 (ko) 2019-07-05 2024-01-03 삼성전기주식회사 적층 세라믹 커패시터
KR102333086B1 (ko) 2019-08-19 2021-12-01 삼성전기주식회사 적층 세라믹 커패시터
KR20190116126A (ko) 2019-07-05 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터
KR20190116145A (ko) 2019-08-02 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터
KR20220060286A (ko) * 2020-11-04 2022-05-11 삼성전기주식회사 적층형 커패시터
KR20220074263A (ko) * 2020-11-27 2022-06-03 삼성전기주식회사 적층형 커패시터
KR20220074262A (ko) * 2020-11-27 2022-06-03 삼성전기주식회사 적층형 커패시터
CN113517137B (zh) * 2021-07-15 2022-08-09 江门市东有科技有限公司 一种多层陶瓷电容器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101651044A (zh) * 2008-08-13 2010-02-17 Tdk株式会社 层叠陶瓷电子部件及其制造方法
JP2018182106A (ja) * 2017-04-14 2018-11-15 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004281957A (ja) * 2003-03-19 2004-10-07 Murata Mfg Co Ltd 積層型セラミック電子部品およびその製造方法
US7136272B2 (en) * 2003-03-28 2006-11-14 Intel Corporation Low parasitic inductance capacitor with central terminals
JP2006024722A (ja) * 2004-07-07 2006-01-26 Ngk Spark Plug Co Ltd 積層コンデンサ及びその製造方法
JP4844487B2 (ja) * 2006-08-09 2011-12-28 株式会社村田製作所 積層コンデンサ、回路基板、回路モジュール及び積層コンデンサの製造方法
JP5155211B2 (ja) * 2009-02-09 2013-03-06 日本特殊陶業株式会社 積層コンデンサ
JP5589891B2 (ja) * 2010-05-27 2014-09-17 株式会社村田製作所 セラミック電子部品及びその製造方法
JP5246215B2 (ja) * 2010-07-21 2013-07-24 株式会社村田製作所 セラミック電子部品及び配線基板
KR101376839B1 (ko) * 2012-10-12 2014-03-20 삼성전기주식회사 적층 세라믹 커패시터
KR101497192B1 (ko) * 2012-12-27 2015-02-27 삼성전기주식회사 전자부품 내장 인쇄회로기판 및 그 제조방법
JP6263849B2 (ja) * 2013-03-25 2018-01-24 株式会社村田製作所 積層セラミックコンデンサ
US9460855B2 (en) * 2013-10-01 2016-10-04 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board having the same
JP2016012689A (ja) 2014-06-30 2016-01-21 株式会社村田製作所 セラミック電子部品
JP2017216328A (ja) 2016-05-31 2017-12-07 株式会社村田製作所 セラミックコンデンサ
KR101867982B1 (ko) * 2016-07-20 2018-06-18 삼성전기주식회사 커패시터 및 그 실장 기판
KR102620535B1 (ko) * 2016-09-06 2024-01-03 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
JP2018060998A (ja) * 2016-09-28 2018-04-12 株式会社村田製作所 メディア
CN107871605B (zh) * 2016-09-28 2019-10-01 株式会社村田制作所 介质以及电子部件的制造方法
KR102393213B1 (ko) 2017-09-07 2022-05-02 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR102121579B1 (ko) * 2018-10-02 2020-06-10 삼성전기주식회사 적층 세라믹 전자부품
KR102148446B1 (ko) * 2018-10-02 2020-08-26 삼성전기주식회사 적층 세라믹 전자부품
KR102101932B1 (ko) * 2018-10-02 2020-04-20 삼성전기주식회사 적층 세라믹 전자부품
KR102333086B1 (ko) * 2019-08-19 2021-12-01 삼성전기주식회사 적층 세라믹 커패시터
KR102620521B1 (ko) * 2019-07-05 2024-01-03 삼성전기주식회사 적층 세라믹 커패시터
KR20190116123A (ko) * 2019-07-04 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터
KR20190116124A (ko) * 2019-07-05 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터
KR20190116126A (ko) * 2019-07-05 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터
KR20190116145A (ko) * 2019-08-02 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터
KR102333095B1 (ko) * 2019-08-19 2021-12-01 삼성전기주식회사 적층 세라믹 커패시터

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101651044A (zh) * 2008-08-13 2010-02-17 Tdk株式会社 层叠陶瓷电子部件及其制造方法
JP2018182106A (ja) * 2017-04-14 2018-11-15 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法

Also Published As

Publication number Publication date
JP2021013009A (ja) 2021-02-04
US20210005384A1 (en) 2021-01-07
CN112185700A (zh) 2021-01-05
KR20190116122A (ko) 2019-10-14
US11227723B2 (en) 2022-01-18

Similar Documents

Publication Publication Date Title
CN112185700B (zh) 多层陶瓷电容器
CN112309716B (zh) 多层陶瓷电容器
CN112185701B (zh) 多层陶瓷电容器
CN112185704B (zh) 多层陶瓷电容器
CN112185702B (zh) 多层陶瓷电容器
JP7476652B2 (ja) 積層セラミックキャパシタ
CN112185699B (zh) 多层陶瓷电容器
CN112397307B (zh) 多层陶瓷电容器
US20220165504A1 (en) Multilayer ceramic capacitor
CN112185693B (zh) 多层陶瓷电容器
KR102538905B1 (ko) 적층 세라믹 커패시터

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant