KR20220074263A - 적층형 커패시터 - Google Patents

적층형 커패시터 Download PDF

Info

Publication number
KR20220074263A
KR20220074263A KR1020200162565A KR20200162565A KR20220074263A KR 20220074263 A KR20220074263 A KR 20220074263A KR 1020200162565 A KR1020200162565 A KR 1020200162565A KR 20200162565 A KR20200162565 A KR 20200162565A KR 20220074263 A KR20220074263 A KR 20220074263A
Authority
KR
South Korea
Prior art keywords
metal oxide
layer
electrode
oxide layer
layers
Prior art date
Application number
KR1020200162565A
Other languages
English (en)
Inventor
이장열
방혜민
박태준
이해준
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020200162565A priority Critical patent/KR20220074263A/ko
Priority to US17/307,388 priority patent/US11682527B2/en
Priority to CN202110896124.2A priority patent/CN114566385A/zh
Publication of KR20220074263A publication Critical patent/KR20220074263A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/252—Terminals the terminals being coated on the capacitive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

본 발명의 일 실시형태는 복수의 유전체층이 적층된 적층 구조와 상기 유전체층을 사이에 두고 적층된 복수의 내부 전극을 포함하는 바디와, 상기 바디 외부에 형성되어 상기 내부 전극과 접속되며, 상기 바디에서 상기 내부 전극이 노출된 제1면을 커버하는 제1 전극층과, 상기 제1 전극층을 커버하는 제2 전극층을 포함하는 외부 전극과, 상기 제1 및 제2 전극층 사이에 배치되며 불연속 영역을 갖는 제1 금속산화물층 및 상기 바디에서 상기 외부 전극이 배치되지 않은 표면 중 적어도 일부를 커버하며 다층 구조를 갖는 제2 금속산화물층을 포함하는 적층형 커패시터를 제공한다.

Description

적층형 커패시터 {MULTILAYER CAPACITOR}
본 발명은 적층형 커패시터에 관한 것이다.
커패시터는 전기를 저장할 수 있는 소자로서, 일반적으로 2개의 전극을 대향시켜 전압을 걸면 각 전극에 전기가 축적되는 원리를 이용한다. 직류 전압을 인가한 경우에는 전기가 축전되면서 커패시터 내부에 전류가 흐르지만, 축적이 완료되면 전류가 흐르지 않게 된다. 한편, 교류 전압을 인가한 경우, 전극의 극성이 교변하면서 교류 전류가 흐르게 된다.
이러한 커패시터는 전극 간에 구비되는 절연체의 종류에 따라서, 알루미늄으로 전극을 구성하고 상기 알루미늄 전극 사이에 얇은 산화막을 구비하는 알루미늄 전해 커패시터, 전극 재료로 탄탈륨을 사용하는 탄탈륨 커패시터, 전극 사이에 티탄산바륨과 같은 고유전율의 유전체를 사용하는 세라믹 커패시터, 전극 사이에 구비되는 유전체로 고유전율계 세라믹을 다층 구조로 사용하는 적층 세라믹 커패시터(Multi-Layer Ceramic Capacitor, MLCC), 전극 사이의 유전체로 폴리스티렌 필름을 사용하는 필름 커패시터 등 여러 종류로 구분될 수 있다.
이 중에서 적층 세라믹 커패시터는 온도 특성 및 주파수 특성이 우수하고 소형으로 구현 가능하다는 장점을 가지고 있어 최근 고주파 회로 등 다양한 분야에서 많이 응용되고 있다. 최근에는 적층 세라믹 커패시터를 더욱 작게 구현하기 위한 시도가 계속되고 있으며 이를 위해 유전체층과 내부 전극을 얇게 형성하고 있다.
최근 적층형 커패시터 관련 분야에서는 수분이나 도금액 등의 침투에 의한 불량을 줄여서 내습 신뢰성을 향상시키고자 하는 시도가 많이 이루어지고 있다. 하나의 방법으로서 커패시터 바디의 커버층이나 외부 전극을 두껍게 형성하는 경우, 부품의 크기가 커지고 동일한 크기에서 정전 용량이 저하되는 문제가 있다.
본 발명의 일 목적은 내습 신뢰성이 향상된 적층형 커패시터를 제공하는 것이다.
상술한 과제를 해결하기 위한 방법으로, 본 발명은 일 예를 통하여 적층형 커패시터의 신규한 구조를 제안하고자 하며, 구체적으로, 복수의 유전체층이 적층된 적층 구조와 상기 유전체층을 사이에 두고 적층된 복수의 내부 전극을 포함하는 바디와, 상기 바디 외부에 형성되어 상기 내부 전극과 접속되며, 상기 바디에서 상기 내부 전극이 노출된 제1면을 커버하는 제1 전극층과, 상기 제1 전극층을 커버하는 제2 전극층을 포함하는 외부 전극과, 상기 제1 및 제2 전극층 사이에 배치되며 불연속 영역을 갖는 제1 금속산화물층 및 상기 바디에서 상기 외부 전극이 배치되지 않은 표면 중 적어도 일부를 커버하며 다층 구조를 갖는 제2 금속산화물층을 포함한다.
일 실시 예에서, 상기 제1 및 제2 금속산화물층은 서로 접촉하고 있을 수 있다.
일 실시 예에서, 상기 제1 및 제2 금속산화물층의 경계는 상기 제2 전극층의 단부에 위치할 수 있다.
일 실시 예에서, 상기 제1 및 제2 금속산화물층은 서로 동일한 금속산화물 성분을 포함할 수 있다.
일 실시 예에서, 상기 제2 금속산화물층은 상기 바디에서 상기 복수의 내부 전극의 적층 방향에 수직한 제2면과 상기 제1면 및 제2면에 수직한 제3면을 커버할 수 있다.
일 실시 예에서, 상기 제2 금속산화물층은 상기 제2면 및 제3면 전체를 커버할 수 있다.
일 실시 예에서, 상기 제1 금속산화물층의 불연속 영역 중 적어도 일부는 상기 제1 및 제2 전극층 중 적어도 하나가 충전될 수 있다.
일 실시 예에서, 상기 제1 및 제2 전극층은 동일한 물질을 포함할 수 있다.
일 실시 예에서, 상기 제1 및 제2 전극층은 Cu 및 Ni 중 적어도 하나를 포함할 수 있다.
일 실시 예에서, 상기 제1 및 제2 전극층은 상기 제1 금속산화물층에 포함된 것과 동일한 성분의 금속산화물을 포함할 수 있다.
일 실시 예에서, 상기 제1 금속산화물층은 글라스 성분을 더 포함할 수 있다.
일 실시 예에서, 상기 제2 금속산화물층의 다층 구조는 서로 다른 성분의 제1층 및 제2층의 적층 구조를 포함할 수 있다.
일 실시 예에서, 상기 제1층 및 제2층은 2회 이상 반복하여 교대로 적층될 수 있다.
일 실시 예에서, 상기 제1층은 복수 개의 영역으로 분리되어 있고 이들 사이에는 제1 간극이 형성되며, 상기 제2층은 복수 개의 영역으로 분리되어 있고 이들 사이에는 제2 간극이 형성될 수 있다.
일 실시 예에서, 상기 적층 구조의 적어도 일부 영역에서 상기 제1 간극과 상기 제2 간극은 상기 제1층 및 제2층의 두께 방향으로 오버랩되지 않도록 배치될 수 있다.
일 실시 예에서, 상기 제1 금속산화물층은 다층 구조를 가질 수 있다.
일 실시 예에서, 상기 제1 금속산화물층의 표면은 랜덤한 형상일 수 있다.
일 실시 예에서, 상기 바디 표면에는 홈이 형성되어 있고 상기 제2 금속산화물층은 상기 홈을 충전할 수 있다.
일 실시 예에서, 상기 외부 전극은 상기 제2 전극층을 커버하는 추가 전극층을 더 포함하며, 상기 추가 전극층의 단부는 상기 제2 금속산화물층을 커버할 수 있다.
본 발명의 일 예에 따른 적층형 커패시터의 경우, 내습 신뢰성이 향상될 수 있다.
도 1은 본 발명의 일 실시 형태에 따른 적층형 커패시터의 외관을 개략적으로 도시한 사시도이다.
도 2는 도 1의 적층형 커패시터에서 I-I` 단면도이다.
도 3은 도 1의 적층형 커패시터에서 II-II` 단면도이다.
도 4 내지 9는 도 2의 일부 영역을 확대하여 나타낸 것이다.
이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 통상의 기술자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다. 나아가, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 본 발명의 일 실시 형태에 따른 적층형 커패시터의 외관을 개략적으로 도시한 사시도이다. 도 2 및 도 3은 도 1의 적층형 커패시터에서 각각 I-I` 및 II-II` 단면도이다. 그리고 도 4 내지 9는 도 2의 일부 영역을 확대하여 나타낸 것이다.
도 1 내지 4를 함께 참조하면, 본 발명의 일 실시 형태에 따른 적층형 커패시터(100)는 유전체층(111) 및 이를 사이에 두고 적층된 복수의 내부 전극(121, 122)을 포함하는 바디(110), 외부 전극(131, 132), 그리고 제1 및 제2 금속산화물층(151, 152)을 포함한다. 여기서 제1 및 제2 금속산화물층(151, 152)은 외부로부터 습기나 도금액 등의 침입을 방지할 수 있다. 제1 금속산화물층(151)은 불연속 영역(D)을 갖고, 제2 금속산화물층(152) 다층 구조를 갖는다.
바디(110)는 복수의 유전체층(111)을 포함하며, 예컨대 복수의 그린 시트를 적층한 후 소결하여 얻어질 수 있다. 이러한 소결 공정에 의하여 복수의 유전체층(111)은 일체화된 형태를 가질 수 있다. 그리고 도 1에 도시된 형태와 같이, 바디(110)는 직육면체와 유사한 형상을 가질 수 있다. 바디(110)에 포함된 유전체층(111)은 고유전율을 갖는 세라믹 재료를 포함할 수 있으며, 예를 들어 BT계, 즉, 티탄산바륨(BaTiO3)계 세라믹을 포함할 수 있지만, 충분한 정전 용량을 얻을 수 있는 한 당 기술 분야에서 알려진 다른 물질도 사용 가능할 것이다. 유전체층(111)에는 주성분인 이러한 세라믹 재료와 함께 필요한 경우, 첨가제, 유기용제, 가소제, 결합제 및 분산제 등이 더 포함될 수 있다. 여기서 첨가제의 경우, 이들은 제조 과정에서 금속 산화물 형태로 첨가될 수 있다. 이러한 금속 산화물 첨가제의 예로서, MnO2, Dy2O3, BaO, MgO, Al2O3, SiO2, Cr2O3 및 CaCO3 중 적어도 하나의 물질을 포함할 수 있다.
복수의 내부 전극(121, 122)은 세라믹 그린 시트의 일면에 소정의 두께로 도전성 금속을 포함하는 페이스트를 인쇄한 후 이를 소결하여 얻어질 수 있다. 이 경우, 복수의 내부 전극(121, 122)은 바디(110)의 서로 대향하는 방향(도면을 기준으로 Z 방향)으로 노출된 제1 및 제2 내부 전극(121, 122)을 포함할 수 있으며, 바디(110)에서 제1 및 제2 내부 전극(121, 122)이 노출된 면을 제1면(S1)으로 정의하기로 한다. 제1 및 제2 내부 전극(121, 122)은 서로 다른 외부 전극(131, 132)과 연결되어 구동 시 서로 다른 극성을 가질 수 있으며, 이들 사이에 배치된 유전체층(111)에 의해 서로 전기적으로 분리될 수 있다. 다만, 외부 전극(131, 132)의 개수나 내부 전극(121, 122)과의 연결 방식은 실시 형태에 따라 달라질 수 있을 것이다. 내부 전극(121, 122)을 이루는 주요 구성 물질은 Cu, Ni, Ag, Pd 등을 예로 들 수 있으며, 이들의 합금도 사용할 수 있을 것이다.
외부 전극(131, 132)은 바디(110)의 외부에 형성되며, 제1 및 제2 내부 전극(121, 122)과 각각 접속된 제1 및 제2 외부 전극(131, 132)을 포함할 수 있다. 외부 전극(131, 132)은 제1 전극층(141), 제2 전극층(142)을 포함하며, 여기에 더하여 추가 전극층(143)을 더 포함할 수 있다.
제1 전극층(141)은 바디(110)의 제1면(S1)에 배치되며, 여기서, 제1면(S1)은 내부 전극(121, 122)이 노출된 면에 해당한다. 제1 전극층(141)은 내부 전극(121, 122)과 접속되며, 도전성 물질, 예컨대, Cu, Ni이나 이들의 합금으로 형성될 수 있다. 제1 전극층(141)은 바디(110)의 제1면(S1)에 도전성 페이스트를 전사하거나 프린팅 혹은 디핑하는 방식 등으로 형성될 수 있다. 이 경우, 제1 전극층(141)은 바디(110)의 제1면(S1) 외에 내부 전극(121, 122)의 적층 방향(X 방향)에 수직한 제2면(S2, S3), 그리고 제1면(S1) 및 제2면(S2)에 수직한 제3면(S3)에 모두 형성될 수 있다. 다만, 실시 형태에 따라서는 제1 전극(141)은 바디(110)의 제1면(S1)에만 형성될 수도 있다. 제2 전극층(142)은 제1 전극층(141)을 커버하며, 도전성 물질, 예컨대, Ni, Cu이나 이들의 합금으로 형성될 수 있다. 이 경우, 제2 전극층(142)은 제1 전극층(141)과 동일한 물질을 포함할 수 있다. 제2 전극층(142)은 제1 금속산화물층(151)을 커버하도록 도전성 페이스트를 전사하거나 프린팅 혹은 디핑하는 방식 등으로 형성될 수 있다. 상술한 방식을 이용하는 경우, 제1 및 제2 전극층(141, 142)은 도전성 페이스트를 소성하여 얻어진 소성 전극 형태로 구현될 수 있다.
제1 금속산화물층(151)은 제1 및 제2 전극층(141, 142) 사이에 배치되며 도 4에 도시된 형태와 같이 불연속 영역(D)을 갖는다. 제1 금속산화물층(151)은 도금액 등이 전극층(141, 142)을 거쳐서 바디(110)로 침투하는 것을 효과적으로 차단할 수 있다. 이를 위해 본 실시 형태에서는 비교적 얇고 균일하게 코팅될 수 있는 금속산화물로 제1 금속산화물층(151)을 구현하여 외부 전극(131, 132)의 크기를 작게 유지하면서도 내습 차단 특성을 향상시키고자 하였다. 이러한 기능을 고려하여 제1 금속산화물층(151)에 포함된 금속산화물 성분은 Si, Al, Zr, Li, Hf 등의 산화물을 사용할 수 있다.
제1 금속산화물층(151)의 경우, 불연속 영역(D)을 포함하는데 그 중 적어도 일부는 제1 및 제2 전극층(141, 142) 중 적어도 하나가 충전되어 제1 및 제2 전극층(141, 142)은 서로 연결될 수 있다. 이러한 불연속 영역(D)에 의하여 제1 및 제2 전극층(141, 142)의 전기 연결 경로가 형성될 수 있다. 제1 금속산화물층(151)의 불연속 영역(D)은 제1 및 제2 전극층(141, 142)의 소성 과정에서 제1 금속산화물층(151)의 금속산화물 성분이 용융되고 제1 금속산화물층(151)의 일부가 떨어져 나감에 따라 형성될 수 있다. 이에 따라, 도 9에 도시된 형태와 같이, 제1 금속산화물층(151)의 표면은 랜덤한 형상으로 형성될 수도 있다. 제1 금속산화물층(151)은 단면을 기준으로 보면 전체적으로 층 형태를 유지하는 것으로 보일 수 있으며, 불연속 영역(D)에 의하여 구분되는 다수의 영역들은 아일랜드 형태로 존재할 수 있다. 그리고 제1 및 제2 전극층(141, 142)은 제1 금속산화물층(151)에 포함된 것과 동일한 성분의 금속산화물(O)을 포함할 수 있다. 이 경우, 제1 금속산화물층(151)의 금속산화물 성분이나 제1 및 제2 전극층(141, 142)에 존재하는 금속산화물(O)은 제1 및 제2 전극층(141, 142)의 글라스 성분과 함께 용융될 수 있고 이와 반응할 수도 있다. 이에 따라, 제1 금속산화물층(151)은 금속산화물만을 포함하는 것은 아니며 글라스 성분을 일부 포함할 수도 있다. 또한, 제1 금속산화물층(151)은 도 4에서 점선으로 표시한 것과 같이 다층 구조를 가질 수도 있다. 이는 후술할 바와 같이, 제1 및 제2 금속산화물층(151, 152)을 다층 구조로 동시에 형성하는 방식으로 얻어질 수 있으며, 다만, 소성 과정에서 제1 금속산화물층(151)의 일부는 소실될 수 있으므로, 제2 금속산화물층(152)보다 제1 금속산화물층(151)은 다층 구조가 뚜렷하게 남아있지 않게 된다.
제2 금속산화물층(152)은 바디(110)에서 외부 전극(131, 132)이 배치되지 않은 표면 중 적어도 일부를 커버하며 본 실시 형태의 경우, 제2 금속산화물층(152)은 바디(110)의 제2면(S2)과 제3면(S3)을 커버한다. 또한, 제2 금속산화물층(152)은 제2면(S2) 및 제3면(S3) 전체를 커버할 수 있는데 이러한 전면 커버 구조에 의하여 바디(110)의 표면이 노출되지 않아서 외부의 수분 등으로부터 바디(110)를 효과적으로 차단할 수 있다. 또한, 제2 금속산화물층(152)은 다층 구조, 예컨대, 서로 제1층(161) 및 제2층(162)의 적층 구조를 포함하며, 이로부터 내습 차단 성능이 더욱 향상될 수 있다. 이 경우, 제1층(161) 및 제2층(162)은 서로 다른 성분을 포함할 수 있고, 예컨대, 제1층(161)이 Al2O3를 포함하고, 제2층(162)이 HfO2를 포함할 수 있다. 또한, 도 6에 도시된 형태와 같이, 제1층(161) 및 제2층(162)은 2회 이상 반복하여 교대로 적층될 수도 있다. 또한, 도 7에 도시된 형태와 같이, 제2 금속산화물층(152)에서 제1층(161)은 복수 개의 영역으로 분리되어 있고 이들 사이에는 제1 간극(G1)이 형성될 수 있고, 마찬가지로, 제2층(162)은 복수 개의 영역으로 분리되어 있고 이들 사이에는 제2 간극(G2)이 형성될 수 있는데, 이러한 경우에도 내습 차단 성능을 위하여 제1 및 제2 간극(G1, G2)의 위치를 조절할 수 있다. 구체적으로, 제2 금속산화물층(152)의 적층 구조 중 적어도 일부 영역에서, 제1 간극(G1)과 제2 간극(G2)은 제1층(161) 및 제2층(162)의 두께 방향(도면을 기준으로 상하 방향)으로 오버랩되지 않도록 배치될 수 있다.
도 2에 도시된 형태와 같이, 제1 및 제2 금속산화물층(151, 152)은 서로 접촉하고 있을 수 있다. 이 경우, 제1 및 제2 금속산화물층(151, 152)의 경계는 제2 전극층(142)의 단부에 위치할 수 있다. 제1 및 제2 금속층(151, 152)의 이러한 연결 방식은 예를 들어 제1 전극층(141)의 형성 후 제1 전극층(141)과 바디(110)의 표면에 전체적으로 다층 구조의 금속산화물막을 형성하는 방식을 이용하여 얻어질 수 있다. 제1 및 제2 금속산화물층(151, 152)은 서로 동일한 금속산화물 성분을 포함할 수 있으며, 위에서 예로 든 것과 같이 제2 금속산화물층(152)도 Si, Al, Zr, Li, Hf 등의 산화물 성분을 포함할 수 있다. 상술한 바와 같이, 제2 금속산화물층(152)은 외부 전극(131, 132)을 모두 형성하고 난 후 최종 단계에서 형성되기보다는 제1 금속산화물층(151)과 함께 형성될 수 있으며 이 경우, 외부 전극(131, 132) 중 추가 전극층(143)은 그 단부가 제2 금속산화물층(152)을 커버하게 될 수 있다.
제2 금속산화물층(152)은 제1 금속산화물층(151)보다 두꺼울 수 있는데(t2 > t1), 이는 상술한 바와 같이 제1 금속산화물층(151)의 일부가 외부 전극(131, 132)의 소성 과정에서 일부 소실될 수 있기 때문이다. 한편, 제1 금속산화물층(151)이 랜덤한 형상을 갖는 경우가 있는 것을 고려하였을 때 제1 금속산화물층(151)의 두께는 해당 영역에서 최대 두께로 정의될 수 있다. 제2 금속산화물층(152) 역시 최대 두께로 정의될 수 있으며, 다만, 제1 금속산화물층(151)에 비하여 비교적 균일한 두께를 갖기 때문에 평균 두께로 정의될 수 있을 것이다.
도 8을 참조하면, 제2 금속산화물층(152)은 바디(110)의 표면에 형성된 홈을 충전할 수 있으며, 이 경우, 상기 홈의 표면을 따라, 즉, 상기 홈의 표면을 추종하는 형태로 형성될 수 있다. 바디(110) 표면의 홈은 바디(110)의 결함 등이 존재하는 영역이며 수분이나 도금액 등이 쉽게 침투하는 경로가 될 수 있다. 본 실시 형태와 같이 제2 금속산화물층(152)이 바디(110) 표면의 홈을 충전함으로써 내습 신뢰성이 더욱 향상될 수 있다.
다시 도 2를 참조하여 외부 전극(131, 132)의 나머지 구성을 설명하면, 외부 전극(131, 132)은 제2 전극층(142)을 커버하는 추가 전극층(143)을 포함할 수 있다. 추가 전극층(143)은 도금층일 수 있으며, 예컨대, Ni, Sn 등을 포함하는 다층 구조로 구현될 수 있다. 상술한 바와 같이, 도금층을 형성하는 경우 제1 및 제2 금속산화물층(151, 152)에 의하여 도금액이 바디(110) 측으로 침투되는 것이 효과적으로 차단될 수 있다. 추가 전극층(143)은 도금층 외에 도전성 물질과 수지가 혼합된 형태인 도전성 수지 전극을 포함할 수도 있으며, 이 경우, 도전성 수지 전극은 도금층과 제2 전극층(142)에 배치될 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정된다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이며, 이 또한 첨부된 청구범위에 기재된 기술적 사상에 속한다 할 것이다.
100: 적층형 커패시터
110: 바디
111: 유전체층
121, 122: 내부 전극
131, 132: 외부전극
141: 제1 전극층
142: 제2 전극층
143: 추가 전극층
151: 제1 금속산화물층
152: 제2 금속산화물층
161: 제1층
162: 제2층

Claims (19)

  1. 복수의 유전체층이 적층된 적층 구조와 상기 유전체층을 사이에 두고 적층된 복수의 내부 전극을 포함하는 바디;
    상기 바디 외부에 형성되어 상기 내부 전극과 접속되며, 상기 바디에서 상기 내부 전극이 노출된 제1면을 커버하는 제1 전극층과, 상기 제1 전극층을 커버하는 제2 전극층을 포함하는 외부 전극;
    상기 제1 및 제2 전극층 사이에 배치되며 불연속 영역을 갖는 제1 금속산화물층; 및
    상기 바디에서 상기 외부 전극이 배치되지 않은 표면 중 적어도 일부를 커버하며 다층 구조를 갖는 제2 금속산화물층;
    을 포함하는 적층형 커패시터.
  2. 제1항에 있어서,
    상기 제1 및 제2 금속산화물층은 서로 접촉하고 있는 적층형 커패시터.
  3. 제2항에 있어서,
    상기 제1 및 제2 금속산화물층의 경계는 상기 제2 전극층의 단부에 위치하는 적층형 커패시터.
  4. 제1항에 있어서,
    상기 제1 및 제2 금속산화물층은 서로 동일한 금속산화물 성분을 포함하는 적층형 커패시터.
  5. 제1항에 있어서,
    상기 제2 금속산화물층은 상기 바디에서 상기 복수의 내부 전극의 적층 방향에 수직한 제2면과 상기 제1면 및 제2면에 수직한 제3면을 커버하는 적층형 커패시터.
  6. 제5항에 있어서,
    상기 제2 금속산화물층은 상기 제2면 및 제3면 전체를 커버하는 적층형 커패시터.
  7. 제1항에 있어서,
    상기 제1 금속산화물층의 불연속 영역 중 적어도 일부는 상기 제1 및 제2 전극층 중 적어도 하나가 충전된 적층형 커패시터.
  8. 제1항에 있어서,
    상기 제1 및 제2 전극층은 동일한 물질을 포함하는 적층형 커패시터.
  9. 제1항에 있어서,
    상기 제1 및 제2 전극층은 Cu 및 Ni 중 적어도 하나를 포함하는 적층형 커패시터.
  10. 제1항에 있어서,
    상기 제1 및 제2 전극층은 상기 제1 금속산화물층에 포함된 것과 동일한 성분의 금속산화물을 포함하는 적층형 커패시터.
  11. 제1항에 있어서,
    상기 제1 금속산화물층은 글라스 성분을 더 포함하는 적층형 커패시터.
  12. 제1항에 있어서,
    상기 제2 금속산화물층의 다층 구조는 서로 다른 성분의 제1층 및 제2층의 적층 구조를 포함하는 적층형 커패시터.
  13. 제12항에 있어서,
    상기 제1층 및 제2층은 2회 이상 반복하여 교대로 적층된 적층형 커패시터.
  14. 제13항에 있어서,
    상기 제1층은 복수 개의 영역으로 분리되어 있고 이들 사이에는 제1 간극이 형성되며,
    상기 제2층은 복수 개의 영역으로 분리되어 있고 이들 사이에는 제2 간극이 형성된 적층형 커패시터.
  15. 제14항에 있어서,
    상기 적층 구조의 적어도 일부 영역에서 상기 제1 간극과 상기 제2 간극은 상기 제1층 및 제2층의 두께 방향으로 오버랩되지 않도록 배치된 적층형 커패시터.
  16. 제1항에 있어서,
    상기 제1 금속산화물층은 다층 구조를 갖는 적층형 커패시터.
  17. 제1항에 있어서,
    상기 제1 금속산화물층의 표면은 랜덤한 형상인 적층형 커패시터.
  18. 제1항에 있어서,
    상기 바디 표면에는 홈이 형성되어 있고 상기 제2 금속산화물층은 상기 홈을 충전하는 적층형 커패시터.
  19. 제1항에 있어서,
    상기 외부 전극은 상기 제2 전극층을 커버하는 추가 전극층을 더 포함하며, 상기 추가 전극층의 단부는 상기 제2 금속산화물층을 커버하는 적층형 커패시터.
KR1020200162565A 2020-11-27 2020-11-27 적층형 커패시터 KR20220074263A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200162565A KR20220074263A (ko) 2020-11-27 2020-11-27 적층형 커패시터
US17/307,388 US11682527B2 (en) 2020-11-27 2021-05-04 Multilayer capacitor
CN202110896124.2A CN114566385A (zh) 2020-11-27 2021-08-05 多层电容器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200162565A KR20220074263A (ko) 2020-11-27 2020-11-27 적층형 커패시터

Publications (1)

Publication Number Publication Date
KR20220074263A true KR20220074263A (ko) 2022-06-03

Family

ID=81712793

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200162565A KR20220074263A (ko) 2020-11-27 2020-11-27 적층형 커패시터

Country Status (3)

Country Link
US (1) US11682527B2 (ko)
KR (1) KR20220074263A (ko)
CN (1) CN114566385A (ko)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4683052B2 (ja) 2008-01-28 2011-05-11 Ｔｄｋ株式会社 セラミック素子
JP5910533B2 (ja) * 2012-05-08 2016-04-27 株式会社村田製作所 電子部品、電子部品内蔵基板及び電子部品の製造方法
US9959973B2 (en) * 2014-09-19 2018-05-01 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor and method for manufacturing same
KR102076153B1 (ko) 2018-05-02 2020-02-11 삼성전기주식회사 적층형 커패시터
JP7089402B2 (ja) * 2018-05-18 2022-06-22 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
KR102068805B1 (ko) * 2018-09-06 2020-01-22 삼성전기주식회사 세라믹 전자 부품
KR20190116122A (ko) * 2019-07-04 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터
KR102333093B1 (ko) * 2019-07-08 2021-12-01 삼성전기주식회사 커패시터 부품
KR102257992B1 (ko) * 2019-07-08 2021-05-28 삼성전기주식회사 커패시터 부품
JP7379899B2 (ja) * 2019-07-22 2023-11-15 Tdk株式会社 セラミック電子部品
JP2022014533A (ja) * 2020-07-07 2022-01-20 株式会社村田製作所 電子部品
KR20220060286A (ko) * 2020-11-04 2022-05-11 삼성전기주식회사 적층형 커패시터

Also Published As

Publication number Publication date
US20220172898A1 (en) 2022-06-02
CN114566385A (zh) 2022-05-31
US11682527B2 (en) 2023-06-20

Similar Documents

Publication Publication Date Title
US11694843B2 (en) Multilayer capacitor and method of manufacturing the same
US10580584B2 (en) Multilayer ceramic capacitor
JP2020013974A (ja) 積層型キャパシタ
CN212161587U (zh) 多层陶瓷电容器
US11749459B2 (en) Multilayer capacitor
JP7435947B2 (ja) 積層型キャパシタ
US11626246B2 (en) Multilayer capacitor
KR20220060347A (ko) 적층형 커패시터
KR20230040972A (ko) 적층 세라믹 커패시터 및 그 제조 방법
KR20220059150A (ko) 적층형 커패시터
KR20220094816A (ko) 적층형 커패시터
US11676762B2 (en) Multilayer capacitor
US20220181085A1 (en) Multilayer capacitor
KR20220074263A (ko) 적층형 커패시터
US11087923B2 (en) Multi-layered ceramic capacitor
KR20230054078A (ko) 적층형 커패시터
US11996242B2 (en) Multilayer capacitor
KR20220050485A (ko) 적층형 커패시터
KR20230039944A (ko) 적층형 커패시터
JP2022063833A (ja) 積層型キャパシター
KR20230047774A (ko) 적층형 커패시터
KR20230068021A (ko) 적층형 커패시터
KR20170119232A (ko) 커패시터