JP2020013972A - 積層型キャパシタ - Google Patents

積層型キャパシタ Download PDF

Info

Publication number
JP2020013972A
JP2020013972A JP2018204618A JP2018204618A JP2020013972A JP 2020013972 A JP2020013972 A JP 2020013972A JP 2018204618 A JP2018204618 A JP 2018204618A JP 2018204618 A JP2018204618 A JP 2018204618A JP 2020013972 A JP2020013972 A JP 2020013972A
Authority
JP
Japan
Prior art keywords
internal electrode
schottky
layer
schottky layer
multilayer capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018204618A
Other languages
English (en)
Other versions
JP7230298B2 (ja
Inventor
スン チュン、ジン
Jin Sung Chun
スン チュン、ジン
スク チュン、ハエ
Hae Suk Chung
スク チュン、ハエ
ジュン キム、キョン
Kyeong Jun Kim
ジュン キム、キョン
スン カン、ビョン
Byung Sung Kang
スン カン、ビョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2020013972A publication Critical patent/JP2020013972A/ja
Application granted granted Critical
Publication of JP7230298B2 publication Critical patent/JP7230298B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1272Semiconductive ceramic capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【課題】誘電体層及び内部電極の厚さを減少させながらも、隣接した2つの内部電極によるショート発生率を減少させ、製品の容量及び信頼性を向上させることができる積層型キャパシタを提供する。【解決手段】本発明は、複数の誘電体層、及び上記誘電体層を挟んで交互に配置される複数の第1及び第2内部電極を含むキャパシタ本体と、上記第1及び第2内部電極とそれぞれ電気的に連結される第1及び第2外部電極と、上記キャパシタ本体内で、上記誘電体層と上記第1内部電極との界面にショットキー(Schottky)接合される第1ショットキー層と、上記キャパシタ本体内で、上記誘電体層と上記第2内部電極との界面にショットキー(Schottky)接合される第2ショットキー層と、を含み、上記第1及び第2ショットキー層の仕事関数値が、上記第1及び第2内部電極の仕事関数値より高い、積層型キャパシタを提供する。【選択図】図3

Description

本発明は、積層型キャパシタに関する。
汎用受動部品として用いられる積層型キャパシタは、誘電体層、内部電極、及び外部電極を含む。
高容量を必要とする最近の積層型キャパシタには、同一サイズで容量を高めるために、誘電体層と内部電極の薄層化、及び誘電体粒子の微粒化などが適用されている。
例えば、上記積層型キャパシタの容量を高めるために、誘電体層及び内部電極を数百層まで積層しており、最近のハイエンド(high−end)製品の場合、1μm以下の厚さの誘電体層を用いた高集積により大容量化を実現している。
しかし、このように誘電体層の薄層化及び微粒化が進むにつれ、絶縁抵抗もともに増加するようになる。
そのため、隣接した2つの内部電極が焼成後に互いに接触してしまうショート発生率が増加し、積層型キャパシタの信頼性が低下するという問題がある。
特許第3940176号公報 韓国特許第10−0938554号公報
本発明の目的は、誘電体層及び内部電極の厚さを減少させながらも、隣接した2つの内部電極によるショート発生率を減少させ、製品の容量及び信頼性を向上させることができる積層型キャパシタを提供することにある。
本発明の一側面は、複数の誘電体層、及び上記誘電体層を挟んで交互に配置される複数の第1及び第2内部電極を含むキャパシタ本体と、上記第1及び第2内部電極とそれぞれ電気的に連結される第1及び第2外部電極と、上記キャパシタ本体内で、上記誘電体層と上記第1内部電極との界面にショットキー(Schottky)接合される第1ショットキー層と、上記キャパシタ本体内で、上記誘電体層と上記第2内部電極との界面にショットキー(Schottky)接合される第2ショットキー層と、を含み、上記第1及び第2ショットキー層の仕事関数値が、上記第1及び第2内部電極の仕事関数値より高い、積層型キャパシタを提供する。
本発明の一実施形態において、上記第1ショットキー層は、誘電体層の積層方向に互いに対向する上記第1内部電極の両面のうち一面に形成されることができ、上記第2ショットキー層は、誘電体層の積層方向に互いに対向する上記第2内部電極の両面のうち一面に形成されることができる。
本発明の一実施形態において、上記キャパシタ本体は、誘電体層、第1内部電極、第1ショットキー層、誘電体層、第2内部電極、第2ショットキー層の積層構造が繰り返されることができる。
本発明の一実施形態において、上記キャパシタ本体は、誘電体層、第1ショットキー層、第1内部電極、誘電体層、第2ショットキー層、第2内部電極の積層構造が繰り返されることができる。
本発明の一実施形態において、上記第1ショットキー層は、接合された第1内部電極の一面全体を覆うことができ、上記第2ショットキー層は、接合された第2内部電極の一面全体を覆うことができる。
本発明の一実施形態において、上記第1ショットキー層は、誘電体層の積層方向に互いに対向する上記第1内部電極の両面にそれぞれ一層ずつ形成されることができ、上記第2ショットキー層は、誘電体層の積層方向に互いに対向する上記第2内部電極の両面にそれぞれ一層ずつ形成されることができる。
本発明の一実施形態において、上記第1ショットキー層は、上記第1内部電極の互いに対向する両面全体をそれぞれ覆うことができ、上記第2ショットキー層は、上記第2内部電極の互いに対向する両面全体をそれぞれ覆うことができる。
本発明の一実施形態において、上記キャパシタ本体は、誘電体層、第1ショットキー層、第1内部電極、第1ショットキー層、誘電体層、第2ショットキー層、第2内部電極、第2ショットキー層の積層構造が繰り返されることができる。
本発明の一実施形態において、上記第1及び第2ショットキー層は絶縁性半導体層であることができる。
本発明の一実施形態において、上記絶縁性半導体層は、二硫化モリブデン(MoS)、酸化モリブデン(MoO)、セレン化タングステン(WSe)、テルル化カドミウム(CdTe)、硫化カドミウム(CdS)のうち少なくとも1つを含むことができる。
本発明の一実施形態において、上記誘電体層はチタン酸バリウム(BaTiO)を含むことができる。
本発明の一実施形態において、上記第1及び第2内部電極は、白金(Pt)、パラジウム(Pd)、パラジウム−銀(Pd−Ag)合金、ニッケル(Ni)、及び銅(Cu)のうち1つ以上を含むことができる。
本発明の一実施形態において、上記第1及び第2ショットキー層のサイズは、上記第1及び第2内部電極の上面または下面のサイズ以上であることができる。
本発明の一実施形態において、上記キャパシタ本体は、互いに対向する第1及び第2面、第1及び第2面と連結されて互いに対向する第3及び第4面、第1及び第2面と連結され、第3及び第4面と連結され、且つ互いに対向する第5及び第6面を含み、上記第1及び第2内部電極の一端が、第3及び第4面にそれぞれ露出することができる。
本発明の一実施形態において、上記第1及び第2ショットキー層は、上記キャパシタ本体の第3及び第4面にそれぞれ露出することができる。
本発明の一実施形態によると、誘電体層と内部電極との間に、内部電極の仕事関数値より高い仕事関数値を有するショットキー層がショットキー(Schottky)接合されることで、誘電体層及び内部電極の厚さを減少させながらも、隣接した2つの内部電極によるショート発生率を減少させ、積層型キャパシタの容量及び信頼性を向上させることができる。
本発明の一実施形態による積層型キャパシタを概略的に示した斜視図である。 (a)及び(b)は、上下面にショットキー層が接合された第1及び第2内部電極をそれぞれ示した平面図である。 図1の一部を切開して示した斜視図である。 図3のA部分を拡大して示した断面図である。 従来の積層型キャパシタにおける誘電体層と内部電極の間のエネルギーバンドダイヤグラム(Band diagram)である。 本発明の一実施形態による積層型キャパシタにおける誘電体層、ショットキー層、及び内部電極の間のエネルギーバンドダイヤグラム(Band diagram)である。 本発明の他の実施形態による積層型キャパシタの一部を切開して示した斜視図である。 図7のB部分を拡大して示した断面図である。
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示(または強調表示や簡略化表示)がされることがある。
また、各実施形態の図面で示された同一思想の範囲内において機能が同一である構成要素に対しては同一の参照符号を用いて説明する。
さらに、明細書全体において、ある構成要素を「含む」というのは、特に異なる趣旨の説明がされていない限り、他の構成要素を除外する趣旨ではなく、他の構成要素をさらに含むことができるということを意味する。
以下、本発明の実施形態を明確に説明するためにキャパシタ本体110の方向を定義すると、図面に表示されたX、Y、及びZはそれぞれ、キャパシタ本体110の長さ方向、幅方向、及び厚さ方向を示す。また、本実施形態において、Z方向は、誘電体層が積層される積層方向と同一の概念で用いられることができる。
図1は本発明の一実施形態による積層型キャパシタを概略的に示した斜視図であり、図2の(a)及び(b)は、上下側にショットキー層が接合された第1及び第2内部電極をそれぞれ示した平面図であり、図3は図1の一部を切開して示した斜視図であり、図4は図3のA部分を拡大して示した断面図である。
図1から図4を参照すると、本実施形態による積層型キャパシタ100は、キャパシタ本体110と、第1及び第2外部電極131、132と、を含む。そして、キャパシタ本体110は、内部電極の仕事関数値より高い仕事関数値を有する第1及び第2ショットキー層141、142を含む。
キャパシタ本体110は複数の誘電体層111をZ方向に積層してから焼成したものであって、キャパシタ本体110の互いに隣接する誘電体層111の間の境界は、走査型電子顕微鏡(SEM:Scanning Electron Microscope)を用いずには確認が困難な程度に一体化されていることができる。
この際、キャパシタ本体110は略六面体形状であることができるが、本発明がこれに限定されるものではない。また、キャパシタ本体110の形状、寸法、及び誘電体層111の積層数が本実施形態の図面に示されたものに限定されるものではない。
本実施形態では、説明の便宜のために、キャパシタ本体110のZ方向に互いに対向する両面を第1及び第2面1、2、第1及び第2面1、2と連結されてX方向に互いに対向する両面を第3及び第4面3、4、第1及び第2面1、2と連結され、第3及び第4面3、4と連結され、且つY方向に互いに対向する両面を第5及び第6面5、6と定義する。また、本実施形態において、積層型キャパシタ100の実装面はキャパシタ本体110の第1面1であることができる。
誘電体層111は高誘電率のセラミック材料を含み、例えば、チタン酸バリウム(BaTiO)系またはチタン酸ストロンチウム(SrTiO)系セラミック粉末などを含むことができるが、十分な静電容量が得られるものであれば、本発明がこれに限定されるものではない。
また、誘電体層111には、上記セラミック粉末とともに、セラミック添加剤、有機溶剤、可塑剤、結合剤、及び分散剤などがさらに添加されることができる。
上記セラミック添加剤としては、例えば、遷移金属酸化物または遷移金属炭化物、希土類元素、マグネシウム(Mg)、またはアルミニウム(Al)などが用いられることができる。
このようなキャパシタ本体110は、キャパシタの容量形成に寄与する部分としての活性領域と、上下マージン部として上記活性領域のZ方向において上下部にそれぞれ形成される上部及び下部カバー112、113と、を含むことができる。
上部及び下部カバー112、113は、内部電極を含んでいないことを除き、誘電体層111と同一の材料及び構成を有することができる。
このような上部及び下部カバー112、113は、単一誘電体層または2つ以上の誘電体層を、上記活性領域の上下面にそれぞれZ方向に積層することで形成することができ、基本的には物理的または化学的ストレスによる第1及び第2内部電極121、122の損傷を防止する役割を果たすことができる。
第1及び第2内部電極121、122は互いに異なる極性が印加される電極であって、誘電体層111を挟んでZ方向に沿って交互に配置され、一端がキャパシタ本体110の第3及び第4面3、4にそれぞれ露出することができる。
この際、第1及び第2内部電極121、122は、その間に配置された誘電体層111によって互いに電気的に絶縁されることができる。
このようにキャパシタ本体110の第3及び第4面に交互に露出する第1及び第2内部電極121、122の端部は、後述のキャパシタ本体110の第3及び第4面に配置される第1及び第2外部電極131、132とそれぞれ接続されて電気的に連結されることができる。
上記のような構成により、第1及び第2外部電極131、132に所定の電圧を印加すると、第1及び第2内部電極121、122の間に電荷が蓄積される。
この際、積層型キャパシタ100の静電容量は、活性領域においてZ方向に沿って第1及び第2内部電極121、122が互いに重なる領域の面積と比例する。
また、第1及び第2内部電極121、122を形成する材料は特に制限されず、例えば、白金(Pt)、パラジウム(Pd)、パラジウム−銀(Pd−Ag)合金などの貴金属材料、及びニッケル(Ni)及び銅(Cu)のうち1つ以上の物質からなる導電性ペーストを用いて形成されることができる。
この際、上記導電性ペーストの印刷方法としては、スクリーン印刷法またはグラビア印刷法などを用いることができるが、本発明はこれに限定されるものではない。
第1ショットキー層141は、キャパシタ本体110内で誘電体層111と第1内部電極121との界面にショットキー(Schottky)接合される。
本実施形態では、2つの第1ショットキー層141が、Z方向に互いに対向する第1内部電極121の上下面をそれぞれ覆う形態を有することができる。
この際、それぞれの第1ショットキー層141のサイズは、第1内部電極121の上面全体または下面全体を覆うように、第1内部電極121の上面または下面のサイズとほぼ同じか、第1内部電極121の上面または下面のサイズより大きく形成されることができる。
このような第1ショットキー層141は、一端部がキャパシタ本体110の第3面3に露出し、第1外部電極131の第1接続部131aと接触することができる。
第2ショットキー層142は、キャパシタ本体110内で誘電体層111と第2内部電極122との界面にショットキー接合される。
本実施形態では、2つの第2ショットキー層142が、Z方向に互いに対向する第2内部電極122の上下面をそれぞれ覆う形態を有することができる。
この際、それぞれの第2ショットキー層142のサイズは、第2内部電極122の上面全体または下面全体を覆うように、第2内部電極122の上面または下面のサイズとほぼ同じか、第2内部電極122の上面または下面のサイズより大きく形成されることができる。
このような第2ショットキー層142は、一端部がキャパシタ本体110の第4面4に露出し、第2外部電極132の第2接続部132aと接触することができる。
また、第1及び第2ショットキー層141、142は、絶縁特性を有し、第1及び第2内部電極121、122に含まれる金属より高い仕事関数値を有する物質で形成され、例えば、絶縁性半導体層で形成されることができる。
上記絶縁性半導体層は、例えば、二硫化モリブデン(MoS)、酸化モリブデン(MoO)、セレン化タングステン(WSe)、テルル化カドミウム(CdTe)、硫化カドミウム(CdS)のうち少なくとも1つを用いて形成されることができるが、本発明がこれに限定されるものではない。
この際、上記MoSの仕事関数値は5.38eV、MoOの仕事関数値は6.8eV以下、WSeの仕事関数値は5.27eV以下、CdTeの仕事関数値は5.65eV以下、CdSの仕事関数値は5.87eV以下と、何れも内部電極に含まれる金属の仕事関数値より高い値を有する。
また、第1及び第2ショットキー層141、142は、プラズマを用いたスパッタリング(Sputtering)、電子ビーム蒸着法(E−beam evaporation)、熱蒸着法(Thermal evaporation)、レーザー分子線エピタキシ法(L−MBE、Laser Molecular Beam Epitaxy)、パルスレーザー堆積法(PLD、Pulsed Laser Deposition)などの方法により、誘電体層111と第1または第2内部電極121、122との間に挿入されることができる。
本実施形態のキャパシタ本体110は、誘電体層111、第1ショットキー層141、第1内部電極121、第1ショットキー層141、誘電体層111、第2ショットキー層142、第2内部電極122、第2ショットキー層142の積層構造が繰り返される構造により形成されることができる。
第1及び第2外部電極131、132には互いに異なる極性の電圧が提供され、キャパシタ本体110の第3及び第4面3、4に配置される。そして、第1及び第2内部電極121、122の露出部分とそれぞれ接続されて電気的に連結されることができる。
この際、第1及び第2外部電極131、132は、必要に応じて、キャパシタ本体110の第3及び第4面3、4に形成される導電層と、上記導電層上に形成されるめっき層と、を含むことができる。
上記めっき層は、ニッケル(Ni)めっき層と、上記ニッケル(Ni)めっき層上に形成されるスズ(Sn)めっき層と、を含むことができる。
第1外部電極131は、第1接続部131aと、第1バンド部131bと、を含むことができる。
第1接続部131aは、キャパシタ本体110の第3面3に形成されて第1内部電極121と接続される部分であり、第1バンド部131bは、第1接続部131aからキャパシタ本体110の第1面1の一部まで延びる部分である。
この際、第1バンド部131bは、固着強度の向上などのために、キャパシタ本体110の第5及び第6面5、6の一部及び第2面2の一部までさらに延びることができる。
第2外部電極132は、第2接続部132aと、第2バンド部132bと、を含むことができる。
第2接続部132aは、キャパシタ本体110の第4面4に形成されて第2内部電極122と接続される部分であり、第2バンド部132bは、第2接続部132aからキャパシタ本体110の第1面1の一部まで延びる部分である。
この際、第2バンド部132bは、固着強度の向上などのために、キャパシタ本体110の第5及び第6面5、6の一部及び第2面2の一部までさらに延びることができる。
従来の積層型キャパシタは、内部電極の金属成分が、誘電体層の仕事関数(Work function)より高い仕事関数値を有する。
例えば、誘電体層のBaTiOの仕事関数値は4.80eVであり、内部電極に含まれ得るNiは5.20eV、Cuは4.82eV、Pdは5.41eV、Ptは5.53eVの仕事関数値をそれぞれ有する。
図5のバンドダイヤグラム(Band diagram)は、一例として内部電極がニッケルを含む場合である。
ここで、EVACは真空準位(Vacuum level)であり、Eはフェルミ準位(Fermi level)であり、Eは伝導帯(Conduction band)であり、Eは価電子帯(Valence band)であり、Eはバンドギャップ(Band gap)を意味する。
図5を参照すると、誘電体層に、相対的に高い仕事関数値を有する内部電極を接合すると、E間の平衡を維持するために、誘電体層の界面でバンドの曲がりが発生する。この時に発生するバンドの曲がりをショットキー(Schottky)接合と表現する。
そして、この界面のショットキー接合部位(Schottky barrier)には、電荷を蓄積し得るエネルギー空間が存在する。
積層型キャパシタが作動すると、誘電体の内部に発生する電場による分極(Polarization)によって電荷がショットキー接合部位に蓄積される。
したがって、積層型キャパシタの電荷蓄積率を向上させることにより、積層型キャパシタの容量をある程度向上させることができる。
しかし、従来の積層型キャパシタは、誘電体層の薄層化及び微粒化によって誘電体層の内部抵抗が低くなるため、相対的に絶縁特性の確保に問題が発生し得る。
本発明の一実施形態による積層型キャパシタは、誘電体層と内部電極との界面を制御することで、積層型キャパシタの絶縁特性を向上させることができる。
そのために、キャパシタ本体内で、誘電体層と内部電極との接合部に、高い仕事関数値を有する半導体物質を含むショットキー層を配置している。
図6のバンドダイヤグラムは、本発明の一実施形態としてショットキー層がMoSを含む場合である。
図6を参照すると、MoSは、内部電極のニッケル(Ni)より高い仕事関数値(FMS)である5.38eVを有する。これにより、誘電体層の界面でバンドの曲がりを増加させ、上述のようなショットキー接合の効果を極大化させることができる。
このように極大化されたショットキー接合部位は、従来の内部電極のみを用いる積層型キャパシタに比べて相対的により多くの電荷を蓄積することにより、積層型キャパシタの静電容量を向上させることができる。
また、ショットキー層に用いられるMoSなどの物質は絶縁特性に優れるため、焼成後のキャパシタ本体内で隣接した2つの内部電極間の絶縁性を向上させることができる。
したがって、誘電体層及び内部電極の厚さを従来の積層型キャパシタよりさらに減少させても、隣接した2つの内部電極の接触によるショート発生率を減少させることができる。
このような構造は、主にIT用に用いられる小型積層型キャパシタはいうまでもなく、主に産業及び電装用に用いられる大型積層型キャパシタすべてに適用可能である。
また、ショットキー層は、キャパシタ本体内で内部電極が隣接した部位への電場及び劣化の集中現象を抑えることができる。これにより、積層型キャパシタの誘電損失を低減させ、長期使用時における信頼性を確保するとともに、温度安全性の向上を期待することができる。ここで、温度安全性とは、温度によって誘電率が変化する現象を意味する。
図7は本発明の他の実施形態による積層型キャパシタの一部を切開して示した斜視図であり、図8は図7のB部分を拡大して示した断面図である。
図7及び図8を参照すると、本発明の他の実施形態による積層型キャパシタは、第1及び第2ショットキー層141、142が、キャパシタ本体110'内でZ方向に第1及び第2内部電極121、122の互いに対向する両面のうち一面にのみ形成されることができる。
図8を参照すると、キャパシタ本体110'は、Z方向に、上から誘電体層111、第1内部電極121、第1ショットキー層141、誘電体層111、第2内部電極122、第2ショットキー層142の積層構造が繰り返さることにより形成されることができる。
しかし、本発明はこれに限定されるものではなく、例えば、キャパシタ本体は、誘電体層、第1ショットキー層、第1内部電極、誘電体層、第2ショットキー層、第2内部電極の積層構造が繰り返されて形成されるようにしてもよい。
この際、第1ショットキー層141は、接合された第1内部電極121の一面全体を覆うように形成されることができ、第2ショットキー層142は、接合された第2内部電極122の一面全体を覆うように形成されることができる。
図3及び図4に示されたキャパシタ本体の構造は、ショットキー層が内部電極の両面に接合されることで、内部電極間の絶縁性は増加するが、キャパシタ本体の製造工程が煩雑となり、製造工程における効率が低下し得る。
反対に、図7及び図8に示されたキャパシタ本体の構造は、ショットキー層が内部電極の一面にのみ接合されることで、誘電体層、内部電極、及びショットキー層の積層工程が相対的に容易であり、これによって内部電極間の絶縁性は一部低下するが、キャパシタ本体を製造する工程における効率は向上することができる。
以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
100 積層型キャパシタ
110、110' キャパシタ本体
111 誘電体層
112、113 カバー
121、122 第1及び第2内部電極
131、132 第1及び第2外部電極
141、142 第1及び第2ショットキー層

Claims (15)

  1. 複数の誘電体層、及び前記誘電体層を挟んで交互に配置される複数の第1内部電極及び第2内部電極を含むキャパシタ本体と、
    前記第1内部電極及び第2内部電極とそれぞれ電気的に連結される第1及び第2外部電極と、
    前記キャパシタ本体内で、前記誘電体層と前記第1内部電極との界面にショットキー(Schottky)接合される第1ショットキー層と、
    前記キャパシタ本体内で、前記誘電体層と前記第2内部電極との界面にショットキー接合される第2ショットキー層と、を含み、
    前記第1ショットキー層及び第2ショットキー層の仕事関数値が、前記第1内部電極及び第2内部電極の仕事関数値より高い、積層型キャパシタ。
  2. 前記第1ショットキー層が、誘電体層の積層方向に互いに対向する前記第1内部電極の両面のうち一面に形成され、
    前記第2ショットキー層が、誘電体層の積層方向に互いに対向する前記第2内部電極の両面のうち一面に形成される、請求項1に記載の積層型キャパシタ。
  3. 前記キャパシタ本体は、誘電体層、第1内部電極、第1ショットキー層、誘電体層、第2内部電極、第2ショットキー層の積層構造が繰り返される、請求項1または2に記載の積層型キャパシタ。
  4. 前記キャパシタ本体は、誘電体層、第1ショットキー層、第1内部電極、誘電体層、第2ショットキー層、第2内部電極の積層構造が繰り返される、請求項1または2に記載の積層型キャパシタ。
  5. 前記第1ショットキー層が、接合された第1内部電極の一面全体を覆い、
    前記第2ショットキー層が、接合された第2内部電極の一面全体を覆う、請求項2から4のいずれか一項に記載の積層型キャパシタ。
  6. 前記第1ショットキー層は、誘電体層の積層方向に互いに対向する前記第1内部電極の両面にそれぞれ一層ずつ形成され、
    前記第2ショットキー層は、誘電体層の積層方向に互いに対向する前記第2内部電極の両面にそれぞれ一層ずつ形成される、請求項1に記載の積層型キャパシタ。
  7. 前記第1ショットキー層が、前記第1内部電極の互いに対向する両面全体をそれぞれ覆い、
    前記第2ショットキー層が、前記第2内部電極の互いに対向する両面全体をそれぞれ覆う、請求項6に記載の積層型キャパシタ。
  8. 前記キャパシタ本体は、誘電体層、第1ショットキー層、第1内部電極、第1ショットキー層、誘電体層、第2ショットキー層、第2内部電極、第2ショットキー層の積層構造が繰り返される、請求項1に記載の積層型キャパシタ。
  9. 前記第1ショットキー層及び第2ショットキー層が絶縁性半導体層である、請求項1から8のいずれか一項に記載の積層型キャパシタ。
  10. 前記絶縁性半導体層が、二硫化モリブデン(MoS)、酸化モリブデン(MoO)、セレン化タングステン(WSe)、テルル化カドミウム(CdTe)、硫化カドミウム(CdS)のうち少なくとも1つを含む、請求項9に記載の積層型キャパシタ。
  11. 前記誘電体層がチタン酸バリウム(BaTiO)を含む、請求項1から10のいずれか一項に記載の積層型キャパシタ。
  12. 前記第1内部電極及び第2内部電極が、白金(Pt)、パラジウム(Pd)、パラジウム−銀(Pd−Ag)合金、ニッケル(Ni)、及び銅(Cu)のうち1つ以上を含む、請求項1から11のいずれか一項に記載の積層型キャパシタ。
  13. 前記第1ショットキー層及び第2ショットキー層のサイズが、前記第1内部電極及び第2内部電極の上面または下面のサイズ以上である、請求項1から12のいずれか一項に記載の積層型キャパシタ。
  14. 前記キャパシタ本体は、互いに対向する第1及び第2面、第1及び第2面と連結されて互いに対向する第3及び第4面、第1及び第2面と連結され、第3及び第4面と連結され、且つ互いに対向する第5及び第6面を含み、前記第1内部電極及び第2内部電極の一端が、第3及び第4面にそれぞれ露出する、請求項1から13のいずれか一項に記載の積層型キャパシタ。
  15. 前記第1ショットキー層及び第2ショットキー層が、前記キャパシタ本体の第3及び第4面にそれぞれ露出する、請求項14に記載の積層型キャパシタ。
JP2018204618A 2018-07-19 2018-10-31 積層型キャパシタ Active JP7230298B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0083975 2018-07-19
KR1020180083975A KR102105384B1 (ko) 2018-07-19 2018-07-19 적층형 커패시터

Publications (2)

Publication Number Publication Date
JP2020013972A true JP2020013972A (ja) 2020-01-23
JP7230298B2 JP7230298B2 (ja) 2023-03-01

Family

ID=69162509

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018204618A Active JP7230298B2 (ja) 2018-07-19 2018-10-31 積層型キャパシタ

Country Status (4)

Country Link
US (1) US10867749B2 (ja)
JP (1) JP7230298B2 (ja)
KR (1) KR102105384B1 (ja)
CN (2) CN110739153B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230068721A (ko) * 2021-11-11 2023-05-18 삼성전기주식회사 커패시터 부품 및 커패시터 부품의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005285801A (ja) * 2004-03-26 2005-10-13 Kyocera Corp 積層型電子部品の製法
JP2011097016A (ja) * 2009-09-30 2011-05-12 Murata Mfg Co Ltd 積層セラミック電子部品、および積層セラミック電子部品の製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0684694A (ja) * 1992-09-07 1994-03-25 Mitsubishi Electric Corp キャパシタ
JPH113834A (ja) * 1996-07-25 1999-01-06 Murata Mfg Co Ltd 積層セラミックコンデンサおよびその製造方法
TW468253B (en) * 1997-01-13 2001-12-11 Hitachi Ltd Semiconductor memory device
JP2003007562A (ja) * 2001-06-19 2003-01-10 Taiyo Yuden Co Ltd 積層セラミックコンデンサとその製造方法
JP5087189B2 (ja) * 2001-08-02 2012-11-28 太陽誘電株式会社 誘電体積層薄膜及びそれを利用した電子部品
JP4295179B2 (ja) * 2004-08-31 2009-07-15 Tdk株式会社 電子部品およびその製造方法
CN101147217B (zh) 2005-04-12 2010-09-22 株式会社村田制作所 电子器件模块
US7968452B2 (en) * 2009-06-30 2011-06-28 Intermolecular, Inc. Titanium-based high-K dielectric films
KR20110044489A (ko) * 2009-10-23 2011-04-29 삼성전자주식회사 유전층을 포함하는 반도체 구조물, 이를 이용하는 커패시터 및 반도체 구조물의 형성 방법
JP5673796B2 (ja) * 2010-04-28 2015-02-18 株式会社村田製作所 アニオン制御された誘電特性を有するペロブスカイト材料の製造方法、およびそれを用いた薄膜コンデンサ装置の製造方法
US9142353B2 (en) * 2011-07-08 2015-09-22 Kemet Electronics Corporation Discharge capacitor
US9076600B2 (en) * 2012-03-27 2015-07-07 Tdk Corporation Thin film capacitor
US9536940B2 (en) * 2012-09-19 2017-01-03 Micron Technology, Inc. Interfacial materials for use in semiconductor structures and related methods
US9012298B2 (en) * 2012-12-31 2015-04-21 Intermolecular, Inc. Methods for reproducible flash layer deposition
US9843008B2 (en) * 2014-04-03 2017-12-12 Konica Minolta, Inc. Organic electroluminescent element and electronic device
US9824820B2 (en) * 2014-06-30 2017-11-21 James Gerard Grote Layered capacitor device with charge blocking layers
US10513433B2 (en) * 2014-11-28 2019-12-24 Hongik University Industry-Academic Corporation Foundation Laminated ceramic chip component including nano thin film layer, manufacturing method therefor, and atomic layer vapor deposition apparatus therefor
JP6387871B2 (ja) * 2015-03-13 2018-09-12 Tdk株式会社 誘電体磁器組成物およびセラミック電子部品
KR101883061B1 (ko) 2016-09-08 2018-07-27 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
KR20180071039A (ko) * 2016-12-19 2018-06-27 삼성전기주식회사 아크릴계 바인더 및 적층 전자부품
KR102584993B1 (ko) * 2018-02-08 2023-10-05 삼성전기주식회사 커패시터 부품 및 그 제조방법
KR102620515B1 (ko) * 2018-04-30 2024-01-03 삼성전기주식회사 적층형 커패시터

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005285801A (ja) * 2004-03-26 2005-10-13 Kyocera Corp 積層型電子部品の製法
JP2011097016A (ja) * 2009-09-30 2011-05-12 Murata Mfg Co Ltd 積層セラミック電子部品、および積層セラミック電子部品の製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
T.グライナー、外2名: ""遷移金属酸化物が有機太陽電池の変換効率を向上"", [ONLINE], JPN6022037904, 31 August 2012 (2012-08-31), ISSN: 0004872253 *
新版 静電気ハンドブック, JPN6022037903, 25 November 1998 (1998-11-25), pages 1239 - 1240, ISSN: 0004872254 *

Also Published As

Publication number Publication date
KR20200009519A (ko) 2020-01-30
KR102105384B1 (ko) 2020-04-28
US10867749B2 (en) 2020-12-15
CN110739153A (zh) 2020-01-31
US20200027660A1 (en) 2020-01-23
CN115602445A (zh) 2023-01-13
CN110739153B (zh) 2022-10-28
JP7230298B2 (ja) 2023-03-01

Similar Documents

Publication Publication Date Title
KR102380837B1 (ko) 적층 세라믹 커패시터 및 그의 제조 방법
US9129746B2 (en) Multilayer ceramic electronic component and board for mounting the same
JP2022008697A (ja) 積層セラミック電子部品及びその実装基板
US9024199B2 (en) Multilayer ceramic electronic component and board for mounting the same
US9049798B2 (en) Multilayered ceramic electronic component and board for mounting the same
JP2021103767A (ja) 積層セラミックキャパシタ及びその製造方法
JP2020027931A (ja) 積層セラミックキャパシタ及びその製造方法
JP2022073942A (ja) 積層型キャパシター
US11302481B2 (en) Electronic component and substrate having the same mounted thereon
JP7230298B2 (ja) 積層型キャパシタ
US11862401B2 (en) Multilayer capacitor and board having the same mounted thereon
US9595392B2 (en) Multilayer ceramic condenser and method of manufacturing the same
KR102345115B1 (ko) 적층형 커패시터
CN110880420A (zh) 多层陶瓷电容器
CN112185695A (zh) 电容器组件
US10614956B1 (en) Multilayer capacitor for improved bending strength characteristics
US11682527B2 (en) Multilayer capacitor
US10886071B2 (en) Electronic component
US11715598B2 (en) Multilayer capacitor and board having the same
US11295897B2 (en) Multilayer capacitor and manufacturing method for the same
US20220208470A1 (en) Multilayer ceramic capacitor and board having the same
KR20170119232A (ko) 커패시터

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210928

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230123

R150 Certificate of patent or registration of utility model

Ref document number: 7230298

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150