JP2018067566A - 積層セラミックコンデンサ及びその製造方法 - Google Patents

Abstract

【課題】サイドマージン部の厚みを薄くしても、耐湿性が確保される積層セラミックコンデンサ及びその製造方法を提供すること。
【解決手段】積層セラミックコンデンサは、積層部と、サイドマージン部と、を具備する。積層部は、第１の方向に積層された複数のセラミック層と、複数のセラミック層の間に配置された複数の内部電極と、を有する。サイドマージン部は、積層部を第１の方向と直交する第２の方向から覆い、ポア率が１％以下である。
【選択図】図３

Description

本発明は、サイドマージン部が後付けされる積層セラミックコンデンサ及びその製造方法に関する。

近年、電子機器の小型化及び高性能化に伴い、電子機器に用いられる積層セラミックコンデンサに対する小型化及び大容量化等の要望がますます強くなってきている。この要望に応えるためには、積層セラミックコンデンサの内部電極の交差面積を極力大きくすることが有効である。

例えば、特許文献１及び２には、内部電極を側面に露出させた積層チップに、内部電極の周囲の絶縁性を確保するためのサイドマージン部を後付けで形成する手法が記載されている。これにより、サイドマージン部を薄くすることが可能となり、内部電極の交差面積を相対的に大きくとることができる。

特開２０１２−１９１１５９号公報 特開２０１４−２０４１１６号公報

しかしながら、積層チップの側面にサイドマージン部が後付けされる手法では、サイドマージン部の厚みが薄いと、厚みが薄いサイドマージン部を介して外界から積層チップへ水分等が侵入しやすい。このため、積層セラミックコンデンサの耐湿性が低下するおそれがある。

以上のような事情に鑑み、本発明の目的は、サイドマージン部の厚みを薄くしても、耐湿性が確保される積層セラミックコンデンサ及びその製造方法を提供することにある。

上記目的を達成するため、本発明の一形態に係る積層セラミックコンデンサは、積層部と、サイドマージン部と、を具備する。
上記積層部は、第１の方向に積層された複数のセラミック層と、上記複数のセラミック層の間に配置された複数の内部電極と、を有する。
上記サイドマージン部は、上記積層部を上記第１の方向と直交する第２の方向から覆い、ポア率が１％以下である。

この構成によれば、サイドマージン部のポア率が１％以下である。これにより、サイドマージン部の緻密性が高いため、サイドマージン部の厚みを薄くしても、サイドマージン部を介して外界から積層部へ水分等が侵入しにくくなる。
従って、本発明により、サイドマージン部の厚みを薄くしても、耐湿性が確保される積層セラミックコンデンサを製造することが可能となる。

上記サイドマージン部は、上記第２の方向の寸法が５μｍ以上であってもよい。
これにより、積層セラミックコンデンサの耐湿性をより向上させることが可能となる。

上記複数の内部電極は、上記サイドマージン部に隣接し、上記第２の方向の寸法が０．４μｍ以上である酸化領域を有していてもよい。
酸化領域の第２の方向の寸法を０．４μｍ以上とすることにより、積層セラミックコンデンサにおける内部電極間の短絡不良やＩＲ不良を抑制することができる。

上記サイドマージン部は、上記第２の方向の寸法が１５μｍ以下であってもよい。
これにより、積層セラミックコンデンサの耐湿性が確保される。

上記サイドマージン部は、上記第２の方向の寸法が１０μｍ以下であってもよい。
これにより、積層部からサイドマージン部が剥離しているか否かを、光学顕微鏡等を使用することによって、積層セラミックコンデンサを破壊することなく検出することができる。

上記積層部は、上記第１の方向の寸法が上記サイドマージン部の上記第２の方向の寸法以上であるカバー部を有してもよい。

これにより、外界から積層部へ水分等が侵入しにくくなり、積層セラミックコンデンサの耐湿性の低下を抑制することができる。

本発明の一形態に係る積層セラミックコンデンサの製造方法は、第１の方向に積層された複数のセラミック層、及び上記複数のセラミック層の間に配置された複数の内部電極を有する容量形成部と、絶縁性セラミックスからなり、上記第１の方向から上記容量形成部を覆うカバー部と、を有する未焼成の積層チップが作製され、
絶縁性セラミックスからなるサイドマージン部で、上記第１の方向と直交する第２の方向から上記積層チップを覆うことにより、未焼成の素体が作製され、
上記未焼成の素体を焼成することにより、焼成後の上記サイドマージン部のポア率が１％以下である素体が作製される。

上記製造方法によれば、焼成後のサイドマージン部のポア率が１％以下である。これにより、焼成後のサイドマージン部の緻密性が高いためサイドマージン部の厚みを薄くしても、サイドマージン部を介して外界から容量形成部へ水分等が侵入しにくくなる。従って、上記製造方法により、サイドマージン部の厚みを薄くしても、耐湿性が確保される積層セラミックコンデンサを製造することができる。

上記カバー部の上記第１の方向の寸法が、上記サイドマージン部の上記第２の方向の寸法以上であってもよい。
これにより、外界から積層チップへ水分等が侵入しにくくなり、積層セラミックコンデンサの耐湿性の低下を抑制することができる。

上記サイドマージン部は、上記第２の方向の寸法が２０μｍ以下であってもよい。

これにより、未焼成の素体の焼成時において、サイドマージン部を介して内部電極に酸素が供給されやすくなり、内部電極の端部に酸化領域が良好に形成される。
従って、製造過程で、内部電極の端部が露出した積層チップの側面に異物等が付着したとしても、焼成後の素体の側面おける異物等を介した内部電極同士の導通が抑制される。よって、内部電極間の短絡不良やＩＲ不良等が効果的に抑制される。

上記積層チップが絶縁性セラミックスを主成分とするサイドマージンシートを打ち抜くことにより、上記サイドマージン部で上記未焼成の素体を覆ってもよい。

上記未焼成の素体に静水圧加圧が施されてもよい。

上記未焼成の素体に脱バインダ処理を施し、
脱バインダ処理が施された上記サイドマージン部にセラミックスを堆積させてもよい。

脱バインダ処理が施された上記サイドマージン部にセラミックスの粉体を吹き付けてもよい。

脱バインダ処理が施された上記サイドマージン部にセラミックスをスパッタリングしてもよい。

脱バインダ処理が施された上記サイドマージン部にセラミックスを真空蒸着してもよい。

サイドマージン部の厚みを薄くしても、耐湿性が確保される積層セラミックコンデンサ及びその製造方法を提供することができる。

本発明の一実施形態に係る積層セラミックコンデンサの斜視図である。 上記積層セラミックコンデンサの図１のＡ−Ａ'線に沿った断面図である。 上記積層セラミックコンデンサの図１のＢ−Ｂ'線に沿った断面図である。 上記積層セラミックコンデンサの図３の領域Ｐを拡大して示す模式図である。 上記積層セラミックコンデンサの製造方法を示すフローチャートである。 上記積層セラミックコンデンサの製造過程を示す平面図である。 上記積層セラミックコンデンサの製造過程を示す斜視図である。 上記積層セラミックコンデンサの製造過程を示す平面図である。 上記積層セラミックコンデンサの製造過程を示す断面図である。 上記積層セラミックコンデンサの製造過程を示す斜視図である。 上記積層セラミックコンデンサの製造過程を示す模式図である。 上記積層セラミックコンデンサの製造過程を示す模式図である。 上記積層セラミックコンデンサの製造過程を示す模式図である。 上記積層セラミックコンデンサの製造過程を示す斜視図である。 従来の積層セラミックコンデンサの素体の側面図である。 上記積層セラミックコンデンサの製造過程を示す拡大断面図である。 本発明の実施例に係る積層セラミックコンデンサの評価結果を示すグラフである。 上記積層セラミックコンデンサの評価結果を示すグラフである。

以下、図面を参照しながら、本発明の実施形態を説明する。
図面には、適宜相互に直交するＸ軸、Ｙ軸、及びＺ軸が示されている。Ｘ軸、Ｙ軸、及びＺ軸は全図において共通である。

［積層セラミックコンデンサ１０の全体構成］
図１〜３は、本発明の一実施形態に係る積層セラミックコンデンサ１０を示す図である。図１は、積層セラミックコンデンサ１０の斜視図である。図２は、積層セラミックコンデンサ１０の図１のＡ−Ａ'線に沿った断面図である。図３は、積層セラミックコンデンサ１０の図１のＢ−Ｂ'線に沿った断面図である。

積層セラミックコンデンサ１０は、素体１１と、第１外部電極１４と、第２外部電極１５と、を具備する。
素体１１は、典型的には、Ｙ軸方向を向いた２つの側面と、Ｚ軸方向を向いた２つの主面と、を有する。素体１１の各面を接続する稜部は面取りされている。なお、素体１１の形状はこのような形状に限定されない。例えば、素体１１の各面は曲面であってもよく、素体１１は全体として丸みを帯びた形状であってもよい。
第１及び第２外部電極１４，１５は、素体１１のＸ軸方向両端面を覆い、Ｘ軸方向両端面に接続する４つの面に延出している。これにより、第１及び第２外部電極１４，１５のいずれにおいても、Ｘ−Ｚ平面に平行な断面及びＸ−Ｙ軸に平行な断面の形状がＵ字状となっている。

素体１１は、積層部１６と、サイドマージン部１７と、を有する。
積層部１６は、Ｘ−Ｙ平面に沿って延びる平板状の複数のセラミック層がＺ軸方向に積層された構成を有する。

積層部１６は、容量形成部１８と、カバー部１９と、を有する。
容量形成部１８は、複数の第１内部電極１２と、複数の第２内部電極１３と、を有する。第１及び第２内部電極１２，１３は、複数のセラミック層の間に、Ｚ軸方向に沿って交互に配置されている。第１内部電極１２は、第１外部電極１４に接続され、第２外部電極１５から絶縁されている。第２内部電極１３は、第２外部電極１５に接続され、第１外部電極１４から絶縁されている。

第１及び第２内部電極１２，１３は、それぞれ導電性材料からなり、積層セラミックコンデンサ１０の内部電極として機能する。当該導電性材料としては、例えばニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）、又はこれらの合金を含む金属材料を用いることができ、典型的にはニッケル（Ｎｉ）を主成分とする金属材料が採用される。

容量形成部１８は、セラミックスによって形成されている。容量形成部１８では、第１内部電極１２と第２内部電極１３との間の各セラミック層の容量を大きくするため、セラミック層を構成する材料として高誘電率の材料が用いられる。容量形成部１８を構成する材料としては、例えば、チタン酸バリウム（ＢａＴｉＯ_３）系材料の多結晶体、つまりバリウム（Ｂａ）及びチタン（Ｔｉ）を含むペロブスカイト構造の多結晶体を用いることができる。

また、容量形成部１８を構成する材料は、チタン酸バリウム（ＢａＴｉＯ_３）系以外にも、チタン酸ストロンチウム（ＳｒＴｉＯ_３）系、チタン酸カルシウム（ＣａＴｉＯ_３）系、チタン酸マグネシウム（ＭｇＴｉＯ_３）系、ジルコン酸カルシウム（ＣａＺｒＯ_３）系、チタン酸ジルコン酸カルシウム（Ｃａ（Ｚｒ，Ｔｉ）Ｏ_３）系、ジルコン酸バリウム（ＢａＺｒＯ_３）系又は酸化チタン（ＴｉＯ_２）系材料等の多結晶体であってもよい。

カバー部１９は、Ｘ−Ｙ平面に沿って延びる平板状であり、容量形成部１８のＺ軸方向上下面をそれぞれ覆っている。カバー部１９には、第１及び第２内部電極１２，１３が設けられていない。

サイドマージン部１７は、図３に示すように、容量形成部１８及びカバー部１９のＹ軸方向を向いた両側面Ｓ１，Ｓ２に形成されている。

このように、素体１１において、容量形成部１８の第１及び第２外部電極１４，１５が設けられたＸ軸方向両端面以外の面がサイドマージン部１７及びカバー部１９によって覆われている。サイドマージン部１７及びカバー部１９は、主に、容量形成部１８の周囲を保護し、第１及び第２内部電極１２，１３の絶縁性を確保する機能を有する。

サイドマージン部１７及びカバー部１９も、セラミックスによって形成されている。サイドマージン部１７及びカバー部１９を形成するセラミックスは、容量形成部１８の主相と同種の組成系を主相とする誘電体の多結晶体であることが好ましい。これにより、素体１１における内部応力が抑制される。

サイドマージン部１７は、ポア率が１％以下である。これにより、サイドマージン部１７を構成するセラミックスの緻密性が高くなっているため、サイドマージン部１７を介して外界から容量形成部１８へ水分が侵入しにくくなる。よって、積層セラミックコンデンサ１０の耐湿性が確保される。

さらに、サイドマージン部１７のポア率が１％以下であることから、サイドマージン部１７は物理的な衝撃に対する高い剛性を有する。これにより、積層セラミックコンデンサ１０も外界から物理的な衝撃が加えられることに対する剛性が向上している。

なお、本実施形態のポア率は、例えば以下の手順により算出される。まず、サイドマージン部１７の断面をＳＥＭ（Scanning Electron Microscope）によって所定の倍率で撮像する。次いで、サイドマージン部１７の断面を撮像した画像に写っているポアを複数個選択してポアの断面積を測定し、その平均値を算出する。そして、撮像されたサイドマージン部１７の断面積に対する当該平均値の割合を算出する。

本実施形態では、サイドマージン部１７のＹ軸方向の寸法Ｄ１を小さくすることが好ましい。寸法Ｄ１を小さくすることで、内部電極１２，１３の交差面積を極力大きくすることでき、積層セラミックコンデンサ１０の容量を大きくすることができる。
しかしながら、積層セラミックコンデンサ１０の耐湿性を確保する観点から、寸法Ｄ１は５μｍ以上であることが好ましい。

また、本実施形態では、サイドマージン部１７の寸法Ｄ１を１０μｍ以下とすることが好ましい。これにより、積層部１６とサイドマージン部１７との間に隙間がある場合に、この隙間を、サイドマージン部１７の表面を光学顕微鏡等で観察することによって検出することが可能となる。
従って、積層部１６とサイドマージン部１７との間の隙間を、積層セラミックコンデンサ１０の断面を観察せずに検出することができる。
即ち、積層部１６からサイドマージン部１７が剥離しているか否かを、光学顕微鏡等を使用することによって、積層セラミックコンデンサ１０を破壊することなく検出することができる。

本実施形態に係るサイドマージン部１７、容量形成部１８及びカバー部１９は、バリウム（Ｂａ）及びチタン（Ｔｉ）以外に、例えば、マグネシウム（Ｍｇ）、マンガン（Ｍｎ）、アルミニウム（Ａｌ）、カルシウム（Ｃａ）、バナジウム（Ｖ）、クロム（Ｃｒ）、ジルコニウム（Ｚｒ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ケイ素（Ｓｉ）、ホウ素（Ｂ）、イットリウム（Ｙ）、ユーロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、イッテルビウム（Ｙｂ）、リチウム（Ｌｉ）、カリウム（Ｋ）又はナトリウム（Ｎａ）等の金属元素を一種又は複数種更に含有してもよい。

上記の構成により、積層セラミックコンデンサ１０では、第１外部電極１４と第２外部電極１５との間に電圧が印加されると、第１内部電極１２と第２内部電極１３との間の複数のセラミック層に電圧が加わる。これにより、積層セラミックコンデンサ１０では、第１外部電極１４と第２外部電極１５との間の電圧に応じた電荷が蓄えられる。

なお、本実施形態に係る積層セラミックコンデンサ１０は、積層部１６及びサイドマージン部１７を備えていればよく、その他の構成について適宜変更可能である。例えば、第１及び第２内部電極１２，１３の枚数は、積層セラミックコンデンサ１０に求められるサイズや性能に応じて、適宜決定可能である。
また、図２，３では、第１及び第２内部電極１２，１３の対向状態を見やすくするために、第１及び第２内部電極１２，１３の枚数をそれぞれ４枚に留めている。しかし、実際には、積層セラミックコンデンサ１０の容量を確保するために、より多くの第１及び第２内部電極１２，１３が設けられている。

図４は、図３に示した領域Ｐを拡大して示す模式図であり、第１及び第２内部電極１２，１３の端部を拡大して示す模式図である。

第１及び第２内部電極１２，１３は図４に示すように、積層部１６の側面Ｓ２に露出した端部に、酸化領域Ｅが形成されている。酸化領域Ｅは酸化により導電性が低下した領域である。また、酸化領域Ｅは、同図に示すように、サイドマージン部１７に隣接するように内部電極１２，１３の端部に形成されている。

一例として、酸化領域Ｅは、サイドマージン部１７、カバー部１９及び容量形成部１８に含まれている金属元素と、内部電極１２，１３を構成する金属元素とを含む複合酸化物（例えば、３元系酸化物）を主成分として構成されている。

また、酸化領域Ｅは、第１及び第２内部電極１２，１３の端部の全てに形成されていることが好ましいが、一部に形成されていなくてもよい。

酸化領域ＥのＹ軸方向の寸法Ｄ２は、例えば数百〜数千ｎｍ程度とすることができ、４００ｎｍ以上とすることが好ましい。本実施形態では、酸化領域Ｅの寸法Ｄ２を４００ｎｍ以上とすることにより、積層セラミックコンデンサ１０における内部電極１２，１３間の短絡不良やＩＲ（Ｉｎｓｕｌａｔｉｏｎ Ｒｅｓｉｓｔａｎｃｅ）不良を抑制することができる。

図４では、説明の便宜上、複数の酸化領域Ｅの寸法Ｄ２を等しく示している。しかし、本実施形態では、酸化領域Ｅごとに寸法Ｄ２がそれぞれ異なっていてもよい。この場合、酸化領域Ｅの寸法Ｄ２は、全ての内部電極１２，１３の端部に形成されている酸化領域Ｅの平均値とすることができる。

［積層セラミックコンデンサ１０の製造方法］
図５は、積層セラミックコンデンサ１０の製造方法を示すフローチャートである。図６〜１６は積層セラミックコンデンサの製造過程を示す図である。以下、積層セラミックコンデンサの製造方法について、図５に沿って、図６〜１６を適宜参照しながら説明する。

（ステップＳ０１：セラミックシート準備工程）
ステップＳ０１では、容量形成部１８を形成するための第１セラミックシート１０１及び第２セラミックシート１０２と、カバー部１９を形成するための第３セラミックシート１０３と、を準備する。セラミックシート１０１，１０２，１０３は、絶縁性セラミックスを主成分とし、未焼成の誘電体グリーンシートとして構成される。セラミックシート１０１，１０２，１０３は、例えば、ロールコーターやドクターブレードを用いてシート状に成形される。

図６は、セラミックシート１０１，１０２，１０３の平面図である。この段階では、セラミックシート１０１，１０２，１０３は各積層セラミックコンデンサ１０ごとに切り分けられていない。図６には、各積層セラミックコンデンサ１０ごとに切り分ける際の切断線Ｌｘ，Ｌｙが示されている。切断線ＬｘはＸ軸に平行であり、切断線ＬｙはＹ軸に平行である。

図６に示すように、第１セラミックシート１０１には第１内部電極１２に対応する未焼成の第１内部電極１１２が形成され、第２セラミックシート１０２には第２内部電極１３に対応する未焼成の第２内部電極１１３が形成されている。なお、カバー部１９に対応する第３セラミックシート１０３には内部電極が形成されていない。

第１及び第２内部電極１１２，１１３は、例えば、ニッケル（Ｎｉ）を含む導電性ペーストを用いて形成することができる。導電性ペーストによる第１及び第２内部電極１１２，１１３の形成には、例えば、スクリーン印刷法やグラビア印刷法を用いることができる。

第１及び第２内部電極１１２，１１３は、切断線Ｌｙによって仕切られたＸ軸方向に隣接する２つの領域にわたって配置され、Ｙ軸方向に帯状に延びている。第１内部電極１１２と第２内部電極１１３とでは、切断線Ｌｙによって仕切られた領域１列ずつＸ軸方向にずらされている。つまり、第１内部電極１１２の中央を通る切断線Ｌｙが第２内部電極１１３の間の領域を通り、第２内部電極１１３の中央を通る切断線Ｌｙが第１内部電極１１２の間の領域を通っている。

（ステップＳ０２：積層工程）
ステップＳ０２では、ステップＳ０１で準備したセラミックシート１０１，１０２，１０３を積層することにより積層シート１０４を作製する。

図７は、ステップＳ０２で得られる積層シート１０４の分解斜視図である。図７では、説明の便宜上、セラミックシート１０１，１０２，１０３を分解して示している。しかし、実際の積層シート１０４では、セラミックシート１０１，１０２，１０３が静水圧加圧や一軸加圧などにより圧着されて一体化される。これにより、高密度の積層シート１０４が得られる。

積層シート１０４では、容量形成部１８に対応する第１セラミックシート１０１及び第２セラミックシート１０２がＺ軸方向に交互に積層されている。
また、積層シート１０４では、交互に積層された第１及び第２セラミックシート１０１，１０２のＺ軸方向上下面にカバー部１９に対応する第３セラミックシート１０３が積層される。なお、図７に示す例では、第３セラミックシート１０３がそれぞれ３枚ずつ積層されているが、第３セラミックシート１０３の枚数は適宜変更可能である。

（ステップＳ０３：切断工程）
ステップＳ０３では、ステップＳ０２で得られた積層シート１０４を回転刃や押し切り刃などによって切断することにより未焼成の積層チップ１１６を作製する。

図８は、ステップＳ０３の後の積層シート１０４の平面図である。積層シート１０４は、保持部材Ｃに固定された状態で、切断線Ｌｘ，Ｌｙに沿って切断される。これにより、積層シート１０４が個片化され、積層チップ１１６が得られる。このとき、保持部材Ｃは切断されておらず、各積層チップ１１６は保持部材Ｃによって接続されている。

図９は積層シート１０４が切断されている状態を示す図である。図９では、説明の便宜上、内部電極１１２，１１３の枚数を合計で４枚とし、セラミックシート１０１，１０２，１０３の枚数を合計で５枚としている。
積層シート１０４は、押し切り刃等の切断刃Ｆにより切断される際に、積層シート１０４を切断中の切断刃Ｆが内部電極１１２，１１３を引き摺り、内部電極１１２，１１３の端部が図９に示すようにＺ軸方向に引き延ばされる場合がある。これにより、積層チップ１１６の側面Ｓ３，Ｓ４において、引き延ばされた部分を介して内部電極１１２，１１３同士が接触することがある。

しかしながら、本実施形態に係る内部電極１１２，１１３は後述する焼成工程により、図４に示すように、端部に酸化領域Ｅが良好に形成される。従って、積層シート１０４の切断時に内部電極１１２，１１３が引き延ばされ、引き延ばされた部分を介して内部電極１１２，１１３の端部同士が接触していたとしても内部電極１１２，１１３間の短絡不良が抑制される。

図１０は、ステップＳ０３で得られる積層チップ１１６の斜視図である。積層チップ１１６には、未焼成の容量形成部１１８及びカバー部１１９が形成されている。積層チップ１１６では、切断面であるＹ軸方向を向いた両側面Ｓ３，Ｓ４に未焼成の第１及び第２内部電極１１２，１１３が露出している。

（ステップＳ０４：サイドマージン部形成工程）
ステップＳ０４では、積層チップ１１６の側面Ｓ３，Ｓ４に未焼成のサイドマージン部１１７を設けることにより、未焼成の素体１１１を作製する。

ステップＳ０４では、積層チップ１１６の両側面Ｓ３，Ｓ４にサイドマージン部１１７を設けるために、テープなどの保持部材の貼り替えなどにより積層チップ１１６の向きが適宜変更される。
特に、ステップＳ０４では、ステップＳ０３における積層チップ１１６の切断面であるＹ軸方向を向いた両側面Ｓ３，Ｓ４にサイドマージン部１１７が設けられる。このため、ステップＳ０４では、予め保持部材Ｃから積層チップ１１６を剥がし、積層チップ１１６の向きを９０度回転させておくことが好ましい。

図１１〜図１３は、ステップＳ０４のプロセスを示す模式図であり、積層チップ１１６にサイドマージンシート１１７ｓが打ち抜かれる様子を示す図である。以下、ステップＳ０４のプロセスについて順を追って説明する。

先ず、サイドマージン部１１７を形成するためのサイドマージンシート１１７ｓが準備される。サイドマージンシート１１７ｓは、ステップＳ０１で準備されるセラミックシート１０１，１０２，１０３と同様に、絶縁性セラミックスを主成分とし、未焼成の誘電体グリーンシートとして構成される。
サイドマージンシート１１７ｓは、例えばロールコーターやドクターブレードが用いられることによりシート状に成形される。また、サイドマージンシート１１７ｓは、Ｙ軸方向の厚みが薄くなるように調整される。

次いで、図１１に示すように、平板状の弾性体４００の上にサイドマージンシート１１７ｓが配置される。そして、積層チップ１１６の側面Ｓ４とサイドマージンシート１１７ｓがＹ軸方向に対向するように、積層チップ１１６が配置される。ステップＳ０４では、積層チップ１１６の向きがテープ等の保持部材の貼り替え工程によって適宜変更されることにより、図１１に示すように、積層チップ１１６の側面Ｓ３がテープＴに保持されている。

続いて、積層チップ１１６をサイドマージンシート１１７ｓに向かってＹ軸方向に移動させることにより、積層チップ１１６の側面Ｓ４をサイドマージンシート１１７ｓに押し付ける。

この際、図１２に示すように、積層チップ１１６がサイドマージンシート１１７ｓと共に弾性体４００に食い込む。これに伴い、積層チップ１１６から弾性体４００に加わるＹ軸方向の押圧力によって、弾性体４００がＹ軸方向に隆起してサイドマージンシート１１７ｓを押し上げる。
これにより、弾性体４００からサイドマージンシート１１７ｓにせん断力が加わり、側面Ｓ４とＹ軸方向に対向するサイドマージンシート１１７ｓが切り離される。そして、このサイドマージンシート１１７ｓが側面Ｓ４に貼り付く。

次いで、積層チップ１１６が弾性体４００と離間するように積層チップ１１６をＹ軸方向に移動させると、図１３に示すように、側面Ｓ４に貼り付いたサイドマージンシート１１７ｓのみが弾性体４００と離間する。これにより、積層チップ１１６の側面Ｓ４にサイドマージン部１１７が形成される。

ここで、積層チップ１１６の側面Ｓ３，Ｓ４がサイドマージンシート１１７ｓを打ち抜く際の打ち抜き条件を調整することで、後述の焼成工程後のサイドマージン部１７のセラミックスの緻密性を向上させることが可能である。
具体的には、積層チップ１１６がサイドマージンシート１１７ｓを打ち抜く際のスピードや、積層チップ１１６がサイドマージンシート１１７ｓにかける打ち抜き圧力が調整されることで、焼成工程後のサイドマージン部１７のセラミックスの緻密性を向上させることが可能である。

続いて、テープＴに保持されている積層チップ１１６を別のテープに保持させることにより、積層チップ１１６の側面Ｓ３を露出させ、側面Ｓ３とサイドマージンシート１１７ｓとをＹ軸方向に対向させる。そして、側面Ｓ４にサイドマージン部１１７を形成する上記工程と同様の工程を経て、側面Ｓ３にもサイドマージン部１１７を形成する。
これにより、積層チップ１１６の両側面Ｓ３，Ｓ４に、サイドマージン部１１７が形成された未焼成の素体１１１が得られる。本実施形態では、未焼成の素体１１１に静水圧加圧等を施すことによっても、焼成後のサイドマージン部１７のセラミックスの緻密性が向上する。

図１４は、ステップＳ０４によって得られる未焼成の素体１１１の斜視図である。
未焼成の素体１１１は、側面Ｓ３，Ｓ４に露出している内部電極１１２，１１３の端部がサイドマージン部１１７に覆われ、内部電極１１２，１１３のＸ軸方向の端部がＸ軸方向端面Ｓ５に露出する構成をとる。

図１５は、従来の積層セラミックコンデンサの素体の製造過程を示す図であり、この素体の側面図である。図１５を参照して、サイドマージンシート１１７ｓの厚みが調整されることによる作用を説明する。

従来の積層セラミックコンデンサでは、製造過程で、サイドマージン部を形成するためのサイドマージンシートが厚いと、積層チップ３１６がサイドマージンシートを打ち抜く際のサイドマージンシートの切断性が悪い場合がある。
これにより、サイドマージンシートの打ち抜きによってサイドマージン部３１７が形成された積層チップ３１６の側面Ｓ７において、図１５に示すように内部電極３１２の端部３１２ａが露出することがある。

内部電極３１２の端部３１２ａが絶縁性を有するサイドマージン部３１７に被覆されずに、側面Ｓ７に露出してしまうと、製造過程でサイドマージン部３１７に被覆されていない側面Ｓ７に異物等が付着した場合に、焼成後の積層セラミックコンデンサにおいて、この異物を介して内部電極３１２の端部３１２ａ同士が導通し合い、短絡不良を引き起こすおそれがある。
また、サイドマージン部３１７が内部電極３１２の端部３１２ａを被覆していないことから、端部３１２ａが水分等から保護されにくくなるため、焼成後の積層セラミックコンデンサの耐湿性が低下するおそれもある。

これに対し、本実施形態に係るサイドマージンシート１１７ｓは厚みが薄くなるように調整される。これにより、これまでのサイドマージンシートよりも、サイドマージンシート１１７ｓは積層チップ１１６に打ち抜かれる際の切断性が向上している。

よって、積層チップ１１６がサイドマージンシート１１７ｓを打ち抜くことにより形成された未焼成の素体１１１は、図１４に示すように、内部電極１１２，１１３の端部が側面Ｓ３，Ｓ４に露出していない構成となる。
従って、側面Ｓ３，Ｓ４に内部電極１１２，１１３の端部が露出することに起因する積層セラミックコンデンサ１０の短絡不良と耐湿性の低下が抑制される。

なお、積層チップ１１６の両側面Ｓ３，Ｓ４にサイドマージン部１１７を形成する方法は、上記のサイドマージンシート１１７ｓを打ち抜く方法に限定されるものではない。
例えば、予め切断されているサイドマージンシート１１７ｓを積層チップ１１６の両側面Ｓ３，Ｓ４に貼り付けることによって、サイドマージン部１１７を形成してもよい。
あるいは、セラミックスからなるペースト材に積層チップ１１６の両側面Ｓ３，Ｓ４を浸漬させて、引き上げるディップ法によって、積層チップ１１６の両側面Ｓ３，Ｓ４にサイドマージン部１１７を形成してもよい。

（ステップＳ０５：バレル研磨工程）
ステップＳ０５では、ステップＳ０４で得られた未焼成の素体１１１にバレル研磨を施すことにより、素体１１１を面取りする。

上述のステップＳ０４では、積層チップ１１６の両側面Ｓ３，Ｓ４にシート状のサイドマージン部１１７が形成されることにより、未焼成の素体１１１が形成される。このため、素体１１１には、図１４に示すように、素体１１１の各面を接続する稜部（２つの面が交わる箇所）や角部（３つの面が交わる箇所）が存在する。

素体１１１に稜部と角部が存在していると、製造過程で素体１１１同士が衝突することにより、素体１１１に割れや欠けが生じてしまう。従って、このような割れや欠けを抑制するため、素体１１１は稜部と角部が面取りされる。

素体１１１の稜部と角部を面取りする加工方法としては、製造効率を向上させる上で、バレル研磨が有効である。バレル研磨は、例えば、複数の未焼成の素体１１１と研磨媒体と液体とをバレル容器に封入し、バレル容器に回転運動や振動を与えることにより実行可能である。

図１６は、バレル研磨後の未焼成の素体１１１の拡大断面図であり、容量形成部１１８の稜部Ｒ付近を拡大して示す図である。

一般的に、積層チップと、サイドマージン部とから構成される未焼成の素体は、バレル研磨等により稜部や角部が面取りされると、容量形成部の稜部付近のサイドマージン部の厚みが過剰に薄くなりやすい。
このため、サイドマージン部の過剰に薄くなった箇所を介して、外界から積層チップへ水分等が侵入しやくなり、積層セラミックコンデンサの耐湿性が低下するおそれがある。

そこで、本実施形態では、素体１１１において、カバー部１１９のＺ軸方向の寸法Ｄ４が、サイドマージン部１１７のＹ軸方向の寸法Ｄ３以上となるように、サイドマージンシート１１７ｓの厚みが調整される。これにより、バレル研磨後の素体１１１において、容量形成部１１８の稜部Ｒ付近のサイドマージン部１１７の寸法Ｄ５が過剰に小さくなることが抑制される。

ステップＳ０５では、積層セラミックコンデンサ１０の耐湿性を確保する観点から、バレル研磨後の素体１１１において、サイドマージン部１１７の寸法Ｄ３が、稜部Ｒ付近のサイドマージン部１１７の寸法Ｄ５と同程度となることが好ましい。具体的には、バレル研磨後の素体１１１では、サイドマージン部１１７の寸法Ｄ３，Ｄ５が１０μｍ以上となるのが好ましい。

また、ステップＳ０５では、バレル研磨後の素体１１１において、カバー部１１９の寸法Ｄ４がサイドマージン部１１７の寸法Ｄ３以上となることが好ましい。これにより、後述の焼成工程後のカバー部１９のＺ軸方向の寸法がサイドマージン部１７のＹ軸方向の寸法以上となる。
これにより、容量形成部１８の稜部Ｒ付近のサイドマージン部１７を介して、外界から積層チップ１６へ水分等が侵入しにくくなり、積層セラミックコンデンサ１０の耐湿性の低下を抑制することができる。

（ステップＳ０６：焼成工程）
ステップＳ０６では、ステップＳ０５で得られた未焼成の素体１１１を焼成することにより、図１〜３に示す積層セラミックコンデンサ１０の素体１１を作製する。
つまり、ステップＳ０６により第１及び第２内部電極１１２，１１３が第１及び第２内部電極１２，１３になり、積層チップ１１６が積層部１６になり、サイドマージン部１１７がサイドマージン部１７になる。

焼成後のサイドマージン部１７は、上述のステップＳ０４において、積層チップ１１６がサイドマージンシート１１７ｓを打ち抜く際の打ち抜き圧力やスピード等が調整されたり、素体１１１に静水圧加圧が施されたり、サイドマージンシート１１７ｓに含まれるガラス等の含有量が調整されたりすることで、ポア率が１％以下となる。

ステップＳ０５における素体１１１の焼成温度は、積層チップ１１６及びサイドマージン部１１７の焼結温度に基づいて決定することができる。例えば、セラミックスとしてチタン酸バリウム（ＢａＴｉＯ_３）系材料を用いる場合には、素体１１１の焼成温度は１０００〜１３００℃程度とすることができる。また、焼成は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができ、本実施形態においては低酸素分圧雰囲気下（４．０×１０^−９ｐｐｍ）にて行われる。

ここで、本実施形態では、素体１１１におけるサイドマージン部１１７のＹ軸方向の厚みを２０μｍ以下とすることにより、焼成時において、サイドマージン部１１７を介して内部電極１１２，１１３に酸素が供給されやすくなり、内部電極１１２，１１３の端部に酸化領域Ｅが良好に形成される。
従って、製造過程で、内部電極１１２，１１３の端部が露出した積層チップ１１６の側面Ｓ３，Ｓ４に異物等が付着したとしても、焼成後の素体１１の側面Ｓ１，Ｓ２おける異物等を介した内部電極１２，１３同士の導通が抑制される。よって、内部電極１２，１３間の短絡不良やＩＲ不良が効果的に抑制される。

（ステップＳ０７：外部電極形成工程）
ステップＳ０７では、ステップＳ０６で得られた素体１１に第１及び第２外部電極１４，１５を形成することにより、図１〜３に示す積層セラミックコンデンサ１０を作製する。

ステップＳ０７では、まず、素体１１の一方のＸ軸方向端面を覆うように未焼成の電極材料を塗布し、素体１１の他方のＸ軸方向端面を覆うように未焼成の電極材料を塗布する。塗布された未焼成の電極材料を、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において焼き付け処理を行って、素体１１に下地膜を形成する。そして、素体１１に焼き付けられた下地膜の上に、中間膜及び表面膜を電解メッキなどのメッキ処理で形成して、第１及び第２外部電極１４，１５が完成する。

なお、上記のステップＳ０７における処理の一部を、ステップＳ０６の前に行ってもよい。例えば、ステップＳ０６の前に未焼成の素体１１１のＸ軸方向両端面Ｓ５に未焼成の電極材料を塗布し、ステップＳ０６において、未焼成の素体１１１を焼結させると同時に、未焼成の電極材料を焼き付けて第１及び第２外部電極１４，１５の下地膜を形成してもよい。

（変形例）
積層セラミックコンデンサ１０の製造方法は、上述の製造方法に限定されず、製造工程の変更や追加等が適宜行われてもよい。
例えば、焼成前の素体１１１に脱バインダ処理を施すことにより、素体１１１からバインダ成分や溶剤成分を除去してもよい。

素体１１１に脱バインダ処理を施す方法としては、例えば、アルミナ製のサヤに収容した素体１１１について、還元雰囲気の電気炉内で、３５０〜６００℃の温度で１時間〜８時間の熱処理を行なう方法等が挙げられる。この場合、電気炉の昇温速度は、例えば、１〜１０℃／ｍｉｎとすることができる。

また、本実施形態では、脱バインダ処理が施されたサイドマージン部１１７にセラミックスを堆積させてもよい。これにより、脱バインダにより生じたセラミック粒子の空隙にセラミックスが充填され、焼成工程後のサイドマージン部１７のセラミックスの緻密性が向上する。
脱バインダ処理が施されたサイドマージン部１１７に堆積させるセラミックスとしては、典型的には、サイドマージンシート１１７ｓの主成分である絶縁性セラミックスと同様の組成系のセラミックスが採用される。

脱バインダ処理が施されたサイドマージン部１１７にセラミックスを堆積させる方法としては、例えば、サイドマージン部１１７にセラミックスの粉体を吹き付けるスプレードライ法や、サイドマージン部１１７にセラミックスを構成する粒子を付着させるスパッタ法や真空蒸着法等が採用される。

以下、本発明の実施例について説明する。

［未焼成の素体の作製］
実施例１〜８及び比較例１〜６に係る未焼成の素体のサンプルを、上記製造方法にしたがってそれぞれ２００個作製した。実施例１〜８及び比較例１〜６に係るサンプルは、サイドマージン部の厚みと、サイドマージン部を構成するセラミックスの緻密性がそれぞれ異なるが、これ以外は共通する製造条件により作製した。

（実施例１）
実施例１に係るサンプルは、サイドマージン部１１７の厚みが２μｍである。

（実施例２）
実施例２に係るサンプルは、サイドマージン部１１７の厚みが５μｍである。

（実施例３）
実施例３に係るサンプルは、厚みが９μｍであるサイドマージンシート１１７ｓを用いることにより、サイドマージン部１１７が形成されたサンプルである。

（実施例４）
実施例４に係るサンプルは、サイドマージン部１１７の厚みが１０μｍである。

（実施例５）
実施例５に係るサンプルは、サイドマージン部１１７の厚みが１５μｍである。

（実施例６）
実施例６に係るサンプルは、厚みが１９μｍであるサイドマージンシート１１７ｓを用いることにより、サイドマージン部１１７が形成されたサンプルである。

（実施例７）
実施例７に係るサンプルは、サイドマージン部１１７の厚みが２０μｍである。

（実施例８）
実施例８に係るサンプルは、サイドマージン部１１７の厚みが２５μｍである。

（比較例１）
比較例１に係るサンプルは、サイドマージン部の厚みが２μｍである。

（比較例２）
比較例２に係るサンプルは、サイドマージン部の厚みが５μｍである。

（比較例３）
比較例３に係るサンプルは、サイドマージン部の厚みが１０μｍである。

（比較例４）
比較例４に係るサンプルは、サイドマージン部の厚みが１５μｍである。

（比較例５）
比較例５に係るサンプルは、サイドマージン部の厚みが２０μｍである。

（比較例６）
比較例６に係るサンプルは、サイドマージン部の厚みが２５μｍである。

［未焼成の素体の評価］
（サイドマージン部が剥離しているサンプルの検出）
実施例２，４，５，７，８に係る２００個のサンプルにおいて、光学顕微鏡を使用して、積層チップ１１６からサイドマージン部１１７が剥離しているサンプルを検出可能か否か評価した。表１はこの結果をまとめた表である。
表１に示す「剥離長」とは、積層チップ１１６とサイドマージン部１１７との間の隙間の寸法である。

表１を参照すると、実施例５，７，８では、剥離長が５０μｍ以上のサンプルは検出可能であるが、５０μｍ未満であると検出できないことがわかる。一方、実施例２，４では、剥離長に関係なく、いずれのサンプルにおいても検出可能であることが確認された。
このことから、未焼成の素体１１１におけるサイドマージン部の厚みを１０μｍ以下とすることにより、積層チップ１１６とサイドマージン部１１７との間に隙間が発生しているサンプルを剥離長に関係なく検出可能であることが実験的に確認された。

（素体露出幅の測定）
実施例３，６に係る２００個のサンプルから２０個選択し、選択された２０個のサンプルの素体露出幅をそれぞれ測定した。図１７はこの結果をまとめたグラフである。
なお、図１７に示す「端面側領域の素体露出幅」とは、サイドマージン部１１７が形成されている積層チップ１１６の側面Ｓ３，Ｓ４において、サイドマージン部１１７と、Ｘ軸方向端面Ｓ５との間の領域におけるＸ軸方向の寸法である。
また、「主面側領域の素体露出幅」とは、サイドマージン部１１７が形成されている積層チップ１１６の側面Ｓ３，Ｓ４において、サイドマージン部１１７と、Ｚ軸方向主面Ｓ６との間の領域におけるＺ軸方向の寸法である（図１４参照）。

図１７を参照すると、実施例６より実施例３のほうが、端面側領域及び主面側領域の素体露出幅が平均的に小さいことがわかる。この結果から、サイドマージンシート１１７ｓの厚みを薄くすることによって、端面側領域及び主面側領域の素体露出幅を小さくすることが可能であることが実験的に確認された。

［積層セラミックコンデンサの作製］
実施例１，２，４，５，７，８及び比較例１〜６に係る未焼成の素体を用いて、上記製造方法にしたがい、実施例１，２，４，５，７，８及び比較例１〜６に係る積層セラミックコンデンサのサンプルを作製した。

［積層セラミックコンデンサの評価］
（耐湿性の評価）
実施例１，２，４，５，７，８及び比較例１〜６に係る積層セラミックコンデンサのサンプルについて、耐湿性の評価を行った。
具体的には、実施例１，２，４，５，７，８及び比較例１〜６について２００個のサンプルを、温度４５℃、湿度９５％、１０Ｖの定格電圧を印加した状態で保持する吸湿性試験を行った。そして、吸湿性試験後の各サンプルについて電気抵抗値を測定し、電気抵抗値が１０ＭΩ未満のサンプルを故障と判断した。表２は、各サンプルについて、サイドマージン部の厚みと、ポア率と、故障数をまとめた表である。

表２を参照すると、比較例５，６に係るサンプルでは故障があるサンプルは確認されなかったものの、比較例１〜４に係るサンプルでは故障があるサンプルが確認された。比較例１〜６に係るサンプルはポア率が１％より大きい。

比較例１〜４に係るサンプルに故障が確認された要因としては、サイドマージン部の厚みが比較的薄く且つサイドマージン部に含まれるポアの数が多いことにより、このサイドマージン部を介して外界から積層チップへ水分が侵入したことにあると推察される。

この結果から、サイドマージン部のポア率が１％より大きい場合に、サイドマージン部の厚みを１５μｍ以下にすると、積層セラミックコンデンサの耐湿性を確保することが困難となることが確認された。

一方、実施例１，２，４，５，７，８に係るサンプルにおいては、実施例１に係るサンプルに故障があるサンプルが確認されたものの、実施例２，４，５，７，８に係るサンプルでは、故障しているサンプルは確認されなかった。実施例１，２，４，５，７，８に係るサンプルは、ポア率が１％以下である。

この結果から、サイドマージン部１７のポア率を１％以下とすることにより、サイドマージン部１７の厚みを１５μｍ以下としても、積層セラミックコンデンサ１０の耐湿性が確保されることが確認された。そして、サイドマージン部１７のポア率が１％以下であり、厚みが５μｍ以上であれば、積層セラミックコンデンサ１０の耐湿性がより有効に確保されることが確認された。

（ＩＲ不良率の算出）
実施例１，２，４，５，７，８に係るサンプルのＩＲ不良率を算出した。この際、ＩＲ不良率が１０％以下のサンプルを合格と判定した。
表３及び図１８は、実施例１，２，４，５，７，８に係る未焼成の素体１１１のサンプルのサイドマージン部１１７の厚みと、実施例１，２，４，５，７，８に係る積層セラミックコンデンサ１０のサンプルの酸化領域Ｅの寸法Ｄ２と、ＩＲ不良率をまとめた表及びグラフである。

表３及び図１８に示す酸化領域の寸法Ｄ２は、実施例１，２，４，５，７，８に係る２００個のサンプルに形成されている酸化領域Ｅの寸法Ｄ２の平均値である。
また、表３及び図１８に示すＩＲ不良率とは、実施例１，２，４，５，７，８に係る２００個のサンプルのうちＩＲ不良が発生したサンプルの割合を示している。前述のＩＲ不良が発生しているサンプルとは、６Ｖの定格電圧を印加する条件下において、ＣＲ積が１ＭΩ未満となるサンプルである。

表３及び図１８を参照すると、実施例８に係るサンプルはＩＲ不良率が１０％より大きいが、実施例１，２，４，５，７に係るサンプルはＩＲ不良率が１０％以下であった。
実施例８に係るサンプルのＩＲ不良率が１０％より大きい要因としては、未焼成の素体１１１のサイドマージン部１１７の厚みが２０μｍより厚いことにより、内部電極１１２，１１３の端部の酸化が促進されず、内部電極１１２，１１３の端部に酸化領域Ｅが十分に形成されなかったために、内部電極１１２，１１３間の絶縁抵抗が低下したことにあると推察される。

この結果から、サイドマージン部１１７の厚みが２０μｍ以下である場合に、酸化領域Ｅの寸法Ｄ２が０．４μｍ以上確保されることにより、積層セラミックコンデンサ１０におけるＩＲ不良を抑制可能であることが実験的に確認された。

［その他の実施形態］
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。

例えば、積層セラミックコンデンサ１０では、容量形成部１８がＺ軸方向に複数に分割して設けられていてもよい。この場合、各容量形成部１８において第１及び第２内部電極１２，１３がＺ軸方向に沿って交互に配置されていればよく、容量形成部１８が切り替わる部分において第１内部電極１２又は第２内部電極１３が連続して配置されていてもよい。

１０…積層セラミックコンデンサ
１１…素体
１２…第１内部電極
１３…第２内部電極
１４…第１外部電極
１５…第２外部電極
１６…積層部
１７…サイドマージン部
１８…容量形成部
１９…カバー部
１１１…未焼成の素体
１１６…未焼成の積層チップ
Ｅ…酸化領域

Claims (15)

1. 第１の方向に積層された複数のセラミック層と、前記複数のセラミック層の間に配置された複数の内部電極と、を有する積層部と、
   前記積層部を前記第１の方向と直交する第２の方向から覆い、ポア率が１％以下であるサイドマージン部と、
   を具備する積層セラミックコンデンサ。
2. 請求項１に記載の積層セラミックコンデンサであって、
   前記サイドマージン部は、前記第２の方向の寸法が５μｍ以上である
   積層セラミックコンデンサ。
3. 請求項１又は２に記載の積層セラミックコンデンサであって、
   前記複数の内部電極は、前記サイドマージン部に隣接し、前記第２の方向の寸法が０．４μｍ以上である酸化領域を有する
   積層セラミックコンデンサ。
4. 請求項１から３のいずれか１つに記載の積層セラミックコンデンサであって、
   前記サイドマージン部は、前記第２の方向の寸法が１５μｍ以下である
   積層セラミックコンデンサ。
5. 請求項４に記載の積層セラミックコンデンサであって、
   前記サイドマージン部は、前記第２の方向の寸法が１０μｍ以下である
   積層セラミックコンデンサ。
6. 請求項１から５のいずれか１つに記載の積層セラミックコンデンサであって、
   前記積層部は、前記第１の方向の寸法が前記サイドマージン部の前記第２の方向の寸法以上であるカバー部を有する
   積層セラミックコンデンサ。
7. 第１の方向に積層された複数のセラミック層、及び前記複数のセラミック層の間に配置された複数の内部電極を有する容量形成部と、絶縁性セラミックスからなり、前記第１の方向から前記容量形成部を覆うカバー部と、を有する未焼成の積層チップを作製し、
   絶縁性セラミックスからなるサイドマージン部で、前記第１の方向と直交する第２の方向から前記積層チップを覆うことにより、未焼成の素体を作製し、
   前記未焼成の素体を焼成することにより、焼成後の前記サイドマージン部のポア率が１％以下である素体を作製する
   積層セラミックコンデンサの製造方法。
8. 請求項７に記載の積層セラミックコンデンサの製造方法であって、
   前記カバー部の前記第１の方向の寸法が、前記サイドマージン部の前記第２の方向の寸法以上である
   積層セラミックコンデンサの製造方法。
9. 請求項７又は８に記載の積層セラミックコンデンサの製造方法であって、
   前記サイドマージン部は、前記第２の方向の寸法が２０μｍ以下である
   積層セラミックコンデンサの製造方法。
10. 請求項７から９のいずれか１つに記載の積層セラミックコンデンサの製造方法であって、
    前記積層チップが絶縁性セラミックスを主成分とするサイドマージンシートを打ち抜くことにより、前記サイドマージン部で前記未焼成の素体を覆う
    積層セラミックコンデンサの製造方法。
11. 請求項７から１０のいずれか１つに記載の積層セラミックコンデンサの製造方法であって、
    前記未焼成の素体に静水圧加圧を施す
    積層セラミックコンデンサの製造方法。
12. 請求項７から１１のいずれか１つに記載の積層セラミックコンデンサの製造方法であって、
    前記未焼成の素体に脱バインダ処理を施し、
    脱バインダ処理が施された前記サイドマージン部にセラミックスを堆積させる
    積層セラミックコンデンサの製造方法。
13. 請求項１２に記載の積層セラミックコンデンサの製造方法であって、
    脱バインダ処理が施された前記サイドマージン部にセラミックスの粉体を吹き付ける
    積層セラミックコンデンサの製造方法。
14. 請求項１２に記載の積層セラミックコンデンサの製造方法であって、
    脱バインダ処理が施された前記サイドマージン部にセラミックスをスパッタリングする
    積層セラミックコンデンサの製造方法。
15. 請求項１２に記載の積層セラミックコンデンサの製造方法であって、
    脱バインダ処理が施された前記サイドマージン部にセラミックスを真空蒸着する
    積層セラミックコンデンサの製造方法。

Images