JP2018050000A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2018050000A
JP2018050000A JP2016185879A JP2016185879A JP2018050000A JP 2018050000 A JP2018050000 A JP 2018050000A JP 2016185879 A JP2016185879 A JP 2016185879A JP 2016185879 A JP2016185879 A JP 2016185879A JP 2018050000 A JP2018050000 A JP 2018050000A
Authority
JP
Japan
Prior art keywords
resist
film
stacked body
semiconductor device
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016185879A
Other languages
English (en)
Inventor
大村　光広
Mitsuhiro Omura
光広 大村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2016185879A priority Critical patent/JP2018050000A/ja
Priority to US15/448,552 priority patent/US9887093B1/en
Publication of JP2018050000A publication Critical patent/JP2018050000A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Abstract


【課題】半導体チップの面積増大を抑制できる半導体装置の製造方法を提供する。
【解決手段】実施形態によれば、半導体装置の製造方法は、複数の第１膜と複数の第２膜とを含む積層体の上に、第１レジストと、第１レジストの側面のうちの一部に対向する第２レジストと、を形成する。また、第１レジストと第２レジストとの間におけるスリットに第３膜を形成する。また、第１レジストと、第２レジストと、第３膜とをマスクとして積層体をその上面からエッチングする。また、第１レジストの側面のうちの一部を除く露出部分と、第２レジストとをエッチングする。また、第１レジストおよび第３膜をマスクとして積層体を上面から再びエッチングする。
【選択図】 図１

Description

本発明の実施形態は、半導体装置の製造方法に関する。
半導体装置の一例として、積層型メモリが知られている。積層型メモリでは、積層された電極層のそれぞれに対応するコンタクトホールを形成するために、電極層が階段状に形成されている。
階段状の電極層は、例えば、レジストのスリミング技術とエッチング技術との組み合わせによって形成できる。しかし、単にこれらの技術を組み合わせただけでは、不要な階段領域が形成され、この不要な階段領域がメモリチップの面積を増大させるおそれがある。
特開２０１１−１４２２７６号公報
半導体チップの面積増大を抑制できる半導体装置の製造方法を提供する。
本実施形態に係る半導体装置の製造方法は、複数の第１膜と複数の第２膜とを含む積層体の上に、第１レジストと、第１レジストの側面のうちの一部に対向する第２レジストと、を形成する。また、第１レジストと第２レジストとの間におけるスリットに第３膜を形成する。また、第１レジストと、第２レジストと、第３膜とをマスクとして積層体をその上面からエッチングする。また、第１レジストの側面のうちの一部を除く露出部分と、第２レジストとをエッチングする。また、第１レジストおよび第３膜をマスクとして積層体を上面から再びエッチングする。
（Ａ）は、レジスト形成工程を示す平面図であり、（Ｂ）は、（Ａ）に示す切断線Ｘ１−Ｘ１に沿った断面図である。 （Ａ）は、第３膜の塗布工程を示す平面図であり、（Ｂ）は、（Ａ）に示す切断線Ｘ２−Ｘ２に沿った断面図である。 （Ａ）は、第３膜のエッチング工程を示す平面図であり、（Ｂ）は、（Ａ）に示す切断線Ｘ３−Ｘ３に沿った断面図である。 （Ａ）は、積層体のエッチング工程を示す平面図であり、（Ｂ）は、（Ａ）に示す切断線Ｘ４−Ｘ４に沿った断面図である。 （Ａ）は、レジストのスリミング工程を示す平面図であり、（Ｂ）は、（Ａ）に示す切断線Ｘ５−Ｘ５に沿った断面図である。 （Ａ）は、積層体の２回目のエッチング工程を示す平面図であり、（Ｂ）は、（Ａ）に示す切断線Ｘ６−Ｘ６に沿った断面図である。 （Ａ）は、レジストの２回目のスリミング工程を示す平面図であり、（Ｂ）は、（Ａ）に示す切断線Ｘ７−Ｘ７に沿った断面図である。 （Ａ）は、積層体の３回目のエッチング工程を示す平面図であり、（Ｂ）は、（Ａ）に示す切断線Ｘ８−Ｘ８に沿った断面図である。 コンタクトホールの形成工程を示す断面図である。 （Ａ）は、変形例の製造工程を示す平面図であり、（Ｂ）は、（Ａ）に示す切断線Ｘ１０−Ｘ１０に沿った断面図である。
以下、図面を参照して本発明の実施形態を説明する。本実施形態は、積層構造を有する不揮発性メモリチップの製造方法を説明する。しかし、本実施形態は、本発明を限定するものではない。
図１（Ａ）は、レジスト形成工程を示す平面図であり、図１（Ｂ）は、図１（Ａ）に示す切断線Ｘ１−Ｘ１に沿った断面図である。このレジスト形成工程では、第１レジスト３１および第２レジスト３２が、積層体２０の上面に形成される。ここで、積層体２０について説明する。
積層体２０は、基板１０の上に形成されている。基板１０には、種々の配線および素子（いずれも不図示）が形成されている。また、積層体２０は、複数の第１膜２１と、複数の第２膜２２とを有する。第１膜２１は、例えばシリコン酸化物（ＳｉＯ２）を用いて形成される。第２膜２２は、例えばシリコン窒化物（ＳｉＮ）を用いて形成される。第１膜２１および第２膜２２は、例えばＣＶＤ（Chemical Vapor Deposition）技術を用いて交互に積層されている。
以上説明した積層体２０に続いて、第１レジスト３１および第２レジスト３２について説明する。第１レジスト３１および第２レジスト３２は、リソグラフィー技術を用いて、積層体２０の上面に形成される。第１レジスト３１は、平面視で４つの側面３１ａ〜３１ｄを有する矩形状に形成されている。また、第２レジスト３２は、第１レジスト３１の３つの側面３１ａ〜３１ｃに対向するＵ字形状に形成されている。
第２レジスト３２は、第１レジスト３１の４つの側面３１ａ〜３１ｄのうち、最低で１つの側面、最大で３つの側面に対向していればよい。
上述したレジスト形成工程に続いて、第３膜の形成工程が実施される。以下、図２を参照して、第３膜４０の塗布工程について説明する。
図２（Ａ）は、第３膜４０の塗布工程を示す平面図であり、図２（Ｂ）は、図２（Ａ）に示す切断線Ｘ２−Ｘ２に沿った断面図である。この塗布工程では、シリコン酸化物が、例えばスピンコート技術を用いて塗布される。
具体的には、シリコン酸化物は、第１レジスト３１と、第２レジスト３２と、スリット３３と、積層体２０の上面と、を全体的に覆うように塗布される。スリット３３は、第１レジスト３１と第２レジスト３２との間における間隙である
第３膜４０は、ＣＶＤ技術を用いて形成することもできる。この場合、最上層の第１膜２１に対して第３膜４０を選択的にエッチングするために、第３膜４０の成膜温度は、第１膜２１の成膜温度よりも低いことが望ましい。
また、第３膜４０には、シリコン酸化物の他に、酸素プラズマに耐性があり、かつウェットエッチングによって除去できる金属酸化物を用いてもよい。例えば、酸化アルミニウム（Ａｌ２Ｏ３）、酸化チタン（ＴｉＯ２）などを、この第３膜４０に用いることができる。
上述した塗布工程の次に、第３膜４０のエッチング工程が実施される。以下、図３を参照して、第３膜４０のエッチング工程について説明する。
図３（Ａ）は、第３膜４０のエッチング工程を示す平面図であり、図３（Ｂ）は、図３（Ａ）に示す切断線Ｘ３−Ｘ３に沿った断面図である。このエッチング工程では、スリット３３以外の箇所に塗布された第３膜４０が、ウェットエッチングにて除去される。
本実施形態では、第１膜２１はＣＶＤ技術によって形成され、第３膜４０は、塗布によって形成されている。すなわち、第１膜２１の成膜方法は第３膜４０の成膜方法と異なっている。そのため、第３膜４０は、第１膜２１に対して選択的にエッチングすることができる。また、第１膜２１および第３膜４０をＣＶＤ技術によって成膜する場合には、成膜温度を変えることによって、第１膜２１に対して第３膜４０を選択的にエッチングすることができる。
上述した第３膜４０のエッチング工程によって、積層体２０には、第１領域２０ａと、第２領域２０ｂとが形成される。第１領域２０ａは、第１レジスト３１と、第２レジスト３２と、第３膜４０とで覆われた領域である。第２領域２０ｂは、第１領域２０ａの周囲に設けられた露出領域である。
次に、積層体２０のエッチング工程が実施される。以下、図４を参照して、積層体２０のエッチング工程について説明する。
図４（Ａ）は、積層体２０のエッチング工程を示す平面図であり、図４（Ｂ）は、図４（Ａ）に示す切断線Ｘ４−Ｘ４に沿った断面図である。このエッチング工程では、積層体２０の第２領域２０ｂが、第１レジスト３１と、第２レジスト３２と、第３膜４０とをマスクとして、積層体２０の上面からエッチングされる。
具体的には、積層体２０の最上層に位置する第１膜２１の第２領域２０ｂと、この第１膜２１に接する第２膜２２の第２領域２０ｂとが、ドライエッチングにて積層方向にエッチングされる。このとき、シリコン酸化膜である第３膜４０の一部も、積層方向（厚さ方向）にエッチングされる。
上述した積層体２０のエッチング工程に続いて、レジストのスリミング工程が実施される。以下、図５を参照して、レジストのスリミング工程について説明する。
図５（Ａ）は、レジストのスリミング工程を示す平面図であり、図５（Ｂ）は、図５（Ａ）に示す切断線Ｘ５−Ｘ５に沿った断面図である。このスリミング工程では、第１レジスト３１と第２レジスト３２とが、エッチングされる。
具体的には、第１レジスト３１の側面のうち、第３膜４０に覆われていない側面３１ｄと、第２レジスト３２とが酸素プラズマ処理にてエッチングされる。その結果、第２レジスト３２は除去され、第３膜４０が露出する。これにより、第１領域２０ａの平面積が、縮小する。
上述したスリミング工程の後、積層体２０のエッチング工程が再び実施される。以下、図６を参照して、積層体２０の２回目のエッチング工程について説明する。
図６（Ａ）は、積層体２０の２回目のエッチング工程を示す平面図であり、図６（Ｂ）は、図６（Ａ）に示す切断線Ｘ６−Ｘ６に沿った断面図である。この２回目のエッチング工程では、積層体２０が、第１レジスト３１と第３膜４０とをマスクとして、その上面から再びエッチングされる。
具体的には、１回目のエッチング工程（図４参照）によって露出した第１膜２１と、この第１膜２１に接する第２膜２２とが、ドライエッチングにて積層方向にエッチングされる。同時に、１回目のエッチング工程によってエッチングされた第１膜２１と、この第１膜２１に接する第２膜２２とについても、第１領域２０ａの平面積が縮小した領域に対応した部分が、ドライエッチングにて積層方向にエッチングされる。その後、レジストのスリミング工程が、再び実施される。
図７（Ａ）は、レジストの２回目のスリミング工程を示す平面図であり、（Ｂ）は、（Ａ）に示す切断線Ｘ７−Ｘ７に沿った断面図である。この２回目のスリミング工程では、第１領域２０ａの平面積がさらに縮小するように、第１レジスト３１がスリミングされる。
ただし、第３膜４０は、シリコン酸化膜で形成されているので、２回目以降のスリミング工程（酸素プラズマ処理）で削られない。そのため、第１レジスト３１は、第３膜４０に覆われていない側面３１ｄ側からスリミングされる。
その後、図８に示すように、積層体２０の３回目のエッチング工程が実施される。図８（Ａ）は、積層体２０の３回目のエッチング工程を示す平面図であり、図８（Ｂ）は、図８（Ａ）に示す切断線Ｘ８−Ｘ８に沿った断面図である。
３回目のエッチング工程では、２回目のエッチング工程（図６参照）によって露出した第１膜２１と、この第１膜２１に接する第２膜２２とが、第１レジスト３１と第３膜４０とをマスクとして、ドライエッチングにて積層方向に選択的にエッチングされる。同時に、２回目のエッチング工程によってエッチングされた第１膜２１と、この第１膜２１に接する第２膜２２とについても、第１領域２０ａの平面積がさらに縮小した領域に対応した部分が、ドライエッチングにて積層方向にエッチングされる。
上記のように、積層体２０のエッチング工程と、第１レジスト３１のスリミング工程とを繰り返すことによって、階段領域２０ｃが積層体２０に形成される(図８（Ａ)および図８（Ｂ）参照）。この階段領域２０ｃは、第３膜４０に覆われている第１レジスト３１の側面３１ａ〜側面３１ｃ側にはほとんど形成されず、第３膜４０に覆われていない側面３１側に形成される。なお、残った第１レジスト３１と第３膜４０は、アッシング処理およびウェットエッチング処理によって除去される。
また、階段領域２０ｃを含む積層体２０の露出部分には、シリコン酸化膜が被覆される。その後、積層体２０を貫通するメモリホールが形成される。さらに、メモリホールとは別に積層体２０を貫通するスリットが形成され、このスリットを用いて、第２膜２２が電極層に置換される。その後、図９に示すように、コンタクトホール５０が積層された電極層２３のそれぞれに対応して形成される。
図９は、コンタクトホール５０の形成工程を示す断面図である。図９に示すように、各コンタクトホール５０は、積層体２０の階段領域２０ｃに形成されている。また、各コンタクトホール５０は、積層体２０を覆うシリコン酸化膜５１の表面から第１膜２１を貫通し、対応する電極層２３まで延びている。
仮に、上述した第２レジスト３２と第３膜４０とが設けられていない状態で、積層体２０のエッチング工程と、第１レジスト３１のスリミング工程とが繰り返されると、階段領域２０ｃは、第１レジスト３１の四方に形成される。
しかし、コンタクトホール５０は、一方向の階段領域２０ｃに形成されればよいので、残りの三方向の階段領域２０ｃは不要になる。この不要な階段領域は、チップ面積の増大を招くおそれがある。
そこで、本実施形態では、第１レジスト３１において、階段領域２０ｃが不要な側面を第２レジスト３２で囲み、その側面を第３膜４０で覆っている。この第３膜４０が、積層体２０のエッチング時にエッチングストッパー膜として機能することによって、階段領域２０ｃの形成箇所が制限される。これにより、チップ面積の増大を抑制することができる。
(変形例)
図１０（Ａ）は、変形例の製造工程を示す平面図であり、図１０（Ｂ）は、図１０（Ａ）に示す切断線Ｘ１０−Ｘ１０に沿った断面図である。
本変形例では、積層体２０の上面に第４膜６０が形成され、この第４膜６０の上に、第１レジスト３１と、第２レジスト３２と、第３膜４０とが形成される。第４膜６０は、例えば、シリコン窒化物またはポリシリコンを用いて形成される。
本変形例によれば、第４膜６０が、第３膜４０のエッチング時にエッチングストッパー膜として機能する。そのため、積層体２０の最上層に形成された第１膜２０と、第３膜４０とを、同じ製法（同じエッチングレート）のシリコン酸化膜で成膜しても、第３膜４０のエッチング時に、第４膜６０によって、この第１膜２０が保護される。よって、エッチング時間の調整等の手間をかけることなく容易に第３膜４０を第１膜２０に対して選択的にエッチングすることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
２０ 積層体、２１ 第１膜、２２ 第２膜、３１ 第１レジスト、３２ 第２レジスト、３３ スリット、４０ 第３膜、６０ 第４膜

Claims (7)

  1. 複数の第１膜と複数の第２膜とを含む積層体の上に、第１レジストと、前記第１レジストの側面のうちの一部に対向する第２レジストと、を形成し、
    前記第１レジストと前記第２レジストとの間におけるスリットに第３膜を形成し、
    前記第１レジストと、前記第２レジストと、前記第３膜とをマスクとして前記積層体をその上面からエッチングし、
    前記第１レジストの前記側面のうちの前記一部を除く露出部分と、前記第２レジストとをエッチングし、
    前記第１レジストおよび前記第３膜をマスクとして前記積層体を前記上面から再びエッチングする、半導体装置の製造方法。
  2. 前記第１レジストの前記露出部分をエッチングするスリミングと、前記積層体のエッチングと、を交互に繰り返す、請求項１に記載の半導体装置の製造方法。
  3. シリコン酸化物または金属酸化物を用いて前記第３膜を形成する、請求項１または２に記載の半導体装置の製造方法。
  4. 前記シリコン酸化物または前記金属酸化物を前記スリットに塗布することによって、前記第３膜を形成する、請求項３に記載の半導体装置の製造方法。
  5. 前記積層体の前記上面に、シリコン窒化物またはポリシリコンを用いて第４膜を形成し、前記第４膜の上に、前記第１レジストと、前記第２レジストと、前記第３膜とを形成する、請求項１から４のいずれかに記載の半導体装置の製造方法。
  6. 前記第１レジストを、平面視で４つの側面を有する矩形状に形成し、
    前記第２レジストを、前記４つの側面のうちの３つの側面に対向するＵ字形状に形成する、請求項１から５のいずれかに記載の半導体装置の製造方法。
  7. シリコン酸化物を用いて前記第１膜を形成し、シリコン窒化物を用いて前記第２膜を形成する、請求項１から６のいずれかに記載の半導体装置の製造方法。
JP2016185879A 2016-09-23 2016-09-23 半導体装置の製造方法 Pending JP2018050000A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016185879A JP2018050000A (ja) 2016-09-23 2016-09-23 半導体装置の製造方法
US15/448,552 US9887093B1 (en) 2016-09-23 2017-03-02 Semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016185879A JP2018050000A (ja) 2016-09-23 2016-09-23 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2018050000A true JP2018050000A (ja) 2018-03-29

Family

ID=61027150

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016185879A Pending JP2018050000A (ja) 2016-09-23 2016-09-23 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US9887093B1 (ja)
JP (1) JP2018050000A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11037948B2 (en) 2019-03-12 2021-06-15 Toshiba Memory Corporation Semiconductor storage device and method for manufacturing semiconductor storage device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009302510A (ja) * 2008-03-03 2009-12-24 Fuji Electric Device Technology Co Ltd トレンチゲート型半導体装置およびその製造方法
JP2011060958A (ja) 2009-09-09 2011-03-24 Toshiba Corp 半導体装置及びその製造方法
JP2011142276A (ja) 2010-01-08 2011-07-21 Toshiba Corp 不揮発性半導体記憶装置、及びその製造方法
JP2013258360A (ja) 2012-06-14 2013-12-26 Toshiba Corp 半導体装置の製造方法及び半導体装置
US10381361B2 (en) * 2015-09-10 2019-08-13 Samsung Electronics Co., Ltd. Method for manufacturing semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11037948B2 (en) 2019-03-12 2021-06-15 Toshiba Memory Corporation Semiconductor storage device and method for manufacturing semiconductor storage device

Also Published As

Publication number Publication date
US9887093B1 (en) 2018-02-06

Similar Documents

Publication Publication Date Title
JP6034095B2 (ja) 半導体装置およびその製造方法
JP5289830B2 (ja) 半導体装置
JP2015170692A (ja) 半導体装置及びその製造方法
TWI774831B (zh) 製造半導體裝置的方法以及半導體裝置
TWI650844B (zh) 具有測試鍵結構的半導體晶圓
JP2015070058A (ja) 積層薄膜キャパシタの製造方法
US10262936B2 (en) Semiconductor device and manufacturing method thereof
JP2018152496A (ja) 半導体記憶装置
JP4984549B2 (ja) 半導体装置及びその製造方法
KR20170030966A (ko) 반도체 소자 및 그 제조 방법
JP2012169426A (ja) 半導体装置の製造方法
JP2010021293A (ja) 半導体装置および半導体装置の製造方法
JP2016033968A (ja) 半導体装置の製造方法
JP2008205180A (ja) 半導体装置及びその製造方法
JP2016046439A (ja) 半導体装置およびその製造方法
JP2018050000A (ja) 半導体装置の製造方法
US20150307345A1 (en) Electronic device and manufacturing method of the same
JP2016170018A (ja) Ｍｅｍｓ装置
KR102248436B1 (ko) 반도체 소자의 제조방법
US20180053729A1 (en) Alignment mark structure with dummy pattern
JP6762897B2 (ja) 半導体記憶装置及びその製造方法
JP2017199862A (ja) 半導体装置の製造方法、及び半導体装置
JP2020150079A (ja) 半導体記憶装置およびその製造方法
TWI720555B (zh) 半導體裝置
JP2010135572A (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170605

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180904