JP2016046439A

JP2016046439A - 半導体装置およびその製造方法

Info

Publication number: JP2016046439A
Application number: JP2014170759A
Authority: JP
Inventors: 克平今村; Katsuhei Imamura
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2014-08-25
Filing date: 2014-08-25
Publication date: 2016-04-04
Also published as: US20160056165A1

Abstract

【課題】階段領域上に正常に機能するコンタクトプラグを少ない工程数で形成する。
【解決手段】基板１上に複数の第１絶縁膜４ａ〜４ｇと複数の第１膜２１ａ〜２１ｆとを交互に形成し、第１絶縁膜４ａ〜４ｇと第１膜２１ａ〜２１ｆとをエッチングして、互いに異なる高さの第１から第Ｎの上面（Ｎは２以上の整数）を有する階段領域を形成する。第１から第Ｎの上面に、ボロンまたはハフニウムを含有する第２絶縁膜６を形成し、第２絶縁膜６上に第３絶縁膜７を形成し、複数の第１膜２１ａ〜２１ｆを複数の電極層に置き換える。第２および第３絶縁膜６、７をエッチングして、第１から第Ｎの上面下の前記電極層にそれぞれ到達する第１から第Ｎのコンタクトホールを形成し、第１から第Ｎのコンタクトホール内にそれぞれ第１から第Ｎのコンタクトプラグを形成する。
【選択図】図８

Description

本発明の実施形態は、半導体装置およびその製造方法に関する。

３次元メモリは例えば、基板上に複数の絶縁膜と複数の電極層が交互に積層された構造を有している。これらの電極層は、ワード線や選択線として機能する。このような３次元メモリを形成する際には、これらの電極層上にコンタクトプラグを形成するための階段状のコンタクト領域（階段領域）が形成される。

この場合、下層の電極層用のコンタクトホールのアスペクト比と、上層の電極層用のコンタクトホールのアスペクト比が大きく異なることが問題となる。コンタクト加工のエッチング条件を下層に合わせると、上層のコンタクトホールが電極層まで貫通せず、コンタクト不良が生じる可能性がある。一方、エッチング条件を上層に合わせると、下層のコンタクトホール内で過剰なオーバーエッチングが生じ、電極層同士がショートする可能性がある。この問題は、これらのコンタクトホールを別々のエッチングで形成することで解決できるが、この場合には工程数の増加が問題となる。

この問題に対処するために、階段領域上にコンタクト加工用のストッパ膜を形成することも考えられる。しかしながら、この場合には、上記絶縁膜間の膜を電極層に置き換える際に、この膜と共にストッパ膜が除去され、電極層同士がショートする可能性がある。

特開２０１０−２７８７０号公報特開２０１１−１６６０６１号公報

階段領域上に正常に機能するコンタクトプラグを少ない工程数で形成可能な半導体装置およびその製造方法を提供する。

一の実施形態によれば、半導体装置の製造方法は、基板上に複数の第１絶縁膜と複数の第１膜とを交互に形成し、前記第１絶縁膜と前記第１膜とをエッチングして、互いに異なる高さの第１から第Ｎの上面（Ｎは２以上の整数）を有する階段領域を形成することを含む。さらに、前記方法は、前記第１から第Ｎの上面に、ボロンまたはハフニウムを含有する第２絶縁膜を形成し、前記第２絶縁膜上に第３絶縁膜を形成し、前記複数の第１膜を複数の電極層に置き換えることを含む。さらに、前記方法は、前記第２および第３絶縁膜をエッチングして、前記第１から第Ｎの上面下の前記電極層にそれぞれ到達する第１から第Ｎのコンタクトホールを形成し、前記第１から第Ｎのコンタクトホール内にそれぞれ第１から第Ｎのコンタクトプラグを形成することを含む。

第１実施形態の半導体装置の構造を示す断面図である。第１実施形態の半導体装置の製造方法を示す断面図(1/4)である。第１実施形態の半導体装置の製造方法を示す断面図(2/4)である。第１実施形態の半導体装置の製造方法を示す断面図(3/4)である。第１実施形態の半導体装置の製造方法を示す断面図(4/4)である。第２実施形態の半導体装置の構造を示す断面図である。第２実施形態の半導体装置の製造方法を示す断面図(1/4)である。第２実施形態の半導体装置の製造方法を示す断面図(2/4)である。第２実施形態の半導体装置の製造方法を示す断面図(3/4)である。第２実施形態の半導体装置の製造方法を示す断面図(4/4)である。第３実施形態の半導体装置の構造を示す断面図である。第３実施形態の半導体装置の製造方法を示す断面図(1/4)である。第３実施形態の半導体装置の製造方法を示す断面図(2/4)である。第３実施形態の半導体装置の製造方法を示す断面図(3/4)である。第３実施形態の半導体装置の製造方法を示す断面図(4/4)である。

以下、本発明の実施形態を、図面を参照して説明する。

（第１実施形態）
（１）第１実施形態の半導体装置の構造
図１は、第１実施形態の半導体装置の構造を示す断面図である。図１は、３次元メモリと、３次元メモリ用の階段領域とを示している。

図１の半導体装置は、基板１と、層間絶縁膜２と、下地半導体層３と、複数の第１絶縁膜４ａ〜４ｇと、複数の電極層５ａ〜５ｆと、第２絶縁膜６と、第３絶縁膜７と、第４絶縁膜８と、複数のコンタクトプラグ９ａ〜９ｅと、第１のメモリ絶縁膜１１と、チャネル半導体層１２と、第２のメモリ絶縁膜１３とを備えている。

基板１の例は、シリコン基板などの半導体基板である。図１は、基板１の表面に平行で互いに垂直なＸ方向およびＹ方向と、基板１の表面に垂直なＺ方向とを示している。本明細書においては、＋Ｚ方向を上方向として取り扱い、−Ｚ方向を下方向として取り扱う。例えば、基板１と層間絶縁膜２との位置関係は、基板１が層間絶縁膜２の下方に位置していると表現される。本実施形態の−Ｚ方向は、重力方向と一致していてもよいし、重力方向と一致していなくてもよい。

層間絶縁膜２は、基板１上に形成されている。層間絶縁膜２の例は、ＳｉＯ_２膜（シリコン酸化膜）やＳｉＮ膜（シリコン窒化膜）である。層間絶縁膜２は、複数の絶縁膜を含む積層膜でもよい。層間絶縁膜２は、基板１上のトランジスタなどを覆っている。

下地半導体層３は、層間絶縁膜２上に形成されている。下地半導体層３の例は、ポリシリコン層である。

第１絶縁膜４ａ〜４ｇと電極層５ａ〜５ｆは、下地半導体層３上に交互に積層されている。第１絶縁膜４ａ〜４ｇの例は、ＳｉＯ_２膜である。電極層５ａ〜５ｆの例は、Ｗ（タングステン）層などの金属層である。電極層５ａ〜５ｆは、３次元メモリのワード線や選択線として機能する。第１絶縁膜４ａ〜４ｇの層数は７以外でもよく、電極層５ａ〜５ｆの層数は６以外でもよい。第１絶縁膜４ａ〜４ｇの層数や、電極層５ａ〜５ｆの層数の例は、数１０層である。

第１絶縁膜４ａ〜４ｇと電極層５ａ〜５ｆは、互いに異なる高さの上面Ｓａ〜Ｓｅを有する階段領域Ｒを含んでいる。これらの上面Ｓａ〜Ｓｅは、第１から第Ｎの上面（Ｎは２以上の整数）の例である。本実施形態の上面Ｓａ〜Ｓｅはそれぞれ、電極層５ａ〜５ｅの上面である。本実施形態の階段領域Ｒはさらに、第１絶縁膜４ｇの上面である上面Ｓｆを有している。

第２絶縁膜６は、第１絶縁膜４ａ〜４ｇおよび電極層５ａ〜５ｆ上に形成されており、階段領域Ｒの上面Ｓａ〜Ｓｆを覆っている。第２絶縁膜２は、ボロンまたはハフニウムを含有する絶縁膜である。第２絶縁膜２の例は、ＢＮ膜（ボロン窒化膜）、ＢＯＮ膜（ボロン酸窒化膜）、ＨｆＯ_Ｘ膜（ハフニウム酸化膜）などである。本実施形態において、第２絶縁膜６内のボロン原子またはハフニウム原子のモル数は、第２絶縁膜６内の全原子のモル数の１０％以上かつ５０％以下に設定されている。

第３絶縁膜７は、階段領域Ｒ上の空間を埋め込むように、第２絶縁膜６上に形成されている。第３絶縁膜７の例は、ＳｉＯ_２膜である。

第４絶縁膜８は、基板１上に、第１絶縁膜４ａ〜４ｇ、電極層５ａ〜５ｆ、第２絶縁膜６、および第３絶縁膜７を覆うように形成されている。第４絶縁膜８の例は、ＳｉＯ_２膜である。

コンタクトプラグ９ａ〜９ｅは、第２から第４絶縁膜６〜８内に形成され、階段領域Ｒの上面Ｓａ〜Ｓｅ下の電極層５ａ〜５ｅにそれぞれ電気的に接続されている。コンタクトプラグ９ａ〜９ｅは、第１から第Ｎのコンタクトプラグの例である。本実施形態のコンタクトプラグ９ａ〜９ｅは、Ｔｉ（チタン）層などのバリアメタル層と、Ｗ層やＡｌ（アルミニウム）層などのプラグ材層により形成されている。

第１のメモリ絶縁膜１１、チャネル半導体層１２、および第２のメモリ絶縁膜１３は、３次元メモリを構成している。

第１のメモリ絶縁膜１１は、第１絶縁層４ａ〜４ｇと電極層５ａ〜５ｆとを貫通する穴Ｈの表面に形成されている。穴Ｈは、下地半導体層３内にも形成されている。チャネル半導体層１２は、穴Ｈの表面に第１のメモリ絶縁膜１１を介して形成されている。第２のメモリ絶縁膜１３は、穴Ｈの内部に第１のメモリ絶縁膜１１とチャネル半導体層１２とを介して形成されている。第１および第２のメモリ絶縁膜１１、１３の例は、ＳｉＯ_２膜である。チャネル半導体層１２の例は、ポリシリコン層である。

（２）第１実施形態の半導体装置の製造方法
図２〜図５は、第１実施形態の半導体装置の製造方法を示す断面図である。

まず、基板１上に、不図示の層間絶縁膜２および下地半導体層３を介して、複数の第１絶縁膜４ａ〜４ｇと複数の第１膜２１ａ〜２１ｆとを交互に形成する（図２(ａ)）。第１絶縁膜４ａ〜４ｇの例は、ＳｉＯ_２膜である。第１膜２１ａ〜２１ｆの例は、ＳｉＮ膜である。次に、第１絶縁膜４ｇ上に、上面Ｓｆとなる範囲を覆うようにレジスト膜２２を形成する。

次に、レジスト膜２２をマスクとして用いて、第１絶縁膜４ｇ、第１膜２１ｆ、および第１絶縁膜４ｆをエッチングする（図２(ｂ)）。その結果、上面Ｓｆが形成される。

次に、第１絶縁膜４ｇおよび第１膜２１ｅ上に、上面Ｓｆと、上面Ｓｅとなる範囲とを覆うようにレジスト膜２３を形成する（図２(ｃ)）。次に、レジスト膜２３をマスクとして用いて、第１膜２１ｅと第１絶縁膜４ｅとをエッチングする。その結果、上面Ｓｅが形成される。

次に、図２(ｃ)と同様の処理を、第１絶縁膜４ａ〜４ｄと第１膜２１ａ〜２１ｄとに対して繰り返し実行する。その結果、上面Ｓａ〜Ｓｆを有する階段領域Ｒが形成される（図３(ａ)）。上面Ｓａ〜Ｓｅはそれぞれ、第１膜２１ａ〜２１ｅの上面であり、上面Ｓｆは、第１絶縁膜４ｇの上面である。

次に、階段領域Ｒを有する第１絶縁膜４ａ〜４ｇおよび第１膜２１ａ〜２１ｆ上に、第２絶縁膜６を形成する（図３(ｂ)）。その結果、階段領域Ｒの上面Ｓａ〜Ｓｆが第２絶縁膜６で覆われる。第２絶縁膜６の例は、ＢＮ膜、ＢＯＮ膜、ＨｆＯ_Ｘ膜などである。第２絶縁膜６は、コンタクト加工用のストッパ膜として使用される。

次に、第２絶縁膜６上に、階段領域Ｒ上の空間を埋め込むように第３絶縁膜７を形成する（図３(ｃ)）。第３絶縁膜７は例えば、基板１上に第３絶縁膜７を堆積し、第３絶縁膜７の表面を第２絶縁膜６が現れるまでＣＭＰ（Chemical Mechanical Polishing）により平坦化することで形成される。第３絶縁膜７の例は、ＳｉＯ_２膜である。

次に、第１膜２１ａ〜２１ｆをそれぞれ電極層５ａ〜５ｆに置き換えるリプレイス処理を行う（図４(ａ)）。電極層５ａ〜５ｆの例は、Ｗ（タングステン）層である。

本実施形態のリプレイス処理は、次のように行われる。まず、基板１上の空間に第１膜２１ａ〜２１ｆの側面を露出させる。次に、これらの側面を薬液にさらし、第１膜２１ａ〜２１ｆを薬液で除去する。その結果、第１絶縁膜４ａ〜４ｇ間に空洞が形成される。次に、これらの空洞内に電極層５ａ〜５ｆ用の電極材料を埋め込む。その結果、第１絶縁膜４ａ〜４ｇ間に電極層５ａ〜５ｆが形成される。

本実施形態のリプレイス処理においては、薬液として熱リン酸（Ｈ_３ＰＯ_４）水溶液を使用する。熱リン酸水溶液は、ＳｉＯ_２膜を残存させつつ、ＳｉＮ膜を除去することが可能である。よって、本実施形態のリプレイス処理においては、第１絶縁膜４ａ〜４ｇを残存させつつ、第１膜２１ａ〜２１ｆを除去することができる。

また、もし第２絶縁膜６がＳｉＮ膜であるとすると、第２絶縁膜６がリプレイス処理の薬液で除去されてしまう。しかしながら、第２絶縁膜６の例であるＢＮ膜、ＢＯＮ膜、およびＨｆＯ_Ｘ膜は、いずれも熱リン酸水溶液に対して耐性を有する。よって、本実施形態のリプレイス処理においては、第２絶縁膜６を残存させつつ、第１膜２１ａ〜２１ｆを除去することができる。

なお、本実施形態のリプレイス処理の薬液は、第１絶縁膜４ａ〜４ｇと第２絶縁膜６とを残存させつつ第１膜２１ａ〜２１ｆを除去可能であれば、熱リン酸水溶液以外の液体でもよい。

また、本実施形態の電極層５ａ〜５ｆ用の電極材料は、第１絶縁膜４ａ〜４ｇ間の空洞内に埋め込み可能であれば、タングステン以外の金属でもよい。

また、本実施形態の第１膜２１ａ〜２１ｆを薬液で除去する際には、第１絶縁膜４ａ〜４ｇが空洞により崩れないように、空洞内の一部に複数の柱状部が残存するように第１膜２１ａ〜２１ｆが除去される。

次に、第２および第３絶縁膜６、７上に、第４絶縁膜８とレジスト膜２４とを順に形成する（図４(ｂ)）。第４絶縁膜８の例は、ＳｉＯ_２膜である。

次に、レジスト膜２４をマスクとして用いて、第１および第２エッチングを行う。具体的には、第１エッチングにおいて第４絶縁膜８と第３絶縁膜７とをエッチングし（図４(ｃ)）、第２エッチングにおいて第２絶縁膜６をエッチングする（図５(ａ)）。その結果、上面Ｓａ〜Ｓｅ下の電極層５ａ〜５ｅにそれぞれ到達するコンタクトホール２５ａ〜２５ｅが形成される。コンタクトホール２５ａ〜２５ｅは、第１から第Ｎのコンタクトホールの例である。

本実施形態の第１エッチングにおいては、第２絶縁膜６をストッパとして用いて、第３および第４絶縁膜７、８をエッチングする。具体的には、第２絶縁膜６に対する第３および第４絶縁膜７、８のエッチング選択比が高い条件下で、第３および第４絶縁膜７、８をエッチングする。よって、本実施形態によれば、コンタクトホール２５ａ〜２５ｅ同士のオーバーエッチング量の差を、第２絶縁膜６で吸収させることができる（図４(ｃ)）。

本実施形態の第１エッチングは、第１ガスを用いて行われる。第１ガスの例は、ＣＦ系ガスである。ＣＦ系ガスの気体分子は、炭素原子とフッ素原子とを含む第１気体分子の例である。

本実施形態の第２エッチングにおいては、第２絶縁膜６のエッチングレートが高い条件下で、第２絶縁膜６をエッチングする。これにより、第２絶縁膜６を貫通するコンタクトホール２５ａ〜２５ｅを形成することができる（図５(ａ)）。

本実施形態の第２エッチングは、第１ガスと異なる第２ガスを用いて行われる。第２ガスの例は、ＣＦ系ガスおよびハロゲン系ガスの混合ガスである。ハロゲン系ガスの気体分子は、ハロゲン原子を含む第２気体分子の例である。

次に、コンタクトホール２５ａ〜２５ｅ内にそれぞれコンタクトプラグ９ａ〜９ｅを形成する（図５(ｂ)）。コンタクトプラグ９ａ〜９ｅは例えば、コンタクトホール２５ａ〜２５ｅの側面および底面にバリアメタル層を形成し、コンタクトホール２５ａ〜２５ｅ内にバリアメタル層を介してプラグ材層を埋め込み、バリアメタル層およびプラグ材層の表面をＣＭＰにより平坦化することで形成される。

その後、基板１上に３次元メモリやその他の構造物が形成される。このようにして、本実施形態の半導体装置が製造される。

以上のように、本実施形態においては、階段領域Ｒ上に、ボロンまたはハフニウムを含有する第２絶縁膜６を形成する。第３絶縁膜７がシリコン酸化膜やシリコン窒化膜のような一般的な絶縁膜の場合、第２絶縁膜６としてボロンまたはハフニウムを含有する絶縁膜を使用することで、第２絶縁膜６に対する第３絶縁膜７のエッチング選択比を高く調整することが可能である。よって、本実施形態によれば、第２絶縁膜６をコンタクト加工用のストッパ膜として使用することが可能となり、コンタクトホール２５ａ〜２５ｅを共通のエッチングで形成することが可能となる。また、本実施形態によれば、第２絶縁膜６をストッパ膜として使用することで、コンタクトプラグ９ａ〜９ｅのコンタクト不良や、電極層５ａ〜５ｆ同士のショートを防止することが可能となる。

また、第１膜２１ａ〜２１ｆがシリコン窒化膜やシリコン酸化膜のような一般的な絶縁膜の場合、第２絶縁膜６としてボロンまたはハフニウムを含有する絶縁膜を使用することで、適切な薬液により第２絶縁膜６を残存させつつ第１膜２１ａ〜２１ｆを除去することが可能である。例えば、第１膜２１ａ〜２１ｆがシリコン窒化膜の場合には、このような薬液として熱リン酸水溶液を使用可能である。よって、本実施形態によれば、リプレイス処理において第２絶縁膜６を残存させることが可能となり、電極層５ａ〜５ｆ同士のショートを防止することが可能となる。

なお、本実施形態においては、第１膜２１ａ〜２１ｆが一般的な非絶縁膜（例えばポリシリコン層やアモルファスシリコン層）の場合でも、適切な薬液により第２絶縁膜６を残存させつつ第１膜２１ａ〜２１ｆを除去することが可能である。よって、本実施形態によれば、このような場合にもリプレイス処理による電極層５ａ〜５ｆ同士のショートを防止することが可能となる。

本実施形態においては、第２絶縁膜６内のボロン原子またはハフニウム原子のモル数Ｋが、第２絶縁膜６内の全原子のモル数Ｋ_ｔｏｔの１０％以上かつ５０％以下に設定されている（０．１≦Ｋ／Ｋ_ｔｏｔ≦０．５）。理由は、Ｋ／Ｋ_ｔｏｔ＞０．５の場合には、第２絶縁膜６を形成することが難しく、Ｋ／Ｋ_ｔｏｔ＜０．１の場合には、第２絶縁膜６のエッチングレートと一般的な絶縁膜のエッチングレートとの差が小さいからである。

以上のように、本実施形態によれば、階段領域Ｒ上にボロンまたはハフニウムを含有する第２絶縁膜６を形成することにより、階段領域Ｒ上に正常に機能するコンタクトプラグ９ａ〜９ｅを少ない工程数で形成することが可能となる。

（第２実施形態）
（１）第２実施形態の半導体装置の構造
図６は、第２実施形態の半導体装置の構造を示す断面図である。第２実施形態の半導体装置の構造や製造工程に関し、第１実施形態と同一または類似の構造や製造工程については説明を省略する。

図１の階段領域Ｒは、互いに異なる高さの上面Ｓａ〜Ｓｆを有している。一方、図６の階段領域Ｒは、互いに異なる高さの上面σａ〜σｆを有している。上面σａ〜σｆはそれぞれ、第１絶縁膜４ｂ〜４ｇの上面である。上面σａ〜σｅは、第１から第Ｎの上面の例である。上面σｆは、図１の上面Ｓｆと同じ面である。

本実施形態のコンタクトプラグ９ａ〜９ｅはそれぞれ、第１絶縁膜４ｂ〜４ｆを貫通するように形成され、上面σａ〜σｅ下の電極層５ａ〜５ｅに電気的に接続されている。

（２）第２実施形態の半導体装置の製造方法
図７〜図１０は、第２実施形態の半導体装置の製造方法を示す断面図である。

まず、基板１上に、複数の第１絶縁膜４ａ〜４ｇと複数の第１膜２１ａ〜２１ｆとを交互に形成する（図７(ａ)）。次に、第１絶縁膜４ｇ上に、上面σｆとなる範囲を覆うようにレジスト膜２２を形成する。次に、レジスト膜２２をマスクとして用いて、第１絶縁膜４ｇと第１膜２１ｆとをエッチングする（図７(ｂ)）。その結果、上面σｆが形成される。

次に、第１絶縁膜４ｇ、４ｆ上に、上面σｆと、上面σｅとなる範囲とを覆うようにレジスト膜２３を形成する（図７(ｃ)）。次に、レジスト膜２３をマスクとして用いて、第１絶縁膜４ｆと第１膜２１ｅとをエッチングする。その結果、上面σｅが形成される。

次に、図７(ｃ)と同様の処理を、第１絶縁膜４ａ〜４ｅと第１膜２１ａ〜２１ｄとに対して繰り返し実行する。その結果、上面σａ〜σｆを有する階段領域Ｒが形成される（図８(ａ)）。

次に、階段領域Ｒを有する第１絶縁膜４ａ〜４ｇおよび第１膜２１ａ〜２１ｆ上に、第２絶縁膜６を形成する（図８(ｂ)）。その結果、階段領域Ｒの上面σａ〜σｆが第２絶縁膜６で覆われる。第２絶縁膜６の例は、ＢＮ膜、ＢＯＮ膜、ＨｆＯ_Ｘ膜などである。

次に、第２絶縁膜６上に、階段領域Ｒ上の空間を埋め込むように第３絶縁膜７を形成する（図８(ｃ)）。次に、第１膜２１ａ〜２１ｆをそれぞれ電極層５ａ〜５ｆに置き換えるリプレイス処理を行う（図９(ａ)）。次に、第２および第３絶縁膜６、７上に、第４絶縁膜８とレジスト膜２４とを順に形成する（図９(ｂ)）。

次に、レジスト膜２４をマスクとして用いて、第１から第３エッチングを行う。具体的には、第１エッチングにおいて第３および第４絶縁膜７、８をエッチングし（図９(ｃ)）、第２エッチングにおいて第２絶縁膜６をエッチングし（図１０(ａ)）、第３エッチングにおいて第１絶縁膜４ｂ〜４ｆをエッチングする（図１０(ａ)）。その結果、上面σａ〜σｅ下の電極層５ａ〜５ｅにそれぞれ到達するコンタクトホール２５ａ〜２５ｅが形成される。

本実施形態の第１エッチングにおいては、第２絶縁膜６をストッパとして用いて、第３および第４絶縁膜７、８をエッチングする。具体的には、第２絶縁膜６に対する第３および第４絶縁膜７、８のエッチング選択比が高い条件下で、第３および第４絶縁膜７、８をエッチングする。よって、本実施形態によれば、コンタクトホール２５ａ〜２５ｅ同士のオーバーエッチング量の差を、第２絶縁膜６で吸収させることができる（図９(ｃ)）。本実施形態の第１エッチングは、第１ガスを用いて行われる。第１ガスの例は、ＣＦ系ガスである。

本実施形態の第２エッチングにおいては、第２絶縁膜６のエッチングレートが高い条件下で、第２絶縁膜６をエッチングする。これにより、第２絶縁膜６を貫通するコンタクトホール２５ａ〜２５ｅを形成することができる（図１０(ａ)）。本実施形態の第２エッチングは、第１ガスと異なる第２ガスを用いて行われる。第２ガスの例は、ＣＦ系ガスおよびハロゲン系ガスの混合ガスである。

本実施形態の第３エッチングにおいては、第１絶縁膜５ｂ〜５ｆのエッチングレートが高い条件下で、第１絶縁膜５ｂ〜５ｆをエッチングする。これにより、第１絶縁膜５ｂ〜５ｆを貫通するコンタクトホール２５ａ〜２５ｅを形成することができる（図１０(ａ)）。本実施形態の第３エッチングは、第２ガスと異なる第３ガスを用いて行われる。第３ガスの例は、ＣＦ系ガスである。

次に、コンタクトホール２５ａ〜２５ｅ内にそれぞれコンタクトプラグ９ａ〜９ｅを形成する（図１０(ｂ)）。

本実施形態によれば、第１実施形態と同様に、階段領域Ｒ上にボロンまたはハフニウムを含有する第２絶縁膜６を形成することにより、階段領域Ｒ上に正常に機能するコンタクトプラグ９ａ〜９ｅを少ない工程数で形成することが可能となる。

なお、第１および第２実施形態を比較する場合、第１実施形態には、第３エッチングが不要であるという利点がある。一方、第２実施形態には、エッチングレートが高い条件下で行われる第２エッチングに電極層５ａ〜５ｅをさらさずに済むという利点がある。

（第３実施形態）
（１）第３実施形態の半導体装置の構造
図１１は、第３実施形態の半導体装置の構造を示す断面図である。第３実施形態の半導体装置の構造や製造工程に関し、第１および第２実施形態と同一または類似の構造や製造工程については説明を省略する。

本実施形態の階段領域Ｒは、第２実施形態の階段領域Ｒと同様に、互いに異なる高さの上面σａ〜σｆを有している。上面σａ〜σｆはそれぞれ、第１絶縁膜４ｂ〜４ｇの上面である。

また、本実施形態の第２絶縁膜６は、第１から第６部分６ａ〜６ｆを含んでいる。第１から第６部分６ａ〜６ｆはそれぞれ、階段領域Ｒの上面σａ〜σｆに形成されている。本実施形態の第２絶縁膜６の例は、ＳｉＢＮ膜（シリコンボロン窒化膜）である。コンタクトプラグ９ａ〜９ｅはそれぞれ、第１から第５部分６ａ〜６ｅと第１絶縁膜４ｂ〜４ｆとを貫通するように形成され、上面σａ〜σｅ下の電極層５ａ〜５ｅに電気的に接続されている。

また、本実施形態の電極層５ｂ〜５ｆはそれぞれ、電極部分１０ｂ〜１０ｆを含んでいる。電極部分１０ｂ〜１０ｆはそれぞれ、第２絶縁膜６の第１から第５部分６ａ〜６ｅの側面と、第２絶縁膜６の第２から第６部分６ｂ〜６ｆの下面とに接している。本実施形態の電極層５ｂ〜５ｆ（電極部分１０ｂ〜１０ｆを含む）の例は、Ｗ（タングステン）層である。

（２）第３実施形態の半導体装置の製造方法
図１２〜図１５は、第３実施形態の半導体装置の製造方法を示す断面図である。

まず、図１２(ａ)〜図１３(ａ)の工程をそれぞれ、図７(ａ)〜図８(ａ)の工程と同様に実行する。その結果、上面σａ〜σｆを有する階段領域Ｒが形成される（図１３(ａ)）。

次に、階段領域Ｒを有する第１絶縁膜４ａ〜４ｇおよび第１膜２１ａ〜２１ｆ上に、第２膜２６を形成する（図１３(ｂ)）。その結果、階段領域Ｒの上面σａ〜σｆが第２膜２６で覆われる。第２膜２６の例は、ＳｉＮ膜である。

次に、イオン注入により、第２膜２６内にボロンを注入する（図１３(ｃ)）。その結果、本実施形態の第２膜２６は、第２膜２６の第１から第５部分２６ｂ〜２６ｆを残し、第２絶縁膜６に変化する。よって、図１３(ｃ)の工程によれば、第１から第６部分６ａ〜６ｆを含む第２絶縁膜６が形成される。第２膜２６の例がＳｉＮ膜である場合、第２絶縁膜６の例はＳｉＢＮ膜である。

なお、本実施形態においては、第２膜２６内にボロンの代わりにハフニウムを注入してもよい。この場合、本実施形態の第２絶縁膜６は、ボロンの代わりにハフニウムを含有する絶縁膜となる。

次に、第２絶縁膜６上に、階段領域Ｒ上の空間を埋め込むように第３絶縁膜７を形成する（図１４(ａ)）。

次に、第１膜２１ａ〜２１ｆをそれぞれ電極層５ａ〜５ｆに置き換えるリプレイス処理を行う（図１４(ｂ)）。本実施形態の第１膜２１ａ〜２１ｆと第２膜２６は、同じ材料で形成されており、具体的には共にＳｉＮ膜である。よって、本実施形態のリプレイス処理においては、薬液として熱リン酸水溶液を使用することで、第１膜２１ａ〜２１ｆと、第２膜２６の第１から第５部分２６ｂ〜２６ｆとが共に除去される。その結果、電極層５ａ〜５ｆが形成される際に、第１から第５部分２６ｂ〜２６ｆが除去された領域にそれぞれ電極部分１０ｂ〜１０ｆが形成される。

一方、本実施形態の第２絶縁膜６は、ＳｉＢＮ膜であり、熱リン酸水溶液に対して耐性を有する。よって、本実施形態のリプレイス処理においては、第２絶縁膜６を残存させつつ、第１膜２１ａ〜２１ｆと第２膜２６の第１から第５部分２６ｂ〜２６ｆとを除去することができる。

次に、第２および第３絶縁膜６、７上に、第４絶縁膜８とレジスト膜２４とを順に形成する（図１４(ｃ)）。

次に、レジスト膜２４をマスクとして用いて、第１から第３エッチングを行う。具体的には、第１エッチングにおいて第３および第４絶縁膜７、８をエッチングし（図１５(ａ)）、第２エッチングにおいて第２絶縁膜６の第１から第５部分６ａ〜６ｅをエッチングし（図１５(ｂ)）、第３エッチングにおいて第１絶縁膜４ｂ〜４ｆをエッチングする（図１５(ｂ)）。その結果、上面σａ〜σｅ下の電極層５ａ〜５ｅにそれぞれ到達するコンタクトホール２５ａ〜２５ｅが形成される。第１から第３エッチングでそれぞれ使用する第１から第３ガスの例は、第２実施形態の場合と同様である。

なお、本実施形態においては、第１から第５部分６ａ〜６ｅ内のボロン原子またはハフニウム原子のモル数Ｋが、第１から第５部分６ａ〜６ｅ内の全原子のモル数Ｋ_ｔｏｔの１０％以上かつ５０％以下であることが望ましい（０．１≦Ｋ／Ｋ_ｔｏｔ≦０．５）。

次に、コンタクトホール２５ａ〜２５ｅ内にそれぞれコンタクトプラグ９ａ〜９ｅを形成する（図１５(ｃ)）。

本実施形態によれば、第１および第２実施形態と同様に、階段領域Ｒ上にボロンまたはハフニウムを含有する第２絶縁膜６を形成することにより、階段領域Ｒ上に正常に機能するコンタクトプラグ９ａ〜９ｅを少ない工程数で形成することが可能となる。

以上、いくつかの実施形態を説明したが、これらの実施形態は、例としてのみ提示したものであり、発明の範囲を限定することを意図したものではない。本明細書で説明した新規な装置および方法は、その他の様々な形態で実施することができる。また、本明細書で説明した装置および方法の形態に対し、発明の要旨を逸脱しない範囲内で、種々の省略、置換、変更を行うことができる。添付の特許請求の範囲およびこれに均等な範囲は、発明の範囲や要旨に含まれるこのような形態や変形例を含むように意図されている。

１：基板、２：層間絶縁膜、３：下地半導体層、
４ａ〜４ｇ：第１絶縁膜、５ａ〜５ｆ：電極層、
６：第２絶縁膜、６ａ〜６ｆ：第２絶縁膜の第１から第６部分、
７：第３絶縁膜、８：第４絶縁膜、
９ａ〜９ｅ：コンタクトプラグ、１０ｂ〜１０ｆ：電極部分、
１１：第１のメモリ絶縁膜、１２：チャネル半導体層、１３：第２のメモリ絶縁膜、
２１ａ〜２１ｆ：第１膜、２２：レジスト膜、２３：レジスト膜、
２４：レジスト膜、２５ａ〜２５ｅ：コンタクトホール、
２６：第２膜、２６ｂ〜２６ｆ：第２膜の第１から第５部分

Claims

基板上に複数の第１絶縁膜と複数の第１膜とを交互に形成し、
前記第１絶縁膜と前記第１膜とをエッチングして、互いに異なる高さの第１から第Ｎの上面（Ｎは２以上の整数）を有する階段領域を形成し、
前記第１から第Ｎの上面に、ボロンまたはハフニウムを含有する第２絶縁膜を形成し、
前記第２絶縁膜上に第３絶縁膜を形成し、
前記複数の第１膜を複数の電極層に置き換え、
前記第２および第３絶縁膜をエッチングして、前記第１から第Ｎの上面下の前記電極層にそれぞれ到達する第１から第Ｎのコンタクトホールを形成し、
前記第１から第Ｎのコンタクトホール内にそれぞれ第１から第Ｎのコンタクトプラグを形成する、
ことを含む半導体装置の製造方法。
前記第２絶縁膜は、前記第１から第Ｎの上面に第２膜を形成し、前記第２膜内にボロンまたはハフニウムを注入することにより形成される、請求項１に記載の半導体装置の製造方法。
前記第２絶縁膜内のボロン原子またはハフニウム原子のモル数は、前記第２絶縁膜内の全原子のモル数の１０％以上かつ５０％以下である、請求項１または２に記載の半導体装置の製造方法。
前記第１から第Ｎのコンタクトホールは、前記第３絶縁膜を第１ガスを使用してエッチングする第１エッチングと、前記第２絶縁膜を前記第１ガスと異なる第２ガスを使用してエッチングする第２エッチングとにより形成される、請求項１から３のいずれか１項に記載の半導体装置の製造方法。
基板と、
前記基板上に交互に設けられ、互いに異なる高さの第１から第Ｎの上面（Ｎは２以上の整数）を有する階段領域を含む、複数の第１絶縁膜および複数の電極層と、
前記階段領域の前記第１から第Ｎの上面に設けられ、ボロンまたはハフニウムを含有する第２絶縁膜と、
前記第２絶縁膜上に設けられた第３絶縁膜と、
前記第２および第３絶縁膜内に設けられ、前記第１から第Ｎの上面下の前記電極層にそれぞれ電気的に接続された第１から第Ｎのコンタクトプラグと、
を備える半導体装置。