TWI550718B - 半導體裝置，接觸之形成方法 - Google Patents

半導體裝置，接觸之形成方法 Download PDF

Info

Publication number
TWI550718B
TWI550718B TW103145897A TW103145897A TWI550718B TW I550718 B TWI550718 B TW I550718B TW 103145897 A TW103145897 A TW 103145897A TW 103145897 A TW103145897 A TW 103145897A TW I550718 B TWI550718 B TW I550718B
Authority
TW
Taiwan
Prior art keywords
recess
dielectric layer
forming
semiconductor device
exemplary embodiment
Prior art date
Application number
TW103145897A
Other languages
English (en)
Other versions
TW201541522A (zh
Inventor
陳筠樺
黃怡君
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201541522A publication Critical patent/TW201541522A/zh
Application granted granted Critical
Publication of TWI550718B publication Critical patent/TWI550718B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

半導體裝置，接觸之形成方法
本發明實施例係有關於半導體，且更特別是有關於一半導體裝置及接觸的形成方法。
對奈米半導體製程而言，閘極節點的縮小和覆蓋物(overlay)的轉移使得接觸或凹陷的形成越來越困難。
根據一實施例，提供一種接觸的形成方法，包括：形成一第一介電層於一基板之上；形成一第二介電層於第一介電層之上；圖案化第二介電層以形成一第一凹陷；以一第一蝕刻劑穿過第一凹陷圖案化第一介電層以形成一第二凹陷，其中第一蝕刻劑對第一介電層比起對第二介電層具有一較高的蝕刻速率，且進一步其中第二凹陷與第一凹陷對齊；以及形成一連續的接觸插塞(plug)於第一凹陷和第二凹陷中。
根據另一實施例，提供一種半導體裝置，包括一第一介電層，具有一第一凹陷；一第二介電層，具有一第二凹陷，第二凹陷與第一凹陷至少部分地對齊；以及一連續接觸插塞(plug)，位於第一凹陷和第二凹陷中。
又根據另一實施例，提供一種蝕刻一連續凹陷的 方法，包括：形成一第一介電層於一基板之上；形成一第二介電層於第一介電層之上；圖案化第二介電層以形成一第一凹陷；以及以一第一蝕刻劑圖案化第一介電層以形成一第二凹陷，其中第一蝕刻劑對第一介電層比起對第二介電層具有一較高的蝕刻速率，且進一步其中第二凹陷與第一凹陷對齊，且第一凹陷和第二凹陷形成一連續凹陷。
為讓上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出實施例，並配合所附圖式，作詳細說明如下：
100、1500‧‧‧半導體裝置
102‧‧‧基板
104、1518‧‧‧源極
106、1514‧‧‧閘極
108、1516‧‧‧絕緣體
202、1502‧‧‧第一介電層
502、1504‧‧‧第一凹陷
602‧‧‧硬罩幕
702、1506‧‧‧第二介電層
802、1508‧‧‧第二凹陷
902‧‧‧第三凹陷
1102‧‧‧第四凹陷
1202、1512‧‧‧矽化物
1302‧‧‧黏著層
1402、1510‧‧‧連續接觸插塞
1600、1700‧‧‧方法
1602-1610、1702-1708‧‧‧步驟
第1圖為一剖面圖，其係根據一示範實施例顯示一示範半導體裝置。
第2圖為一剖面圖，其係根據示範實施例顯示於示範半導體裝置中形成一第一介電層。
第3圖為一剖面圖，其係根據示範實施例顯示於示範半導體裝置中移除絕緣體的一部分。
第4圖為一剖面圖，其係根據示範實施例顯示於示範半導體裝置中取代閘極材料。
第5圖為一剖面圖，其係根據示範實施例顯示於示範半導體裝置中蝕刻閘極的一部分。
第6圖為一剖面圖，其係根據示範實施例顯示於示範半導體裝置中形成一硬罩幕。
第7圖為一剖面圖，其係根據示範實施例顯示於示範半導體裝置中形成一第二介電層。
第8圖為一剖面圖，其係根據示範實施例顯示於示範半導體裝置中圖案化第二介電層。
第9圖為一剖面圖，其係根據示範實施例顯示於示範半導體裝置中圖案化第一介電層。
第10圖為一剖面圖，其係根據示範實施例顯示於示範半導體裝置中移除絕緣層的一部分。
第11圖為一剖面圖，其係根據示範實施例顯示於示範半導體裝置中移除源極的一部分。
第12圖為一剖面圖，其係根據示範實施例顯示於示範半導體裝置中形成矽化物。
第13圖為一剖面圖，其係根據示範實施例顯示於示範半導體裝置中形成一黏著層。
第14圖為一剖面圖，其係根據示範實施例顯示於示範半導體裝置中形成一接觸插塞。
第15圖為一剖面圖，其係根據示範實施例顯示一示範半導體裝置。
第16圖為根據一示範實施例顯示用來形成一接觸的流程圖。
第17圖為根據一示範實施例顯示用來蝕刻一連續凹陷的流程圖。
現在將詳述參考以示範實施例，其顯示於附圖中。只要有可能，相同的參考符號將在所有的圖式中被用來代表相同或相似的部分。
第1圖為一剖面圖，其係根據一示範實施例顯示一示範半導體裝置。如第1圖所示，一半導體裝置100被提供。半導體裝置100包括一基板102且可更包括一源極104和至少一閘極106。於另一實施例中，半導體裝置100可包括一汲極(未顯示)。源極104和閘極106被一絕緣體108覆蓋。源極104的至少一部份位於基板102中。閘極106位於基板102之上。
第2圖為一剖面圖，其係根據示範實施例顯示於示範半導體裝置中形成一第一介電層。如第2圖所示，一第一介電層202形成於基板102之上。更具體地，第一介電層202形成於閘極106和源極104之上。
第3圖為一剖面圖，其係根據示範實施例顯示於示範半導體裝置中移除絕緣體的一部分。如第3圖所示，第一介電層202的一部分和絕緣體108的一部分被例如化學機械研磨(chemical mechanical polishing)所移除，因而閘極106至少部分地曝露出來。
第4圖為一剖面圖，其係根據示範實施例顯示於示範半導體裝置中取代閘極材料。如第4圖所示，閘極106的材料可為，例如：多晶矽，且進一步被一金屬材料所取代。
第5圖為一剖面圖，其係根據示範實施例顯示於示範半導體裝置中蝕刻閘極的一部分。如第5圖所示，閘極106的一部分被蝕刻以形成一第一凹陷502於閘極106的至少一部份中。
第6圖為一剖面圖，其係根據示範實施例顯示於示範半導體裝置中形成一硬罩幕。如第6圖所示，一硬罩幕602形 成於第一凹陷502中。硬罩幕602可由例如：SiN所形成。此外，化學機械研磨(chemical mechanical polishing)可於硬罩幕602和第一介電層202上被實施。
第7圖為一剖面圖，其係根據示範實施例顯示於示範半導體裝置中形成一第二介電層。如第7圖所示，一第二介電層702被形成於第一介電層202和硬罩幕602的至少一部份之上。
第8圖為一剖面圖’其係根據示範實施例顯示於示範半導體裝置中圖案化第二介電層。如第8圖所示，第二介電層702透過使用一第一蝕刻劑而被圖案化以形成一第二凹陷802。
第9圖為一剖面圖，其係根據示範實施例顯示於示範半導體裝置中圖案化第一介電層。如第9圖所示，以一第二蝕刻劑穿過第二凹陷802圖案化第一介電層202，因而第三凹陷902被形成。此外，相較於第一介電層202，第二介電層702和絕緣體108實質上(substantially)耐(resistant to)第二蝕刻劑。因此，第二凹陷802與第三凹陷902對齊。第二凹陷802和第三凹陷902形成一連續凹陷。
於示範實施例中，第二蝕刻劑對第一介電層202比起對第二介電層702具有一較高的蝕刻速率。例如，第一介電層202可由例如：SiO2或多孔氧化物所形成，且第二介電層702可由例如：SiN、SiCN、或SiOCN所形成。用於第一介電層202的蝕刻方法可為使用稀釋的氫氟酸、或Tris鹼、硼酸、和EDTA的混合物之一濕蝕刻製程。用於第二介電層702的蝕刻方法可 為使用CxFy、O2、CO、或Ar之一乾蝕刻製程。
於另一個示範實施例中，例如：第一介電層202可由例如具有超過10%碳的有機氧化物所形成，且第二介電層702可由例如：SiO2所形成。用於第一介電層202的蝕刻方法可為使用N2H2、N2O2、CO2、CO、或O2之一乾蝕刻製程。用於第二介電層702的蝕刻方法可為使用CxFy、O2、CO或Ar之一乾蝕刻製程。
第10圖為一剖面圖，其係根據示範實施例顯示於示範半導體裝置中移除絕緣層的一部分。如第10圖所示，位於源極104上方的絕緣體108的一部分被移除，因而源極104被曝露出來。
第11圖為一剖面圖，其係根據示範實施例顯示於示範半導體裝置中移除源極的一部分。如第11圖所示，源極104的一部分被移除，因而一第四凹陷1102被形成。
第12圖為一剖面圖，其係根據示範實施例顯示於示範半導體裝置中形成矽化物。如第12圖所示，矽化物1202被形成於第四凹陷1102中。
第13圖為一剖面圖，其係根據示範實施例顯示於示範半導體裝置中形成一黏著層。如第13圖所示，黏著層1302被形成於第三凹陷902和第二凹陷802的一表面上。黏著層1302是由一化合物例如：Ti和TiN所形成。
第14圖為一剖面圖，其係根據示範實施例顯示於示範半導體裝置中形成一接觸插塞。如第14圖所示，一連續接觸插塞1402被形成於第三凹陷902和第二凹陷802中。連續接觸 插塞1402可由例如：鎢所形成。
第15圖為一剖面圖，其係根據示範實施例顯示一示範半導體裝置。一半導體裝置1500被提供。半導體裝置1500包括具有一第一凹陷1504的一第一介電層1502，具有一第二凹陷1508的一第二介電層1506，以及一連續接觸插塞1510。第二凹陷1508與第一凹陷1504至少部分地對齊。連續接觸插塞1510位於第一凹陷1504和第二凹陷1508中。
於示範實施例中’例如：第一介電層202可由例如：SiO2或多孔氧化物所形成，且第二介電層702可由例如：SiN、SiCN或SiOCN所形成。
於另一個示範實施例中，例如：第一介電層202可由例如：具有超過約10%碳的有機氧化物所形成，且第二介電層702可由例如：SiO2所形成。
於示範實施例中，半導體裝置1500可包括一源極1518，位於第二凹陷1508的至少一部份下方(below)。源極1518可由例如：摻雜矽所形成。
於示範實施例中，半導體裝置1500可包括一矽化物1512，位於源極1518的一頂部上。矽化物1512可由例如：鈷、鎳、和鈦的至少之一所形成。
於示範實施例中，半導體裝置1500可包括一閘極1514，鄰近連續接觸插塞1510。半導體裝置1500可包括一絕緣體1516，位於閘極1514和連續接觸插塞1510之間。
於示範實施例中，第一介電層1502的材料不同於第二介電層1506的材料。此外，當一第一蝕刻劑被用來形成第 一凹陷1504時，第一介電層1502比起第二介電層1506可具有一較高的蝕刻速率。
第16圖為根據一示範實施例顯示用來形成一接觸的流程圖。如第16圖所示，一方法1600被提供。方法1600包括以下的操作：形成一第一介電層於一基板之上(1602)；形成一第二介電層於第一介電層之上(1604)；圖案化第二介電層以形成一第一凹陷(1606)；以一第一蝕刻劑穿過第一凹陷圖案化第一介電層以形成一第二凹陷，其中第一蝕刻劑對第一介電層比起對第二介電層具有一較高的蝕刻速率，且進一步，其中第二凹陷與第一凹陷對齊(1608)；以及形成一連續接觸插塞於第一凹陷和第二凹陷中(1610)。
於示範實施例中，方法1600可更包括形成一源極被一絕緣體覆蓋，其中源極的一部分位於基板中。於示範實施例中，方法1600可更包括形成一閘極被一絕緣體覆蓋且位於基板之上。於示範實施例中，其中形成第一介電層於基板之上更包括：形成第一介電層於閘極和源極之上。於示範實施例中，方法1600可更包括移除絕緣體的一部分以曝露閘極。於示範實施例中，方法1600可更包括以金屬材料取代由多晶矽形成之閘極。於示範實施例中，方法1600可更包括蝕刻閘極的一部分以形成一第三凹陷。
於示範實施例中，方法1600可更包括形成一硬罩幕於第三凹陷中。於示範實施例中，方法1600可更包括移除位於源極上方之絕緣體的一部分。於示範實施例中，方法1600可更包括移除源極的一部分以形成一第四凹陷。於示範實施例中， 方法1600可更包括形成矽化物於第四凹陷中。於示範實施例中，方法1600可更包括形成一黏著層於第一凹陷和第二凹陷的一表面上。
第17圖為根據一示範實施例顯示用來蝕刻一連續凹陷的流程圖。如第17圖所示，一方法1700被提供。方法1700包括以下的操作：形成一第一介電層於一基板之上(1702)；形成一第二介電層於第一介電層之上(1704)；圖案化第二介電層以形成一第一凹陷(1706)；以及以一第一蝕刻劑穿過第一凹陷圖案化第一介電層以形成一第二凹陷，其中第一蝕刻劑對第一介電層比起對第二介電層具有一較高的蝕刻速率，且其中第二凹陷與第一凹陷對齊，且第一凹陷和第二凹陷形成一連續凹陷(1708)。
根據一示範實施例，一半導體裝置被提供。此半導體裝置包括：具有一第一凹陷的一第一介電層；具有一第二凹陷的一第二介電層，第二凹陷與第一凹陷至少部分地對齊；以及一連續接觸插塞，位於第一凹陷和第二凹陷中。
根據一示範實施例，一種接觸的形成方法被提供。此方法包括：形成一第一介電層於一基板之上；形成一第二介電層於第一介電層之上；圖案化第二介電層以形成一第一凹陷；以一第一蝕刻劑穿過第一凹陷圖案化第一介電層以形成一第二凹陷，其中第一蝕刻劑對第一介電層比起對第二介電層具有一較高的蝕刻速率，且進一步，其中第二凹陷與第一凹陷對齊；以及形成一連續接觸插塞於第一凹陷和第二凹陷中。
根據一示範實施例，一種蝕刻連續凹陷的方法被 提供。此方法包括：形成一第一介電層於一基板之上；形成一第二介電層於第一介電層之上；圖案化第二介電層以形成一第一凹陷；以及以一第一蝕刻劑圖案化第一介電層以形成一第二凹陷，其中第一蝕刻劑對第一介電層比起對第二介電層具有一較高的蝕刻速率，且進一步，其中第二凹陷與第一凹陷對齊，且第一凹陷和第二凹陷形成一連續凹陷。
所載的描述使用本揭露中的實施例以：揭露最佳模式並也使得本技術領域具有通常知識者能夠實現並使用本揭露。可專利範圍可包括發生在本技術領域具有通常知識者的其他實施例。
本技術相關領域具有通常知識者閱讀本揭露後可瞭解各實施例可在沒有一個或多個具體細節、或是在其他替代及/或額外的方法、材料、或元件存在的情況下被實施。已知的結構、材料、或操作可能未被詳細顯示或描述以避免遮蔽不同實施例的詳情(aspects)。圖式中所示的各實施例為說明性的範例代表且未必按照比例繪製。在一個或多個實施例中，特別的特徵、結構、材料、或特色可與任何合適的方法結合。在其他實施例中，各種額外的層及/或結構可被包括及/或所述的特徵可被忽略。各種操作也可被描述成多個分離的操作，以一種最有助於瞭解本揭露的方法。然而，敘述的順序不應用以暗示這些操作必定依照順序。特別是，這些操作不必依照所示的順序被實施。在此描述的操作可透過與所述實施例不同的順序串聯地或並聯地(in series or in parallel)被實施。各種額外的操作可被實施及/或描述。在額外的實施例中，一些操作可被忽略。
在此所載的描述和以下的申請專利範圍可包括用詞，像是左、右、頂部、底部、之上、之下、較高的、較低的、第一的、第二的等，其僅是為了描述的目的且並非用以限定。例如，標記相對垂直位置的用詞可指一種處境，其中基板或整合電路的裝置側(或主動表面)是該基板的“頂”表面；該基板實際上可處於任何方位，因此一基板的“頂”側可較參考的標準地面框架(terrestrial frame)的“底”側低，且仍然落於用詞“頂”的意義中。此處使用的用詞“上(on)”(包括申請專利範圍中)，除非特別說明，可不表示第一層直接位於第二層“上”且與第二層直接接觸；也可有第三層或其他結構位於第一層和位於第一層上的第二層之間。裝置的實施例或此述的文章可以數個位置或方位被製造、使用、或輸送(shipped)。本技術領域具有通常知識者可瞭解用於圖式中所示各種元件的各種相等的結合和替代。
雖然本發明已以數個實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
1600‧‧‧方法
1602-1610‧‧‧步驟

Claims (9)

  1. 一種接觸的形成方法，包括：形成一第一介電層於一基板之上；形成一第二介電層於該第一介電層之上；圖案化該第二介電層以形成一第一凹陷；以一第一蝕刻劑穿過該第一凹陷圖案化該第一介電層以形成一第二凹陷；其中該第一蝕刻劑對該第一介電層比起對該第二介電層具有一較高的蝕刻速率，且進一步其中該第二凹陷與該第一凹陷對齊；以及形成一連續的接觸插塞(plug)於該第一凹陷和該第二凹陷中。
  2. 如申請專利範圍第1項所述之方法，更包括形成一源極被一絕緣體覆蓋，其中該源極的一部分位於該基板中，更包括形成一閘極被該絕緣體覆蓋且位於該基板之上，其中形成該第一介電層於該基板之上更包括形成該第一介電層於該閘極和該源極之上。
  3. 如申請專利範圍第2項所述之方法，更包括移除該絕緣體的一部分以曝露該閘極，更包括以一金屬材料取代由多晶矽形成之該閘極。
  4. 如申請專利範圍第2項所述之方法，更包括蝕刻該閘極的一部分以形成一第三凹陷，更包括形成一硬罩幕於該第三凹陷中。
  5. 如申請專利範圍第2項所述之方法，更包括移除位於該源極 上方之該絕緣體的一部分，更包括移除該源極的一部分以形成一第四凹陷，更包括形成一矽化物於該第四凹陷中。
  6. 如申請專利範圍第1項所述之方法，更包括形成一黏著層於該第一凹陷和該第二凹陷的一表面上。
  7. 一種半導體裝置，包括：一第一介電層，具有一第一凹陷；一第二介電層，具有一第二凹陷，該第二凹陷與該第一凹陷至少部分地對齊；以及一連續接觸插塞(plug)，位於該第一凹陷和該第二凹陷中；當使用一第一蝕刻劑時，其中該第一介電層比該第二介電層具有一較高的蝕刻速率。
  8. 如申請專利範圍第7項所述之裝置，更包括一源極，位於該第二凹陷的至少一部份下方，更包括一矽化物，位於該源極的一頂部上，其中該矽化物是由鈷、鎳、和鈦的至少之一所形成。
  9. 如申請專利範圍第7項所述之裝置，更包括一閘極，鄰近該連續接觸插塞(plug)，更包括一絕緣體，位於該閘極和該連續接觸插塞(plug)之間。
TW103145897A 2014-01-10 2014-12-27 半導體裝置，接觸之形成方法 TWI550718B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/152,115 US9263330B2 (en) 2014-01-10 2014-01-10 Semiconductor device, method for forming contact and method for etching continuous recess

Publications (2)

Publication Number Publication Date
TW201541522A TW201541522A (zh) 2015-11-01
TWI550718B true TWI550718B (zh) 2016-09-21

Family

ID=53521971

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103145897A TWI550718B (zh) 2014-01-10 2014-12-27 半導體裝置，接觸之形成方法

Country Status (2)

Country Link
US (1) US9263330B2 (zh)
TW (1) TWI550718B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10008382B2 (en) 2015-07-30 2018-06-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having a porous low-k structure

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7022567B2 (en) * 2003-10-27 2006-04-04 Grace Semiconductor Manufacturing Corporation Method of fabricating self-aligned contact structures

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3657781B2 (ja) * 1998-07-09 2005-06-08 株式会社東芝 半導体装置及びこれを用いたｌｓｉの不良解析方法
US6281064B1 (en) * 1999-06-04 2001-08-28 International Business Machines Corporation Method for providing dual work function doping and protective insulating cap
US7518171B2 (en) * 2006-04-19 2009-04-14 United Microelectronics Corp. Photo diode and related method for fabrication
US8530971B2 (en) 2009-11-12 2013-09-10 International Business Machines Corporation Borderless contacts for semiconductor devices
CN102456613B (zh) 2010-10-29 2014-08-20 中国科学院微电子研究所 一种半导体结构及其制造方法
US8481415B2 (en) 2010-12-02 2013-07-09 International Business Machines Corporation Self-aligned contact combined with a replacement metal gate/high-K gate dielectric
US8569810B2 (en) 2010-12-07 2013-10-29 International Business Machines Corporation Metal semiconductor alloy contact with low resistance
US20130049123A1 (en) 2011-08-23 2013-02-28 Globalfoundries Inc. Semiconductor Device with DRAM Word Lines and Gate Electrodes in Non-Memory Regions of the Device Comprised of a Metal, and Methods of Making Same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7022567B2 (en) * 2003-10-27 2006-04-04 Grace Semiconductor Manufacturing Corporation Method of fabricating self-aligned contact structures

Also Published As

Publication number Publication date
US9263330B2 (en) 2016-02-16
US20150200136A1 (en) 2015-07-16
TW201541522A (zh) 2015-11-01

Similar Documents

Publication Publication Date Title
US11239340B2 (en) Semiconductor arrangement and formation thereof
TWI591733B (zh) 半導體裝置及其形成方法
JP2016189460A5 (ja) 半導体装置及びその製造方法
US10777480B2 (en) Systems and methods to enhance passivation integrity
TWI713147B (zh) 半導體裝置的形成方法
TWI570838B (zh) 碳化矽基板上的溝槽結構以及其製作方法
US9812352B2 (en) Semiconductor device and method for fabricating the same
TWI434353B (zh) 形成自對準接觸物之方法及具有自對準接觸物之積體電路
TW201729267A (zh) 半導體結構的形成方法
TWI559383B (zh) 閘極結構的接觸窗結構及其形成方法
US10204859B2 (en) Interconnect structure and fabricating method thereof
TWI550718B (zh) 半導體裝置，接觸之形成方法
US9799550B2 (en) Manufacturing method for forming a semiconductor structure
KR101697831B1 (ko) 비아 내에 식각 저항 구조물을 갖는 반도체 구조물 및 그 제조 방법
TWI466181B (zh) 形成具有較小高差之半導體元件導電接觸的方法，形成半導體元件之方法
JP6308067B2 (ja) 半導体装置の製造方法
TWI767662B (zh) 半導體結構與其製作方法
US20220199463A1 (en) Method of manufacturing semiconductor device
CN105720039B (zh) 互连结构及其形成方法
TWI553871B (zh) 金屬氧化物半導體場效電晶體結構及其製造方法
US20190304777A1 (en) Method for forming hard mask
JP5928566B2 (ja) 半導体装置の製造方法、及び、半導体装置
TW201417213A (zh) 用於深溝槽電容的接點結構與其形成方法
CN103579338A (zh) 半导体装置及其制造方法
US20150076707A1 (en) Integrated circuit via structure and method of fabrication

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees