TWI529932B - 半導體裝置和其製造方法 - Google Patents

半導體裝置和其製造方法 Download PDF

Info

Publication number
TWI529932B
TWI529932B TW099133691A TW99133691A TWI529932B TW I529932 B TWI529932 B TW I529932B TW 099133691 A TW099133691 A TW 099133691A TW 99133691 A TW99133691 A TW 99133691A TW I529932 B TWI529932 B TW I529932B
Authority
TW
Taiwan
Prior art keywords
layer
processing chamber
oxide
substrate
oxide semiconductor
Prior art date
Application number
TW099133691A
Other languages
English (en)
Other versions
TW201131767A (en
Inventor
山崎舜平
宮永昭治
高橋正弘
岸田英幸
坂田淳一郎
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201131767A publication Critical patent/TW201131767A/zh
Application granted granted Critical
Publication of TWI529932B publication Critical patent/TWI529932B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Shift Register Type Memory (AREA)

Description

半導體裝置和其製造方法
本發明關於包括氧化物半導體之半導體裝置及其製造方法。
在本說明書中，半導體裝置意即利用半導體特性而作動之所有類型裝置，而電光裝置、半導體電路及電子設備均為半導體裝置。
近年來，使用形成於具有絕緣表面之基板上之半導體薄膜(具約數奈米至數百奈米之厚度)而形成薄膜電晶體(TFT)之技術已吸引注意。薄膜電晶體廣泛應用於諸如積體電路(IC)之電子裝置及電光裝置，尤其，用做影像顯示裝置之開關元件的薄膜電晶體快速發展。存在廣泛類型之金屬氧化物，且該等金屬氧化物用於各類應用。氧化銦為廣為人知的材料，被用做液晶顯示等所需之透光電極材料。
一些金屬氧化物具有半導體特性。具有半導體特性之金屬氧化物的範例包括氧化鎢、氧化錫、氧化銦、氧化鋅等。已知使用該等具有半導體特性之金屬氧化物而形成通道形成區之薄膜電晶體(專利文獻1及2)。
[參考]
[專利文獻]
[專利文獻1]日本公開專利申請案No.2007-123861
[專利文獻2]日本公開專利申請案No.2007-96055
然而，來自氧化物半導體中化學計量組成之差異於薄膜形成程序中提升。例如，氧化物半導體之電導率由於氧超量或不足而改變。而且，於薄膜形成期間進入氧化物半導體薄膜之氫或濕氣形成氧(O)-氫(H)鍵並做為電子供體，此係改變電導率之因素。此外，由於O-H鍵為極性分子，其做為諸如使用氧化物半導體製造之薄膜電晶體的主動裝置之特性改變的因素。
鑑於該等問題，本發明之實施例的目標為提供其中使用氧化物半導體之具穩定電氣特性的半導體裝置。
為抑制其中使用氧化物半導體層之薄膜電晶體的電氣特性變化，便從氧化物半導體層排除變化之因素的氫及濕氣。具體地，較佳的是氧化物半導體層中所包括之氫的濃度為高於或等於1×1018cm-3及低於或等於2×1020cm-3。
氧化物半導體層中雜質濃度可以下列方式降低：形成包括許多以懸鍵為代表之缺陷的氧化矽層(SiOx，x較佳地為2或更大)而接觸氧化物半導體層，而氧化物半導體層中所包括之雜質，諸如氫或濕氣(氫原子或包括氫原子之化合物，諸如H2O)，擴散進入氧化矽層。
氧化矽層中所包括之缺陷包括矽懸鍵或氧懸鍵或二者。包括許多氧懸鍵做為缺陷之氧化矽層較佳，因其相對於 氫主要具有高鍵能，其促進從氧化物半導體膜進入氧化矽層之擴散；因此，雜質可穩定地處於氧化矽層中。
而且，氧化物半導體層或與氧化物半導體層接觸之氧化矽層可形成於處理室中，其中雜質濃度經由使用低溫泵排氣而降低。
本說明書中所揭露之發明的結構之實施例為一種半導體裝置，其包括基板上之閘極電極層；閘極電極層上之閘極絕緣層；閘極絕緣層上之氧化物半導體層；氧化物半導體層上之源極電極層及汲極電極層；及設於氧化物半導體層、源極電極層及汲極電極層上並與部分氧化物半導體層接觸之氧化矽層。混合區係設於氧化物半導體層與氧化矽層之間之介面上，且混合區包括氧、矽及氧化物半導體層中所包括之至少一種金屬元素。
混合區可具有1nm至10nm厚度(較佳地為2nm至5nm)。經由提供混合區，氧化物半導體層與氧化矽層之間並未形成清晰定義之介面，藉此氫可更易於從氧化物半導體層擴散進入氧化矽層。
本說明書中所揭露之發明之結構的另一實施例為一種半導體裝置，其包括基板上之閘極電極層；閘極電極層上之閘極絕緣層；閘極絕緣層上之氧化物半導體層；氧化物半導體層上之源極電極層及汲極電極層；及設於氧化物半導體層、源極電極層及汲極電極層上並與氧化物半導體層接觸之氧化矽層，其中氧化矽層包括缺陷。
在上述結構中，可包括覆蓋氧化矽層之保護絕緣層。
本說明書中所揭露之發明之結構的另一實施例，為半導體裝置之製造方法，包括下列步驟：在閘極電極層及覆蓋基板上之閘極電極層的閘極絕緣層形成之後，於大氣減壓狀態下，將基板引入第一處理室；經由引入移除氫及濕氣之濺鍍氣體並使用置於第一處理室內部之金屬氧化物之靶，同時從第一處理室移除殘餘濕氣，而於閘極絕緣層之上形成氧化物半導體層；在氧化物半導體層之上形成源極電極層及汲極電極層之後，經由將基板引入第二處理室、移除第二處理室中殘餘濕氣、引入包含氧並移除氫及濕氣之濺鍍氣體、並使用置於第二處理室內部之包括矽之靶，而於氧化物半導體層之上形成包括缺陷之氧化矽層；及將基板加熱至介於100℃及400℃之間之溫度，以擴散氧化物半導體層中所包括之氫或濕氣至氧化矽層側。
本說明書中所揭露之發明之結構的另一實施例，為半導體裝置之製造方法，包括下列步驟：在閘極電極層及覆蓋基板上之閘極電極層的閘極絕緣層形成之後，於大氣減壓狀態下，將基板引入第一處理室；經由引入移除氫及濕氣之濺鍍氣體並使用置於第一處理室內部之金屬氧化物之靶，同時從第一處理室移除殘餘濕氣，而於閘極絕緣層之上形成氧化物半導體層；在氧化物半導體層之上形成源極電極層及汲極電極層之後，經由將基板引入第二處理室，引入包含氧並移除氫及濕氣之濺鍍氣體及使用置於第二處理室內部之包括矽之靶，同時從第二處理室移除殘餘濕氣，而於氧化物半導體層之上形成包括缺陷之氧化矽層；接 著經由於大氣減壓狀態下，將基板引入第三處理室，移除第三處理室中殘餘濕氣，引入包含氮並移除氫及濕氣之濺鍍氣體及使用置於第三處理室內部之包括矽之靶，而於氧化矽層之上形成氮化矽層；及將基板加熱至介於100℃及400℃之間之溫度，以擴散氧化物半導體層中所包括之氫或濕氣至氧化矽層側。
本說明書中所揭露之發明之結構的另一實施例，為半導體裝置之製造方法，包括下列步驟：在形成覆蓋基板上之閘極電極層的閘極電極層及閘極絕緣層之後，於大氣減壓狀態下，將基板引入第一處理室；經由引入移除氫及濕氣之濺鍍氣體，並使用置於第一處理室內部之金屬氧化物的靶，同時從第一處理室移除殘餘濕氣，而於閘極絕緣層之上形成氧化物半導體層；在於氧化物半導體層之上形成源極電極層及汲極電極層之後，經由將基板引入第二處理室，引入包含氧並移除氫及濕氣之濺鍍氣體，及使用置於第二處理室內部包括矽之靶同時從第二處理室移除殘餘濕氣，而於氧化物半導體層之上形成包括缺陷之氧化矽層；接著經由於大氣減壓狀態下，將基板引入第三處理室，將基板加熱至介於100℃及400℃之間之溫度，引入包含氮並移除氫及濕氣之濺鍍氣體，及使用置於第三處理室內部包括矽之靶，同時從第三處理室移除殘餘濕氣，而於氧化矽層之上形成氮化矽層；及將氧化物半導體層中所包括之氫或濕氣擴散至氧化矽層側。
本說明書中所揭露之發明之結構的另一實施例，為半 導體裝置之製造方法，包括下列步驟：於覆蓋基板上之閘極電極層的閘極電極層及閘極絕緣層形成之後，於大氣減壓狀態下，將基板引入第一處理室；經由引入移除氫及濕氣之濺鍍氣體並使用置於第一處理室內部金屬氧化物之靶，同時從第一處理室移除殘餘濕氣，而於閘極絕緣層之上形成氧化物半導體層；於氧化物半導體層上之源極電極層及汲極電極層形成之後，經由將基板引入第二處理室，引入包含氧並移除氫及濕氣之濺鍍氣體，並使用置於第二處理室內部包括矽之靶，同時從第二處理室移除殘餘濕氣，而於氧化物半導體層之上形成包括缺陷之氧化矽層；經由將包含氧之濺鍍氣體切換為包含氮並移除氫及濕氣之濺鍍氣體，及使用置於第二處理室內部包括矽之靶，而於氧化矽層之上形成氮化矽層；及將其上形成氮化矽層之基板加熱至介於100℃及400℃之間之溫度，以將氧化物半導體層中所包括之氫或濕氣擴散至氧化矽層側。
在上述半導體裝置之製造方法中，於引入第二處理室之基板介於0℃及50℃之間之溫度的狀態下，可於氧化物半導體層之上形成包括缺陷之氧化矽層。
在上述半導體裝置之製造方法中，當氧化物半導體膜及/或氧化矽膜形成時，較佳的是吸附型真空泵用於第一處理室及/或第二處理室中排氣。例如，較佳地使用低溫泵、離子泵或鈦昇華泵。吸附型真空泵於降低氧化物半導體膜及/或氧化矽膜中所包括之氫、羥基或氫化物之量是有效的。
在上述半導體裝置之製造方法中，有關用於形成氧化物半導體膜之靶，可使用包括氧化鋅做為主要成分之靶。包括銦、鎵或鋅之金屬氧化物可用做靶。
在上述半導體裝置之製造方法中，矽半導體靶或人造石英靶可用做用於形成氧化矽膜之包括矽之靶。
基於上述結構，至少可解決上述問題之一。
氧化物半導體層為InMO3(ZnO)m(m>0)之薄膜。薄膜電晶體係使用薄膜做為氧化物半導體層而予形成。請注意，M表示選自Ga、Fe、Ni、Mn及Co之一或複數個金屬元素。例如，M可為Ga，或可為包括Ga以外之上述金屬元素，例如，M可為Ga及Ni，或M可為Ga及Fe。在上述氧化物半導體中，諸如Fe或Ni之過渡金屬元素或過渡金屬之氧化物除了包括做為M之金屬元素以外，可包括做為雜質元素。在本說明書中，氧化物半導體層之組成分子式係以InMO3(ZnO)m(m>0)代表，其中至少包括Ga做為M被稱為In-Ga-Zn-O基氧化物半導體，而其薄膜亦稱為In-Ga-Zn-O基膜。
有關可應用於氧化物半導體層之金屬氧化物的其他範例，任一下列金屬氧化物可與應用：In-Sn-O基金屬氧化物；In-Sn-Zn-O基金屬氧化物；In-Al-Zn-O基金屬氧化物；Sn-Ga-Zn-O基金屬氧化物；Al-Ga-Zn-O基金屬氧化物；Sn-Al-Zn-O基金屬氧化物；In-Zn-O基金屬氧化物；Sn-Zn-O基金屬氧化物；Al-Zn-O基金屬氧化物；In-O基金屬氧化物；Sn-O基金屬氧化物；及Zn-O基金屬氧化物。氧 化矽可包括於使用上述金屬氧化物形成之氧化物半導體層中。
而且，氧化物導電層可形成於氧化物半導體層與源極及汲極電極之間。氧化物導電層及用於形成源極及汲極電極之金屬層可連續予以形成。
由於薄膜電晶體因靜電等而易於破裂，用於保護像素部中薄膜電晶體之保護電路較佳地提供於閘極線路或源極線路之相同基板上。保護電路較佳地使用非線性元件予以形成，包括氧化物半導體層。
請注意，在本說明書中為求方便而使用諸如「第一」及「第二」之序數。因此，其並非表示步驟順序、各層堆疊順序、及特別為指明發明之名稱。
可提供其中使用氧化物半導體之具穩定電氣特性之半導體裝置。
以下，將參照圖式詳細中所說明之本發明之實施例。然而，本發明並不侷限於下列中所說明之，且熟悉本技藝之人士輕易地理解模式及細節可以各式方式修改。因此，將不解釋為侷限於下列實施例之中所說明之。
實施例1
在本實施例中，將參照圖1A至1E中所說明之半導體裝置之實施例及半導體裝置之製造方法。本實施例中所說明之半導體裝置為薄膜電晶體。
圖1A至1E描繪半導體裝置之截面結構範例。圖1A至1E中所描繪之薄膜電晶體110具有稱為通道蝕刻結構之底閘結構，亦稱為反交錯式薄膜電晶體。
所說明之薄膜電晶體110使用單閘極薄膜電晶體；然而，可視需要形成包括複數通道形成區之多閘極薄膜電晶體。
以下，參照圖1A至1E說明基板100上薄膜電晶體110之製造程序。
首先，於具有絕緣表面之基板100上形成導電膜，接著，經由第一光刻步驟而形成閘極電極層101。較佳的是所形成之閘極電極層的端部具有錐形以改進堆疊於上之閘極絕緣層的覆蓋面。請注意，抗蝕罩可經由噴墨法予以形成。當經由噴墨法形成抗蝕罩時未使用光罩，使得製造成本下降。
儘管對於可用做具絕緣表面之基板100的基板並無特別限制，但基板需具有至少夠高之耐熱以支撐之後執行之熱處理。有關具有絕緣表面之基板100，可使用以鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃等形成之玻璃基板。
若使用玻璃基板且之後執行之熱處理的溫度高，較佳地使用其應變點大於或等於730 ℃之玻璃基板。有關玻璃基板，例如使用諸如鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃或鋇硼矽酸鹽玻璃之玻璃材料的基板。請注意，經由包含較硼氧化物更大量之鋇氧化物(BaO)，可獲得耐熱且更實用之玻璃基板。因此，玻璃基板包含BaO及B2O3，使得較佳地使用BaO的量大於B2O3的量。
請注意，可使用以絕緣體形成之基板，諸如陶瓷基板、石英基板或藍寶石基板，取代上述玻璃基板。另一方面，可使用結晶玻璃等。再另一方面，可酌情使用塑料基板等。
可於基板100與閘極電極101之間提供做為基膜之絕緣膜。基膜具有避免雜質元素從基板100擴散之功能，並可經形成而具有單層結構或包括選自氮化矽膜、氧化矽膜、氮氧化矽膜及氮氧化矽膜之一或多膜之堆疊結構。
閘極電極層101可以單層結構或使用諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹或鈧之金屬材料，或包含任一該些材料做為主要成分之合金材料的堆疊結構，予以形成。
例如，有關閘極電極層101之雙層結構，下列結構較佳：鉬層堆疊於鋁層上之雙層結構、鉬層堆疊於銅層上之雙層結構、氮化鈦層或氮化鉭層堆疊於銅層上之雙層結構、及氮化鈦層及鉬層堆疊之雙層結構。有關三層結構，鎢層或氮化鎢層、鋁及矽之合金層或鋁及鈦之合金層、及氮化鈦層或鈦層之堆疊較佳。請注意，閘極電極層可使用透光導電膜予以形成。有關透光導電膜之範例，可提供透光導電氧化物等。
接著，於閘極電極層101之上形成閘極絕緣層102。
閘極絕緣層102可經由電漿CVD法、濺鍍法等形成，而具單層結構或使用氧化矽層、氮化矽層、氮氧化矽層、氮氧化矽層及氧化鋁層之一或多項之堆疊結構。為避免閘極絕緣層102包含大量氫，閘極絕緣層102較佳地經由濺鍍法形成。若經由濺鍍法形成氧化矽膜，可將矽靶或石英靶用做靶，及氧或氧及氬之混合氣體用做濺鍍氣體。
閘極絕緣層102可具有一種結構，其中氮化矽層及氧化矽層從閘極電極層101側堆疊。例如，具有100nm厚度之閘極絕緣層係以一種方式形成，其中具有50nm至200nm(含)厚度之氮化矽層(SiNy(y>0))係經由濺鍍法形成而做為第一閘極絕緣層，及接著堆疊具5nm至300nm(含)厚度之氧化矽層(SiOx(x>0))，做為第一閘極絕緣層上之第二閘極絕緣層。
為使閘極絕緣層102包含儘可能少量之氫、羥基及濕氣，較佳的是經由於濺鍍設備的預熱室中以200℃或更高之溫度加熱其上形成閘極電極層101之基板100，而移除基板100上吸收之雜質，做為膜形成之預先處理。
其次，於閘極絕緣層102之上形成具有大於或等於2nm及小於或等於200nm厚度之氧化物半導體膜120(詳圖1A)。
在經由濺鍍法形成氧化物半導體膜120之前，閘極絕緣層102表面上灰塵較佳地經由反向濺鍍移除，其中引入氬氣並產生電漿。反向濺鍍為一種方法，其中電壓於氬氣中應用於使用RF電源之基板側，且基板表面暴露於電漿，使得以修改基板表面。請注意，可使用氮氣、氦氣、氧氣等取代氬氣。
氧化物半導體膜120係經由濺鍍法形成。有關氧化物半導體膜120，係使用In-Ga-Zn-O基膜、In-Sn-Zn-O基氧化物半導體膜、In-Al-Zn-O基氧化物半導體膜、Sn-Ga-Zn-O基氧化物半導體膜、Al-Ga-Zn-O基氧化物半導體膜、Sn-Al-Zn-O基氧化物半導體膜、In-Zn-O基氧化物半導體膜、Sn-Zn-O基氧化物半導體膜、Al-Zn-O基氧化物半導體膜、In-O基氧化物半導體膜、Sn-O基氧化物半導體膜或Zn-O基氧化物半導體膜。在本實施例中，氧化物半導體膜120係使用In-Ga-Zn-O基金屬氧化物靶經由濺鍍法而形成。而且，氧化物半導體膜120可於稀有氣體(典型為氬)、氧氣或稀有氣體(典型為氬)及氧之大氣中經由濺鍍法而形成。若使用濺鍍法，較佳的是使用包括濃度大於或等於2wt%及小於或等於10wt%之SiO2的靶執行沈積，使得妨礙結晶之SiOx(x>0)包含於氧化物半導體膜120中；如此一來，氧化物半導體可避免於之後執行之熱處理中結晶。
有關經由濺鍍法而用於形成氧化物半導體膜120之靶，可使用包括氧化鋅做為主要成分之金屬氧化物靶。有關金屬氧化物靶之另一範例，可使用包括In、Ga及Zn之金屬氧化物靶(組成比：In2O3：Ga2O3：ZnO=1：1：1[摩爾比])。有關包括In、Ga及Zn之金屬氧化物靶，亦可使用具有下列組成比之靶：In2O3：Ga2O3：ZnO=2：2：1[摩爾比]，或具有下列組成比之靶：In2O3：Ga2O3：ZnO=1：1：4[摩爾比]。金屬氧化物靶之填充率為90%至100%(含)，較 佳地為95%至99.9%(含)。使用具有高填充率之金屬氧化物靶，使其可形成密集氧化物半導體膜。
基板被保持於處理室內部，其保持在減壓狀態，且基板被加熱至高於或等於室溫及低於400℃之溫度。移除處理室中殘餘濕氣，並引入移除氫及濕氣之濺鍍氣體。金屬氧化物被用做靶。因而，氧化物半導體膜120被形成於基板100之上。為從處理室移除殘餘濕氣，較佳地使用吸附型真空泵。例如，較佳地使用低溫泵、離子泵或鈦昇華泵。有關排氣單元，可使用附加冷阱之渦輪分子泵。在使用低溫泵執行排氣之腔室中，排出例如氫原子、包括氫原子之化合物(諸如H2O)、包括碳原子之化合物等。因此，可降低於膜形成室中所形成之氧化物半導體膜中所包括之雜質的濃度。
有關膜形成狀況之範例，利用下列狀況：基板與靶之間之距離為100mm，壓力為0.6Pa，直流(DC)電源為0.5kW，及使用氧氣(氧流中氧之比例為100%)。脈衝直流(DC)電源較佳，因為可降低膜形成中產生之粉狀物質(亦稱為粒子或灰塵)，及可使膜厚度均勻。氧化物半導體膜較佳地具有5nm至30nm(含)厚度。請注意，氧化物半導體膜之大約厚度依據材料而變化；因此，依據材料而適當判斷厚度。
請注意，較佳的是諸如水、氫等雜質未包含於當氧化物半導體膜時所引入諸如氧、氮之濺鍍氣體或諸如氦、氖及氬之稀有氣體中。較佳的是例如被用做濺鍍氣體之氧、 氮或諸如氦、氖及氬之稀有氣體的純度為6N(99.9999%)或更高，較佳地為7N(99.99999%)或更高(即，雜質濃度為1ppm或更低，較佳地為0.1ppm或更低)。
在上述方式中，氧化物半導體膜120係經由濺鍍法而形成，藉此當以次要離子質譜(SIMS)測量可獲得氧化物半導體膜之氫的量化濃度被抑制為2×1019cm-3或更低，較佳地為5×1018cm-3或更低。
濺鍍法之範例包括RF濺鍍法，其中高頻電源用做濺鍍電源；DC濺鍍法；及脈衝DC濺鍍法，其中以脈衝方式施予偏壓。RF濺鍍法主要用於形成絕緣膜；DC濺鍍法主要用於形成金屬膜。
此外，亦存在多源極濺鍍設備，其中可設定不同材料之複數靶。基於多源極濺鍍設備，可沈積不同材料之膜而堆疊於一腔室中，且複數種材料之膜可經由於一腔室中同時放電而予沈積。
此外，亦存在提供於腔室內部具磁體系統之濺鍍設備，用於磁控管濺鍍法，以及用於ECR(電子迴旋共振)濺鍍法之濺鍍設備，其中使用利用微波產生之電漿，而未使用輝光放電。
此外，有關使用濺鍍法之膜形成法，亦存在反應濺鍍法，其中靶物質及濺鍍氣體成分於膜形成期間彼此化學反應，以形成其化合物薄膜，及偏壓濺鍍法，其中電壓亦於膜形成期間應用於基板。
其次，氧化物半導體膜於第二光刻步驟中被處理為島形氧化物半導體層121(詳圖1B)。請注意，用於形成島形氧化物半導體層121之抗蝕罩可經由噴墨法而予形成。當經由噴墨法而形成抗蝕罩時，未使用光罩；因而，可降低製造成本。
若於閘極絕緣層102中形成接觸孔，便可於氧化物半導體層121形成時執行步驟。
對於氧化物半導體膜120之蝕刻而言，可利用濕式蝕刻、乾式蝕刻或其二者。
有關乾式蝕刻之蝕刻氣體，較佳地使用包含氯之氣體(氯基氣體，諸如氯(Cl2)、氯化硼(BCl3)、氯化矽(SiCl4)或四氯化碳(CCl4))。
另一方面，可使用包含氟之氣體(氟基氣體，諸如四氟化碳(CF4)、氟化硫(SF6)、三氟化氮(NF3)或三氟甲烷(CHF3))；溴化氫(HBr)；氧(O2)；添加諸如氦(He)或氬(Ar)之稀有氣體的任一項該些氣體。
有關乾式蝕刻法，可使用平行板RIE(反應離子蝕刻)法或ICP(電感耦合電漿)蝕刻法。為將層蝕刻為所需形狀，酌情調整蝕刻狀況(應用於線圈狀電極之電量、應用於基板側電極之電量、基板側電極之溫度等)。
有關用於濕式蝕刻之蝕刻劑，可使用經由混合磷酸、乙酸及硝酸等而獲得之溶液。此外，亦可使用ITO07N(KANTO CHEMICAL CO.,INC.製造)。
在濕式蝕刻之後，經由併同清潔被蝕刻掉之材料而移除蝕刻劑。可淨化包含所移除材料之蝕刻劑的廢液，且廢液中所包含之材料可重新使用。當蝕刻後諸如氧化物半導體層中所包括之銦之材料從廢液收集並重新使用時，可有效地使用資源並降低成本。
依據材料而適當調整蝕刻狀況(諸如蝕刻劑、蝕刻時間或溫度)，使得以將材料蝕刻為所需形狀。
較佳的是於下一步驟中導電膜形成之前，執行反向濺鍍，以移除附著於氧化物半導體層121及閘極絕緣層102表面之抗蝕劑殘餘等。
其次，導電膜係形成於閘極絕緣層102及氧化物半導體層121之上。導電膜可經由濺鍍法或真空蒸發法而予形成。有關導電膜之材料，可提供選自Al、Cr、Cu、Ta、Ti、Mo或W之元素；包含任一該些元素做為成分之合金；包含任一該些元素組合之合金膜等。可使用選自錳、鎂、鋯及鈹之一或多項材料。金屬導電膜可具有單層結構或二或更多層之堆疊層結構。例如，可提供包含矽之鋁膜的單層結構；鋁膜及堆疊於上之鈦膜的雙層結構；Ti膜、堆疊於上之鋁膜、及堆疊於上之Ti膜的三層結構等。另一方面，可使用包含鋁及一或多項選自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)或鈧(Sc)之元素的合金膜，或包含一或多項該些元素之氮化物膜。
經由第三光刻步驟而於導電膜上形成抗蝕罩。抗蝕罩經選擇地蝕刻，使得以形成源極電極層115a及汲極電極層115b。接著，移除抗蝕罩(詳圖1C)。
請注意，酌情調整每一材料及蝕刻狀況，使得氧化物半導體層121並未經由導電膜之蝕刻而移除。
在本實施例中，Ti膜被用做導電膜，In-Ga-Zn-O基氧化物用於氧化物半導體層121，及氫氧化銨/過氧化氫混合物(31 wt%過氧化氫溶液：28 wt%氨水：水=5：2：2)被用做蝕刻劑，以蝕刻Ti之導電膜。
請注意，在第三光刻步驟中，氧化物半導體層121有時可部分蝕刻，使得以形成具有槽(凹部)之氧化物半導體層。用於形成源極電極層115a及汲極電極層115b之抗蝕罩可經由噴墨法而予形成。當經由噴墨法形成抗蝕罩時，未使用光罩；因而，可降低製造成本。
為減少光刻步驟中光罩及步驟數量，可利用使用多色調遮罩形成之抗蝕罩而執行蝕刻，其為一種透光之曝光遮罩，以致具有複數強度。由於使用多色調遮罩形成之抗蝕罩具有複數厚度，並可經由執行蝕刻而進一步改變形狀，抗蝕罩可用於複數蝕刻步驟以提供不同型樣。因此，可經由使用多色調遮罩而形成相應於至少兩種不同型樣之抗蝕罩。因而，可減少曝光遮罩之數量，且亦可減少相應光刻步驟之數量，藉此可體現程序簡化。
可執行使用諸如N2O、N2或Ar之氣體的電漿處理，以移除吸附於暴露的氧化物半導體層之表面的水等。可使用氧及氬之混合氣體而執行電漿處理。
在電漿處理之後，可形成做為氧化物絕緣層之氧化矽層116，其做為保護絕緣膜接觸部分氧化物半導體層而不暴露於空氣。在本實施例中，氧化矽層116經形成而於氧化物半導體層121與源極電極層115a或汲極電極層115b均為重疊之區域接觸氧化物半導體層121。
有關氧化矽層116，包括缺陷之氧化矽層係以下列方式形成：使其上形成島形氧化物半導體層121、源極電極層115a及汲極電極層115b之基板100處於室溫及低於100℃之溫度；引入包含高純度氧並移除氫及濕氣之濺鍍氣體；及使用矽半導體靶。請注意，形成氧化矽層116做為氧化矽(SiOx，x較佳地為2或更大)層。
例如，經由脈衝DC濺鍍法形成氧化矽膜，其中使用摻雜硼並具有6N(99.9999%)純度(電阻係數：0.01 Ωcm)之矽靶，靶與基板之間之距離(T-S距離)為89 mm，壓力為0.4 Pa，直流(DC)電源為6 kW，並使用氧氣(氧流中氧之比例為100%)。氧化矽膜之厚度為300 nm。可使用石英(較佳地為人造石英)做為靶，取代矽靶，而形成氧化矽膜。有關濺鍍氣體，使用氧或氧及氬之混合氣體。
請注意，當氧化矽層形成時，較佳的是所引入之濺鍍氣體未包含諸如水、氫等雜質。較佳的是例如氧氣之純度為6N(99.9999%)或更高，較佳地為7N(99.99999%)或更高(即，雜質濃度為1 ppm或更低，較佳地為0.1 ppm或更低)。
在此狀況下，為避免氧化物半導體層121及氧化矽層116中包含氫、羥基或濕氣之目的，在氧化矽層116形成中，較佳的是從處理室移除殘餘濕氣。
可使用氮氧化矽層、氧化鋁層及氮氧化鋁層等，取代氧化矽層。
其次，在包括缺陷之氧化矽層116接觸氧化物半導體層121之狀態下，於介於100℃及400℃之間之溫度執行熱處理。該熱處理可將氧化物半導體層121中所包括之氫或濕氣擴散進入包括缺陷之氧化矽層116。由於氧化矽層116包括許多缺陷(懸鍵)，島形氧化物半導體層121中所包括之諸如氫、羥基或濕氣之雜質經由氧化物半導體層121與氧化矽層116彼此接觸之介面，而擴散進入氧化矽層116。具體地，氧化物半導體層121中所包括之氫原子、包括氫原子之化合物(諸如H2O)、包括碳原子之化合物等可輕易地擴散進入氧化矽層116。
有關氫從氧化物半導體層擴散進入氧化矽層，係計算氫原子極可能呈現之下列各層：氧化物半導體層(非結晶IGZO)或氧化矽層(非結晶SiOx)。
氫原子E_bind之鍵能定義如下，使得以計算環境中氫原子之穩定性。
E_bind={E(原始結構)+E(H)}-E(具H結構)
鍵能E_bind愈大，氫原子愈可能呈現。E(原始結構)、E(H)及E(具H結構)分別代表原始結構之能量、氫原子之能量及具H結構之能量。計算四個樣本之鍵能：非結晶IGZO、無懸鍵(以下簡稱為DB)之非結晶SiO2及兩種具DB之非結晶SiOx。
為進行計算，使用CASTEP，其為密度函數理論之計算程式。有關密度函數理論之方法，使用平面波基礎贗勢法。有關函數，使用LDA。截止能量設定為300 eV。K點設定為2x2x2柵格。
下列說明計算結構。首先，說明原始結構。非結晶IGZO之單位格總共包括84個原子：12個In原子、12個Ga原子、12個Zn原子及48個O原子。無DB之非結晶SiO2之單位格總共包括48個原子：16個Si原子及32個O原子。具DB之非結晶SiOx(1)具有下列結構：一O原子從無DB之非結晶SiO2移除，而已鍵結該O原子之一Si原子鍵結H；即，其總共包括48個原子：16個Si原子、31個O原子及1個H原子。具DB之非結晶SiOx(2)具有下列結構：Si從無DB之非結晶SiO2移除，已鍵結Si的三個O原子各鍵結H；即，其總共包括50個原子：15個Si原子、32個O原子及3個H原子。具H結構為一種結構，其中H附著至每一上述四種結構。請注意，H係附著至非結晶IGZO中之O原子，無DB之非結晶SiO2中之Si原子，及具DB之非結晶SiOx中之一原子。其中計算H之結構於單位格中包括1個H原子。請注意，每一結構之格的尺寸顯示於表1中。
計算結果顯示於表2中。
從上述，具DB之非結晶SiOx(2)具有最大鍵能，其具有一種結構，其中Si從無DB之非結晶SiO2移除，且已鍵結Si之三個O原子各鍵結H，之後為具DB之非結晶SiOx(1)，其具有一種結構，其中O原子從無DB之非結晶SiO2移除，且已鍵結O原子之一Si原子鍵結H，非結晶IGZO及無DB之非結晶SiO2具有最小鍵能。因此，當鍵結非結晶SiOx中DB時，氫變成最穩定。
結果，可假定下列程序。非結晶SiOx中存在大量DB。於非結晶IGZO與非結晶SiOx之間之介面上擴散之氫原子經由鍵結非結晶SiOx中DB而變成穩定。因而，非結晶IGZO中氫原子移向非結晶SiOx中DB。
從下列事實，具有經由移除Si而形成懸鍵之結構的具DB之非結晶SiOx(2)，較具有經由移除O而形成懸鍵之結構的具DB之非結晶SiOx(1)具有更高鍵能，所以當鍵結O時SiOx中氫原子更穩定。因此，SiOx之x較佳地大於或等於2。
若包括缺陷之氧化矽層為包括許多氧懸鍵做為缺陷之氧化矽層，相對於氫之鍵能為高；因此，更多氫或更多包括氫之雜質可從氧化物半導體層擴散進入包括缺陷之氧化矽層。因此，SiOx中x較佳地大於或等於2。
當氧化矽層116經形成而接觸氧化物半導體層121時，包括氧化物半導體及氧化矽之混合區119形成於氧化物半導體層與氧化矽層之間之介面上(詳圖1D)。
混合區119包括氧、矽及氧化物半導體中所包括之至少一種金屬元素。例如，若使用In-Ga-Zn-O基氧化物做為氧化物半導體，混合區便包括氧、矽及In、Ga及Zn中至少一種金屬元素。假定混合區中氧化物半導體中所包括之金屬為M，M可以各式狀態存在，諸如M-OH、M-H、M-O-Si-H及M-O-Si-OH。有關具體範例，可提供Zn-H、Zn-OH等。
混合區之厚度介於1 nm及10 nm之間，較佳地為2 nm及5 nm之間。混合區之厚度可由形成氧化矽層時濺鍍法之膜形成狀況予以控制。若濺鍍法中，電源設定為較高且基板與靶之間距離設定為較短，混合區便可形成為較厚。當濺鍍法以較高電源實施時，便可移除氧化物半導體層等表面吸附之水。
氧化物半導體層121與氧化矽層116之間提供混合區119，促進氧化物半導體層121中所包括之氫原子、包括氫原子之化合物(諸如H2O)、包括碳原子之化合物等擴散進入氧化矽層116；因而，其移動變成更容易。
經由上述程序，可形成包括其中氫或氫化物之濃度降低之氧化物半導體層112的薄膜電晶體110(詳圖1E)。
當反應氣體中殘餘濕氣於上述形成氧化物半導體膜時移除時，可降低氧化物半導體膜中氫或氫化物之濃度。因此，可使氧化物半導體膜穩定。
保護絕緣層可提供於氧化物絕緣層之上。在本實施例中，保護絕緣層103係形成於氧化矽層116之上。有關保護絕緣層103，可使用氮化矽膜、氮氧化矽膜、氮化鋁膜等。
有關保護絕緣層103，可經由加熱其上形成直至氧化矽層116各層之基板100達介於100℃及400℃之間之溫度，引入包含高純度氮並移除氫及濕氣之濺鍍氣體，並使用矽半導體靶，而形成氮化矽膜。亦在此範例中，較佳的是於保護絕緣層103形成中，以類似於氧化矽層116之方式，從處理室移除殘餘濕氣。
請注意，較佳的是當氮化矽膜形成時，所引入之濺鍍氣體未包含諸如水、氫等雜質。較佳的是，例如氮氣之純度為6N(99.9999%)或更高，較佳地為7N(99.99999%)或更高(即，雜質濃度為1 ppm或更低，較佳地為0.1 ppm或更低)。
若形成保護絕緣層103，基板100於保護絕緣層103形成時被加熱至介於100℃及400℃之間之溫度，藉此氧化物半導體層中所包括之氫或濕氣可擴散進入氧化物絕緣層(包括缺陷之氧化矽膜)。在此狀況下，氧化矽層116形成之後的熱處理是不必要的。
若做為保護絕緣層103之氧化矽層116及氮化矽層堆疊，氧化矽層及氮化矽層可使用共同矽靶於相同處理室中形成。首先，引入包含氧之濺鍍氣體，並使用置於處理室內部之矽靶形成氧化矽層，接著濺鍍氣體被切換為包含氮之濺鍍氣體，並使用相同矽靶形成氮化矽層。由於氧化矽層及氮化矽層可連續地形成而未暴露於空氣，可避免諸如氫或濕氣之雜質吸附於氧化矽層之表面上。在此狀況下，於做為保護絕緣層103之氧化矽層116及氮化矽層堆疊之後，可執行用以將氧化物半導體層中所包括之氫或濕氣擴散進入氧化物絕緣層(包括缺陷之氧化矽膜)的熱處理(於介於100℃及400℃之溫度)。
請注意，較佳的是當氧化矽層或氮化矽層形成時，所引入之濺鍍氣體中未包含諸如水、氫等雜質。較佳的是，例如氧氣或氮氣之純度為6N(99.9999%)或更高，較佳地為7N(99.99999%)或更高(即，雜質濃度為1ppm或更低，較佳地為0.1ppm或更低)。
在保護絕緣層形成之後，可以介於100℃及200℃(含)之溫度於空氣中進一步執行熱處理達1小時至30小時(含)。此熱處理可以固定加熱溫度執行。另一方面，可重複實施複數次下列加熱溫度改變：加熱溫度從室溫提升至介於100℃及200℃之間之溫度，及接著下降至室溫。而且，此熱處理可於減壓下在氧化物絕緣膜形成之前執行。在減壓下，可縮短熱處理時間。基此熱處理，可獲得正常關薄膜電晶體。因此，可改進半導體裝置之可靠性。
當氮化矽層在加熱基板之狀態下形成於包括缺陷之氧化矽層之上時，氫或濕氣可從氧化物半導體膜擴散至氧化矽膜，且同時可提供阻擋膜以避免濕氣從外部空氣進入。
當於氧化物半導體層形成時移除反應氣體中殘餘濕氣時，其中通道形成區係形成於閘極絕緣層之上，可降低氧化物半導體層中氫或氫化物之濃度。而且，當提供包括缺陷之氧化矽層而接觸氧化物半導體層時，氧化物半導體層中氫或濕氣可擴散進入氧化矽膜，且可降低氧化物半導體層中氫或氫化合物之濃度。
上述程序可用於製造液晶顯示面板之背板(其上形成薄膜電晶體之基板)、電致發光顯示面板、使用電子墨水之顯示裝置等。由於上述程序係於低於或等於400℃之溫度執行，該程序可應用於使用具有長於或等於1公尺之側及小於或等於1毫米之厚度的玻璃基板之製造程序。由於 整個程序可以400℃或更低之處理溫度執行，可製造顯示面板而未消耗過多能量。
圖3描繪膜形成設備1000之範例，其可用於形成氧化物半導體膜，及用以製造其中使用氧化物半導體膜之半導體裝置。
膜形成設備1000包括載入室1110及卸載室1120。載入室1110及卸載室1120各具儲存處理前基板之匣1111及儲存處理後基板之匣1121。第一轉移室1100係設於載入室1110與卸載室1120之間，並具轉移基板之轉移單元1101。
此外，膜形成設備1000包括第二轉移室1200。第二轉移室1200具轉移單元1201並經由閘極閥而連接至四個周邊處理室(第一處理室1210、第二處理室1220、第三處理室1230及第四處理室1240)。請注意，第一處理室1210之一側經由閘極閥而連接至第一轉移室1100，而第一處理室1210之另一側經由閘極閥而連接至第二轉移室1200。
第二轉移室1200、第一處理室1210、第二處理室1220、第三處理室1230及第四處理室1240各具排氣單元1205、排氣單元1215、排氣單元1225、排氣單元1235及排氣單元1245。儘管排氣單元可依據每一處理室之應用而予選擇，但諸如低溫泵之排氣單元特別較佳。另一方面，可使用具冷阱之渦輪分子泵。
若形成氧化物半導體膜，較佳地使用諸如低溫泵之排氣單元，以避免留在處理室中之濕氣雜質，在膜形成而接觸氧化物半導體膜之前及之後之步驟中，及氧化物半導體 膜形成之前及之後之步驟中，不用說於用以形成氧化物半導體膜之處理室中混合。
基板加熱單元1211係提供於第一處理室1210中。第一處理室1210做為傳遞室，用於將基板從大氣壓力狀態之第一轉移室1100轉移至減壓狀態之第二轉移室1200。經由提供傳遞室，可避免第二轉移室1200被空氣污染。
第二處理室1220、第三處理室1230及第四處理室1240經提供而分別具使用濺鍍法而形成氮化矽膜之結構、使用濺鍍法而形成氧化矽膜之結構、及使用濺鍍法而形成氧化物半導體膜之結構。換言之，每一處理室經提供而具靶及基板加熱單元、藉以引入濺鍍氣體之氣體供應單元、及附加至每一室之輝光放電產生單元。
將說明膜形成設備1000之作業範例。此處，將說明如圖1A中所描繪之連續地於其上形成閘極電極層101之基板上形成閘極絕緣層及氧化物半導體層之方法。
轉移單元1101將其上形成閘極電極101之基板100從匣1111轉移至第一處理室1210。接著，閘極閥關閉且基板100於第一處理室1210中預先加熱，以排除吸附於基板上之雜質，並執行排氣。雜質包括例如氫原子、包括氫原子之化合物(諸如H2O)、包括碳原子之化合物等。
其次，基板100被轉移至第二處理室1220，並形成氮化矽膜。接著，基板100被轉移至第三處理室1230，並形成氧化矽膜。因而，形成閘極絕緣層102。較佳的是使用低溫泵等於第二處理室1220及第三處理室1230中執行排氣 ，使得以降低膜形成室中雜質濃度。於其中雜質減少之處理室中堆疊的氮化矽膜及氧化矽膜被用做閘極絕緣層102，其中包含之氫、羥基、濕氣等被抑制。
接著，基板100被轉移至第四處理室1240。第四處理室1240經提供而具用於氧化物半導體之靶，並包括做為排氣單元之低溫泵。在第四處理室1240中，形成氧化物半導體層。
將參照圖2說明於第四處理室1240中形成氧化物半導體膜120之方法。如圖2中所描繪，第四處理室1240經由利用主閥之排氣室5002而連接至排氣單元1245。第四處理室1240配置電源5003、真空泵5001、陰極5005、升降台5006、基板台5007、閘極閥5008、冷卻水5009、流率控制器5010及儲氣罐5011。基板100保持於基板台5007之上，及用於氧化物半導體之靶5004係置於陰極5005側。
首先，使用真空泵5001經由排氣室5002而執行第四處理室1240中之排氣，使得以降低第四處理室1240內部壓力。接著，以低溫泵之排氣單元1245排出空氣，使得以排出第四處理室1240內部之雜質，諸如氫、濕氣、氫化物或氫化合物。可使用渦輪分子泵取代低溫泵；在此狀況下，用於吸附濕氣等之冷阱可提供於渦輪分子泵入口之上。
其上形成直至閘極絕緣層102各層之基板100經由閘極閥5008而被轉移至第四處理室1240，並保持於基板台5007上。從儲氣罐5011將濺鍍氣體引入至經由流率控制器5010控制流率之第四處理室1240中，電壓經由電源5003而應用 於陰極5005，使得產生電漿，並使用靶5004；因而，氧化物半導體膜120形成於基板100之上。
儘管第四處理室已說明為參照圖2之範例，但圖2之方法可酌情應用於本說明書中膜形成設備之任一處理室。
由於殘餘濕氣利用低溫泵而從第四處理室1240移除，可降低氧化物半導體膜120中氫濃度。此外，於氧化物半導體膜120形成期間加熱基板。經由於以低溫泵移除留在處理室中殘餘濕氣之狀態下使用濺鍍法之膜形成，形成氧化物半導體膜120時之基板溫度可介於室溫至400℃(含)之範圍。
在上述方式中，閘極絕緣層102及氧化物半導體膜120可連續地形成於膜形成設備1000中。請注意，儘管圖3中描繪其中三或更多處理室經由轉移室而連接之結構，但本發明不侷限於此。例如，可使用所謂的同軸結構，其中每一處理室提供用於基板之攜入進入及攜出離開，且處理室串連。
圖4描繪膜形成設備3000之範例，其用於在圖1C中所描繪之島形氧化物半導體層121上形成氧化矽層116及保護絕緣層103。
膜形成設備3000包括載入室3110及卸載室3120，其分別經提供而具用於儲存處理前之基板的匣3111，及用於儲存處理後之基板的匣3121。
此外，膜形成設備3000包括第一轉移室3100。第一轉移室3100經提供而具轉移單元3101，並分別經由閘極閥而 連接至五個周邊腔室(第一處理室3210、第二處理室3220、第三處理室3230、第四處理室3240及第五處理室3250)。
載入室3110、卸載室3120、第一轉移室3100、第一處理室3210、第二處理室3220、第三處理室3230、第四處理室3240及第五處理室3250經提供而分別具排氣單元3115、排氣單元3125、排氣單元3105、排氣單元3215、排氣單元3225、排氣單元3235、排氣單元3245及排氣單元3255，藉此可體現減壓狀態。儘管可依據每一處理室之使用應用而選擇排氣單元，但諸如低溫泵之排氣單元特別較佳。另一方面，可使用具冷阱之渦輪分子泵。
載入室3110及卸載室3120各做為用於自/至第一轉移室3100轉移基板之傳遞室。經由提供傳遞室，可避免第一轉移室3100受空氣污染。
第一處理室3210及第四處理室3240經提供而分別具基板加熱單元3211及基板加熱單元3241。第二處理室3220及第三處理室3230經提供而分別具使用濺鍍法用以形成氧化矽膜之結構，及使用濺鍍法用以形成氮化矽膜之結構。換言之，每一處理室經提供而具靶及基板加熱單元，且藉以引入濺鍍氣體之氣體供應單元及輝光放電產生單元附加於每一腔室。此外，第五處理室3250經提供而具冷卻單元3251。
將說明膜形成設備3000之作業範例。此處，將說明於圖1C中所描繪之島形氧化物半導體層121之上形成氧化矽 層116及保護絕緣層103之方法。
首先，空氣從載入室3110排氣，且在載入室3110中壓力變成實質上等於第一轉移室3100中之後，閘極閥開啟且基板100經由第一轉移室3100而從載入室3110轉移至第一處理室3210。
其次，基板上吸附之雜質較佳地經由以第一處理室3210之基板加熱單元3211預先加熱基板100而予排除，且其較佳亦執行排氣。雜質之範例為氫原子、包括氫原子之化合物(諸如H2O)、包括碳原子之化合物等。預先加熱溫度介於100℃至400℃(含)之範圍，較佳地介於150℃至300℃(含)之範圍。有關提供於第一處理室3210中之排氣單元，低溫泵較佳。由於基板100上吸附之雜質經由預先加熱而予排除，並於第一處理室3210中散佈，雜質需使用低溫泵而從第一處理室3210排出。請注意，此預先加熱處理可予省略。
接著，基板100被轉移至第二處理室3220，並形成氧化矽層116。例如，氧化矽膜經形成而做為氧化矽層116。使用低溫泵等於第二處理腔室3220中執行排氣，使得膜形成室中雜質濃度降低。形成於其中雜質減少之處理室中的氧化物絕緣膜具有降低的雜質濃度。具體地，可降低氧化物絕緣膜中所包括之氫的濃度。可形成氧化矽層116同時加熱基板100，但希望氧化矽層116能於介於0℃至50℃(含)之溫度範圍予以形成，較佳地為室溫，以便包括缺陷。
若經由濺鍍法形成氧化矽膜做為氧化矽層116，便可使用石英靶或矽靶做為靶，且矽靶特別較佳。經由濺鍍法使用矽靶在氧及稀有氣體之氣體下形成之氧化矽膜，可包括矽原子或氧原子之懸鍵。若包括缺陷之氧化矽層116包括許多氧懸鍵做為缺陷，相對於諸如氫、羥基或濕氣之雜質的鍵能為高；因此，大量的氫或包括氫之雜質可從氧化物半導體層121擴散進入包括缺陷之氧化矽層。
當提供包括許多懸鍵之氧化矽層116而接觸島形氧化物半導體層121時，島形氧化物半導體層121中所包括之諸如氫、羥基或濕氣之雜質可輕易地經由島形氧化物半導體層121與氧化矽層116彼此接觸之介面而擴散進入氧化矽層116。具體地，島形氧化物半導體層121中所包括之氫原子或包括氫原子之化合物(諸如H2O)可更輕易地移動而擴散進入氧化矽層116。結果，島形氧化物半導體層121中雜質濃度降低。
其次，基板100被轉移至第三處理室3230，且保護絕緣層103形成於氧化矽層116之上。保護絕緣層103至少具有避免雜質元素擴散之功能，且例如可使用氮化矽膜、氮氧化矽膜等予以形成。較佳的是膜形成室中雜質濃度可經由使用低溫泵等於第三處理室3230中排氣而予降低。
保護絕緣層103避免雜質從薄膜電晶體110之外部擴散及進入。雜質之範例為氫、包括氫原子之化合物(諸如H2O)、包括碳原子之化合物等。
若經由濺鍍法形成氮化矽膜做為保護絕緣層103，便 例如以下列方式經由反應濺鍍而執行膜形成：使用矽靶及將氮及氬之混合氣體引入第三處理室3230。基於將基板溫度設定為高於或等於100℃及低於或等於400℃之溫度，例如高於或等於200℃及低於或等於350℃之溫度，而執行膜形成。當以執行加熱之狀態執行膜形成時，包括氫原子之雜質，諸如氫、羥基或濕氣，可擴散進入氧化矽層116，使得可降低島形氧化物半導體層121中雜質之濃度。尤其，200℃至350℃(含)之溫度範圍為有利的，其促進氫原子之擴散。
若做為保護絕緣層103之氧化矽層116及氮化矽層堆疊，可使用共同矽靶於相同處理室中形成氧化矽層及氮化矽層。首先，將包含氧之濺鍍氣體引入，並使用置於處理室內部之矽靶而形成氧化矽層，接著將濺鍍氣體切換為包含氮之濺鍍氣體，並使用相同矽靶而形成氮化矽層。由於氧化矽層及氮化矽層可連續地形成而未暴露於空氣，可避免諸如氫或濕氣之雜質吸附於氧化矽層之表面上。在此狀況下，於做為保護絕緣層103之氧化矽層116及氮化矽層堆疊之後，可執行用於將氧化物半導體層中所包括之氫或濕氣擴散進入氧化物絕緣層(包括缺陷之氧化矽膜)之熱處理(於介於100℃至400℃之間之溫度)。
請注意，較佳的是當氧化矽層或氮化矽層形成時，被引入之濺鍍氣體中未包含諸如水、氫等之雜質。較佳的是例如氧氣或氮氣之純度為6N(99.9999%)或更高，較佳地為7N(99.99999%)或更高(即，雜質濃度為1ppm或 更低，較佳地為0.1ppm或更低)。
為使包括氫原子之雜質，諸如氫、羥基或濕氣，擴散進入氧化矽層116，並降低島形氧化物半導體層121中雜質之濃度，於保護絕緣層103之膜形成後可執行熱處理。
例如，如圖4中所描繪，基板100被轉移至第四處理室3240，並於膜形成之後執行熱處理。膜形成後之熱處理中基板溫度被設定為介於100℃及400℃(含)之間之溫度。基此熱處理，氧化物半導體層中所包括之雜質經由島形氧化物半導體層121與氧化矽層116彼此接觸之介面，可更輕易地擴散進入氧化矽層116。具體地，島形氧化物半導體層121中所包括之氫原子或包括氫原子之化合物(諸如H2O)可更輕易地移動而擴散進入氧化物絕緣膜。結果，氧化物半導體層中雜質濃度降低。
在熱處理之後，基板100被轉移至第五處理室3250。基板從基板溫度T冷卻，其為膜形成後熱處理期間之基板溫度，至足夠低而不造成諸如水之雜質再進入之溫度。具體地，執行緩慢冷卻至低於加熱溫度T達100℃或更多之溫度。可經由將氮、氦、氖、氬等引入第五處理室3250而執行冷卻。請注意，較佳的是用於冷卻之氮或諸如氦、氖或氬之稀有氣體中未包括水、氫等。此外，氮或諸如氦、氖或氬之稀有氣體較佳地具有6N(99.9999%)或更高之純度，更佳地為7N(99.99999%)或更高(即，雜質濃度為1ppm或更低，較佳地為0.1ppm或更低)。
基於其中使用諸如低溫泵之排氣單元的膜形成設備 3000，可降低處理室中雜質之程度。排除附著至處理室之內壁的雜質，雜質於膜形成期間併入基板則膜可減少。此外，於預先加熱期間從大氣排除之雜質被排出，藉此可避免雜質再次附著至基板。
以此方式形成之氧化矽層116包括許多懸鍵。當氧化矽層116經提供而接觸島形氧化物半導體層121時，島形氧化物半導體層121中所包括之雜質，即氫原子或包括氫原子之化合物(諸如H2O)移動而從島形氧化物半導體層121擴散進入氧化矽層116；因此，可降低島形氧化物半導體層121中所包括之雜質的濃度。
例如，其中氧化物半導體層做為通道形成區之薄膜電晶體接觸使用本實施例中所說明之膜形成設備而形成之氧化物絕緣層，通道形成區中載子濃度在電壓未應用於閘極電極之狀態(即關閉狀態)下降低；因此，薄膜電晶體具有低的關閉電流及具有有利特性。
請注意，儘管圖4中描繪其中三或更多處理室經由轉移室而連接之結構，但本發明不侷限於此。例如，可使用所謂的同軸結構，其中每一處理室提供用於基板之攜入進入及攜出離開，且處理室串連。
上述使用膜形成設備之程序可用於製造液晶顯示面板之背板(其上形成薄膜電晶體之基板)、電致發光顯示面板、使用電子墨水之顯示裝置等。由於上述使用膜形成設備之程序係於低於或等於400℃之溫度執行，該程序可應用於使用具有大於或等於1公尺之側及小於或等於1毫米之 厚度的玻璃基板之製造程序。由於整個程序可以400℃或更低之處理溫度執行，可製造顯示面板而未消耗過多能量。
在上述方式中，可提供具穩定電氣特性並包括其中使用氧化物半導體層之薄膜電晶體的高度可靠之半導體裝置。
實施例2
在本實施例中，將說明可應用於本說明書中所揭露之半導體裝置的薄膜電晶體之另一範例。
在本實施例中，將參照圖5A至5E說明半導體裝置之實施例及半導體裝置之製造方法。
圖5A至5E描繪半導體裝置之截面結構範例。圖5A至5E中所描繪之薄膜電晶體160具有底閘結構，稱為通道保護結構(亦稱為通道止部結構)，亦稱為反交錯式薄膜電晶體。
儘管說明薄膜電晶體160使用單閘極薄膜電晶體；但可視需要而形成包括複數通道形成區之多閘極薄膜電晶體。
以下，參照圖5A至5E說明基板150上之薄膜電晶體160的製造程序。
首先，於具有絕緣表面之基板150上形成導電膜，接著經由第一光刻步驟形成閘極電極層151。請注意，可經由噴墨法而形成抗蝕罩。當經由噴墨法形成抗蝕罩時，未 使用光罩，造成製造成本下降。
閘極電極層151可經形成而具單層結構，或使用諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹或鈧之金屬材料，或包含任一該些材料做為主要成分之合金材料的堆疊結構。
接著，閘極絕緣層152形成於閘極電極層151之上。
在本實施例中，具有100nm或更少之厚度的氮氧化矽層係經由電漿CVD法形成，做為閘極絕緣層152。
其次，氧化物半導體膜係形成於閘極絕緣層152之上，並於第二光刻步驟中處理成為島形氧化物半導體層171。在本實施例中，氧化物半導體膜係使用In-Ga-Zn-O基金屬氧化物靶經由濺鍍法而予形成。
基板保持於處理室內部，其保持減壓狀態，且基板被加熱至高於或等於室溫及低於400℃之溫度。處理室中殘餘濕氣被移除，並引入移除氫及濕氣之濺鍍氣體。金屬氧化物用做靶。因而，氧化物半導體膜形成於基板150之上。為從處理室移除殘餘濕氣，較佳地使用吸附型真空泵。例如，較佳地使用低溫泵、離子泵或鈦昇華泵。有關排氣單元，可使用附加冷阱之渦輪分子泵。在腔室中，其中使用低溫泵執行排氣，而排出例如氫原子、包括氫原子之化合物(諸如H2O)、包括碳原子之化合物等。因此，可降低形成於膜形成室之氧化物半導體膜中所包括之雜質濃度。
有關膜形成狀況之範例，使用下列狀況：基板與靶之間距離為100mm，壓力為0.6Pa，直流(DC)電源為0.5 kW，並使用氧氣(氧流中氧之比例為100%)。脈衝直流(DC)電源較佳，因為可減少膜形成中產生之粉狀物質(亦稱為粒子或灰塵)，並使膜厚度均勻。氧化物半導體膜較佳地具有5nm至30nm(含)之厚度。請注意，氧化物半導體膜的適當厚度依據材料而異；因此，可依據材料而適當判斷厚度。
請注意，較佳的是當氧化物半導體層形成時所引入之濺鍍氣體，諸如氧、氮或諸如氦、氖及氬之稀有氣體，其中未包含諸如水、氫等雜質。較佳的是例如用做濺鍍氣體之氧、氮或諸如氦、氖及氬之稀有氣體的純度為6N(99.9999%)或更高，較佳地為7N(99.99999%)或更高(即，雜質濃度為1ppm或更低，較佳地為0.1ppm或更低)。
其次，氧化矽層173係形成於閘極絕緣層152與氧化物半導體層171之上。
有關氧化矽層173，包括缺陷之氧化矽層係以下列方式形成：其上形成直至島形氧化物半導體層171之各層的基板150被加熱至高於或等於室溫及低於100℃之溫度；引入移除氫及濕氣並包含高純度氧之濺鍍氣體；並將矽靶用於濺鍍。請注意，氧化矽層173包括缺陷。氧化矽層173理想的為SiOx(x較佳地為2或更大)膜。
請注意，較佳的是當氧化矽層形成時所引入之濺鍍氣體中未包含諸如水、氫等雜質。較佳的是例如氧氣之純度為6N(99.9999%)或更高，較佳地為7N(99.99999%)或更高(即，雜質濃度為1 ppm或更低，較佳地為0.1 ppm或更低)。
若包括缺陷之氧化矽層173包括許多氧懸鍵做為缺陷，相對於諸如氫、羥基或濕氣之雜質的鍵能為高；因此，更大量的氫或包括氫之雜質可從氧化物半導體層171擴散至包括缺陷之氧化矽層。
例如，氧化矽層173係經由脈衝DC濺鍍法而予形成，其中使用摻雜硼並具有6N(99.9999%)之純度(電阻係數：0.01 Ωcm)的矽靶，靶與基板之間距離(T-S距離)為89 mm，壓力為0.4 Pa，直流(DC)電源為6 kW，並使用氧氣(氧流中氧之比例為100%)。氧化矽層173之厚度為300 nm。可使用石英(較佳地為人造石英)取代矽靶，做為形成氧化矽層173之靶。氧化矽層173可形成同時加熱基板150，但希望氧化矽層173係以介於0℃及50℃(含)之間之溫度形成，較佳地為室溫，以便包括缺陷。
在此狀況下，為避免氧化物半導體層171及氧化矽層173中包含氫、羥基或濕氣之目的，較佳的是於氧化矽層173形成中，從處理室移除殘餘濕氣。
可使用氮氧化矽層、氧化鋁層、氮氧化鋁層等取代氧化矽層。
當氧化矽層173經形成而接觸氧化物半導體層171時，包括氧化物半導體及氧化矽之混合區179形成於氧化物半導體層與氧化矽層之間之介面上(詳圖5B)。
混合區179包括氧、矽及氧化物半導體中所包括之至少一種金屬元素。
混合區之厚度介於1 nm及10 nm之間，較佳地介於2 nm及5 nm之間。混合區之厚度可由氧化矽層形成時濺鍍法之膜形成狀況予以控制。若濺鍍法中電源設定較高，及基板與靶之間之距離設定較短，混合區便可形成為較厚。當以較高電源實施濺鍍法時，可移除氧化物半導體層等之表面所吸附之水。
於氧化物半導體層171與氧化矽層173之間提供混合區179，促進氧化物半導體層171中所包括之氫原子、包括氫原子之化合物(諸如H2O)、包括碳原子之化合物等擴散進入氧化矽層173；因此，其移動變得較容易。
其次，在包括缺陷之氧化矽層173接觸氧化物半導體層171之狀態下，於介於100℃至400℃之溫度範圍執行熱處理。此熱處理可將氧化物半導體層171中所包括之氫或濕氣擴散進入包括缺陷之氧化矽層173。由於氧化矽層173包括許多缺陷(懸鍵)，島形氧化物半導體層171中所包括之諸如氫、羥基或濕氣之雜質，經由氧化物半導體層171與氧化矽層173彼此接觸之介面，而擴散進入氧化矽層173。具體地，氧化物半導體層171中所包括之氫原子、包括氫原子之化合物(諸如H2O)、包括碳原子之化合物等可更容易移動而擴散進入氧化矽層173。
經由上述程序，可形成其中氫或氫化物之濃度降低的氧化物半導體層162。
抗蝕罩係於第三光刻步驟中形成於氧化矽層173之上，並執行選擇性蝕刻以形成氧化矽層166。接著，移除抗蝕罩(詳圖5C)。
其次，於閘極絕緣層152、氧化物半導體層162及氧化矽層166之上形成導電膜。之後，在第四光刻步驟中，形成抗蝕罩，並執行選擇性蝕刻以形成源極電極層165a及汲極電極層165b。接著，移除抗蝕罩(詳圖5D)。
有關源極電極層165a及汲極電極層165b之材料，可提供選自Al、Cr、Cu、Ta、Ti、Mo或W之元素；包含任一該些元素做為成分之合金；包含任一該些元素組合之合金膜等。金屬導電膜可具有單層結構或二或更多層之堆疊層結構。
經由上述程序，可形成包括其中氫或氫化物之濃度降低的氧化物半導體層162之薄膜電晶體160(詳圖5D)。
當於上述氧化物半導體膜形成時移除反應氣體中殘餘濕氣，可降低氧化物半導體膜中氫或氫化物之濃度。因此，可使氧化物半導體膜穩定。
保護絕緣層可提供於氧化物絕緣層之上。在本實施例中，保護絕緣層153係形成於氧化矽層166、源極電極層165a及汲極電極層165b之上。有關保護絕緣層153，可使用氮化矽膜、氮氧化矽膜、氮化鋁膜等。在本實施例中，保護絕緣層153係使用氮化矽膜予以形成(詳圖5E)。
氧化物絕緣層可進一步形成於源極電極層165a、汲極電極層165b及氧化矽層166之上，且保護絕緣層153可堆疊於氧化物絕緣層之上。而且，平面化絕緣層可形成於保護絕緣層153之上。
當氮化矽層於加熱基板之狀態下，形成於包括缺陷之氧化矽層之上時，氫或濕氣可從氧化物半導體膜擴散至氧化矽膜，且同時可提供避免濕氣從外部空氣進入之阻擋膜。
當反應氣體中殘餘濕氣於氧化物半導體層形成時被移除，其中將於閘極絕緣層之上形成通道形成區，可降低氧化物半導體層中氫或氫化物之濃度。而且，當提供包括缺陷之氧化矽層以便接觸氧化物半導體層時，氧化物半導體層中氫或濕氣可擴散進入氧化矽膜，且可降低氧化物半導體層中氫或氫化合物之濃度。
本實施例可以任一其他實施例之適當組合而予以完成。
在上述方式中，可提供具包括其中使用氧化物半導體層之薄膜電晶體的穩定電氣特性之高度可靠之半導體裝置。
實施例3
在本實施例中，將說明可應用於本說明書中所揭露之半導體裝置之薄膜電晶體的另一範例。
在本實施例中，將參照圖6A至6C說明半導體裝置之實施例，及半導體裝置之製造方法。
儘管說明薄膜電晶體190使用單閘極薄膜電晶體；但可視需要形成包括複數通道形成區之多閘極薄膜電晶體。
以下，參照圖6A至6C說明基板140上之薄膜電晶體190的製造程序。
首先，於具有絕緣表面之基板140上形成導電膜，接著經由第一光刻步驟形成閘極電極層181。在本實施例中，使用濺鍍法形成具150nm厚度之鎢膜，做為閘極電極層181。
接著，於閘極電極層181之上形成閘極絕緣層142。在本實施例中，經由電漿CVD法形成具有100nm或更小之厚度的氮氧化矽層，做為閘極絕緣層142。
其次，於閘極絕緣層142之上形成導電膜。之後，於第二光刻步驟中，於導電膜之上形成抗蝕罩，並執行選擇性蝕刻以形成源極電極層195a及汲極電極層195b。接著，移除抗蝕罩。
其次，形成氧化物半導體膜並於第三光刻步驟中被處理為島形氧化物半導體層141(詳圖6A)。在本實施例中，使用In-Ga-Zn-O基金屬氧化物靶經由濺鍍法而形成氧化物半導體膜。
基板保持在其中保持減壓狀態之處理室內部，且基板被加熱至高於或等於室溫及低於400℃之溫度。處理室中殘餘濕氣被移除，並引入氫及濕氣移除之濺鍍氣體。金屬氧化物被用做靶。因而，氧化物半導體膜形成於基板140之上。為從處理室移除殘餘濕氣，較佳地使用吸附型真空泵。例如，較佳地使用低溫泵、離子泵或鈦昇華泵。有關排氣單元，可使用附加冷阱之渦輪分子泵。在其中利用低 溫泵執行排氣之腔室中，例如氫原子、包括氫原子之化合物(諸如H2O)、包括碳原子之化合物等被排出。因此，可降低形成於膜形成室中之氧化物半導體膜中所包括之雜質的濃度。
有關膜形成狀況之範例，利用下列狀況：基板與靶之間之距離為100mm，壓力為0.6Pa，直流(DC)電源為0.5kW，及使用氧氣(氧流比例為100%)。脈衝直流(DC)電源較佳，因為可減少於膜形成中產生之粉狀物質(亦稱為粒子或灰塵)，並可使膜厚度均勻。氧化物半導體膜較佳地具有5nm至30nm(含)之厚度。請注意，氧化物半導體膜之適當厚度隨材料而異；因此，可依據材料而適當地判斷厚度。
請注意，較佳的是當氧化物半導體膜形成時所引入之諸如氧、氮或諸如氦、氖及氬之稀有氣體的濺鍍氣體中未包含諸如水、氫等雜質。較佳的是例如用做濺鍍氣體之氧、氮或諸如氦、氖及氬之稀有氣體的純度為6N(99.9999%)或更高，較佳地為7N(99.99999%)或更高(即雜質濃度為1ppm或更低，較佳地為0.1ppm或更低)。
其次，於閘極絕緣層142、氧化物半導體層141、源極電極層195a及汲極電極層195b之上形成氧化矽層196。
有關氧化矽層196，以下列方式形成包括缺陷之氧化矽層：其上形成直至島形氧化物半導體層141各層之基板140，被加熱至高於或等於室溫及低於100℃之溫度；引入移除氫及濕氣之包含高純度氧的濺鍍氣體；並使用矽靶。氧化矽層196理想的為SiOx(x較佳地為2或更大)膜。
若包括缺陷之氧化矽層196包括許多氧懸鍵做為缺陷，相對於諸如氫、羥基或濕氣之雜質的鍵能為高；因此，更大量的氫或包括氫之雜質可從氧化物半導體層141擴散至包括缺陷之氧化矽層。
例如，氧化矽層196係經由脈衝DC濺鍍法形成，其中使用摻雜硼並具有6N(99.9999%)純度之矽靶(電阻係數：0.01 Ωcm)，壓力為0.4 Pa，靶與基板之間距離(T-S距離)為89 mm，直流(DC)電源為6 kW，及使用氧氣(氧流之比例為100%)。氧化矽層196之厚度為300 nm。可使用石英(較佳地為人造石英)做為形成氧化矽層196之靶，以取代矽靶。可形成氧化矽層196，同時加熱基板140，但希望氧化矽層196係以介於0 ℃及50 ℃(含)之間之溫度予以形成，較佳地為室溫，以便包括缺陷。
請注意，較佳的是當氧化矽層形成時所引入之濺鍍氣體中未包含諸如水、氫等雜質。較佳的是例如氧氣之純度為6N(99.9999%)或更高，較佳地為7N(99.99999%)或更高(即，雜質濃度為1 ppm或更低，較佳地為0.1 ppm或更低)。
在此狀況下，為避免氧化物半導體層141及氧化矽層196中包含氫、羥基或濕氣的目的，較佳的是於氧化矽層196形成中，從處理室移除殘餘濕氣。
可使用氮氧化矽層、氧化鋁層、氮氧化鋁層等，取代氧化矽層。
當氧化矽層196經形成而接觸氧化物半導體層141時，包括氧化物半導體及氧化矽之混合區199形成於氧化物半導體層與氧化矽層之間之介面上。
混合區199包括氧、矽及氧化物半導體中所包括之至少一種金屬元素。
混合區之厚度介於1 nm及10 nm之間，較佳地介於2 nm及5 nm之間。混合區之厚度可由形成氧化矽層時，濺鍍法的膜形成狀況控制。若濺鍍法中電源設定較高，及基板與靶之間之距離設定較短，混合區可形成為較厚。當以較高電源實施濺鍍法時，可移除氧化物半導體層等表面上吸附之水。
於氧化物半導體層141與氧化矽層196之間提供混合區199，促進氧化物半導體層141中所包括之氫原子、包括氫原子之化合物(諸如H2O)、包括碳原子之化合物等，擴散進入氧化矽層196；因此，其移動變得較容易。
其次，保護絕緣層183係形成於氧化矽層196之上。有關保護絕緣層183，可使用氮化矽膜、氮氧化矽膜、氮化鋁膜等。有關保護絕緣層183，經由加熱其上形成直至氧化矽層196之各層的基板140，至介於100 ℃及400 ℃之間之溫度，引入氫及濕氣移除並包含高純度氮之濺鍍氣體，並使用矽半導體之靶，而形成氮化矽膜。
請注意，較佳的是當氮化矽膜形成時，所引入之濺鍍氣體中未包含諸如水、氫等雜質。較佳的是例如氮氣之純度為6N(99.9999%)或更高，較佳地為7N(99.99999%)或更高(即，雜質濃度為1ppm或更低，較佳地為0.1ppm或更低)。
當保護絕緣層183形成時，基板140被加熱至介於100℃及400℃之間之溫度，藉此氧化物半導體層中所包括之氫或濕氣可擴散進入氧化物絕緣層(包括缺陷之氧化矽膜)。由於氧化矽層196包括許多缺陷(懸鍵)，島形氧化物半導體層141中所包括之諸如氫、羥基或濕氣之雜質，經由氧化物半導體層141與氧化矽層196彼此接觸之介面，而擴散進入氧化矽層196。具體地，氧化物半導體層141中所包括之氫原子、包括氫原子之化合物(諸如H2O)、包括碳原子之化合物等，可更容易移動而擴散進入氧化矽層196。
經由上述程序，可形成包括其中氫或氫化物之濃度降低之氧化物半導體層192的薄膜電晶體190(詳圖6C)。
本實施例可以任一其他實施例之適當組合而予以完成。
在上述方式中，可提供具包括其中使用氧化物半導體層之薄膜電晶體的穩定電氣特性之高度可靠之半導體裝置。
實施例4
在本實施例中，將說明可應用於本說明書中所揭露之半導體裝置的薄膜電晶體範例。
在本實施例中，將說明用於閘極電極層、源極電極層 及汲極電極層之具有透光屬性的導電材料範例。因此，部分本實施例可以類似於上述實施例之方式予以執行，並將省略相同零件或具有類似於上述實施例中功能之零件的重複說明及這些零件之製造步驟。
例如，閘極電極層、源極電極層及汲極電極層之材料可為透射可見光之導電材料，並可應用下列金屬氧化物，例如：In-Sn-O基金屬氧化物、In-Sn-Zn-O基金屬氧化物、In-Al-Zn-O基金屬氧化物、Sn-Ga-Zn-O基金屬氧化物、Al-Ga-Zn-O基金屬氧化物、Sn-Al-Zn-O基金屬氧化物、In-Zn-O基金屬氧化物、Sn-Zn-O基金屬氧化物、Al-Zn-O基金屬氧化物、In-O基金屬氧化物、Sn-O基金屬氧化物及Zn-O基金屬氧化物。其厚度可酌情設定介於50nm至300nm(含)之範圍。有關用於閘極電極層、源極電極層及汲極電極層之金屬氧化物的沈積法，使用濺鍍法、真空蒸發法(電子束蒸發法等)、電弧放電離子電鍍法或噴霧法。當利用濺鍍法時，較佳的是使用濃度大於或等於2wt%及小於或等於10wt%之包括SiO2的靶來執行沈積，使得透光導電膜中包含妨礙結晶之SiOx(x>0)；如此一來，可避免氧化物半導體於之後執行之熱處理中結晶。
請注意，透光導電膜中組成百分比之單位為原子百分比，且組成百分比係經由使用電子探針X射線顯微分析儀(EPMA)之分析予以評估。
在經提供而具薄膜電晶體之像素中，當像素電極層、另一電極層(諸如電容器電極層)或布線層(諸如電容器布線層)係使用透射可見光之導電膜形成時，可體現具高孔徑比之顯示裝置。不用說，較佳的是像素中閘極絕緣層、氧化物絕緣層、保護絕緣層及平面化絕緣層亦各使用透射可見光之膜而予形成。
在本說明書中，透射可見光之膜表示具有這種厚度之膜而具有介於75%及100%之間之可見光透射率。若膜具有導電性，該膜亦稱為透光導電膜。而且，相對於可見光為半透射之導電膜可用於應用至閘極電極層、源極電極層、汲極電極層、像素電極層、另一電極層或另一布線層之金屬氧化物。相對於可見光為半透射之導電膜代表具有介於50%及75%之間之可見光透射率之膜。
當薄膜電晶體具有透光屬性，可提升孔徑比。對10吋的小液晶顯示面板或尤其是更小者而言，當例如經由增加閘極布線數量而像素尺寸減少以便體現顯示影像的較高解析度時，可達成高孔徑比。而且，經由使用用於薄膜電晶體成分之具有透光屬性之膜，當一像素被劃分為複數子像素以便體現寬視角時，可達成高孔徑比。即，當提供一組高密度薄膜電晶體時可維持高孔徑比，使得可確保顯示區的充分面積。例如，若一像素包括二至四個子像素，因薄膜電晶體具有透光屬性，可改進孔徑比。而且，使用與薄膜電晶體中成分相同材料及相同步驟，可形成儲存電容器，使得儲存電容器可具有透光屬性，藉此可進一步改進孔徑比。
本實施例可以任一其他實施例之適當組合而予以完成。
實施例5
在本實施例中，將說明可應用於本說明書中所揭露之半導體裝置的薄膜電晶體範例。
在本實施例中，將參照圖7說明其中氧化物導電層提供做為實施例1中氧化物半導體層與源極及汲極電極層之間之源極區及汲極區的範例。因此，部分本實施例可以類似於實施例1之方式予以執行，並將省略相同零件或具有類似於實施例1中功能之零件的重複說明及這些零件之製造步驟。而且，由於圖7程序除了一些點外，與圖1A至1E之程序相同，相同零件係以相同編號表示，並將省略相同零件之詳細說明。
圖7中所描繪之薄膜電晶體130為通道蝕刻薄膜電晶體，包括具有絕緣表面之基板100上之閘極電極層111、閘極絕緣層102、氧化物半導體層112、氧化物導電層118a及118b、源極電極層115a及汲極電極層115b。此外，提供氧化矽層116以覆蓋薄膜電晶體130並接觸氧化物半導體層112，且保護絕緣層103堆疊於其上。氧化矽層116包括缺陷，且混合區119係提供於氧化物半導體層112與氧化矽層116之間。
依據實施例1，閘極電極層111形成於基板100之上，且閘極絕緣層102堆疊於其上。氧化物半導體膜形成於閘極絕緣層102之上，且接著被處理為氧化物半導體層。
氧化物導電層118a及118b形成於氧化物半導體層之上。在本實施例中，說明其中氧化物導電層118a及118b及氧化物半導體層係於相同光刻步驟中形成之範例；然而，氧化物導電層118a及118b及源極及汲極電極層亦可於相同光刻步驟中形成。
有關氧化物導電層118a及118b之形成方法，可使用濺鍍法、真空蒸發法(電子束蒸發法等)、電弧放電離子電鍍法或噴霧法。氧化物導電層118a及118b之材料較佳地包含氧化鋅做為成分，且較佳地不包含氧化銦。對這種氧化物導電層118a及118b而言，可使用氧化鋅、鋁鋅氧化物、鋁鋅氮氧化合物、鎵鋅氧化物等。氧化物導電層118a及118b之厚度可酌情設定介於50 nm至300 nm(含)之範圍。若使用濺鍍法，較佳地使用包括大於或等於2 wt%及小於或等於10 wt%之濃度的Sio2之靶，使得氧化物導電膜中包含妨礙結晶之SiOx(x>0)；如此一來，可避免氧化物半導體於之後執行之熱處理中結晶。
在本實施例中，在氧化物導電層及氧化物半導體層經由相同光刻步驟形成之後，氧化物導電層使用源極電極層115a及汲極電極層115b做為遮罩而進一步蝕刻，使得形成氧化物導電層118a及118b。包含氧化鋅做為成分之氧化物導電層118a及118b例如可以鹼性溶液而輕易地蝕刻，諸如脫膠溶液。
經由利用氧化物半導體層與氧化物導電層之間蝕刻率差異，執行用於劃分氧化物導電層以形成通道形成區之蝕刻處理。氧化物半導體層上之氧化物導電層選擇地蝕刻，歸功於相較於氧化物半導體層，氧化物導電層的較高蝕刻率。
因此，較佳的是用於形成源極電極層115a及汲極電極層115b之抗蝕罩，經由灰化步驟而予移除。若以去膜溶液蝕刻，酌情調整蝕刻狀況(諸如蝕刻劑種類、濃度及蝕刻時間)，使得氧化物導電層及氧化物半導體層不會過度蝕刻。
氧化物導電層118b提供於氧化物半導體層112與使用金屬材料形成之汲極電極層115b之間，亦做為低電阻汲極(LRD，亦稱為LRN(低電阻n型導電性))區。類似地，氧化物導電層118a提供於氧化物半導體層112與使用金屬材料形成之源極電極層115a之間，亦做為低電阻源極(LRS，亦稱為LRN(低電阻n型導電性))區。基此氧化物半導體層、低電阻汲極區及使用金屬材料形成之汲極電極層之結構，可進一步提升電晶體的支撐電壓。具體地，低電阻汲極區之載子濃度高於高電阻汲極區(HRD區)中，並較佳地介於1×1020/cm3至1×1021/cm3(含)之間之範圍。
當氧化物導電層提供於氧化物半導體層與源極及汲極電極層之間的源極區及汲極區之間時，源極區及汲極區之電阻可減少，並可體現電晶體之高速作業。使用用於源極及汲極區之氧化物導電層，以改進外圍電路(驅動電路)之頻率特性是有效的。這是因為當相較於金屬電極(例如Ti)與氧化物半導體層之間的接觸，金屬電極(例如Ti)與氧化物導電層之間的接觸允許低接觸電阻。
而且，存在一個問題，其中用做半導體裝置中部分布線材料(例如Mo/Al/Mo)之鉬(Mo)具有與氧化物半導體層之高接觸電阻。這是因為Mo相較於Ti較不易氧化，並具有從氧化物半導體層提取氧之較弱效果，且Mo與氧化物半導體層之間接觸介面並未改變為具有n型導電性。然而，甚至在一種狀況，可經由將氧化物導電層插於氧化物半導體層與源極及汲極電極層之間而減少接觸電阻；因此，可改進外圍電路(驅動電路)之頻率特性。
薄膜電晶體之通道長度係於氧化物導電層蝕刻時決定；因此，可進一步縮短通道長度。例如，通道長度(L)可設定為小至0.1 μm至2μm(含)；以此方式，可提升作業速度。
儘管實施例1被用做範例，但本實施例可以任一其他實施例之適當組合而予以完成。
在上述方式中，可提供具包括其中使用氧化物半導體層之薄膜電晶體的穩定電氣特性之高度可靠之半導體裝置。
實施例6
在本實施例中，說明一範例，其中使用薄膜電晶體及利用實施例1至5之任一中所說明之半導體裝置中電致發光的發光元件，而製造主動矩陣發光顯示裝置。
利用電致發光之發光元件依據發光材料為有機化合物或無機化合物而予以分類。通常，前者稱為有機EL元件，及後者稱為無機EL元件。
在有機EL元件中，經由電壓應用至發光元件，電子及電洞分別從一對電極注入包含發光有機化合物之層，且電流流動。接著，載子(電子及電洞)重新組合並造成發光。由於這種機構，此發光元件稱為電流激勵發光元件。
無機EL元件一具其元件結構而分類為分散型無機EL元件及薄膜無機EL元件。分散型無機EL元件具有發光層，其中發光材料之粒子分散於黏合劑中，且其發光機構為利用供體位準及受體位準之供體-受體重組型發光。薄膜無機EL元件具有一種結構，其中發光層係夾於電介質層之間，其進一步夾於電極之間，且其發光機構為利用金屬離子之內殼電子過渡的局部型發光。請注意，本實施例中說明有機EL元件做為發光元件。
圖8描繪像素組態之範例，其可應用於數字鐘灰階驅動做為半導體裝置之範例。
將說明可應用於數字鐘灰階驅動之像素的組態及作業。本實施例說明一範例，其中一像素包括兩個於通道形成區中使用氧化物半導體層之n通道電晶體。
像素6400包括開關電晶體6401、驅動電晶體6402、發光元件6404及電容器6403。在開關電晶體6401中，其閘極連接至掃描線6406，其第一電極(源極及汲極電極之一)連接至信號線6405，及其第二電極(源極及汲極電極之另一)連接至驅動電晶體6402。在驅動電晶體6402中，其閘極經由電容器6403連接至電源線6407，其第一電極連接至電源線6407，及其第二電極連接至發光元件6404之第一電極(像素電極)。發光元件6404之第二電極相應於共同電極6408。共同電極6408電性連接至提供於相同基板上之共同電位線。
請注意，發光元件6404之第二電極(共同電極6408)被設定為低電源電位。請注意，參照電源線6407上設定之高電源電位，低電源電位為滿足低電源電位<高電源電位之電位。有關低電源電位，可利用例如GND、0 V等。高電源電位與低電源電位之間的差應用於發光元件6404，使得電流流經發光元件6404，藉此發光元件6404發光。因而，設定每一電位使得高電源電位與低電源電位之間的差大於或等於發光元件6404之前向閾值電壓。
當驅動電晶體6402的閘極電容用以替代電容器6403時，可省略電容器6403。驅動電晶體6402之閘極電容可形成於通道區與閘極電極之間。
若使用電壓輸入電壓驅動法，視訊信號便輸入驅動電晶體6402之閘極，使得驅動電晶體6402處於充分開啟及關閉兩狀態之任一。即，驅動電晶體6402於線性區操作，因而高於電源線6407之電壓的電壓應用於驅動電晶體6402之閘極。請注意，高於或等於下列之電壓應用於信號線6405：驅動電晶體6402之電源線電壓+Vth。
若執行類比灰階驅動而取代數字鐘灰階驅動，便可經由改變信號輸入而利用如圖8之相同像素組態。
若執行類比灰階驅動，高於或等於下列之電壓應用於驅動電晶體6402之閘極：發光元件6404之前向電壓+驅動電晶體6402之Vth。發光元件6404之前向電壓係指獲得所需亮度之電壓，包括至少前向閾值電壓。經由輸入使驅動電晶體6402可於飽和區操作之視訊信號，便可將電流饋送至發光元件6404。為使驅動電晶體6402可於飽和區操作，電源線6407之電位設定高於驅動電晶體6402之閘極電位。當使用類比視訊信號時，便可依據視訊信號而將電流饋送至發光元件6404，並執行類比灰階驅動。
請注意，像素組態並不侷限於圖8中所描繪者。例如，圖8中所描繪之像素可進一步包括開關、電阻器、電容器、電晶體、邏輯電路等。
其次，將參照圖9A至9C說明發光元件之結構。像素之截面結構將採n通道驅動TFT做為範例予以說明。驅動TFT 7011、7021及7001分別用於圖9A、9B及9C中所描繪之半導體裝置，可以類似於實施例1中所說明之薄膜電晶體的方式製造，並將說明使用包括氧化物半導體層之透光薄膜電晶體的範例。
為提取從發光元件發射之光，需要陽極及陰極之至少一項以透光。薄膜電晶體及發光元件係形成於基板之上。發光元件可具有頂部發射結構，其中光係經由相對於基板之表面予以提取；底部發射結構，其中光係經由基板側之表面予以提取；或雙重發射結構，其中光係經由相對於基板之表面及基板側之表面予以提取。像素組態可應用於具有任一該些發射結構之發光元件。
將參照圖9A說明具有底部發射結構之發光元件。
圖9A為像素之截面圖，其中驅動TFT 7011為n型，且光係從發光元件7012發射至第一電極7013側。在圖9A中，發光元件7012之第一電極7013係形成於電性連接至驅動TFT 7011之汲極電極層的透光導電膜7017之上，且EL層7014及第二電極7015依此順序堆疊於第一電極7013之上。
有關透光導電膜7017，可使用諸如下列各膜之透光導電膜：包含氧化鎢之氧化銦、包含氧化鎢之銦鋅氧化物、包含鈦氧化物之氧化銦、包含鈦氧化物之銦錫氧化物、銦錫氧化物、銦鋅氧化物或附加氧化矽之銦錫氧化物。
發光元件之第一電極7013可使用各式材料予以形成。例如，若第一電極7013被用做陰極，較佳地使用具有低功函數之材料，例如，諸如Li或Cs之鹼金屬，諸如Mg、Ca或Sr之鹼土金屬，包含任一該些元素之合金(Mg：Ag、Al：Li等)，諸如Yb或Er等之稀土金屬。在圖9A中，第一電極7013之厚度使得第一電極透光(較佳地約5 nm至30 nm)。例如，具有20 nm厚度之鋁膜用於第一電極7013。
第一電極7013之外圍部覆以分割區7019。分割區7019係使用有機樹脂膜，諸如聚醯亞胺、丙烯酸、聚醯胺或環氧樹脂，無機絕緣膜，或有機聚矽氧烷，而予形成。特別較佳的是使用光敏樹脂材料形成分割區7019，而於第一電極7013之上具有開口，使得開口之側壁經形成為具連續曲率之傾斜表面。若光敏樹脂材料用於分割區7019，便可省略形成抗蝕罩之步驟。
形成於第一電極7013及分割區7019之上之EL層7014可使用單層或只要包括至少發光層之複數層堆疊。當使用複數層形成EL層7014時，便經由將電子注入層、電子傳遞層、發光層、電洞傳遞層及電洞注入層，依此順序堆疊於做為陰極之第一電極7013上，而形成EL層7014。請注意，並非所有該些層均需提供。
堆疊順序並非侷限於上述堆疊順序。第一電極7013可做為陽極，而電洞注入層、電洞傳遞層、發光層、電子傳遞層及電子注入層可依此順序堆疊於第一電極7013之上。然而，當比較電力損耗時，較佳的是第一電極7013做為陰極，且電子注入層、電子傳遞層、發光層、電洞傳遞層及電洞注入層依此順序堆疊於第一電極7013之上，因為可抑制驅動電路部中電壓上升，並可降低電力損耗。
有關形成於EL層7014上之第二電極7015，可利用各式材料。例如，若第二電極7015用做陽極，較佳地使用具有高功函數之材料，諸如ZrN、Ti、W、Ni、Pt或Cr；或透光導電材料，諸如ITO、IZO或ZnO。有關第二電極7015上之阻光膜7016，使用阻隔光之金屬、反射光之金屬等。在本實施例中，ITO膜用於第二電極7015，及Ti膜用於阻光膜7016。
發光元件7012相應於包括透光層之EL層7014夾於第一電極7013與第二電極7015之間之區域。若為圖9A中所描繪之元件結構，如箭頭所示，光係從發光元件7012發射至第一電極7013側。
請注意，圖9A中描繪一範例，其中透光導電膜被用做閘極電極層，及透光薄膜被用做源極及汲極電極層。從發光元件7012發射之光通過濾色層7033，並可經發射而通過基板。
濾色層7033可以諸如噴墨法之液滴釋放法、印刷法、使用光刻技術之蝕刻法等予以形成。
濾色層7033覆以覆膜層7034，及亦覆以保護絕緣層7035。請注意，圖9A中描繪覆膜層7034具薄厚度；然而，覆膜層7034具有使因濾色層7033所造成不平坦之表面平面化之功能。
形成於保護絕緣層7035、平面化絕緣膜7036、絕緣層7032及絕緣層7031中之接觸孔，抵達汲極電極層，並係提供於與分割區7019重疊之部分。
其次，將參照圖9B說明具有雙重發射結構之發光元件。
在圖9B中，發光元件7022之第一電極7023係形成於電性連接至驅動TFT 7021之汲極電極層的透光導電膜7027之上，及EL層7024及第二電極7025係依此順序堆疊於第一電極7023之上。
對透光導電膜7027而言，可使用下列透光導電膜：包含氧化鎢之氧化銦、包含氧化鎢之銦鋅氧化物、包含鈦氧化物之氧化銦、包含鈦氧化物之銦錫氧化物、銦錫氧化物、銦鋅氧化物、附加氧化矽之銦錫氧化物等。
第一電極7023可使用各式材料形成。例如，若第一電極7023用做陰極，具有低功函數之材料較佳，具體地為諸如Li或Cs之鹼金屬；諸如Mg、Ca或Sr之鹼土金屬；包含任一該些元素之合金(Mg：Ag、Al：Li等)；諸如Yb或Er之稀土金屬等。在本實施例中，第一電極7023被用做陰極，且第一電極7023經形成為使第一電極7023可透光之厚度(較佳地為約5 nm至30 nm)。例如，20-nm厚之鋁膜被用做陰極。
第一電極7023之外圍覆以分割區7029。分割區7029之形成係使用有機樹脂膜，諸如聚醯亞胺、丙烯酸、聚醯胺或環氧樹脂；無機絕緣膜；或有機聚矽氧烷。特別較佳的是，可使用光敏樹脂材料形成分割區7029，而於第一電極7023之上具有開口，使得開口側壁經形成為具連續曲率之傾斜表面。若光敏樹脂材料用於分割區7029，形成抗蝕罩之步驟可予以省略。
形成於第一電極7023及分割區7029上之EL層7024可使用單層或只要包括至少發光層之複數層堆疊而予形成。當使用複數層形成EL層7024時，可經由將電子注入層、電子傳遞層、發光層、電洞傳遞層及電洞注入層依此順序堆疊於做為陰極之第一電極7023上而形成EL層7024。請注意，並非所有該些層均需提供。
堆疊順序並非侷限於上述堆疊順序。第一電極7023可做為陽極，並將電洞注入層、電洞傳遞層、發光層、電子傳遞層及電子注入層依此順序堆疊於陽極之上。然而，當比較電力損耗時，為較低電力損耗，較佳的是第一電極7023做為陰極，且電子注入層、電子傳遞層、發光層、電洞傳遞層及電洞注入層依此順序堆疊於陰極之上。
有關形成於EL層7024之上的第二電極7025，可利用各式材料。例如，若第二電極7025被用做陽極，可較佳地使用具有高功函數之材料，例如，ITO、IZO、ZnO等透光導電材料。在本實施例中，第二電極7025被用做陽極，並形成包含氧化矽之ITO膜做為第二電極7025。
發光元件7022相應於包括發光層之EL層7024夾於第一電極7023與第二電極7025之間之區域。若為圖9B中所描繪之元件結構，如箭頭所示，光係從發光元件7022發射至第二電極7025側及第一電極7023側。
請注意，圖9B中描繪一範例，其中透光導電膜用做閘極電極層，及透光薄膜用做源極及汲極電極層。從發光元件7022發射至第一電極7023側之光通過濾色層7043，並可經由基板予以提取。
濾色層7043係經由諸如噴墨法之液滴釋放法、印刷法、使用光刻技術之蝕刻法等，予以形成。
濾色層7043被覆以覆膜層7044，及亦覆以保護絕緣層7045。
形成於保護絕緣層7045、平面化絕緣膜7046、絕緣層7042及絕緣層7041中之接觸孔抵達汲極電極層，並提供於與分割區7029重疊之部分中。
請注意，當使用具有雙重發射結構之發光元件，並於二顯示表面執行全彩顯示時，來自第二電極7025側之光未通過濾色層7043；因此，經提供而具另一濾色層之密封基板，較佳地提供於第二電極7025上。
其次，參照圖9C說明具有頂部發射結構之發光元件。
圖9C為像素之截面圖，若驅動TFT 7001為n型，光便從發光元件7002發射至第二電極7005側。在圖9C中，驅動TFT 7001之汲極電極層與第一電極7003彼此接觸，且驅動TFT 7001與發光元件7002之第一電極7003彼此電性連接。EL層7004及第二電極7005依此順序堆疊於第一電極7003之上。
第一電極7003可使用各類材料予以形成。例如，若第一電極7003被用做陰極，具有低功函數之材料較佳，具體地為諸如Li或Cs之鹼金屬；諸如Mg、Ca或Sr之鹼土金屬；包含該些元素之合金(Mg：Ag、Al：Li等)；諸如Yb或Er之稀土金屬等。
第一電極7003之外圍被覆以分割區7009。分割區7009之形成係使用有機樹脂膜，諸如聚醯亞胺、丙烯酸、聚醯胺或環氧樹脂；無機絕緣膜；或有機聚矽氧烷。特別較佳的是使用光敏樹脂材料形成分割區7009，以於第一電極7003之上具有開口，使得開口之側壁為具連續曲率之傾斜。若光敏樹脂材料用於分割區7009，形成抗蝕罩之步驟可予以省略。
形成於第一電極7003及分割區7009上之EL層7004可使用單層或只要包括至少發光層之複數層堆疊，予以形成。當使用複數層形成EL層7004時，EL層7004之形成係經由將電子注入層、電子傳遞層、發光層、電洞傳遞層及電洞注入層依此順序堆疊於用做陰極之第一電極7003之上。請注意，並非所有該些層均需提供。
堆疊順序並不侷限於上述堆疊順序，且電洞注入層、電洞傳遞層、發光層、電子傳遞層及電子注入層可依此順序堆疊於用做陽極之第一電極7003之上。
在圖9C中，電洞注入層、電洞傳遞層、發光層、電子傳遞層及電子注入層係依此順序堆疊於堆疊膜之上，其中Ti膜、鋁膜及Ti膜依此順序堆疊，而其上則形成Mg：Ag合金薄膜及ITO之堆疊層。
然而，若驅動TFT 7001為n型，較佳的是電子注入層、電子傳遞層、發光層、電洞傳遞層及電洞注入層依此順序堆疊於第一電極7003之上，因可抑制驅動電路中電壓增加，並可減少電力損耗。
第二電極7005係使用光可通過之透光導電材料予以形成，例如，可使用下列透光導電膜：包含氧化鎢之氧化銦、包含氧化鎢之銦鋅氧化物、包含鈦氧化物之氧化銦、包含鈦氧化物之銦錫氧化物、銦錫氧化物、銦鋅氧化物、附加氧化矽之銦錫氧化物等。
發光元件7002相應於EL層7004夾於第一電極7003與第二電極7005之間之區域。若為圖9C中所描繪之像素，如箭頭所示，光係從發光元件7002發射至第二電極7005側。
在圖9C中，驅動TFT 7001之汲極電極層經由提供於氧化矽層7051、保護絕緣層7052、平面化絕緣層7056、平面化絕緣層7053及絕緣層7055中之接觸孔，而電性連接至第一電極7003。平面化絕緣層7053及7056可使用樹脂材料予以形成，諸如聚醯亞胺、丙烯酸、苯並環丁烯、聚醯胺或環氧樹脂。除了這種樹脂材料外，亦可使用低介電常數材料(低k材料)、矽氧烷基樹脂、磷矽酸玻璃(PSG)、摻雜硼磷的矽玻璃(BPSG)等。請注意，平面化絕緣層7053及7056可經由堆疊由該些材料形成之複數絕緣膜而予以形成。對於形成平面化絕緣層7053及7056之方法並無特別限制，且平面化絕緣層7053及7056可依據材料而使用下列方法或工具：方法諸如濺鍍法、SOG法、旋塗法、浸漬法、噴塗法或液低釋放法(例如噴墨法、網印或膠印)，或工具(裝備)諸如刮膠刀、擠膠滾筒、簾式塗料器、或刮刀塗布機。
提供分割區7009以隔離第一電極7003與鄰近像素之第一電極。分割區7009之形成係使用聚醯亞胺、丙烯酸、聚醯胺、環氧樹脂等之有機樹脂膜、無機絕緣膜、或有機聚矽氧烷。特別較佳的是使用光敏樹脂材料形成分割區7009，以於第一電極7003之上具有開口，使得開口之側壁經形成為具連續曲率之傾斜表面。當使用光敏樹脂材料形成分割區7009時，可省略形成抗蝕罩之步驟。
在圖9C之結構中，當執行全彩顯示時，例如，發光元件7002被用做綠色發光元件，鄰近發光元件之一被用做紅色發光元件，及另一被用做藍色發光元件。另一方面，可全彩顯示之發光顯示裝置可使用四種發光元件予以製造，包括白色發光元件以及三種發光元件。
在圖9C之結構中，可全彩顯示之發光顯示裝置可以下列方式製造，即所配置之所有複數發光元件為白色發光元件，且具有濾色器等之密封基板配置於發光元件7002上。可形成展示諸如白色之單色光的材料，並與濾色器或顏色轉換層組合，藉此可執行全彩顯示。
實施例1至5之任一薄膜電晶體可適當用做用於半導體裝置之薄膜電晶體7001、7011及7021，且其可使用類似於實施例1至5之薄膜電晶體的步驟及材料予以形成。薄膜電晶體7001、7011及7021各包括氧化物半導體層與氧化矽層之間之混合區。此外，由於包括缺陷(較佳地為許多氧懸鍵)之氧化矽(SiOx，x較佳地為2或更大)層被堆疊並執行熱處理，氧化物半導體層中所包括之氫或水便擴散進入氧化矽層，且氧化物半導體層中氫或水減少。因此，薄膜電晶體7001、7011及7021為高度可靠薄膜電晶體。
不用說，亦可執行單色光之顯示。例如，可使用白光發射形成發光裝置，或可使用單色光發射形成區域多彩發光裝置。
若需要，可提供光學膜，諸如包括圓偏光板之偏光膜。
儘管此處說明有機EL元件做為發光元件，但無機EL元件亦可提供做為發光元件。
請注意，所說明之範例其中控制發光元件之驅動的薄膜電晶體(驅動TFT)電性連接至發光元件；然而，可利用之結構其中用於電流控制之TFT連接於驅動TFT與發光元件之間。
本實施例可以任一其他實施例之適當組合而予以完成。
實施例7
在本實施例中，將參照圖10A及10B說明發光顯示面板(亦稱為發光面板)之外觀及截面。圖10A為面板平面圖，其中薄膜電晶體及發光元件以密封劑密封於第一基板與第二基板之間。圖10B為沿圖10A之線H-I之截面圖。
提供密封劑4505以便圍繞提供於第一基板4501上之畫素部4502、信號線驅動電路4503a、信號線驅動電路4503b、掃描線驅動電路4504a、及掃描線驅動電路4504b。此外，第二基板4506係提供於畫素部4502、信號線驅動電路4503a及4503b、及掃描線驅動電路4504a及4504b之上。因此，畫素部4502、信號線驅動電路4503a及4503b、及掃描線驅動電路4504a及4504b經由第一基板4501、密封劑4505及第二基板4506而以填充劑4507密封在一起。較佳的是，顯示裝置因而以保護膜(諸如複合膜或紫外線固化樹脂膜)或具高氣密性及低脫氣之覆蓋材料封裝(密封)，使得顯示裝置不暴露於外部空氣。
形成於第一基板4501上之畫素部4502、信號線驅動電路4503a及4503b、及掃描線驅動電路4504a及4504b，各包括複數薄膜電晶體，且圖10B中描繪畫素部4502中所包括之薄膜電晶體4510，及信號線驅動電路4503a中所包括之薄膜電晶體4509做為範例。
實施例1至5之任一薄膜電晶體可適當用做用於半導體裝置之薄膜電晶體4509及4510，且其可使用類似於實施例1至5之薄膜電晶體的步驟及材料予以形成。薄膜電晶體4509及4510各包括氧化物半導體層與氧化矽層之間之混合區。此外，由於包括缺陷(較佳地為許多氧懸鍵)之氧化矽(SiOx，x較佳地為2或更大)層被堆疊並執行熱處理，氧化物半導體層中所包括之氫或水便擴散進入氧化矽層，且氧化物半導體層中氫或水減少。因此，薄膜電晶體4509及4510為高度可靠薄膜電晶體。
請注意，用於驅動電路之薄膜電晶體4509具有位於與薄膜電晶體中氧化物半導體層之通道形成區重疊之位置的導電層。在本實施例中，薄膜電晶體4509及4510為n通道薄膜電晶體。
在氧化矽層4542之上，導電層4540係提供於與用於驅動電路之薄膜電晶體4509的氧化物半導體層之通道形成區重疊的位置。當導電層4540係提供於與氧化物半導體層之通道形成區重疊部分中時，可減少BT(偏置溫度)測試前後之間薄膜電晶體4509之閾值電壓的偏移量。導電層4540可具有與薄膜電晶體4509之閘極電極層相同或不同之電位，並可做為第二閘極電極層。導電層4540之電位可為GND、0 V，或處於浮動狀態。
而且，氧化矽層4542經形成以覆蓋薄膜電晶體4510之氧化物半導體層。薄膜電晶體4510之源極或汲極電極層電性連接至形成於薄膜電晶體上之氧化矽層4542及絕緣層4551中所形成的開口中之布線層4550。布線層4550經形成而接觸第一電極4517，且薄膜電晶體4510及第一電極4517經由布線層4550而彼此電性連接。
氧化矽層4542可使用類似於實施例1中所說明之氧化矽層116的材料及方法，予以形成。
濾色層4545形成於絕緣層4551之上，而與發光元件4511之發光區重疊。
而且，為減少濾色層4545之表面粗糙，濾色層4545被覆以做為平面化絕緣膜之覆膜層4543。
而且，絕緣層4544係形成於覆膜層4543之上。絕緣層4544可以類似於實施例1中所說明之保護絕緣層103的方式予以形成，且氮化矽膜可經由例如濺鍍法而形成。
編號4511表示發光元件，及第一電極4517為發光元件4511中所包括之像素電極，經由布線層4550而電性連接至薄膜電晶體4510之源極電極層或汲極電極層。請注意，發光元件4511之結構並不侷限所描繪之結構，其包括第一電極4517、電致發光層4512及第二電極4513。依據從發光元件4511等提取之光的方向，發光元件4511之結構可酌情改變。
分割區4520係使用有機樹脂膜、無機絕緣膜或有機聚矽氧烷而予形成。特別較佳的是以光敏材料形成分割區4520，以於第一電極4517之上具有開口，而開口之側壁經形成為具連續曲率之傾斜表面。
電致發光層4512可使用單層或複數層堆疊而形成。
保護膜可形成於第二電極4513及分割區4520之上，以避免氧、氫、濕氣、二氧化碳等進入發光元件4511。有關保護膜，可形成氮化矽膜、氮氧化矽膜、DLC(類鑽石碳)膜等。
此外，各類信號及電位從FPC 4518a及4518b供應予信號線驅動電路4503a及4503b、掃描線驅動電路4504a及4504b、或畫素部4502。
從發光元件4511中所包括之第一電極4517的相同導電膜而形成連接終端電極4515，及從薄膜電晶體4509中所包括之源極及汲極電極層的相同導電膜而形成終端電極4516。
連接終端電極4515經由各向異性導電膜4519而電性連接至軟性印刷電路(FPC)4518a中所包括之端子。
置於從發光元件4511提取光之方向的基板需具有透光屬性。在此狀況下，可使用諸如玻璃板、塑料板、聚脂膜或丙烯酸膜之透光材料。
有關填充劑4507，除了諸如氮或氬之惰性氣體外，可使用紫外線固化樹脂或熱固性樹脂，例如，可使用聚氯乙烯(PVC)、丙烯酸、聚酰亞胺、環氧樹脂、矽樹脂、聚乙烯醇縮丁醛(PVB)或乙烯醋酸乙烯酯(EVA)。例如，在本實施例中，氮被用做填充劑。
此外，當需要時，諸如偏光板、圓偏光板(包括橢圓偏光板)、或延遲板(四分之一波板或半波板)等光學膜，可適當地提供於發光元件之發光表面。而且，偏光板或圓偏光板可提供而具防反射膜。例如，可執行防眩光處理，藉此反射光可經由投影而擴散並於表面上降低，以致降低眩光。
密封劑可使用網印法、噴墨設備或劑量設備而予以沈積。有關密封劑，可使用之典型材料包含可見光固化樹脂、紫外線固化樹脂或熱固性樹脂。而且，可包含填充劑。
信號線驅動電路4503a及4503b和掃描線驅動電路4504a及4504b可安裝做為使用單晶半導體膜或聚晶半導體膜而於個別準備之基板上形成之驅動電路。另一方面，可個別形成及安裝僅信號線驅動電路或其部分，或僅掃描線驅動電路或其部分。本實施例不侷限於圖10A及10B中所描繪之結構。
經由上述程序，可製造高度可靠之發光顯示裝置(顯示面板)做為半導體裝置。
本實施例可以任一其他實施例之適當組合而予以完成。
實施例8
將參照圖16A至16C說明半導體裝置之一實施例之液晶顯示面板的外觀及截面。圖16A及16C為面板之平面圖，其中薄膜電晶體4010及4011與液晶元件4013以密封劑4005而密封於第一基板4001與第二基板4006之間。圖16B為沿圖16A或圖16C中M-N之截面圖。
提供密封劑4005以便環繞設於第一基板4001上之畫素部4002及掃描線驅動電路4004。第二基板4006係設於畫素部4002及掃描線驅動電路4004之上。因此，畫素部4002及掃描線驅動電路4004經由第一基板4001、密封劑4005及第二基板4006而與液晶層4008密封在一起。使用單晶半導體膜或聚晶半導體膜而於個別準備之基板上形成之信號線驅動電路4003，係安裝於第一基板4001上與密封劑4005所環繞之區域不同之區域。
請注意，對於分別形成之驅動電路的連接方法並無特別限制，可使用玻璃上晶片(COG)法、引線鏈合法、磁帶自動黏接(TAB)法等。圖16A描繪一範例，其中信號線驅動電路4003係經由COG法安裝。圖16C描繪一範例，其中信號線驅動電路4003係經由TAB法安裝。
提供於第一基板4001上之像素部4002及掃描線驅動電路4004包括複數薄膜電晶體。圖16B描繪像素部4002中所包括之薄膜電晶體4010，及掃描線驅動電路4004中所包括之薄膜電晶體4011，做為範例。絕緣層4041、4042、4020及4021係提供於薄膜電晶體4010及4011之上。
實施例1至5之任一薄膜電晶體可適當用做用於半導體裝置之薄膜電晶體4010及4011，且其可使用類似於實施例1至5之薄膜電晶體的步驟及材料予以形成。薄膜電晶體4010及4011各包括氧化物半導體層與氧化矽層之間之混合區。此外，由於包括缺陷(較佳地為許多氧懸鍵)之氧化矽(SiOx，x較佳地為2或更大)層被堆疊並執行熱處理，氧化物半導體層中所包括之氫或水便擴散進入氧化矽層，且氧化物半導體層中氫或水減少。因此，薄膜電晶體4010及4011為高度可靠薄膜電晶體。在本實施例中，薄膜電晶體4010及4011為n通道薄膜電晶體。
導電層4040係提供於與用於驅動電路之電晶體4011中氧化物半導體層的通道形成區重疊之部分絕緣層4021之上。導電層4040係提供於與氧化物半導體層的通道形成區重疊之位置，藉此可降低BT試驗前後之間薄膜電晶體4011之閾值電壓的改變量。導電層4040之電位可與電晶體4011之閘極電極層的電位相同或不同。導電層4040亦可做為第二閘極電極層。而且，導電層4040之電位可為接地(GND)、0 V，或導電層4040可處於浮動狀態。
液晶元件4013中所包括之像素電極層4030電性連接至薄膜電晶體4010之源極或汲極電極層。液晶元件4013之相對電極層4031係形成於第二基板4006上。像素電極層4030、相對電極層4031及液晶層4008彼此重疊之部分，相應於液晶元件4013。請注意，像素電極層4030及相對電極層4031經提供而分別具有做為校準膜之絕緣層4032及絕緣層4033，且液晶層4008夾於電極層之間，其間並具絕緣層4032及4033。
請注意，透光基板可用做第一基板4001及第二基板4006；可使用玻璃、陶瓷或塑料。塑料可為強化玻璃纖維塑料(FRP)板、聚氯乙烯(PVF)膜、聚脂膜或丙烯酸樹脂膜。
編號4035表示經由選擇性蝕刻絕緣膜而獲得之柱狀隔板，且提供柱狀隔板以控制像素電極層403與相對電極層4031之間之距離(格間距)。另一方面，球形隔板可用做隔板4035。相對電極層4031電性連接至形成於薄膜電晶體4010形成之基板上方的共同電位線。相對電極層4031與共同電位線經由設於使用共同連接部之一對基板之間的導電粒子而可彼此電性連接。請注意，導電粒子包括於密封劑4005中。
另一方面，可使用展現不需校準膜之藍相的液晶。藍相為一種液晶相位，其產生於膽固醇相改變為各向同性相，同時膽固醇液晶之溫度增加之前。因為藍相僅產生於窄的溫度範圍內，為改善溫度範圍，將包含5 wt%或更高之手性劑的液晶成分用於液晶層4008。包括展現藍相之液晶及手性劑的液晶成分具有1 msec或更少之短暫回應時間，並為光學各向同性；因此，不需校準處理且視角相依性小。此外，由於不需提供校準膜及研磨處理是不需要的，可避免經由研磨處理造成之靜電放電損害，並可減少製造程序中液晶顯示裝置之缺陷及損害。因而，可提升液晶顯示裝置之生產率。使用氧化物半導體層之薄膜電晶體特別具有薄膜電晶體之電氣特性受靜電影響而顯著波動且偏離設計範圍之可能性。因此，使用藍相液晶材料用於包括使用氧化物半導體層之薄膜電晶體的液晶顯示裝置是有效的。
請注意，本實施例除了透射液晶顯示裝置外，亦可應用於半透射液晶顯示裝置。
儘管液晶顯示裝置的範例中，偏光板係提供於基板的外部表面(在觀看者側)，而著色層及用於顯示元件之電極層係連續提供於基板的內部表面，但偏光板可提供於基板的內部表面。偏光板及著色層的層級結構並不侷限於本實施例，可依據偏光板及著色層之材料或製造程序狀況而適當設定。而且，可於顯示部以外部分中提供做為黑矩陣的阻光膜。
在薄膜電晶體4011及4010之上，絕緣層4041經形成而接觸氧化物半導體層。絕緣層4041可使用類似於實施例1中所說明之氧化矽層116的材料及方法予以形成。此處，有關絕緣層4041，包含缺陷之氧化矽層如同實施例1係以濺鍍法形成。而且，保護絕緣層4042係形成於絕緣層4041上並與其接觸。保護絕緣層4042可以類似於實施例1中所說明之保護絕緣層103的方式予以形成，並可使用例如氮化矽膜。為減少由於薄膜電晶體之表面粗糙，形成做為平面化絕緣膜之絕緣層4021，以覆蓋保護絕緣層4042。
形成絕緣層4021做為平面化絕緣膜。有關絕緣層4021，可使用耐熱有機材料，諸如聚醯亞胺、丙烯酸、苯並環丁烯、聚醯胺或環氧樹脂。除了這些有機材料外，可使用低介電常數材料(低k材料)、矽氧烷基樹脂、磷矽酸玻璃(PSG)、摻雜硼磷的矽玻璃(BPSG)等。請注意，絕緣層4021可經由堆疊由該些材料形成之複數絕緣膜予以形成。
形成絕緣層4021之方法並無特別限制。絕緣層4021之形成可依據材料而使用下列方法或工具：方法諸如濺鍍法、SOG法、旋塗法、浸漬法、噴塗法或液滴釋放法(例如噴墨法、網印或膠印)，或工具(裝備)諸如刮膠刀、擠膠滾筒、簾式塗料器、或刮刀塗布機。絕緣層4021之烘烤步驟亦做為半導體層之退火，藉此可有效製造半導體裝置。
像素電極層4030及相對電極層4031可使用透光導電材料予以形成，諸如包含氧化鎢之氧化銦、包含氧化鎢之銦鋅氧化物、包含鈦氧化物之氧化銦、包含鈦氧化物之銦錫氧化物、銦錫氧化物(ITO)、銦鋅氧化物或添加氧化矽之銦錫氧化物。
包含高分子量之導電分子(亦稱為導電聚合物)之導電成分可用於像素電極層4030及相對電極層4031。使用導電成分形成之像素電極較佳地具有低於或等於每平方10000歐姆之片阻抗，及於550 nm波長下大於或等於70%之透光率。而且，導電成分中所包含之導電聚合物的電阻係數較佳地低於或等於0.1Ω‧cm。
有關導電聚合物，可使用所謂π-電子共軛導電聚合物。例如，可提供聚苯胺或其衍生物；聚吡咯或其衍生物；聚噻吩或其衍生物；及二或更多該類材料之共聚物等。
而且，各類信號及電位供應予個別形成之信號線驅動電路4003、掃描線驅動電路4004或來自FPC 4018之像素部4002。
從與液晶元件4013中所包括之像素電極層4030相同導電膜形成連接終端電極4015，及從與電晶體4010及4011之源極及汲極電極層相同導電膜形成終端電極4016。
連接終端電極4015經由各向異性導電膜4019而電性連接至FPC 4018中所包括之端子。
請注意，圖16A至16C描繪範例，其中信號線驅動電路4003係個別形成並安裝於第一基板4001上；然而，本實施例並不侷限於此結構。掃描線驅動電路可個別形成並接著安裝，或僅部分信號線驅動電路或僅部分掃描線驅動電路可個別形成並接著安裝。
酌情提供黑矩陣(阻光層)，及諸如偏光構件、延遲構件或防反射構件之光學元件(光學基板)等。例如，可使用偏光基板及延遲基板而利用圓偏光。此外，背光、側燈等可用做光源。
在主動矩陣液晶顯示裝置中，經由驅動以矩陣配置之像素電極，顯示型樣形成於螢幕上。具體地，電壓應用於選擇之像素電極與相應於像素電極之相對電極之間，因而，排列於像素電極與相對電極之間的液晶層經光學調變。光學調變被觀看者識別為顯示型樣。
液晶顯示裝置存在一個問題，當顯示移動影像時，由於液晶分子本身的響應速度低，發生影像殘留或移動影像模糊。有關液晶顯示裝置之移動影像特性的改進技術，存在所謂黑色嵌入之驅動技術，藉此每一其他訊框顯示完全黑色影像。
另一方面，可利用所謂雙訊框速率驅動之驅動方法，其中垂直同步頻率為通常垂直同步頻率的1.5倍或更多，較佳地為2倍或更多，藉此改進移動影像特性。
此外，有關液晶顯示裝置之移動影像特性的改進技術，存在另一種驅動技術，其中使用包括複數發光二極體(LED)光源或複數EL光源之表面光源做為背光，且表面光源中所包括之每一光源係獨立地驅動以於一訊框期間執行間歇性閃光。有關表面光源，可使用三或更多種LED，或可使用白光LED。由於可獨立地控制複數LED，LED之發光時序可與液晶層之光學調變切換時序同步。在本驅動技術中，LED可部分關閉。因此，特別是若顯示影像其中螢幕中黑色影像區域的比例高，液晶顯示裝置便可以低電力損耗驅動。
當結合任一該些驅動技術時，液晶顯示裝置可較習知液晶顯示裝置具有較佳顯示特性，諸如移動影像特性。
由於薄膜電晶體易於因靜電等而破碎，保護電路較佳地提供於相同基板之上，做為像素部及驅動電路部。保護電路較佳地使用包括氧化物半導體層之非線性元件予以形成。例如，保護電路係提供於像素部、掃描線輸入端子及信號線輸入端子之間。在本實施例中，提供複數保護電路，使得當因靜電等之浪湧電壓應用於掃描線、信號線或電容器匯流排線時，像素電晶體等不致破碎。因此，保護電路具有一種結構，用於當浪湧電壓應用於保護電路時，釋放電荷至共同布線。保護電路包括平行配置於掃描線與共同布線之間之非線性元件。每一非線性元件包括諸如二極體之雙端子元件，或諸如電晶體之三端子元件。例如，非線性元件可經由與像素部之薄膜電晶體的相同步驟予以形成。例如，經由將閘極端子連接至汲極端子，可達成類似於二極體之特性。
而且，對液晶顯示模組而言，可使用扭轉向列(TN)模式、平面方向切換(IPS)模式、邊緣場切換(FFS)模式、軸對稱排列微型格(ASM)模式、光學補償雙折射(OCB)模式、鐵電液晶(FLC)模式、反電液晶(AFLC)模式等。
本說明書中所揭露之半導體裝置並無特別限制，並可使用包括TN液晶、OCB液晶、STN液晶、VA液晶、ECB液晶、GH液晶、聚合物分散型液晶、圓盤型液晶等液晶顯示裝置。尤其，諸如利用垂直校準(VA)模式之透射液晶顯示裝置的常黑液晶面板較佳。一些範例提供做為垂直校準模式。例如，可利用多區域垂直校準(MVA)模式、圖像垂直校準(PVA)模式、ASV模式等。
下列說明VA液晶顯示裝置之範例。
VA液晶顯示裝置具有一種形式，其中液晶顯示面板中液晶分子之校準是受控制的。在VA液晶顯示裝置中，當無電壓應用時，液晶分子相對於面板表面係以垂直方向校準。在本實施例中，尤其，像素被劃分為一些區域(子像素)，而分子於其各區中係以不同方向校準。此稱為多域或多域設計。以下，說明多域設計之液晶顯示裝置。
圖12及圖13描繪VA液晶顯示面板之像素結構。圖13為基板600之平面圖，及圖12描繪沿圖13中線Y-Z之截面結構。下列將參照兩圖式予以說明。
在此像素結構中，複數像素電極層被提供於一像素中，且TFT連接至每一像素電極層。建構複數TFT以便以不同閘極信號驅動。即，應用於多域像素中個別像素電極層之信號係彼此獨立地予以控制。
經由穿透絕緣膜620、絕緣膜621及絕緣膜622之接觸孔623，像素電極層624經由布線618而連接至TFT 628。而且，經由穿透絕緣膜620及絕緣膜622之接觸孔627，像素電極626經由布線619而連接至TFT 629。TFT 628之閘極布線602與TFT 629之閘極布線603分離，使得可供應不同閘極信號予該些閘極布線。另一方面，做為資料線之布線616係由TFT 628及629共用。實施例1至5中所說明之薄膜電晶體可酌情用做TFT 628及629。請注意，閘極絕緣層606係形成於閘極布線602及閘極布線603之上。
而且，儲存電容器係使用電容器布線690而予形成，閘極絕緣層606做為電介質，及像素電極或電容器電極電性連接至像素電極。
像素電極層624之形狀與像素電極層626不同，且像素電極層係經由裂縫625而被區隔。形成像素電極層626以環繞具有V形之像素電極層624的外側。TFT 628及629製造將電壓應用於彼此不同之像素電極層624及626之時序，藉以控制液晶之校準。圖15顯示此像素結構之等效電路。TFT 628及TFT 629各連接至布線616。當不同閘極信號供應予閘極布線602及603時，液晶元件651及652之作業便可不同。換言之，當TFT 628及629之作業為個別控制時，可準確地控制液晶之校準；因此，可增加視角。
相對基板601經提供而具阻光膜632、著色膜636及相對電極層640。此外，亦稱為覆膜之平面化膜637形成於著色膜636與相對電極層640之間，以避免液晶校準混亂。圖14描繪相對基板側之結構。相對電極層640係由複數像素共用，且裂縫641形成於相對電極層640中。裂縫641與像素電極層624及626側裂縫交替配置，使得有效地產生斜電場，藉此可控制液晶之校準。因此，液晶之校準可於不同處改變，使得視角變寬。
相對電極層640為提供於像素部中之第一相對電極層，具有與具有開口型樣並提供於驅動電路部中之第二相對電極層相同電位。當具有開口型樣之第二相對電極層被提供於驅動電路部中時，可製造具低電力損耗之高度可靠之半導體裝置。
像素電極層624、液晶層650及相對電極層640彼此重疊，使得以形成第一液晶元件。而且，像素電極層626、液晶層650及相對電極640彼此重疊，使得以形成第二液晶元件。利用多域結構其中第一液晶元件及第二液晶元件係提供用於一像素。
本實施例可以任一其他實施例之適當組合而予以完成。
實施例9
在本實施例中，將說明電子紙之範例，做為本發明之實施例的半導體裝置。
圖11描繪主動矩陣電子紙，做為本發明之實施例應用於半導體裝置之範例。用於半導體裝置之薄膜電晶體581可為實施例1至5中所說明之任一薄膜電晶體，並可使用類似於實施例1至5中所說明之任一薄膜電晶體的步驟及材料而予製造。薄膜電晶體581包括氧化物半導體層與氧化矽層之間之混合區。此外，由於包括缺陷(較佳地為許多氧懸鍵)之氧化矽(SiOx，x較佳地為2或更大)層被堆疊並執行熱處理，氧化物半導體層中所包括之氫或水擴散進入氧化矽層，且氧化物半導體層中氫或水減少。因此，薄膜電晶體581為高度可靠薄膜電晶體。
圖11中電子紙為使用扭球顯示系統之顯示裝置範例。扭球顯示系統係指一種方法，其中染成黑色及白色的每一球形粒子用於顯示元件，配置於電極層之第一電極層與第二電極層之間，並於第一電極層與第二電極層之間產生電位差，以控制球形粒子之方向，使得以執行顯示。
提供於基板580上之薄膜電晶體581為具有底閘結構之薄膜電晶體。薄膜電晶體581之源極或汲極電極層於形成於氧化矽層583、保護絕緣層584及絕緣層585之開口中接觸並電性連接至第一電極層587。
在第一電極層587與第二電極層588之間，提供球形粒子589，各具有黑區590a、白區590b及於黑區590a與白區590b周圍填注液體之腔室594。在球形粒子589周圍之空間填注諸如樹脂之填充劑595(詳圖11)。在本實施例中，第一電極層587相應於像素電極，而提供於相對基板596上之第二電極層588相應於共同電極。
亦可使用電泳元件取代扭球。使用具有約10 μm至200 μm直徑之微膠囊，其中透明液體、正向充電之白色微粒子及負向充電之黑色微粒子均裝入膠囊。在第一電極層與第二電極層之間所提供之微膠囊中，當第一電極層及第二電極層應用電場時，白色微粒子及黑色微粒子移動至彼此相對側，使得可顯示白色或黑色。使用此原理之顯示元件為電泳顯示元件，一般稱為電子紙。電泳顯示元件具有高於液晶顯示元件之反射係數，因而不需要輔助光，電力消耗低，且可於黑暗處識別顯示部。此外，當電力未供應予顯示部時，可維持已顯示之影像。因此，若具有顯示功能之半導體裝置(此亦簡單稱為顯示裝置或經提供而具顯示裝置之半導體裝置)迴避電波源時，可儲存已顯示之影像。
經由上述程序，可製造高度可靠之電子紙做為半導體裝置。
本實施例可以任一其他實施例之適當組合而予以完成。
實施例10
本說明書中所揭露之半導體裝置可應用於各類電子裝置(包括遊戲機)。電子裝置之範例為電視機(亦稱為電視或電視接收器)、電腦螢幕等、諸如數位相機或數位視訊攝影機之攝影機、數位相框、行動電話(亦稱為行動電話手機或行動電話裝置)、可攜式遊戲機、可攜式資訊終端機、音頻再生裝置、諸如彈珠台之大型遊戲機等。
圖17A描繪行動電話之範例。行動電話1600經提供而具併入外殼1601之顯示部1602，操作按鈕1603a及1603b、外部連接埠1604、揚聲器1605、麥克風1606等。
當以手指等碰觸圖17A中所描繪之行動電話1600的顯示部1602時，資料可輸入至行動電話1600。而且，諸如打電話及寫郵件之作業，可經由以其手指等碰觸顯示部1602而予執行。
主要存在顯示部1602的三種螢幕模式。第一模式為主要用於顯示影像之顯示模式。第二模式為主要用於輸入諸如正文之資料的輸入模式。第三模式為顯示及輸入模式，其中顯示模式及輸入模式兩模式相結合。
例如，若打電話或寫郵件，便選擇主要用於輸入正文之正文輸入模式用於顯示部1602，使得可輸入顯示於螢幕之正文。在此狀況下，較佳的是在顯示部1602之螢幕的幾乎所有區域上顯示鍵盤或數字按鈕。
當包括用於檢測傾角之感應器(諸如陀螺儀或加速感應器)的檢測裝置設於行動電話1600內部時，顯示部1602之螢幕顯示可經由判斷行動電話1600的方向而自動切換(不論行動電話1600為用於全景模式或肖像模式而水平或垂直擺置)。
螢幕模式係經由碰觸顯示部1602或操作外殼1601之操作按鈕1603a及1603b而予切換。另一方面，螢幕模式可依據顯示於顯示部1602之影像種類而予切換。例如，當顯示於顯示部之影像的信號為移動影像資料之信號時，螢幕模式便切換為顯示模式。當信號為正文資料之信號時，螢幕模式便切換為輸入模式。
而且，在輸入模式，當經由碰觸顯示部1602之輸入未執行達某期間，同時檢測到由顯示部1602中光學感應器檢測之信號，便可控制螢幕模式，以便從輸入模式切換為顯示模式。
顯示部1602可做為影像感應器。例如，掌紋、指紋等影像係經由以手掌或手指碰觸顯示部1602而拍攝，藉此可實施人員驗證。而且，經由提供用於顯示部之背光或發射近紅外線之感應光源，便可拍攝手指靜脈或手掌靜脈之影像。
上述實施例中所說明之任一半導體裝置可應用於顯示部1602。例如，上述實施例中所說明之複數薄膜電晶體可配置做為像素中開關元件。
圖17B亦描繪行動電話之範例。諸如圖17B中所描繪之可攜式資訊終端機可具有複數功能。例如，除了電話功能以外，這種可攜式資訊終端機可經由結合電腦而具有處理各類資料項之功能。
圖17B中所描繪之可攜式資訊終端機具有外殼1800及外殼1801。外殼1801包括顯示面板1802、揚聲器1803、麥克風1804、指向裝置1806、攝影機鏡頭1807、外部連接端子1808等。外殼1800包括鍵盤1810、外部記憶體插槽1811等。此外，天線亦併入外殼1800。
顯示面板1802經提供而具觸控面板。圖17B中虛線描繪以影像顯示之複數操作鍵1805。
而且，除了上述結構，可結合非接觸式IC晶片、小型記憶體裝置等。
上述實施例中所說明之任一半導體裝置可用於顯示面板1802，且顯示方向可依據應用模式而適當改變。而且，攝影機鏡頭1807係提供於與顯示面板1802之相同表面上，因而體現視訊電話。揚聲器1803及麥克風1804可用於視訊電話呼叫、紀錄及播放聲音等，以及語音呼叫。再者，外殼1800及1801處於一種狀態，其如圖17B中所描繪之開發而可偏移，使得其中之一經由滑動而可置於另一之上；因此，可減少可攜式資訊終端機之尺寸，其使可攜式資訊終端機適於攜帶。
外部連接端子1808可連接交流(AC)轉換器及各式纜線，諸如USB纜線，並可以個人電腦充電及資料通訊。再者，儲存媒體可插入外部記憶體插槽1811，使得大量資料可儲存及可移動。
而且，除了上述功能外，可提供紅外線通訊功能、電視接收功能等。
圖18A描繪電視機之範例。在電視機9600中，顯示部9603併入外殼9601。顯示部9603可顯示影像。此處，外殼9601係由支架9605支撐。
電視機9600可以外殼9601之操作開關或個別遙控器9610操作。可由遙控器9610之操作鍵9609控制頻道及音量，使得可控制顯示於顯示部9603之影像。此外，控制器9610可經提供而具顯示部9607，以顯示自遙控器9610輸出之資料。
請注意，電視機9600經提供而具接收器、數據機等。基此接收器，可接收一般電視廣播。此外，當電視機9600經由數據機而有線或無線連接至通訊網路時，可執行單向(從發送端至接收端)或雙向(發送端與接收端之間、接收端之間等)資料通訊。
上述實施例中所說明之任一半導體裝置可應用於顯示部9603。例如，上述實施例中所說明之複數薄膜電晶體可配置做為像素中開關元件。
圖18B描繪數位相框之範例。例如，在數位相框9700中，顯示部9703併入外殼9701。顯示部9703可顯示各類影像。例如，顯示部9703可顯示以數位相機等拍攝之影像資料，並做為一般相框。
上述實施例中所說明之任一半導體裝置可應用於顯示部9703。例如，上述實施例中所說明之複數薄膜電晶體可配置做為像素中開關元件。
請注意，數位相框9700經提供而具作業部、外部連接部(USB端子、可連接諸如USB纜線之各類纜線的端子)、記錄媒體嵌入部等。儘管該些組件可提供於與顯示部之相同表面上，較佳的是為數位相框9700之設計而將其提供於側面或背面。例如，以數位相機拍攝之影像的記憶體儲存資料被插入數位相框之記錄媒體嵌入部，藉此影像資料可傳輸及顯示於顯示部9703上。
數位相框9700可具有一種組態，可無線傳輸及接收資料。經由無線通訊，所需影像資料經轉移而顯示。
圖19描繪可攜式遊戲機，其包括兩外殼：外殼9881及外殼9891。外殼9881及9891與連接部9893連接，所以可開啟及關閉。顯示部9882及顯示部9883分別併入外殼9881及外殼9891。
上述實施例中所說明之任一半導體裝置可應用於顯示部9883。例如，上述實施例中所說明之複數薄膜電晶體可配置做為像素中開關元件。
此外，圖19中所描繪之可攜式遊戲機包括揚聲器部9884、記錄媒體嵌入部9886、發光二極體(LED)燈9890、輸入裝置(操作鍵9885、連接端子9887、感應器9888(具有下列項目測量功能：力量、位移、位置、速度、加速度、角速度、旋轉頻率、距離、光、液體、磁性、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流率、濕度、傾斜度、震動、氣味或紅外線)或麥克風9889)等。不用說，可利用之可攜式遊戲機之結構，不侷限於經提供而具至少本說明書中所揭露之薄膜電晶體的上述及其他結構。可攜式遊戲機可酌惰包括其他配件。圖19中描繪之可攜式遊戲機具有讀取儲存於記錄媒體之程式或資料以顯示於顯示部之功能，與經由無線通訊而與另一可攜式遊戲機分享資訊之功能。圖19中描繪之可攜式遊戲機可具有不侷限於上述之各類功能。
圖21描繪一範例，其中使用上述任一實施例而形成之半導體裝置範例之發光裝置被用做室內發光裝置3001。由於本說明書中所說明之發光裝置在面積方面可以增加，所以發光裝置可用做大區域之發光裝置。此外，上述實施例中所說明之發光裝置亦可用做桌燈3002。請注意，照明裝備於其種類包括壁燈、汽車發光裝置、引導燈等，以及頂燈及桌燈。
在上述方式中，任一實施例1至9中所說明之半導體裝置可應用於各類電器之顯示面板，諸如上述中所說明者，藉此可提供高度可靠之電器。
實施例11
本說明書中所揭露之半導體裝置可應用於電子紙。電子紙可用於各種領域之電子設備，只要其可顯示資料。例如，電子紙可應用於電子書閱讀器(電子書)之顯示部、海報、諸如火車之車輛廣告，諸如信用卡之各類卡等。圖20描繪電子設備之範例。
圖20描繪電子書閱讀器之範例。例如，電子書閱讀器2700包括外殼2701及外殼2703之兩外殼。外殼2701及外殼2703係以絞鏈2711結合，使得電子書閱讀器2700可以絞鏈2711做為軸而開啟或關閉。由於這種結構，電子書閱讀器2700可如紙本書籍操作。
顯示部2705及顯示部2707分別併入外殼2701及外殼2703。顯示部2705及顯示部2707可顯示一影像或不同影像。若顯示部2705及顯示部2707顯示不同影像，例如，正文可顯示於右側之顯示部(圖20中顯示部2705)，及影像可顯示於左側之顯示部(圖20中顯示部2707)。
圖20描繪一範例，其中外殼2701經提供而具作業部等。例如，外殼2701經提供而具電源開關2721、操作鍵2723、揚聲器2725等。基於操作鍵2723，頁面可以翻轉。請注意，鍵盤、指向裝置等可提供於相同表面上，做為外殼之顯示部。此外，外部連接端子(耳機端子、USB端子、可連接諸如AC轉接器或USB纜線之各類纜線的端子等)、記錄媒體嵌入部等可提供於外殼之背面或側面。再者，電子書閱讀器2700可具有電子字典之功能。
而且，電子書閱讀器2700可無線發送及接收資訊。經由無線通訊，可從電子書伺服器採購及下載所需書籍資料等。
本實施例可以任一其他實施例之適當組合而予以完成。
本申請案係依據2009年10月5日向日本專利處提出申請之序號2009-231966日本專利申請案，其整個內容係以提及方式併入本文。
100、140、150、580、600、4001、4006、4501、4506．．．基板
101、111、151、181．．．閘極電極層
102、142、152、606．．．閘極絕緣層
103、153、183、584、4042、7035、7045、7052．．．保護絕緣層
110、130、160、190、581、4010、4509、4510．．．薄膜電晶體
112、121、141、162、171、192．．．氧化物半導體層
115a、165a、195a．．．源極電極層
115b、165b、195b．．．汲極電極層
116、166、173、196、583、4542、7051．．．氧化矽層
118a、118b．．．氧化物導電層
119、179、199．．．混合區
120．．．氧化物半導體膜
585、4021、4032、4041、4544、4551、7031、7032、7042、7055．．．絕緣層
587、588．．．電極層
589．．．球形粒子
590a．．．黑區
590b．．．白區
594．．．腔室
595、4507．．．填充劑
596、601．．．相對基板
602、603．．．閘極布線
616、618、619．．．布線
620、621、622．．．絕緣膜
623、627．．．接觸孔
624、626、4030．．．像素電極層
625、641．．．裂縫
628、629．．．TFT
632、7016．．．阻光膜
636．．．著色膜
637．．．平面化膜
640、4031．．．相對電極層
650、4008．．．液晶層
651、652、4013．．．液晶元件
690．．．電容器布線
1000、3000．．．膜形成設備
1100、1200、3100．．．轉移室
1101、1201、3101．．．轉移單元
1110、3110．．．載入室
1111、1121、3111、3121．．．匣
1120、3120．．．卸載室
1205、1215、1225、1235、1245、3105、3115、3125、3215、3225、3235、3245、3255‧‧‧排氣單元
1210、1220、1230、1240、3210、3220、3230、3240、3250‧‧‧處理室
1211、3211、3241‧‧‧基板加熱單元
1600‧‧‧行動電話
1601、1800、1801、2701、2703、9601、9701、9881、9891‧‧‧外殼
1602、2705、2707、9603、9607、9703、9882、9883‧‧‧顯示部
1603a、1603b‧‧‧操作按鈕
1604‧‧‧外部連接埠
1605、1803、2725‧‧‧揚聲器
1606、1804、9889‧‧‧麥克風
1802‧‧‧顯示面板
1805、2723、9609、9885‧‧‧操作鍵
1806‧‧‧指向裝置
1807‧‧‧攝影機鏡頭
1808‧‧‧外部連接端子
1810‧‧‧鍵盤
1811‧‧‧外部記憶體插槽
2700‧‧‧電子書閱讀器
2711‧‧‧絞鏈
2721‧‧‧電源開關
3001‧‧‧發光裝置
3002‧‧‧桌燈
3251‧‧‧冷卻單元
4002、4502‧‧‧像素部
4003、4503a‧‧‧信號線驅動電路
4004、4504a‧‧‧掃描線驅動電路
4005、4505‧‧‧密封劑
4015、4515‧‧‧連接終端電極
4016、4516‧‧‧終端電極
4018、4518a‧‧‧FPC
4019、4519‧‧‧各向異性導電膜
4040、4540‧‧‧導電層
4511、6404、7002、7012、7022‧‧‧發光元件
4512‧‧‧電致發光層
4513、4517、7003、7005、7013、7015、7023、7025‧‧‧電極
4520、7019‧‧‧分割區
4543、7034、7044‧‧‧覆膜層
4545、7033、7043‧‧‧濾色層
4550‧‧‧布線層
5001‧‧‧真空泵
5002‧‧‧排氣室
5003‧‧‧電源
5004‧‧‧靶
5005．．．陰極
5006．．．升降台
5007．．．基板台
5008．．．閘極閥
5009．．．冷卻水
5010．．．流率控制器
5011．．．儲氣罐
6400．．．像素
6401．．．開關電晶體
6402．．．驅動電晶體
6403．．．電容器
6405．．．信號線
6406．．．掃描線
6407．．．電源線
6408．．．共同電極
7001、7011、7021．．．驅動TFT
7004、7014、7024．．．EL層
7009、7029．．．分割區
7017、7027．．．導電膜
7036、7046、7053、7056．．．平面化絕緣膜
9600．．．電視機
9605．．．支架
9610．．．遙控器
9700．．．數位相框
9884．．．揚聲器部
9886．．．記錄媒體嵌入部
9887．．．連接端子
9888．．．感應器
9890．．．LED燈
9893．．．連接部
在圖式中：
圖1A至1E描繪半導體裝置之製造方法；
圖2描繪膜形成設備之範例；
圖3描繪膜形成設備之範例；
圖4描繪膜形成設備之範例；
圖5A至5E描繪半導體裝置之製造方法；
圖6A至6C描繪半導體裝置之製造方法；
圖7描繪半導體裝置；
圖8為半導體裝置中像素之等效電路圖；
圖9A至9C各描繪半導體裝置；
圖10A及10B描繪半導體裝置；
圖11描繪半導體裝置；
圖12描繪半導體裝置；
圖13描繪半導體裝置；
圖14描繪半導體裝置；
圖15為半導體裝置中像素之等效電路圖；
圖16A至16C各描繪半導體裝置；
圖17A及17B各描繪電子設備；
圖18A及18B各描繪電子設備；
圖19描繪電子設備；
圖20描繪電子設備；及
圖21描繪電子設備。
103．．．保護絕緣層
110．．．薄膜電晶體
112．．．氧化物半導體層

Claims (22)

  1. 一種半導體裝置之製造方法，包含以下步驟：於基板上形成閘極電極層；於該閘極電極層上形成閘極絕緣層；於該閘極電極層及該閘極絕緣層形成之後，將該基板引入減壓狀態之第一處理室；經由將濺鍍氣體引入該第一處理室，並使用置於該第一處理室內之金屬氧化物之靶，同時從該第一處理室移除殘餘濕氣，而於該閘極絕緣層之上形成氧化物半導體層；經由將該基板引入第二處理室，將包含氧之濺鍍氣體引入該第二處理室，並使用置於該第二處理室內之包括矽之靶，同時從該第二處理室移除殘餘濕氣，而於該氧化物半導體層之上形成包括缺陷之氧化矽層；及加熱該基板，使得該氧化物半導體層中所包括之至少部分氫或濕氣朝向該氧化矽層擴散並陷入其中，其中該濺鍍氣體與該包含氧之濺鍍氣體的任一者具有的純度為6N或更高。
  2. 如申請專利範圍第1項之半導體裝置之製造方法，其中殘餘濕氣之該移除是經由使用低溫泵在該第一處理室及該第二處理室之任一之中排氣而予執行。
  3. 如申請專利範圍第1項之半導體裝置之製造方法，進一步包含將該基板引入減壓狀態之第三處理室，從該第三處理室移除殘餘濕氣，將包含氮之濺鍍氣體引入該第三處理室，及使用置於該第三處理室內之包括矽之靶，而於 該氧化矽層之上形成氮化矽層之步驟。
  4. 如申請專利範圍第3項之半導體裝置之製造方法，其中加熱該基板之該步驟係於形成該氮化矽層之該步驟期間執行。
  5. 如申請專利範圍第3項之半導體裝置之製造方法，其中加熱該基板之該步驟係於形成該氮化矽層之該步驟之後執行。
  6. 如申請專利範圍第3項之半導體裝置之製造方法，其中殘餘濕氣之該移除是經由使用低溫泵在該第三處理室之中排氣而予執行。
  7. 如申請專利範圍第3項之半導體裝置之製造方法，其中包含氮之該濺鍍氣體具有6N或更高之純度。
  8. 如申請專利範圍第1項之半導體裝置之製造方法，進一步包含經由從包含氧之該濺鍍氣體切換為包含氮之濺鍍氣體，及使用置於該第二處理室內之包括矽之該靶，而於該氧化矽層之上形成氮化矽層之步驟。
  9. 如申請專利範圍第8項之半導體裝置之製造方法，其中加熱該基板之該步驟係於形成該氮化矽層之該步驟之後執行。
  10. 如申請專利範圍第8項之半導體裝置之製造方法，其中包含氮之該濺鍍氣體具有6N或更高之純度。
  11. 一種半導體裝置之製造方法，包含以下步驟：於基板上形成閘極電極層；於該閘極電極層上形成閘極絕緣層； 於該閘極電極層及該閘極絕緣層形成之後，將該基板引入減壓狀態之第一處理室；經由將濺鍍氣體引入該第一處理室，並使用置於該第一處理室內之金屬氧化物之靶，同時從該第一處理室移除殘餘濕氣，而於該閘極絕緣層之上形成氧化物半導體層；經由將該基板引入第二處理室，將包含氧之濺鍍氣體引入該第二處理室，並使用置於該第二處理室內之包括矽之靶，同時從該第二處理室移除殘餘濕氣，而於該氧化物半導體層之上形成包括缺陷之氧化矽層；經由將該基板引入減壓狀態之第三處理室，從該第三處理室移除殘餘濕氣，將包含氮之濺鍍氣體引入該第三處理室，並使用置於該第三處理室內之包括矽之靶，而於該氧化矽層之上形成氮化矽層；及加熱該基板，使得該氧化物半導體層中所包括之至少部分氫或濕氣朝向該氧化矽層擴散並陷入其中，其中該濺鍍氣體、該包含氧之濺鍍氣體與該包含氮之濺鍍氣體的任一者具有的純度為6N或更高。
  12. 如申請專利範圍第11項之半導體裝置之製造方法，其中殘餘濕氣之該移除是經由使用低溫泵在該第一處理室、該第二處理室及該第三處理室之任一之中排氣而予執行。
  13. 如申請專利範圍第11項之半導體裝置之製造方法，其中加熱該基板之該步驟係於形成該氮化矽層之該步驟期間執行。
  14. 一種半導體裝置之製造方法，包含以下步驟：於基板上形成閘極電極層；於該閘極電極層上形成閘極絕緣層；於該閘極電極層及該閘極絕緣層形成之後，將該基板引入減壓狀態之第一處理室；經由將濺鍍氣體引入該第一處理室，並使用置於該第一處理室內之金屬氧化物之靶，同時從該第一處理室移除殘餘濕氣，而於該閘極絕緣層之上形成氧化物半導體層；經由將該基板引入第二處理室，將包含氧之濺鍍氣體引入該第二處理室，並使用置於該第二處理室內之包括矽之靶，同時從該第二處理室移除殘餘濕氣，而於該氧化物半導體層之上形成包括缺陷之氧化矽層；經由從包含氧之該濺鍍氣體切換為包含氮之濺鍍氣體，及使用置於該第二處理室內之包括矽之該靶，而於該氧化矽層之上形成氮化矽層；及加熱該基板，使得該氧化物半導體層中所包括之至少部分氫或濕氣朝向該氧化矽層擴散並陷入其中。
  15. 一種半導體裝置之製造方法，包含以下步驟：於基板上形成閘極電極層，於該閘極電極層上形成閘極絕緣層；於該閘極電極層及該閘極絕緣層形成之後，將該基板引入減壓狀態之第一處理室；經由將濺鍍氣體引入該第一處理室，並使用置於該第一處理室內之金屬氧化物之靶，同時從該第一處理室移除 殘餘濕氣，而於該閘極絕緣層之上形成氧化物半導體層；於該氧化物半導體層之上形成氧化矽層，以及加熱該基板，使得該氧化物半導體層中所包括之至少部分氫或濕氣朝向該氧化矽層擴散並陷入其中，其中該濺鍍氣體具有的純度為6N或更高。
  16. 如申請專利範圍第1、11、15、和14項中任一項之半導體裝置之製造方法，其中加熱該基板之該步驟使該基板達到介於100℃及400℃之間之溫度。
  17. 如申請專利範圍第1、11、15、和14項中任一項之半導體裝置之製造方法，其中該氧化矽層係形成於該氧化物半導體層之上，同時該基板之溫度介於0℃及50℃之間。
  18. 如申請專利範圍第1、11、15、和14項中任一項之半導體裝置之製造方法，其中該金屬氧化物之該靶包括銦、鎵及鋅之一。
  19. 如申請專利範圍第1、11、15、和14項中任一項之半導體裝置之製造方法，其中該氧化矽層具有以SiOx代表之組成，而x代表大於2之數字。
  20. 如申請專利範圍第14項之半導體裝置之製造方法，其中該移除殘餘濕氣是經由使用低溫泵在該第一處理室及該第二處理室之任一之中排氣而予執行。
  21. 如申請專利範圍第14項之半導體裝置之製造方法，其中該濺鍍氣體、包含氧之該濺鍍氣體及包含氮之該濺鍍氣體之任一具有6N或更高之純度。
  22. 如申請專利範圍第11或14項之半導體裝置之製造方法，其中加熱該基板之該步驟係於形成該氮化矽層之該步驟之後執行。
TW099133691A 2009-10-05 2010-10-04 半導體裝置和其製造方法 TWI529932B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009231966 2009-10-05

Publications (2)

Publication Number Publication Date
TW201131767A TW201131767A (en) 2011-09-16
TWI529932B true TWI529932B (zh) 2016-04-11

Family

ID=43822500

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099133691A TWI529932B (zh) 2009-10-05 2010-10-04 半導體裝置和其製造方法

Country Status (5)

Country Link
US (2) US9627198B2 (zh)
JP (7) JP5731159B2 (zh)
KR (1) KR20120084751A (zh)
TW (1) TWI529932B (zh)
WO (1) WO2011043163A1 (zh)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011043206A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104867982B (zh) 2009-10-30 2018-08-03 株式会社半导体能源研究所 半导体装置及其制造方法
KR101350751B1 (ko) 2010-07-01 2014-01-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 구동 방법
KR102505248B1 (ko) 2010-12-03 2023-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR101995682B1 (ko) 2011-03-18 2019-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막, 반도체 장치, 및 반도체 장치의 제작 방법
US9762246B2 (en) 2011-05-20 2017-09-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with a storage circuit having an oxide semiconductor
US9130044B2 (en) 2011-07-01 2015-09-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20140056392A (ko) * 2011-09-29 2014-05-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US20130087784A1 (en) * 2011-10-05 2013-04-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI584383B (zh) 2011-12-27 2017-05-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
WO2013108508A1 (ja) * 2012-01-20 2013-07-25 富士電機株式会社 マンガン酸化物薄膜および酸化物積層体
TWI604609B (zh) * 2012-02-02 2017-11-01 半導體能源研究所股份有限公司 半導體裝置
JP6035195B2 (ja) 2012-05-01 2016-11-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6082934B2 (ja) * 2012-06-25 2017-02-22 株式会社Ｊｏｌｅｄ 発光パネルの製造方法並びに発光パネル及び発光パネル用基板部材
KR102099445B1 (ko) 2012-06-29 2020-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102141977B1 (ko) 2012-07-20 2020-08-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
JP2014074908A (ja) * 2012-09-13 2014-04-24 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の駆動方法
US9018624B2 (en) 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
TWI746200B (zh) * 2012-09-24 2021-11-11 日商半導體能源研究所股份有限公司 半導體裝置
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP2016027597A (ja) 2013-12-06 2016-02-18 株式会社半導体エネルギー研究所 半導体装置
CN103730510B (zh) 2013-12-24 2016-12-14 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
DE112014006046T5 (de) 2013-12-27 2016-09-15 Semiconductor Energy Laboratory Co., Ltd. Licht emittierende Vorrichtung
US9397149B2 (en) 2013-12-27 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9443876B2 (en) 2014-02-05 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, and the display module
JP6585354B2 (ja) 2014-03-07 2019-10-02 株式会社半導体エネルギー研究所 半導体装置
US10043847B2 (en) * 2014-08-26 2018-08-07 Gingy Technology Inc. Image capturing module and electrical apparatus
US9722091B2 (en) 2014-09-12 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN105137660A (zh) * 2015-09-25 2015-12-09 京东方科技集团股份有限公司 一种光配向膜杂质去除装置和方法
JP6851166B2 (ja) 2015-10-12 2021-03-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2017081579A1 (en) 2015-11-13 2017-05-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6851814B2 (ja) 2015-12-29 2021-03-31 株式会社半導体エネルギー研究所 トランジスタ
US9634036B1 (en) * 2016-03-11 2017-04-25 Shenzhen China Star Optoelectronics Technology Co., Ltd. Metal oxide thin-film transistor, method of fabricating the same, and array substrate
KR102534107B1 (ko) * 2016-03-24 2023-05-19 삼성디스플레이 주식회사 표시 장치
US10141190B2 (en) 2016-09-19 2018-11-27 Toshiba Memory Corporation Manufacturing method of a semiconductor device
WO2018097284A1 (ja) * 2016-11-28 2018-05-31 国立大学法人 奈良先端科学技術大学院大学 保護膜を具備する薄膜トランジスタ基板およびその製造方法
CN106878912A (zh) * 2017-03-03 2017-06-20 瑞声科技(新加坡)有限公司 电容式麦克风半成品的氧化层粗糙面平坦化的方法
CN107589581B (zh) * 2017-09-01 2020-07-03 深圳市华星光电技术有限公司 一种阵列基板色阻层的制备方法、阵列基板及显示面板

Family Cites Families (195)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
US5210050A (en) 1990-10-15 1993-05-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device comprising a semiconductor film
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH05331619A (ja) 1992-05-29 1993-12-14 Matsushita Electric Ind Co Ltd 薄膜作製方法および薄膜作製装置
JPH0685173A (ja) * 1992-07-17 1994-03-25 Toshiba Corp 半導体集積回路用キャパシタ
JP2838464B2 (ja) 1993-02-22 1998-12-16 三菱電機株式会社 薄膜トランジスタおよびその製造方法
US5440168A (en) 1993-02-22 1995-08-08 Ryoden Semiconductor System Engineering Corporation Thin-film transistor with suppressed off-current and Vth
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
US7141821B1 (en) 1998-11-10 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an impurity gradient in the impurity regions and method of manufacture
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
EP1081751A3 (en) 1999-09-02 2003-03-19 Applied Materials, Inc. Methods of pre-cleaning dielectric layers of substrates
US6346489B1 (en) 1999-09-02 2002-02-12 Applied Materials, Inc. Precleaning process for metal plug that minimizes damage to low-κ dielectric
US7014887B1 (en) 1999-09-02 2006-03-21 Applied Materials, Inc. Sequential sputter and reactive precleans of vias and contacts
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
TW429516B (en) * 1999-10-22 2001-04-11 United Microelectronics Corp Manufacturing method for inter-metal dielectrics
JP2001244464A (ja) 2000-03-02 2001-09-07 Sanyo Electric Works Ltd 金属酸化物トランジスタの製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP4678933B2 (ja) 2000-11-07 2011-04-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4016178B2 (ja) 2001-11-06 2007-12-05 ソニー株式会社 表示装置及び反射防止用基体
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
DE60325669D1 (de) * 2002-05-17 2009-02-26 Semiconductor Energy Lab Verfahren zum Transferieren eines Objekts und Verfahren zur Herstellung eines Halbleiterbauelements
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
WO2004019134A1 (ja) 2002-08-22 2004-03-04 Daikin Industries, Ltd. 剥離液
US7605023B2 (en) 2002-08-29 2009-10-20 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for a semiconductor device and heat treatment method therefor
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US20040099926A1 (en) * 2002-11-22 2004-05-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and light-emitting device, and methods of manufacturing the same
JP3878545B2 (ja) * 2002-12-13 2007-02-07 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US20040112735A1 (en) * 2002-12-17 2004-06-17 Applied Materials, Inc. Pulsed magnetron for sputter deposition
KR20080106361A (ko) * 2003-02-05 2008-12-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레지스트 패턴의 형성방법 및 반도체장치의 제조방법
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
KR100470155B1 (ko) 2003-03-07 2005-02-04 광주과학기술원 아연산화물 반도체 제조방법
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP2004288864A (ja) 2003-03-20 2004-10-14 Seiko Epson Corp 薄膜半導体、薄膜トランジスタの製造方法、電気光学装置及び電子機器
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
CN1914737B (zh) 2003-11-14 2010-06-16 株式会社半导体能源研究所 半导体元件及其制造方法和液晶显示器及其制造方法
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP5072202B2 (ja) 2004-07-30 2012-11-14 株式会社半導体エネルギー研究所 表示装置の作製方法
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
RU2358354C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Светоизлучающее устройство
KR100911698B1 (ko) 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7253061B2 (en) 2004-12-06 2007-08-07 Tekcore Co., Ltd. Method of forming a gate insulator in group III-V nitride semiconductor devices
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI481024B (zh) 2005-01-28 2015-04-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
TWI271866B (en) 2005-05-18 2007-01-21 Au Optronics Corp Thin film transistor and process thereof
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
CN101258607B (zh) 2005-09-06 2011-01-05 佳能株式会社 使用非晶氧化物膜作为沟道层的场效应晶体管、使用非晶氧化物膜作为沟道层的场效应晶体管的制造方法、以及非晶氧化物膜的制造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4560502B2 (ja) * 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP2007073698A (ja) 2005-09-06 2007-03-22 Canon Inc トランジスタ
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP5224676B2 (ja) 2005-11-08 2013-07-03 キヤノン株式会社 表示装置の製造方法
CN101667544B (zh) 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
JP5099740B2 (ja) 2005-12-19 2012-12-19 財団法人高知県産業振興センター 薄膜トランジスタ
JP5244295B2 (ja) 2005-12-21 2013-07-24 出光興産株式会社 Ｔｆｔ基板及びｔｆｔ基板の製造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
US7700995B2 (en) 2006-01-12 2010-04-20 Sharp Kabushiki Kaisha Semiconductor device and display device
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007250982A (ja) 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
KR101206033B1 (ko) * 2006-04-18 2012-11-28 삼성전자주식회사 ＺｎＯ 반도체 박막의 제조방법 및 이를 이용한박막트랜지스터 및 그 제조방법
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2007311404A (ja) 2006-05-16 2007-11-29 Fuji Electric Holdings Co Ltd 薄膜トランジスタの製造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5127183B2 (ja) 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
US7960218B2 (en) * 2006-09-08 2011-06-14 Wisconsin Alumni Research Foundation Method for fabricating high-speed thin-film transistors
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP2008121034A (ja) 2006-11-08 2008-05-29 Kochi Prefecture Sangyo Shinko Center 酸化亜鉛薄膜の成膜方法及び成膜装置
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
WO2008069162A1 (en) 2006-12-05 2008-06-12 Semiconductor Energy Laboratory Co., Ltd. Anti-reflection film and display device
JP5105842B2 (ja) 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
WO2008088199A1 (en) 2007-01-18 2008-07-24 Terasemicon Corporation. Method for fabricating semiconductor device
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
WO2008099863A1 (ja) 2007-02-16 2008-08-21 Idemitsu Kosan Co., Ltd. 半導体，半導体装置及び相補型トランジスタ回路装置
US8129714B2 (en) * 2007-02-16 2012-03-06 Idemitsu Kosan Co., Ltd. Semiconductor, semiconductor device, complementary transistor circuit device
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP2008235835A (ja) 2007-03-23 2008-10-02 Rohm Co Ltd 薄膜形成装置及びＺｎＯ系薄膜
JP4727684B2 (ja) 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR100987840B1 (ko) * 2007-04-25 2010-10-13 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법
CN101663758B (zh) 2007-04-25 2011-12-14 夏普株式会社 半导体装置及其制造方法
JP2009194351A (ja) 2007-04-27 2009-08-27 Canon Inc 薄膜トランジスタおよびその製造方法
WO2008139859A1 (en) 2007-04-27 2008-11-20 Canon Kabushiki Kaisha Thin-film transistor and process for its fabrication
JP4496237B2 (ja) * 2007-05-14 2010-07-07 株式会社 日立ディスプレイズ 液晶表示装置
KR101334182B1 (ko) 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5361249B2 (ja) 2007-05-31 2013-12-04 キヤノン株式会社 酸化物半導体を用いた薄膜トランジスタの製造方法
JP5242083B2 (ja) 2007-06-13 2013-07-24 出光興産株式会社 結晶酸化物半導体、及びそれを用いてなる薄膜トランジスタ
JP2009031750A (ja) * 2007-06-28 2009-02-12 Fujifilm Corp 有機ｅｌ表示装置およびその製造方法
TWI434420B (zh) 2007-08-02 2014-04-11 Applied Materials Inc 使用薄膜半導體材料的薄膜式電晶體
JP5331407B2 (ja) 2007-08-17 2013-10-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5393058B2 (ja) 2007-09-05 2014-01-22 キヤノン株式会社 電界効果型トランジスタ
JP5354999B2 (ja) 2007-09-26 2013-11-27 キヤノン株式会社 電界効果型トランジスタの製造方法
JP4759598B2 (ja) * 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
JP5311955B2 (ja) 2007-11-01 2013-10-09 株式会社半導体エネルギー研究所 表示装置の作製方法
JP5377940B2 (ja) 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
JP5213422B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
KR101518091B1 (ko) 2007-12-13 2015-05-06 이데미쓰 고산 가부시키가이샤 산화물 반도체를 이용한 전계 효과형 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
CN101911303B (zh) 2007-12-25 2013-03-27 出光兴产株式会社 氧化物半导体场效应晶体管及其制造方法
JP5291928B2 (ja) 2007-12-26 2013-09-18 株式会社日立製作所 酸化物半導体装置およびその製造方法
WO2009084537A1 (ja) 2007-12-27 2009-07-09 Nippon Mining & Metals Co., Ltd. ａ－ＩＧＺＯ酸化物薄膜の製造方法
JP5213458B2 (ja) 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
JP5467728B2 (ja) 2008-03-14 2014-04-09 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
JPWO2009157535A1 (ja) * 2008-06-27 2011-12-15 出光興産株式会社 ＩｎＧａＯ３（ＺｎＯ）結晶相からなる酸化物半導体用スパッタリングターゲット及びその製造方法
TWI495108B (zh) 2008-07-31 2015-08-01 Semiconductor Energy Lab 半導體裝置的製造方法
TWI570937B (zh) 2008-07-31 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5537787B2 (ja) 2008-09-01 2014-07-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2010029865A1 (en) 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Display device
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR102246123B1 (ko) 2008-09-19 2021-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101874327B1 (ko) 2008-09-19 2018-07-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR20170021903A (ko) 2008-11-07 2017-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101671544B1 (ko) 2008-11-21 2016-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치 및 전자 기기
TWI616707B (zh) 2008-11-28 2018-03-01 半導體能源研究所股份有限公司 液晶顯示裝置
JP5615540B2 (ja) 2008-12-19 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2284891B1 (en) 2009-08-07 2019-07-24 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
KR102480780B1 (ko) 2009-09-16 2022-12-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 이의 제조 방법
KR20180128990A (ko) 2009-09-16 2018-12-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102219095B1 (ko) * 2009-09-24 2021-02-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101342343B1 (ko) * 2009-09-24 2013-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자의 제작 방법
KR101707260B1 (ko) 2009-09-24 2017-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011037008A1 (en) * 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor film and method for manufacturing semiconductor device
KR20120093952A (ko) * 2009-11-06 2012-08-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자 및 반도체 장치 제조 방법과, 성막 장치

Also Published As

Publication number Publication date
JP6378792B2 (ja) 2018-08-22
JP2018201030A (ja) 2018-12-20
JP2022044610A (ja) 2022-03-17
US20110079778A1 (en) 2011-04-07
US9754784B2 (en) 2017-09-05
JP2023033303A (ja) 2023-03-10
JP7199501B2 (ja) 2023-01-05
WO2011043163A1 (en) 2011-04-14
JP6612941B2 (ja) 2019-11-27
US9627198B2 (en) 2017-04-18
JP2020043347A (ja) 2020-03-19
KR20120084751A (ko) 2012-07-30
JP5731159B2 (ja) 2015-06-10
US20170162719A1 (en) 2017-06-08
JP7002513B2 (ja) 2022-01-20
JP7466618B2 (ja) 2024-04-12
JP2011100980A (ja) 2011-05-19
TW201131767A (en) 2011-09-16
JP2017108165A (ja) 2017-06-15
JP2015164203A (ja) 2015-09-10

Similar Documents

Publication Publication Date Title
TWI529932B (zh) 半導體裝置和其製造方法
JP6875574B2 (ja) 発光表示パネル
JP6334033B2 (ja) 半導体装置の作製方法