CN205810822U - 薄膜晶体管及显示面板 - Google Patents
薄膜晶体管及显示面板 Download PDFInfo
- Publication number
- CN205810822U CN205810822U CN201620579256.7U CN201620579256U CN205810822U CN 205810822 U CN205810822 U CN 205810822U CN 201620579256 U CN201620579256 U CN 201620579256U CN 205810822 U CN205810822 U CN 205810822U
- Authority
- CN
- China
- Prior art keywords
- semiconductor pattern
- pattern
- tft
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
本实用新型提供一种薄膜晶体管及显示面板。薄膜晶体管包括栅极、第一绝缘层、第一、二半导体图案、源极、第二绝缘层与漏极。第一绝缘层覆盖栅极。第一半导体图案位在第一绝缘层上。第二半导体图案位在第一半导体图案上。源极覆盖第二半导体图案。源极位在第一半导体图案上的边缘与第二半导体图案位在第一半导体图案上的边缘切齐。源极与第二半导体图案暴露同一部分的第一半导体图案。第二绝缘层覆盖源极及第一、二半导体图案,且具有暴露所述部分的第一半导体图案的开口。漏极填入所述开口,以和第一半导体图案电连接。本实用新型的薄膜晶体管的电性佳。本实用新型的显示面板包括上述薄膜晶体管。
Description
技术领域
本实用新型涉及一种电子元件,尤其涉及一种薄膜晶体管及显示面板。
背景技术
随着显示面板的发展,人们对显示质量的要求越来越高,特别是,对于显示面板的解析度。然而,随着显示面板的解析度提高,每一子像素的尺寸必需随着缩小。因此,尺寸小的金属氧化物薄膜晶体管已被应用在高解析度的显示面板中。
在金属氧化物薄膜晶体管的制程中,为了保护不耐水、氧、酸液的金属氧化物半导体图案,多会在金属氧化物半导体图案上制作一个蚀刻阻挡图案。蚀刻阻挡图案会保护金属氧化物半导体图案,以在图案化出源极与漏极的过程中,避免蚀刻液损伤金属氧化物半导体图案。然而,薄膜晶体管的通道长度会受限于蚀刻阻挡图案的尺寸,而使解析度不易进一步提高。因此,有人提出一种能够抵抗蚀刻液的新式金属氧化物半导体材料,以使薄膜晶体管不需设置蚀刻阻挡图案。经实验证实,新式的金属氧化物半导体材料确实较不易受到蚀刻液的损伤,然而,以现有薄膜晶体管架构及新式金属氧化物半导体材料制作的薄膜晶体管,其电性不佳。
实用新型内容
本实用新型提供一种薄膜晶体管,其电性佳。
本实用新型的薄膜晶体管包括栅极、第一绝缘层、第一半导体图案、第二半导体图案、源极、第二绝缘层以及漏极。第一绝缘层覆盖栅极。第一半导体图案配置在第一绝缘层上。第二半导体图案配置在第一半导体图案上且与第一半导体图案电连接。第二半导体图案暴露部分的第一半导体图案。源极覆盖第二半导体图案且与第二半导体图案电连接。源极具有位在第一半导体图案上的边缘。第二半导体图案具有位在第一半导体图案上的边缘。源极的所述边缘与第二半导体图案的所述边缘切齐。源极与第二半导体图案暴露同一部分的第一半导体图案。第二绝缘层覆盖源极、第二半导体图案以及第一半导体图案,且具有暴露同一部分的第一半导体图案的开口。漏极配置在第二绝缘层上且填入开口,以和第一半导体图案电连接。
本实用新型的显示面板包括第一基板、上述薄膜晶体管、第二基板以及显示介质。上述薄膜晶体管配置在第一基板上。第二基板设置在第一基板的对向。显示介质位在第一基板与第二基板之间。
在本实用新型的一实施例中,上述的第一半导体图案与第二半导体图案分别为第一金属氧化物半导体图案与第二金属氧化物半导体图案,而第一金属氧化物半导体图案的材料与第二金属氧化物半导体图案的材料不同。
在本实用新型的一实施例中,上述的第一半导体图案对铝酸蚀刻液的蚀刻速率低于第二半导体图案对铝酸蚀刻液的蚀刻速率。
基于上述,本实用新型一实施例的薄膜晶体管包括栅极、第一半导体图案、第二半导体图案以及分别与第一、二半导体图案电连接的漏极与源极。第一半导体图案配置在第一绝缘层上。第二半导体图案配置在第一半导体图案上。源极覆盖第二半导体图案且具有位在第一半导体图案上的边缘。源极的所述边缘与第二半导体图案的位在第一半导体图案上的边缘切齐。实际电性量测结果可证实,本实用新型一实施例的薄膜晶体管的电性佳。
为让本实用新型的上述特征和优点能更明显易懂,下文特举实施例,并配合附图作详细说明如下。
附图说明
图1A至图1E为本实用新型一实施例的薄膜晶体管的制造流程剖面示意图;
图2显示出现有技术所述的薄膜晶体管的栅极电压与漏极电流的关系以及本实用新型一实施例的薄膜晶体管的栅极电压与漏极电流的关系;
图3为本实用新型一实施例的显示面板的剖面示意图。
附图标记说明:
100:主动元件阵列基板;
110:第一基板;
120:第一绝缘层;
130:导电层;
140:第二绝缘层;
140a:开口;
200:第二基板;
300:显示介质;
1000:显示面板;
D:漏极;
E1、E2:边缘;
G:栅极;
S:源极;
SE1:第一半导体图案;
SE1a:部分的第一半导体图案;
SE2:第二半导体图案;
SE2’:准第二半导体图案;
S10、S100:曲线;
TFT:薄膜晶体管。
具体实施方式
图1A至图1E为本实用新型一实施例的薄膜晶体管的制造流程剖面示意图。请参照图1A,首先,提供第一基板110。第一基板110用以承载其上的构件。在本实施例中,第一基板110的材质可为玻璃、石英、有机聚合物、不透光/反射材料(例如:导电材料、晶圆、陶瓷等)、或是其它可适用的材料。
请参照图1A,接着,在第一基板110上形成栅极G。详言之,可先在第一基板110上形成第一导电层(未示出);然后,图案化第一导电层,以形成栅极G。在本实施例中,栅极G可为金属材料,但本实用新型不限于此,在其他实施例中,栅极G也可为其他导电材料,例如:合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物或金属材料与其它导电材料的堆叠层。
请参照图1A,接着,形成第一绝缘层120,以覆盖栅极G。在本实施例中,第一绝缘层120可完全覆盖栅极G,但本实用新型不以此为限。第一绝缘层120又可称栅极绝缘层。第一绝缘层120的材料可为无机材料(例如:氧化硅、氮化硅、氮氧化硅、或上述至少二种材料的堆叠层)、有机材料、或其组合。
请参照图1A,接着,在第一绝缘层120上依序形成第一半导体层(未示出)与第二半导体层(未示出)。接着,图案化所述第一半导体层与所述第二半导体层,以形成第一半导体图案SE1与准第二半导体图案SE2’。
请参照图1B,接着,形成导电层130,以覆盖第一半导体图案SE1及准第二半导体图案SE2’。请参照图1B及图1C,接着,图案化导电层130,以形成源极S。举例而言,在本实施例中,可利用蚀刻液(例如:铝酸等)蚀刻导电层130,进而形成源极S。在本实施例中,源极S的材料可为金属,例如:铬(Cr)、钼(Mo)等,但本实用新型不限于此,在其他实施例中,源极S的材料也可为其他导电材料,例如:合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或是金属材料与其它导电材料的堆叠层。
值得注意的是,在图案化出源极S的过程中,准第二半导体图案SE2’也会一并被图案化。换言之,未被源极S遮蔽的部分的准第二半导体图案SE2’会被去除,进而形成第二半导体图案SE2。请参照图1C,第二半导体图案SE2配置在第一半导体图案SE1上且与第一半导体图案SE1电连接。第二半导体图案SE2暴露部分的第一半导体图案SE1a。源极S覆盖第二半导体图案SE2且与第二半导体图案SE2电连接。源极S具有位在第一半导体图案SE1上的边缘E1。第二半导体图案SE2具有位在第一半导体图案SE1上的边缘E2。由于,在图案化出源极S的过程中,未被源极S覆盖的部分的准第二半导体图案SE2’会被去除进而形成第二半导体图案SE2,因此,源极S的边缘E1与第二半导体图案SE2的边缘E2会切齐。源极S与第二半导体图案SE2暴露同一部分的第一半导体图案SE1a。
在本实施例中,第一半导体图案SE1与第二半导体图案SE2分别为第一金属氧化物半导体图案与第二金属氧化物半导体图案,而第一金属氧化物半导体图案的材料与第二金属氧化物半导体图案的材料不同。扼要地说,第一半导体图案SE1与第二半导体图案SE2为两种不同的金属氧化物半导体。更进一步地说,第一半导体图案SE1对于用以图案化出源极S的蚀刻液(例如:铝酸)的蚀刻速率低于第二半导体图案SE2对所述蚀刻液(例如:铝酸)的蚀刻速率。举例而言,第一半导体图案SE1的材料可为含锌(Zn)、锡(Sn)及氧(O)的氧化物半导体(简称ZTO)或氧化锡半导体,例如为由铟(In)、镓(Ga)、锌(Zn)、锡(Sn)及氧(O)所构成的氧化物半导体。第二半导体图案SE2的材料可为氧化铟镓锌(IGZO)、氧化铟锡(ITO)或氧化铟锌(IZO)。然而,本实用新型不限于此,在其他实施例中,第一、二半导体图案SE1、SE2也可选用其他适当材料。
请参照图1D,接着,形成第二绝缘层140,以覆盖源极S、第二半导体图案SE2以及第一半导体图案SE1。第二绝缘层140具有暴露部分的第一半导体图案SE1a的开口140a。第二绝缘层140的材料可为无机材料(例如:氧化硅、氮化硅、氮氧化硅、或上述至少二种材料的堆叠层)、有机材料、或其组合。
请参照图1E,接着,形成漏极D。漏极D配置在第二绝缘层140上且填入开口140a,以和第一半导体图案SE1电连接。于此,便完成了薄膜晶体管TFT。主动元件阵列基板100包括第一基板110以及配置在第一基板110上的薄膜晶体管TFT。在本实施例中,漏极D的材料可为金属,但本实用新型不限于此,在其他实施例中,漏极D的材料也可为其他导电材料,例如:合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或是金属材料与其它导电材料的堆叠层。
图2显示出现有技术所述的薄膜晶体管的栅极电压与漏极电流的关系以及本实用新型一实施例的薄膜晶体管的栅极电压与漏极电流的关系。曲线S10代表现有技术中所述的薄膜晶体管的栅极电压与漏极电流的关系。曲线S100代表本实用新型一实施例的薄膜晶体管的栅极电压与漏极电流的关系。请参照图2,比较曲线S10与曲线S100可知,在同一栅极电压(例如:负5伏特)下,本实用新型一实施例的薄膜晶体管TFT的漏电流明显低于现有技术所述的薄膜晶体管的漏电流。换言之,相较于现有技术所述的薄膜晶体管,本实用新型一实施例的薄膜晶体管TFT的电性明显改善。
图3为本实用新型一实施例的显示面板的剖面示意图。请参照图3,显示面板1000包括前述的主动元件阵列基板100、相对于第一基板110的第二基板200以及位在第一基板110与第二基板200之间的显示介质300。在本实施例中,显示介质300例如为液晶。然而,本实用新型不限于此,在其他实施例中,显示介质300也可为有机电致发光层或其他适当材料。
综上所述,本实用新型一实施例的薄膜晶体管包括栅极、第一半导体图案、第二半导体图案以及分别与第一、二半导体图案电连接的漏极与源极。第一半导体图案配置在第一绝缘层上。第二半导体图案配置在第一半导体图案上。源极覆盖第二半导体图案且具有位在第一半导体图案上的边缘。源极的所述边缘与第二半导体图案的位在第一半导体图案上的边缘切齐。实际电性量测结果可证实,本实用新型一实施例的薄膜晶体管的电性明显改善。
最后应说明的是:以上各实施例仅用以说明本实用新型的技术方案,而非对其限制;尽管参照前述各实施例对本实用新型进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本实用新型各实施例技术方案的范围。
Claims (4)
1.一种薄膜晶体管,其特征在于,包括:
栅极;
第一绝缘层,覆盖所述栅极;
第一半导体图案,配置在所述第一绝缘层上;
第二半导体图案,配置在所述第一半导体图案上且与所述第一半导体图案电连接,所述第二半导体图案暴露一部分的所述第一半导体图案;
源极,覆盖所述第二半导体图案且与所述第二半导体图案电连接,所述源极具有位在所述第一半导体图案上的边缘,所述第二半导体图案具有位在所述第一半导体图案上的边缘,所述源极的所述边缘与所述第二半导体图案的所述边缘切齐,所述源极与所述第二半导体图案暴露同一所述部分的所述第一半导体图案;
第二绝缘层,覆盖所述源极、所述第二半导体图案以及所述第一半导体图案,且具有暴露同一所述部分的所述第一半导体图案的开口;以及
漏极,配置在所述第二绝缘层上且填入所述开口,以和所述第一半导体图案电连接。
2.根据权利要求1所述的薄膜晶体管,其特征在于,所述第一半导体图案与所述第二半导体图案分别为第一金属氧化物半导体图案与第二金属氧化物半导体图案,而所述第一金属氧化物半导体图案的材料与所述第二金属氧化物半导体图案的材料不同。
3.根据权利要求2所述的薄膜晶体管,其特征在于,所述第一半导体图案对铝酸蚀刻液的蚀刻速率低于所述第二半导体图案对所述铝酸蚀刻液的蚀刻速率。
4.一种显示面板,其特征在于,包括:
第一基板;
权利要求1~3的任一项所述的薄膜晶体管,配置在所述第一基板上;
第二基板,设置在所述第一基板的对向;以及
显示介质,位在所述第一基板与所述第二基板之间。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201620579256.7U CN205810822U (zh) | 2016-06-15 | 2016-06-15 | 薄膜晶体管及显示面板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201620579256.7U CN205810822U (zh) | 2016-06-15 | 2016-06-15 | 薄膜晶体管及显示面板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN205810822U true CN205810822U (zh) | 2016-12-14 |
Family
ID=58143009
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201620579256.7U Expired - Fee Related CN205810822U (zh) | 2016-06-15 | 2016-06-15 | 薄膜晶体管及显示面板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN205810822U (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108010917A (zh) * | 2017-11-02 | 2018-05-08 | 中华映管股份有限公司 | 有源器件阵列基板及其制作方法 |
WO2018113214A1 (zh) * | 2016-12-23 | 2018-06-28 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、显示基板、显示装置 |
-
2016
- 2016-06-15 CN CN201620579256.7U patent/CN205810822U/zh not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018113214A1 (zh) * | 2016-12-23 | 2018-06-28 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、显示基板、显示装置 |
US10615284B2 (en) | 2016-12-23 | 2020-04-07 | Boe Technology Group Co., Ltd. | Thin film transistor and method for fabricating the same, display substrate, display apparatus |
CN108010917A (zh) * | 2017-11-02 | 2018-05-08 | 中华映管股份有限公司 | 有源器件阵列基板及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10340354B2 (en) | Manufacturing method of thin-film transistor (TFT) array substrate | |
US20230099934A1 (en) | Thin film transistor, array substrate, and method for fabricating array substrate | |
US20130095606A1 (en) | Fabrication Method for ZnO Thin Film Transistors Using Etch-stop Layer | |
CN103730346B (zh) | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 | |
US7981708B1 (en) | Method of fabricating pixel structure and method of fabricating organic light emitting device | |
US9117768B2 (en) | Display substrate having a thin film transistor and method of manufacturing the same | |
CN103730510B (zh) | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 | |
CN102636927A (zh) | 阵列基板及其制造方法 | |
CN102842587B (zh) | 阵列基板及其制作方法、显示装置 | |
CN103794555A (zh) | 制造阵列基板的方法 | |
CN103500738A (zh) | 含刻蚀阻挡层的半导体器件及其制造方法和应用 | |
US10332987B2 (en) | Thin film transistor, manufacturing method for array substrate, array substrate and display device | |
CN110190028A (zh) | 薄膜晶体管阵列基板制备方法 | |
CN103578984B (zh) | 半导体元件及其制造方法 | |
TWI497689B (zh) | 半導體元件及其製造方法 | |
CN105655291A (zh) | 一种阵列基板的制作方法、阵列基板和显示面板 | |
CN109713043A (zh) | 薄膜晶体管及其制造方法、阵列基板、电子装置 | |
CN205810822U (zh) | 薄膜晶体管及显示面板 | |
US10134765B2 (en) | Oxide semiconductor TFT array substrate and method for manufacturing the same | |
CN105932176A (zh) | 像素结构与其制造方法 | |
CN113948458B (zh) | 阵列基板及其制作方法 | |
CN101950733B (zh) | 像素结构的制造方法及有机发光元件的制造方法 | |
CN104393020B (zh) | 一种阵列基板及其制备方法、显示装置 | |
US20180108746A1 (en) | Thin film transistors (tfts), manufacturing methods of tfts, and cmos components | |
US10062791B2 (en) | Self-aligned metal oxide thin film transistor and method of making same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20161214 Termination date: 20200615 |