CN106024632B - 带隙改性Ge PMOS器件及其制备方法 - Google Patents

带隙改性Ge PMOS器件及其制备方法 Download PDF

Info

Publication number
CN106024632B
CN106024632B CN201610349642.1A CN201610349642A CN106024632B CN 106024632 B CN106024632 B CN 106024632B CN 201610349642 A CN201610349642 A CN 201610349642A CN 106024632 B CN106024632 B CN 106024632B
Authority
CN
China
Prior art keywords
layer
pmos device
temperature
source
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201610349642.1A
Other languages
English (en)
Other versions
CN106024632A (zh
Inventor
任远
宋建军
杨旻昱
宣荣喜
胡辉勇
张鹤鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201610349642.1A priority Critical patent/CN106024632B/zh
Publication of CN106024632A publication Critical patent/CN106024632A/zh
Application granted granted Critical
Publication of CN106024632B publication Critical patent/CN106024632B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及一种带隙改性Ge PMOS器件及其制备方法。该制备方法包括：选取Si衬底；在第一温度下，在Si衬底上生长Ge薄膜层；在第二温度下，在Ge薄膜层上生长Ge层；在Ge层上生长GeSn层；在GeSn层上淀积栅介质层和栅极层；刻蚀栅介质层和栅极层，形成栅极区；在器件表面离子注入形成源漏区；利用应力施加装置对PMOS器件施加机械应力，最终形成所述带隙改性Ge PMOS器件。本发明PMOS器件利用的沟道材料为直接带隙改性Ge材料，相对于传统Si材料载流子迁移率提高了数倍，从而提高了PMOS器件的电流驱动与频率特性。且该器件适于与光子器件实现单片光电的集成。

Description

带隙改性Ge PMOS器件及其制备方法
技术领域
本发明涉及集成电路技术领域，特别涉及一种带隙改性Ge PMOS器件及其制备方法。
背景技术
对半导体产业发展产生巨大影响的“摩尔定律”之处：集成电路芯片上的晶体管数目，约每18个月翻一番，性能也翻一番。40多年来，世界半导体产业始终按照这条定律不断地发展。但是，随着器件特征尺寸的不断减小，尤其是进入纳米尺寸之后，微电子技术的发展越来越逼近材料、技术和器件的极限，面临着巨大的挑战。当器件特征尺寸缩小到65nm以后，纳米尺寸器件中的短沟效应、强场效应、量子效应、寄生参量的影响，工艺参数误差等问题对器件泄露电流、压阈特性、开态/关态电流等性能的影响越来越突出，电路速度和功耗的矛盾也将更加严重。
Ge为间接带隙半导体，改性可致其转变为直接带隙半导体。改性情况下Ge载流子迁移率显著高于Si载流子迁移率且与Si工艺兼容，既可制造高转化效率光子器件，又可用于高速电子器件，为高速器件与电路，尤其是单片光电集成提供了又一新的技术发展途径。因此，有关直接带隙改性Ge的相关研究已成为了当前国内外研究的热点和重点。
高性能材料制备是器件实现的物质基础，为了实现直接带隙Ge，需要首先从理论原理上分析给出Ge发生带隙转化的条件。目前，应力作用和合金化(形 成Ge1-xSnx合金)是Ge实现带隙类型转化的主要技术手段。图1为理论研究的晶向为(001)单轴0°张/压应变Ge导带各能级随应力变化关系图，依据广义胡克定律和形变势原理，从图1中可以看出，在单轴张应力达到约4.8GPa时，由于Γ谷的收缩速率比L谷快，两者的能量差会相继减小直到Ge变成直接带隙半导体材料。同时，依据文献，合金化作用条件下Ge发生带隙类型转化，所需的合金化Sn组份为8％。
然而，单纯施加应力作用时所需强度过大，目前外延技术工艺很难实现4.8GPa的单轴应力，工艺实现难度大。而高质量Ge1-xSnx合金的生长存在着诸多难点。首先，Sn在Ge中平衡固溶度较低，约1％并且Sn的表面自由能比Ge的小，从而使得Sn非常容易分凝到表面。其次,当温度高于13.2℃时，Sn将发生相变，从金刚石结构的a-Sn转变为体心四方结构的b-Sn。再次，Ge和a-Sn的晶格失配度高达14.7％，也不利于Ge1-xSnx合金的生长。
因此，如何解决直接带隙改性Ge材料制备技术，并进一步实现直接带隙改性GePMOS已成为本领域需要解决的技术问题。
发明内容
因此，为解决现有技术存在的技术缺陷和不足，本发明提出一种带隙改性Ge PMOS及其制备方法。
具体地，本发明一个实施例提出的一种带隙改性Ge PMOS的制备方法，包括：
S101、选取晶向为(001)的Si衬底；
S102、在275℃～325℃温度下，利用分子束外延方式在所述Si衬底上生 长50nm的Ge薄膜层；
S103、在500℃～600℃温度下，在所述Ge薄膜层上淀积900nm～950nm的Ge层；
S104、在H2气氛中，750℃～850℃温度下对所述Ge层进行退火处理，退火处理时间为10～15分钟；
S105、使用稀氢氟酸和去离子水循环清洗所述Ge层；
S106、利用分子束外延方式，在温度为90℃～100℃，基准压力为3×10-10torr的生长环境下，选取纯度为99.9999％的Ge和99.9999％的Sn分别作为Ge源和Sn源，在所述Ge层上生长形成40nm～50nm的Ge0.99Sn0.01材料；
S107、在400～500℃温度下注入P离子，注入时间为200s，注入剂量为1×1013～5×1013cm-2，能量30keV，形成N型的所述Ge0.99Sn0.01材料；
S108、在室温下，使用(NH4)2S溶液硫钝化10分钟；
S109、采用原子层淀积的方法，在250℃下，淀积厚度为3nm的HfO2栅介质层；
S110、采用反应性溅射系统淀积厚度为110nm的TaN栅极层；
S111、使用氯基等离子体通过光刻和蚀刻形成所述PMOS器件的栅极区；
S112、在异于所述栅极区的器件位置注入剂量为1×1015～5×1015cm-2，能量为30keV的BF2 +离子，并在400℃下退火5分钟后形成所述PMOS器件的源漏区；
S113、利用电子束蒸发工艺淀积10nm厚的Ni，采用自对准工艺，在250℃氮气环境下利用快速热退火工艺退火30s，在所述源漏区表面形成Ni(GeSn)材 料；
S114、利用选择性湿法刻蚀工艺，采用浓度为96％的浓硫酸去除过量的Ni以形成所述PMOS器件的源漏极，从而形成待施加机械应力的PMOS器件；
S115、将所述待施加机械应力的PMOS器件抛光减薄至50um；
S116、将所述待施加机械应力的PMOS器件贴附在单轴张应力施加装置的铝箔载片上；
S117、将所述铝箔载片贴附并固定在所述单轴张应力机械施加装置的底座上，由所述单轴张应力施加装置施加机械应力后最终形成所述带隙改性Ge PMOS器件。
本发明另一个实施例提出的一种带隙改性Ge PMOS器件，包括Si衬底层、Ge薄膜层、Ge层、Ge0.99Sn0.01层、HfO2栅介质层、TaN栅极层以及Ni(GeSn)源漏极层；其中，所述带隙改性Ge PMOS器件由上述实施例所述的方法制备形成。
本发明另一个实施例提出的一种带隙改性Ge PMOS器件的制备方法，包括：
选取Si衬底；
在第一温度下，在所述Si衬底上生长Ge薄膜层；
在第二温度下，在所述Ge薄膜层上生长Ge层；
在所述Ge层上生长GeSn层；
在所述GeSn层上淀积栅介质层和栅极层；
刻蚀所述栅介质层和所述栅极层，形成所述PMOS器件的栅极区；
在器件表面离子注入形成所述PMOS器件的源漏区；
利用应力施加装置对所述PMOS器件施加机械应力，最终形成所述带隙改性GePMOS器件。
在发明的一个实施例中，所述第一温度为275℃～325℃；所述第二温度为500℃～600℃。
在本发明的一个实施例中，在第二温度下，在所述Ge薄膜层上生长Ge层之后，还包括：
在H2气氛中对所述Ge层进行退火处理；
使用稀氢氟酸和去离子水循环清洗所述Ge层。
在本发明的一个实施例中，在所述Ge层上生长GeSn层，包括：
利用分子束外延方式，在温度为90℃～100℃，基准压力为3×10-10torr的生长环境下，选取纯度为99.9999％的Ge和99.9999％的Sn分别作为Ge源和Sn源，在所述Ge层上生长形成40nm～50nm的Ge0.99Sn0.01材料；
在400～500℃温度下注入P离子，注入时间为200s，注入剂量为1×1013～5×1013cm-2，能量30keV，形成N型的所述Ge0.99Sn0.01材料。
在本发明的一个实施例中，在所述GeSn层上淀积栅介质层和栅极层，包括：
采用原子层淀积的方法，在250℃下，淀积厚度为3nm的HfO2栅介质层；
采用反应性溅射系统淀积厚度为110nm的TaN栅极层。
在本发明的一个实施例中，在器件表面离子注入形成所述PMOS器件的源漏区，包括：
在异于所述栅极区的器件位置注入剂量为1×1015～5×1015cm-2，能量为 30keV的BF2 +离子，并在400℃下退火5分钟后形成所述PMOS器件的源漏区。
在本发明的一个实施例中，利用应力施加装置对所述PMOS器件施加机械应力，最终形成所述带隙改性Ge PMOS器件，包括：
将所述待施加机械应力的PMOS器件贴附在单轴张应力施加装置的铝箔载片上；
将所述铝箔载片贴附并固定在所述单轴张应力机械施加装置的底座上，由所述单轴张应力施加装置施加机械应力后最终形成所述带隙改性Ge PMOS器件。
本发明另一个实施例提出的一种带隙改性Ge PMOS器件，依次包括Si衬底层、Ge薄膜层、Ge层、GeSn层、HfO2栅介质层、TaN栅极层以及Ni(GeSn)源漏极层；其中，所述带隙改性Ge PMOS器件由上述实施例所述的方法制备形成。
上述实施例，采用合金化与应力共作用的方式实现Ge带隙类型的转化，克服了单纯依靠合金化和单纯依靠应力致Ge带隙类型转化固溶度低和应力强度大而导致的工艺难度大的问题；另外，利用机械拉伸的方法制得的具有直接带隙的Ge材料具有较高的单晶质量；其次，基于Si衬底制备直接带隙改性Ge PMOS器件，制备过程中除最后应力施加工艺外，其他工艺均与现有Si工艺兼容。整体制备技术简单、实用，具有制造成本低和工艺难度小的优点；再次，本发明的带隙改性Ge材料可以应用于光子器件，转换效率高，性能提升，可以在同一有源层单片实现光电集成，且该PMOS利用的沟道材料为直接带隙改性Ge材料，相对于传统Si材料载流子迁移率提高了数倍，从而提高了PMOS器件的电流驱 动与频率特性。
通过以下参考附图的详细说明，本发明的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本发明的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。
附图说明
下面将结合附图，对本发明的具体实施方式进行详细的说明。
图1为理论研究的晶向为(001)单轴0°张/压应变Ge导带各能级随应力变化关系图；
图2为本发明实施例提供的一种直接带隙Ge PMOS器件的制备方法流程图；
图3为本发明实施例提供的一种晶向(001)单轴应变Ge1-xSnx合金导带各能级变化情况示意图；
图4a-图4j为本发明实施例提供的一种直接带隙Ge PMOS器件的制备方法示意图；
图5为本发明实施例提供的一种单轴张应力弯曲芯片的装置。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
实施例一
请参见图2，图2为本发明实施例提供的一种直接带隙Ge PMOS器件的制备方法流程图；该方法包括如下步骤：
步骤a、选取Si衬底；
步骤b、在第一温度下，在所述Si衬底上生长Ge薄膜层；
步骤c、在第二温度下，在所述Ge薄膜层上生长Ge层；
步骤d、在所述Ge层上生长GeSn层；
步骤e、在所述GeSn层上淀积栅介质层和栅极层；
步骤f、刻蚀所述栅介质层和所述栅极层，形成所述PMOS器件的栅极区；
步骤g、在器件表面离子注入形成所述PMOS器件的源漏区；
步骤h、利用应力施加装置对所述PMOS器件施加机械应力，最终形成所述带隙改性Ge PMOS器件。
其中，在步骤b和步骤c中，所述第一温度低于所述第二温度。即相对而言，第一温度为低温，而第二温度为高温。例如，第一温度为275℃～325℃；第二温度为500℃～600℃。
可选地，在步骤c之后，还包括：
在H2气氛中对Ge层进行退火处理；
使用稀氢氟酸和去离子水循环清洗Ge层。
其中，对于步骤d，具体工艺可以为：
利用分子束外延方式，在温度为90℃～100℃，基准压力为3×10-10torr的生长环境下，选取纯度为99.9999％的Ge和99.9999％的Sn分别作为Ge源和Sn源，在所述Ge层上生长形成40nm～50nm的Ge0.99Sn0.01材料；
在400～500℃温度下注入P离子，注入时间为200s，注入剂量为 1×1013～5×1013cm-2，能量30keV，形成N型的所述Ge0.99Sn0.01材料。
其中，对于步骤e，具体工艺可以为：
采用原子层淀积的方法，在250℃下，淀积厚度为3nm的HfO2栅介质层；
采用反应性溅射系统淀积厚度为110nm的TaN栅极层。
请参见图1，硅基GeSn合金的材料生长存在着许多困难。首先，Sn非常不稳定，当温度高于13.2℃时便会从半导体的α相变成金属的β相。其次，由于Sn在Ge中的平衡固溶度很小(<l％)、Sn的表面自由能比Ge的小，因此Sn非常容易发生分凝。最后，GeSn和Si之间具有很大的晶格失配(4.2～19.5％)。GeSn合金的外延生长方法有分子束外延(Molecular BeamEpitaxy,简称MBE)和超高真空化学气相淀积(UHV/CVD)两种，这两种方法都能够在一定程度上克服上述这些难题，生长出亚稳的单晶GeSn合金。但由于UHV/CVD生长GeSn合金要用到的一种特殊的Sn气体源(SnD4)，目前该气体源不易合成且工艺复杂，因此本发明采用分子束外延(MBE)法生长GeSn。
请参见图3，图3为本发明实施例提供的一种晶向(001)单轴应变Ge1-xSnx合金导带各能级变化情况示意图。合金化与张应力共作用情况下，可实现低Sn组分条件下Ge带隙类型的转变(变化的临界线为图中黑色线条)。依据计算结果，实现带隙类型转化可选择5％Sn组分+1GPa、3％Sn组份+1.5GPa、1％Sn组份+3.3GPa的组合，本发明选择更易于工艺的实现的1％Sn组份+3.3GPa组合制备直接带隙Ge PMOS器件。
综上所述，本发明的制备方法具有如下优点：
1.本发明采用合金化与应力共作用的方式实现Ge带隙类型的转化，克服了 单纯依靠合金化和单纯依靠应力致Ge带隙类型转化固溶度低和应力强度大而导致的工艺难度大的问题；
2.本发明利用机械拉伸的方法制得的具有直接带隙的Ge材料具有较高的单晶质量；
3.本发明基于Si衬底制备直接带隙改性Ge PMOS器件，制备过程中除最后应力施加工艺外，其他工艺均与现有Si工艺兼容。整体制备技术简单、实用，具有制造成本低和工艺难度小的优点；
4.本发明制备的直接带隙改性Ge PMOS器件，相对于传统Si材料载流子迁移率提高了数倍，可以应用与光电子器件，提高器件的电流驱动与频率特性。同时，本发明的带隙改性Ge材料可以应用于光子器件，转换效率高，性能提升，可以在同一有源层单片实现光电集成。
实施例二
请参见图4a-图4j，图4a-图4j为本发明实施例提供的一种直接带隙Ge PMOS器件的制备方法示意图，在上述实施例的基础上，本实施例将较为详细地对本发明的工艺流程进行介绍。该方法包括：
S101、衬底选取。如图4a所示，选取晶向为(001)的Si衬底片201作为原始材料；
S102、利用分子束外延(MBE)的方法，在Si衬底201上，以低、高温两步法生长晶向为(001)的n型Ge薄膜，掺杂浓度为1×1016～5×1016cm-3。具体地：
S1021、如图4b所示,在275～325℃下生长一层50nm厚的“低温”Ge((LT-Ge)薄膜202。大部分弹性应力的弛豫发生在小于10纳米的低温Ge层，但为避免晶 体质量损失需要厚度较大(大于27nm)的低温Ge层。因此本发明将LT-Ge层设定为50nm，这个厚度完全适合于HT-Ge层在其表面的后续增长。同时，低的生长温度同时抑制了三维Ge岛的形成和位错形成的弛豫应力。
S1022、如图4c所示,在500～600℃的生长温度下，淀积900～950nm的Ge层203。
S1023、为提高晶格质量，在H2气氛中750～850℃下退火(在一个固定的温度或循环中)，不超过10～15分钟。在H2气氛退火的情况下，Ge原子在表面的扩散加快。
S1024、使用稀氢氟酸(HF(DHF)：H20＝1:5)和去离子(DI)的水循环清洗Ge薄膜。
S103、如图4d所示，采用分子束外延(MBE)的方法，在温度为90℃～100℃、生长室基准压力为3×10-10torr的生长环境下，选取纯度为99.9999％Ge和99.9999％Sn分别为Ge源和Sn源，在Ge衬底上生长p型自掺杂10～20nm的Ge0.99Sn0.01材料204。
S104、制作PMOS器件。具体如下：
S1041、在室温(25℃)下，用(NH4)2S溶液(24％重量)硫钝化10分钟。硫钝化可以有效抑制锡氧化物，锗氧化物的形成和锡的表面偏析。
S1042、如图4e所示，采用原子层淀积(ALD)的方法，在250℃下，淀积3nm厚的氧化铪(HfO2)205。
S1043、如图4f所示，采用反应性溅射系统淀积110nm厚的氮化钽(TaN)206。
S1044、如图4g所示，使用氯基等离子体通过光刻和蚀刻形成栅极区。
S1045、如图4h所示，源漏区掺杂通过注入BF2+离子形成，注入剂量为1×1015～5×1015cm-2，能量30keV，随后在400℃下退火5分钟；
S1046、如图4i所示，采用自对准技术，在250℃氮气环境下快速热退火(RTA)30s形成Ni(GeSn)，利用电子束蒸发淀积10nm厚的Ni207。
S1047、如图4j所示，用96％浓度的浓硫酸(H2SO4)选择性湿法去除过量的Ni蚀刻。
S105、对PMOS器件施加单轴应力。具体工艺步骤包括：
S1051、将制得的4英寸Si片抛光减薄至50um。
S1052、在将芯片粘到铝箔上弯曲之前，首先应计算其受机械应力时的晶格形变量。晶格形变量计算公式的具体推导过程如下：
其中，ε表示晶格形变量，R表示芯片的曲率半径，α表示芯片的弯曲度，t表示减薄后的芯片厚度。
T＝3.3GPa，取0度时，应变的形变量ε为0.03，经过计算得，R＝16.67cm。
由于芯片粘贴在铝箔载片之上，因此芯片的曲率半径与载片的曲率半径大小相同。经过计算，可令铝箔弯曲度为50度，此时底座宽制作为14cm即可满足芯片所需的应变量。
S1053、请参见图5，图5为本发明实施例提供的一种单轴张应力弯曲芯片的装置，该装置包括两个部分：底座1和铝箔载片2。其中，底座1位于本装置最下方，将Si片用耐高温胶粘贴在铝箔2上，并将铝箔2粘到底座1上弯曲固定。GeSn受到3.3GPa的单轴拉应力改性，此时便得到本发明的直接带隙Ge PMOS器件。
综上所述，本文中应用了具体个例对本发明直接带隙Ge PMOS器件及其制备方法的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制，本发明的保护范围应以所附的权利要求为准。

Claims (10)

1.一种带隙改性Ge PMOS器件的制备方法，其特征在于，包括：
S101、选取晶向为(001)的Si衬底；
S102、在275℃～325℃温度下，利用分子束外延方式在所述Si衬底上生长50nm的Ge薄膜层；
S103、在500℃～600℃温度下，在所述Ge薄膜层上淀积900nm～950nm的Ge层；
S104、在H2气氛中，750℃～850℃温度下对所述Ge层进行退火处理，退火处理时间为10～15分钟；
S105、使用稀氢氟酸和去离子水循环清洗所述Ge层；
S106、利用分子束外延方式，在温度为90℃～100℃，基准压力为3×10-10torr的生长环境下，选取纯度为99.9999％的Ge和99.9999％的Sn分别作为Ge源和Sn源，在所述Ge层上生长形成40nm～50nm的Ge0.99Sn0.01材料；
S107、在400～500℃温度下注入P离子，注入时间为200s，注入剂量为1×1013～5×1013cm-2，能量30keV，形成N型的所述Ge0.99Sn0.01材料；
S108、在室温下，使用(NH4)2S溶液硫钝化10分钟；
S109、采用原子层淀积的方法，在250℃下，淀积厚度为3nm的HfO2栅介质层；
S110、采用反应性溅射系统淀积厚度为110nm的TaN栅极层；
S111、使用氯基等离子体通过光刻和蚀刻形成所述PMOS器件的栅极区；
S112、在异于所述栅极区的器件位置注入剂量为1×1015～5×1015cm-2，能量为30keV的BF2 +离子，并在400℃下退火5分钟后形成所述PMOS器件的源漏区；
S113、利用电子束蒸发工艺淀积10nm厚的Ni，采用自对准工艺，在250℃氮气环境下利用快速热退火工艺退火30s，在所述源漏区表面形成Ni(GeSn)材料；
S114、利用选择性湿法刻蚀工艺，采用浓度为96％的浓硫酸去除过量的Ni以形成所述PMOS器件的源漏极，从而形成待施加机械应力的PMOS器件；
S115、将所述待施加机械应力的PMOS器件抛光减薄至50μm；
S116、将所述待施加机械应力的PMOS器件贴附在单轴张应力施加装置的铝箔载片上；
S117、将所述铝箔载片贴附并固定在所述单轴张应力机械施加装置的底座上，由所述单轴张应力施加装置施加机械应力后最终形成所述带隙改性Ge PMOS器件。
2.一种带隙改性Ge PMOS器件，其特征在于，包括Si衬底层、Ge薄膜层、Ge层、Ge0.99Sn0.01层、HfO2栅介质层、TaN栅极层以及Ni(GeSn)源漏极层；其中，所述带隙改性Ge PMOS器件由权利要求1所述的方法制备形成。
3.一种带隙改性Ge PMOS器件的制备方法，其特征在于，包括：
选取Si衬底；
在第一温度下，在所述Si衬底上生长Ge薄膜层；
在第二温度下，在所述Ge薄膜层上生长Ge层；
在所述Ge层上生长GeSn层；
在所述GeSn层上淀积栅介质层和栅极层；
刻蚀所述栅介质层和所述栅极层，形成所述PMOS器件的栅极区；
在器件表面离子注入形成所述PMOS器件的源漏区；
利用应力施加装置对所述PMOS器件施加机械应力，最终形成所述带隙改性Ge PMOS器件。
4.如权利要求3所述的方法，其特征在于，所述第一温度为275℃～325℃；所述第二温度为500℃～600℃。
5.如权利要求3所述的方法，其特征在于，在第二温度下，在所述Ge薄膜层上生长Ge层之后，还包括：
在H2气氛中对所述Ge层进行退火处理；
使用稀氢氟酸和去离子水循环清洗所述Ge层。
6.如权利要求3所述的方法，其特征在于，在所述Ge层上生长GeSn层，包括：
利用分子束外延方式，在温度为90℃～100℃，基准压力为3×10-10torr的生长环境下，选取纯度为99.9999％的Ge和99.9999％的Sn分别作为Ge源和Sn源，在所述Ge层上生长形成40nm～50nm的Ge0.99Sn0.01材料；
在400～500℃温度下注入P离子，注入时间为200s，注入剂量为1×1013～5×1013cm-2，能量30keV，形成N型的所述Ge0.99Sn0.01材料。
7.如权利要求3所述的方法，其特征在于，在所述GeSn层上淀积栅介质层和栅极层，包括：
采用原子层淀积的方法，在250℃下，淀积厚度为3nm的HfO2栅介质层；
采用反应性溅射系统淀积厚度为110nm的TaN栅极层。
8.如权利要求3所述的方法，其特征在于，在器件表面离子注入形成所述PMOS器件的源漏区，包括：
在异于所述栅极区的器件位置注入剂量为1×1015～5×1015cm-2，能量为30keV的BF2 +离子，并在400℃下退火5分钟后形成所述PMOS器件的源漏区。
9.如权利要求3所述的方法，其特征在于，利用应力施加装置对所述PMOS器件施加机械应力，最终形成所述带隙改性Ge PMOS器件，包括：
将所述PMOS器件贴附在单轴张应力施加装置的铝箔载片上；
将所述铝箔载片贴附并固定在所述单轴张应力机械施加装置的底座上，由所述单轴张应力施加装置施加机械应力后最终形成所述带隙改性Ge PMOS器件。
10.一种带隙改性Ge PMOS器件，其特征在于，依次包括Si衬底层、Ge薄膜层、Ge层、GeSn层、HfO2栅介质层、TaN栅极层以及Ni(GeSn)源漏极层；其中，所述带隙改性Ge PMOS器件由权利要求3～9任一项所述的方法制备形成。
CN201610349642.1A 2016-05-24 2016-05-24 带隙改性Ge PMOS器件及其制备方法 Expired - Fee Related CN106024632B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610349642.1A CN106024632B (zh) 2016-05-24 2016-05-24 带隙改性Ge PMOS器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610349642.1A CN106024632B (zh) 2016-05-24 2016-05-24 带隙改性Ge PMOS器件及其制备方法

Publications (2)

Publication Number Publication Date
CN106024632A CN106024632A (zh) 2016-10-12
CN106024632B true CN106024632B (zh) 2019-02-12

Family

ID=57093155

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610349642.1A Expired - Fee Related CN106024632B (zh) 2016-05-24 2016-05-24 带隙改性Ge PMOS器件及其制备方法

Country Status (1)

Country Link
CN (1) CN106024632B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110249411B (zh) * 2016-12-05 2023-04-14 校际微电子中心 Ge、SiGe或锗化物的洗涤方法
CN108039370A (zh) * 2017-11-30 2018-05-15 西安科锐盛创新科技有限公司 Pmos器件及计算机
CN109671779B (zh) * 2018-11-22 2022-05-10 长江存储科技有限责任公司 一种半导体器件的形成方法及半导体器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101859771A (zh) * 2010-05-07 2010-10-13 清华大学 一种具有应变沟道的cmos器件结构及其形成方法
CN103000693A (zh) * 2012-10-08 2013-03-27 京东方科技集团股份有限公司 薄膜晶体管、显示器件及其制造方法、显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7902032B2 (en) * 2008-01-21 2011-03-08 Texas Instruments Incorporated Method for forming strained channel PMOS devices and integrated circuits therefrom

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101859771A (zh) * 2010-05-07 2010-10-13 清华大学 一种具有应变沟道的cmos器件结构及其形成方法
CN103000693A (zh) * 2012-10-08 2013-03-27 京东方科技集团股份有限公司 薄膜晶体管、显示器件及其制造方法、显示装置

Also Published As

Publication number Publication date
CN106024632A (zh) 2016-10-12

Similar Documents

Publication Publication Date Title
US9887197B2 (en) Structure containing first and second vertically stacked nanosheets having different crystallographic orientations
US7495313B2 (en) Germanium substrate-type materials and approach therefor
US20180158952A1 (en) Method and structure for incorporating strain in nanosheet devices
US11688769B2 (en) Semiconductor device with cap element
US8653599B1 (en) Strained SiGe nanowire having (111)-oriented sidewalls
US9899473B2 (en) Method of forming nanostructure, method of manufacturing semiconductor device using the same, and semiconductor device including nanostructure
JP2011091394A (ja) 誘電体とｉｉｉ／ｖ化合物との間の低欠陥界面の製造方法
US9954077B2 (en) Apparatus and method for multiple gate transistors
CN110957353A (zh) 半导体装置
CN107634099B (zh) 一种二维晶体材料场效应管及其制备方法
CN106024632B (zh) 带隙改性Ge PMOS器件及其制备方法
JP6525554B2 (ja) 基板構造体を含むｃｍｏｓ素子
US10319645B2 (en) Method for forming a semiconductor structure containing high mobility semiconductor channel materials
US9496401B1 (en) III-V device structure with multiple threshold voltage
CN106024717B (zh) 带隙改性Ge CMOS集成器件及其制备方法
US20180151357A1 (en) Formation method of semiconductor device structure with semiconductor nanowire
CN107634097B (zh) 一种石墨烯场效应晶体管及其制造方法
CN107546178B (zh) 基于直接带隙改性Ge沟道的PMOS器件及其制备方法
CN106876447B (zh) 具有渐变沟道的高压无结场效应器件及其形成方法
US20150061030A1 (en) Semiconductor structure including metal silicide buffer layers and methods of fabricating the same
Guo et al. A new self-aligned contact technology for III-V MOSFETs
TW202301716A (zh) 具有水平配置電容器的半導體元件及其製備方法
CN111952183A (zh) 具有环栅结构的场效应晶体管的制备方法
Takenaka et al. III-V CMOS technologies on Si platform

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190212

Termination date: 20190524

CF01 Termination of patent right due to non-payment of annual fee