CN110957353A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN110957353A
CN110957353A CN201910618466.0A CN201910618466A CN110957353A CN 110957353 A CN110957353 A CN 110957353A CN 201910618466 A CN201910618466 A CN 201910618466A CN 110957353 A CN110957353 A CN 110957353A
Authority
CN
China
Prior art keywords
layer
gan
aln
compound semiconductor
ferroelectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910618466.0A
Other languages
English (en)
Inventor
陈敏璋
谢宗霖
林柏廷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN110957353A publication Critical patent/CN110957353A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

根据本文描述的实施方式的技术涉及包括氮化铝AlN层或氮化铝镓AlGaN层作为铁电层的半导体装置，以及制造具有铁电性质的AlN/AlGaN的薄膜的方法。在铁电晶体管中，在介于栅极电极和第二半导体层(例如GaN层)之间形成表现铁电性质的AlN/AlGaN的薄膜。

Description

半导体装置
技术领域
本揭示内容是关于具有铁电氮化铝层的半导体装置及其制造方法。
背景技术
铁电材料包括自发的电极化，可以经由改变施加至铁电材料的电场来反转自发的电极化。铁电材料已用于晶体管的栅极结构或电容器的装置中。常规的铁电材料包括锆钛酸铅Pb(Zrx,Ti1-x)O3(PZT)、二氧化铪(HfO2)、二氧化锆(ZrO2)、氧化铪锆(HfxZr1-xO2或HZO)、和铁电聚合物，如聚偏二氟乙烯(polyvinylidene fluoride，PVDF)。
AlGaN/GaN异质结构被视为是理想的半导体异质结构，因为其二维电子气(two-dimensional electron gas,2DEG)界面区域具有高的电子面浓度(electron sheetconcentration)和低的片电阻(sheet resistance)。GaN结构还包括其他理想的性质，诸如温度和化学的稳定性。常规地，所形成的AlGaN、GaN、和AlN，具有不能反转的自发的极化和压电极化。
发明内容
本揭示内容的一些实施方式提供了一种半导体装置，包含：基板、GaN层、Al1-xGaxN层、栅极电极、以及一源极/漏极结构。GaN层在基板之上；Al1-xGaxN层直接在GaN层之上，且Al1-xGaxN层具有铁电性质；栅极电极在Al1-xGaxN层之上；源极/漏极结构在GaN层之上，且邻接于栅极电极。
附图说明
本揭示内容的各方面，可由以下的详细描述，并与所附附图一起阅读，而得到最佳的理解。在附图中，相同的标示号码表示相似的元件或动作，除非上下文另有说明。附图中元件的大小和相对位置不一定按比例绘制。事实上，为了清楚地讨论，可能任意地增加或减小各个特征的尺寸。
图1A绘示具有铁电AlN层的示例性结构；
图1B至图1D绘示极化-电压曲线(P-V curve)和电流-电压特性曲线(I-V curve)；
图1E为拉曼散射光谱；
图1F、图1G、图2、图3A、图3B、图3C、图3D、图3E、图4A、和图4B绘示具有铁电AlN层的各种示例性结构；
图5绘示示例性制造流程；以及
图6A至图6E绘示在图5的制造流程的各阶段的示例性晶圆的截面图。
【符号说明】
100：结构
110：基板
120：第一化合物半导体层(GaN层)
122：第三化合物半导体层
124：二维电子气区域
126：耗尽区域
130：第二化合物半导层(Al1-xGaxN层)
140：栅极结构
142：栅极电极
144：介电层
150：源极/漏极结构
160：层间介电层
200：结构
230：Al1-xGaxN层
250：源极/漏极结构
300：结构
310：基板
320：第一化合物半导体层
322：成核层
324、324A、324B：二维电子气区域
326A、326B：耗尽区域
330：第二化合物半导体层
330A：第一部分
330B：第二部分
332：介电层
340、340A、340B：电极
400：结构
440：电极
500：制程
510、520、530：操作
530(1)、530(2)、530(3)、530(4)、530(5)：子操作
540、550：操作
600：晶圆
610：基板
620：GaN层
622：上表面
624：下表面
630：AlN层
642：栅极电极
644：介电层
646：孔
650：源极/漏极结构
T1、T2、T3、T4：厚度
具体实施方式
根据本文描述的实施方式的技术涉及半导体装置，其包括氮化铝AlN层或氮化铝镓AlGaN层作为铁电层，以及制造具有铁电性质的AlN或AlGaN薄膜的方法。在铁电晶体管中，在介于栅极电极和第二半导体层(例如GaN)之间形成具有铁电性质的AlN或AlGaN薄膜。当形成时，在GaN以Ga面极性(Ga-face polarity)生长的示例性情形中，在AlN(或AlGaN)膜内的极化朝向至下方的GaN层。因此，在介于AlN(或AlGaN)和GaN之间的介面中，形成二维电子气区域(two-dimensional electron gas region(2DEG))，这使得在AlN(或AlGaN)/GaN异质接面区域内，在开启状态时，高速的电荷载子移动。在关闭状态时，AlN(或AlGaN)的极化反转为远离GaN，这有利于二维电子气区域的耗尽并改善关闭特性，因为二维电子气区域耗尽得更快。
电容器/电感器装置包括形成在GaN基底上的AlN或AlGaN薄膜。在AlN或AlGaN膜之上形成第一电极，例如铂电极。在AlN或AlGaN膜之上形成第二电极，例如铂或铟电极，并且第二电极与第一电极隔开，或者经由AlN膜或AlGaN膜而形成并且接触GaN缓冲层。AlN或AlGaN薄膜中的可逆的极化实现了负电容效应和/或电感效应，这在带宽改善、带通滤波、移相器、或阻抗匹配等应用情形中是有益的。
此外，铁电的AlN或AlGaN可用于在一电体一电容器(1T-1C)记忆体单元结构或单一晶体管(1T)铁电记忆体单元结构中的铁电记忆体单元。
经由改善AlN或AlGaN的结晶作用，和经由下方的GaN层的不同晶体结构(亦即，晶格不匹配)施加拉伸应力至AlN或AlGaN薄膜，这两种方式中的至少一种，而达到AlN或AlGaN薄膜的铁电性质。利用介于GaN和AlN之间的晶格不匹配来实现在AlN层内的铁电多域(ferroelectric multi-domains)。例如，在GaN中介于Ga原子和N原子之间的原子间距离大于在AlN中介于Al原子和N原子之间的原子间距离。因此，拉伸应力倾向于将Al原子拉离一些相邻的N原子，并且更靠近其他的相邻N原子。两个相邻的Al原子也被拉向不同的方向。
在本揭示内容中，在AlGaN膜中的GaN是无意的。为方便起见，将AlN或AlGaN层称为“Al1-xGaxN”层，其中0≤x<0.4，并且优选地，0≤x<0.1。
为了确保拉伸应力有效地有助于Al1-xGaxN薄膜的铁电性质，将Al1-xGaxN薄膜的厚度控制为足够薄，例如，不超过25纳米(nm)。在一实施方式中，Al1-xGaxN膜的厚度范围为约1纳米至约20纳米，以确保Al1-xGaxN膜包括铁电性质。
此外，经由加入逐层原子层退火制程(layer-by-layer atomic layer annealingprocess)，Al1-xGaxN薄膜的新生长制程更改善了Al1-xGaxN的结晶度。具体地，在形成Al1- xGaxN分子的单晶层(单层)的每个反应循环中加入氩电浆制程。氩电浆制程更移除了未完全反应的氮源和/或铝源前趋物，并清除Al1-xGaxN的不均匀成核作用。
本揭示内容在此提供许多不同的实施方式或实施例，以实现所描述的标的的不同特征。以下描述组件和配置的具体实施例以简化本描述内容。这些当然仅是实施例，并不意图限定。例如，在随后的描述中，形成第一特征高于第二特征或在第二特征上方，可能包括第一和第二特征以直接接触形成的实施方式，且也可能包括附加的特征形成于第一和第二特征之间，因此第一和第二特征可能不是直接接触的实施方式。此外，本揭示内容可能在各个实施例中重复标示数字和/或字母。这样的重复，是为了是简化和清楚起见，并不是意指所讨论的各个实施方式之间和/或配置之间的关系。
此外，为了便于描述一个元件或特征与另一个元件或特征之间，如附图中所绘示的关系，在此可能使用空间上的相对用语，诸如“之下”、“下方”、“低于”、“之上”、和“高于”等。除了附图中绘示的方向之外，空间上的相对用语旨在涵盖装置在使用中或操作中的不同方向。设备可能有其他方向(旋转90度或其他方向)，并且此处所使用的空间上相对用语也可能相应地解释。
在以下的描述中，为了提供本揭示内容的各个实施方式的透彻理解，阐述了某些具体细节。然而，本领域的技术人员会理解，可能在没有这些具体细节的情况下实践本揭示内容。在其他情况下，没有详细描述与电子元件和制造技术相关的已知结构，以避免不必要地模糊本揭示内容的实施方式的描述。
除非上下文另有要求，否则在整篇说明书和所附的权利要求书中，词语“包含”及其变化词，诸如“包括”和“包含的”，应被解释为开放的、包括的意义，亦即“包括但不限于”。
序数的使用，诸如第一、第二、和第三，并不必然地意味排序的排行意义，而可能仅是用来区分动作或结构的多个实例。
整篇说明书中，参照“一实施方式”或“实施方式”指的是在至少一个实施方式中，描述包括与实施方式相关的特定的特征、结构或特性。因此，整篇说明书中，各处出现的短语“在一实施方式中”或“在实施方式中”，不必然地都指的是相同的实施方式。再者，特定的特征、结构、或特性可能在一个或多个实施方式中，以任何合适的方式组合。
在说明书和所附权利要求书中使用的单数形式的“一”、或“该”，包括复数个指示物，除非内容另有明确指示。亦应注意的是，用语“或”普遍上以包括“和/或”的意义使用，除非内容另有明确指示。
以下的描述将示例性晶体管称为本描述所适用的半导体结构的实施例；然而，本描述的适用性不限于晶体管或特定的晶体管结构。例如，以下描述适用于不是晶体管的其他类型半导体结构，其中经由介于Al1-xGaxN(或其他III族氮化物)和GaN之间的二维电子气区域的快速耗尽而改善的关断特性是理想的。
图1A绘示例性结构100。参看图1A，结构100包括：基板110，在基板110之上的第一III-V化合物半导体(例如GaN)的第一化合物半导体层120，在第一化合物半导体层120之上的包含氮化铝Al1-xGaxN的第二III-V化合物半导体材料的第二化合物半导体层130，在第二化合物半导体层130之上的栅极结构140，以及在第二化合物半导体层130之上且经由层间介电层160而与栅极结构140分隔的源极/漏极结构150。
在一实施方式中，栅极结构140包括栅极电极142和介电层144。
在一实施方式中，III-V化合物半导体的第三化合物半导体层122形成在介于第一化合物半导体层120和基板110之间，以改善第一化合物半导体层120的成核作用。第三化合物半导体层122时常称为“成核层”。
III-V化合物半导体是III族元素(例如，Al、Ga、In)和V族元素(例如，N、P、As、Sb)的化合物。例如，III-V化合物包括GaAs、InP、GaP、和GaN、AlN、InN。在一实施方式中，第一化合物半导体层120的第一III-V化合物材料是第一III族氮化物，例如，GaN、InN。III族氮化物是III族元素和氮元素N的化合物。第二化合物半导体层130的化合物半导体材料包括AlN。第三化合物半导体层122是III-V化合物，其不同于第一化合物半导体层120的III-V化合物。例如，在第一化合物半导体层120是GaN的实施方式中，第三化合物半导体层122是AlN。在第一化合物半导体层120是InN的实施方式中，第三化合物半导体层122是GaN。
在本描述中，作为说明性实施例，第一化合物半导体层120是GaN“GaN层120”，第二化合物半导体层是AlN或AlN与少量GaN的混合物，亦即Al1-xGaxN，称为“Al1-xGaxN层130”，并且第三化合物半导体层122是AlN。如本文中使用的Al1-xGaxN，x是指在Al1-xGaxN的AlN和GaN分子的混合物中，Al和Ga原子的总量中的Ga原子的比率。应当理解，第三化合物半导体层122作为成核是可选的。在一实施方式中，第二化合物半导体层旨在是AlN，并且包含无意的GaN，因为GaN是不可避免的杂质。在本文的描述中，Al1-xGaxN 130用于指称第二化合物半导层130，其意指涵盖了在Al1-xGaxN中Ga成分是零的情况，亦即x＝0。
基板110可以是晶体结构的硅基板，例如Si(111)或Si(001)晶体结构，和/或其他元素半导体，例如锗。可选地或另外地，基板110可包括化合物半导体，诸如碳化硅、砷化镓、砷化铟、蓝宝石、和/或磷化铟。此外，基板110还可包括绝缘体上硅(SOI)结构。基板110可包括磊晶层和/或可以是应变的，以提高性能。如本领域中已知的，基板110也可根据设计需求而包括各种掺杂配置，诸如P型基板和/或N型基板和各种掺杂区域，例如P阱和/或N阱。
栅极结构140是金属栅极。以下描述列出了用于栅极结构140的材料的实施例。栅极结构140的栅极电极142包括导电材料，例如金属或金属化合物。用于栅极结构140的栅极电极142的合适金属材料包括钌、钯、铂、钨、钴、镍、和/或导电的金属氧化物、以及其他合适的P型金属材料，并包括铪(Hf)、锆(Zr)、钛(Ti)、钽(Ta)、铝(Al)、铝化物和/或导电的金属碳化物(例如碳化铪、碳化锆、碳化钛、和碳化铝)，以及对于N型金属材料的其他合适的材料。在一些实施例中，栅极结构140的栅极电极142包括功函数层，其被调谐以具有适当的功函数以增强场效晶体管装置的性能。例如，合适的N型功函数金属包括Ta、TiAl、TiAlN、TaCN、其他N型功函数金属、或其组合；而合适的P型功函数金属材料包括TiN、TaN、其他P型功函数金属、或其组合。在一些实施例中，在功函数层上形成诸如铝层、铜层、钴层、或钨层的导电层，使得栅极结构140的栅极电极142包括设置在介电层144之上的功函数层，和设置在功函数层之上且在栅极帽(为简化起见未示出)的之下的导电层。在实施例中，根据设计要求，栅极结构140的栅极电极142具有范围从约5纳米至约40纳米的厚度。
在示例性实施方式中，介电层144包括界面的氧化硅层(为简化起见未分别示出)，例如，厚度范围为约
Figure BDA0002124735460000071
至约10埃的热氧化物或化学氧化物。在示例性实施方式中，介电层144更包括高介电常数(high-K)介电材料，选自氧化铪(HfO2)、氧化铪硅(HfSiO)、氮氧化铪硅(HfSiON)、氧化铪钽(HfTaO)、氧化铪钛(HfTiO)、氧化铪锆(HfZrO)中的一种或多种、其组合，和/或其他合适的材料。在一些应用中，高介电常数介电材料包括大于6的介电常数(K)值。根据设计要求，使用介电常数(K)值为7或更高的介电材料。可以经由原子层沉积(ALD)或其他合适的技术形成高介电常数介电层。根据本文描述的实施例，栅极介电层的高介电常数介电层包括范围从约10到约30埃或其他合适厚度的厚度。其他介电材料也可用于介电层144，例如MgCaO或Al2O3。
在其他实施方式中，在介于栅极电极142和Al1-xGaxN层130之间不存在介电层144。
在示例性实施方式中，层间介电层160是氧化硅或低介电常数(low-K)介电材料。低介电常数介电材料包括氮氧化硅、氮化硅(Si3N4)、一氧化硅(SiO)、碳氧化硅(SiOC)、真空、和其他介电质或其他合适的材料。
基于装置设计和结构强度上的考量(例如纵横比)来选择GaN层120的厚度。在一实施方式中，GaN层120的厚度在介于约20纳米至约10微米(μm)的范围内。
第三化合物半导体层122(成核层)可包括介于2至8纳米之间的厚度。
Al1-xGaxN层130包含的主要是AlN，甚于GaN。在一实施方式中，对于Al1-xGaxN，x在0≤x≤0.4的范围内。在一实施方式中，Al1-xGaxN层130形成为AlN层，并且GaN成份是在GaN层120之上形成AlN膜的过程中产生的无意的副产物。Al1-xGaxN层130的厚度在约1纳米至约20纳米之间。此厚度范围是重要的，因为对于Al1-xGaxN层130，这种薄膜是优选的，以包括通过经GaN层120施加的拉伸应力的晶体变形。这种晶体变形增强了Al1-xGaxN层130的铁电性质。具体地，在Al1-xGaxN层130中的Al原子被拉往远离一些相邻的N原子并且更靠近其他相邻的N原子。两个相邻的Al原子被拉往不同的方向。因此，AlGaN材料包括铁电离子簇的多域，其使得Al1-xGaxN层130的极化能够通过由栅极结构140施加的不同外部电场而反转。
图1B至图1D示出了厚度对Al1-xGaxN层130的铁电性质的影响。如图1B所示，对于10纳米的厚度，清楚地观察到具有显著的铁电转换特性和饱和区的对称P-V磁滞回线，这说明了Al1-xGaxN层130中的铁电性。纳米级Al1-xGaxN层130的剩余极化强度(Pr)和矫顽电压(Vc)分别为1.5μC/cm2和3.4V。在I-V中出现两个明显的开关电流峰值，更证实了Al1-xGaxN层130的铁电极化转换特性。注意，PV磁滞回线的两个陡坡区域说明了软开关特性，揭示了电极化可以很容易地完全切换。另一方面，如图1C所示，对于25纳米的厚度，P-V曲线和I-V曲线呈现平面型形状，这说明了没有铁电性的顺电特性。如图1D所示，对于38纳米的厚度，说明了没有铁电性的顺电特性。也就是说，Al1-xGaxN层130具有的厚度大于一阈值(例如，约20纳米)，Al1-xGaxN层130将不会显现铁电性质。
图1E显示应变对于Al1-xGaxN层130的铁电性质的影响。Al1-xGaxN层130的极化转换特性至少部分归因于介于Al1-xGaxN层130和GaN120之间的异质接面处的应变效应。由于GaN的面内晶格常数大于在Al1-xGaxN层130内的AlN的面内晶格常数，因此Al1-xGaxN层130遭受拉伸应变。图1E示出了介于Al1-xGaxN层130和GaN120之间的异质接面的表面增强拉曼散射(SERS)光谱，其中Al1-xGaxN层130的厚度分别为10和25纳米。拉曼位移在643.8～646.4cm-1附近与应变敏感的E2(高)声子模式有关。位于654.2cm-1处的峰(虚线)对应于E2(高)模式中Al1-xGaxN层130的无应变状态。可以看出，E2(高)峰相对于无应变状态向低频侧移动，这说明了在Al1-xGaxN层130中的面内拉伸应变。在10纳米Al1-xGaxN层130中的E2(高)峰的位移大于在25纳米Al1-xGaxN层130中的位移，显示了在较薄的Al1-xGaxN层130中更多的面内拉伸应变。随着AlN厚度从10纳米增加到25纳米，由于介于Al1-xGaxN层130和GaN层120之间的异质接面中的应变弛豫，E2(高)拉曼峰接近无应变状态。
在一实施方式中，GaN层120以Ga面极性形成。Al1-xGaxN层130的初始极化(亦即，没有施加外部电场)指向在[0001]轴的GaN层。在GaN层120以N面极性生长的情况下，Al1-xGaxN层130的初始极化指向远离在[0001]轴的GaN层120。在本文的描述中，Ga面极性的GaN层120用作说明性的实施例，不限制本揭示内容的范围。
如图1F所示，在GaN层120之上形成Al1-xGaxN层130，Al1-xGaxN层130的主要晶体取向遵循GaN层120的晶体取向。当没有电位施加到Al1-xGaxN层130时，Al1-xGaxN层130的电极化指向GaN层120(如图1F中的箭号所示)，导致在介于Al1-xGaxN层130和GaN层120之间的界面中形成二维电子气区域124。在开启状态下，例如，经由栅极结构140施加的正电压，如图1F中的“+V”所示，Al1-xGaxN层130的电极化保持指向GaN层120，并且二维电子气区域124经由穿隧效应促进高速电荷载子移动。如图1G所示，在关闭状态下，例如，经由栅极结构140施加负电压“-V”，将Al1-xGaxN层130的电极化反转，朝往远离GaN层120，这促进二维电子气区域的耗尽远离介于Al1-xGaxN层130和GaN层120之间的界面(耗尽区域126)。
参看图2，在替代的实施方式中，示例性结构200包括源极/漏极结构250，其直接接触GaN层120。Al1-xGaxN层230位于栅极结构140下方并且在介于两个相邻的源极/漏极结构250之间延伸。类似于图1A的结构100，在一些实施方式中，没有介电层144，并且栅极电极142直接接触Al1-xGaxN层230。
在一实施方式中，示例性结构100、200可以配置为金属氧化物半导体高电子迁移率晶体管(MOS-HEMT)或高电子迁移率晶体管(HEMT)。
此外，示例性结构100、200可以用在1-T铁电记忆体单元中，其中位线连接到源极/漏极端子150、250，并且字线连接到栅极结构140。
图3A显示另一个示例性结构300。参看图3A，结构300包括基板310，例如硅或蓝宝石基板；在基板310之上的第一III-V化合物半导体(例如GaN)的第一化合物半导体层320；在第一化合物半导体层320之上的第二III-V化合物半导体(其包含氮化铝AlN)的第二化合物半导层330；以及在第二化合物半导体层330之上且互相隔开的两个电极340A、340B。可选地，在介于基板310和第一化合物半导体层320之间形成第三化合物半导体材料(例如，AlN)的成核层322。层310、320、330、和322可类似于在结构100中的层110、120、130、和122。
各种导电材料可作为欧姆接触电极340A、340B，例如金、银、铂、铝、或铟。在一实施方式中，电极340A、340B是铂。
在一实施方式中，层330是Al1-xGaxN。第二化合物半导体层330(Al1-xGaxN层)主要包含的是AlN，甚于GaN。在一实施方式中，对于Al1-xGaxN，x在0≤x≤0.4的范围中。在一实施方式中，第二化合物半导体层330(Al1-xGaxN层)形成为AlN层，并且GaN成分是在第一化合物半导体层320(GaN层)上方形成AlN膜的过程中产生的无意的副产物。第二化合物半导体层330(Al1-xGaxN层)包括介于约1纳米至约20纳米的厚度。此厚度范围是关键的，因为对于第二化合物半导体层330(Al1-xGaxN层)，这种薄膜是优选的，以包括通过经第一化合物半导体层320(GaN层)施加的拉伸应力的晶体结构变形。
在一实施方式中，第一化合物半导体层320(例如GaN)是未掺杂的。
如图3B所示，在初始状态下(亦即，在没有施加外部电场的情况下)，在整个第二化合物半导体层330(Al1-xGaxN层)中的电极化朝向第一化合物半导体层320(GaN层)，如箭头所示。在初始状态中，二维电子气区域324存在于介于第二化合物半导体层330(Al1-xGaxN层)和第一化合物半导体层320(GaN层)之间的界面中。
如图3C所示，在操作中，当经由电极340A施加正的外部电场时，亦即，在电极340A处的电压(绘示中显示为+V)高于在340B处的电压(绘示中显示为接地符号)，与电极340A相邻的第二化合物半导体层330(Al1-xGaxN层)的第一部分330A的电极化保持指向第一化合物半导体层320(GaN层)，其具有二维电子气区域324A形成在界面中。对于相邻于电极340B的第二化合物半导体层330(Al1-xGaxN层)的第二部分330B，电极化在其方向上切换，现在指向远离第一化合物半导体层320(GaN层)。因此，耗尽区域326B形成在介于第二部分330B(AlGaN区域)和第一化合物半导体层320(GaN层)之间的界面中。因此，净电极化从电极340A朝向电极340B。
如图3D所示，在操作中，当经由电极340A施加负的外部电场时，亦即，在电极340B处的电压(绘示中显示为接地符号)高于在电极340A处的电压(绘示中显示为-V)，与电极340B相邻的第二化合物半导体层330(Al1-xGaxN层)的第二部分330B(AlGaN区域)的电极化现在指向第一化合物半导体层320(GaN层)，其具有二维电子气区域324B形成在界面中。对于与电极340A相邻的第一部分330A(AlGaN区域)，电极化在方向上切换，现在指向远离第一化合物半导体层320(GaN层)。因此，耗尽区域326A形成在介于第一部分330A(AlGaN区域)和第一化合物半导体层320(GaN层)之间的界面中。因此，净电极化从电极340B朝向电极340A。
因此，示例性结构300基本上包括串联耦合的两个铁电电容器，并且可作为在铁电记忆体或其他应用中的记忆体单元。介于电极340A、340B之间的净电极化或电阻值可用于指示保存在记忆体单元中的“1”或“0”逻辑状态。此外，由于铁电电容器的负电容的电感特性，结构300也可作为电感器。
图3E示出了图3A的结构300的替代或另外的实施方式。参看图3E，介电层332位于介在电极340A或340B和第二化合物半导体层330(Al1-xGaxN层)之间。介电层332是Al2O3、HfO2、ZrO2、或其他合适的介电材料中的一种或多种。介电层332的功能之一为用于减少来自铁电第二化合物半导体层330(Al1-xGaxN层)的漏电流。在铁电第二化合物半导体层330(Al1-xGaxN层)的厚度T1小于约8纳米的情况下，第二化合物半导体层330(Al1-xGaxN层)的漏电流可能变得更严重。在一实施方式中，介电层332的厚度T2在约2纳米至约20纳米的范围内。
图4A显示另一个示例性结构400。除了电极440延伸穿过第二化合物半导体层330(Al1-xGaxN层)并直接接触第一化合物半导体层320(GaN层)之外，结构400类似于结构300。因此，结构400基本上包含单个电容装置。电极440可包括与电极340的导电材料相同或不同的导电材料。例如，在电极340是Pt的情况下，电极440是铟(In)或其他合适的导电材料。
图4B显示图4A的结构400的替代或另外的实施方式。参看图4B，介电层332位于介在电极340和第二化合物半导体层330(Al1-xGaxN层)之间。介电层332是Al2O3、HfO2、ZrO2、或其他合适的介电材料中的一种或多种。介电层332的功能之一为用于减少来自铁电第二化合物半导体层330(Al1-xGaxN层)的漏电流。在铁电第二化合物半导体层330(Al1-xGaxN层)的厚度T3小于约8纳米的情况下，第二化合物半导体层330(Al1-xGaxN层)的漏电流可能变得更严重。在一实施方式中，介电层332的厚度T4在介于约2纳米至约20纳米的范围内。电极440延伸穿过介电层332和铁电第二化合物半导体层330(Al1-xGaxN层)，并且直接接触第一化合物半导体层320(GaN层)。在一实施方式中，第一化合物半导体层320(GaN层)是未掺杂的。
在示例的应用中，铁电结构300、400可用作铁电记忆体单元中的铁电电容器。例如，在1晶体管1电容器(1-transistor 1-capacitor)的配置中，铁电结构300、400可耦合至晶体管的源极/漏极端子。晶体管的栅极可以耦合为字线，并且晶体管的另一个源极/漏极端子可以耦合至记忆体单元的位线。第二化合物半导体层330(Al1-xGaxN层)的可逆的极化方向可影响电阻值和通过源极/漏极端子的电流值，其指示储存在记忆体单元中的“1”或“0”逻辑状态。
图5示出了示例性制造制程500，其可用于制造示例性结构100、200、300、400、和其他半导体结构/装置。图6A至图6E示出了在制造示例性结构100的制程500中的各个阶段的示例性晶圆，作为说明性实施例。
继续参看图5，在示例性操作510中，接收晶圆600。图6A显示晶圆600包括基板610。在一实施例中，基板610是硅或蓝宝石。在一实施例中，可选地，晶圆600也包括在基板610上的AlN的成核层。
在示例性操作520中，也参看图6B，可在基板610上(或AlN层)形成GaN层620，使用金属有机化学气相沉积(MOCVD)、分子束磊晶(MBE)、或其他合适的制程。在一实施方式中，GaN层620形成为具有足够大的厚度，使得上表面622上的晶体结构不受基板610或基板610上的成核层施加到其下表面624的应力的影响。在一实施方式中，GaN层620包括范围从约20纳米到约10微米的厚度。
GaN层620可是本质的，或者可被掺杂为N型，例如，经由供应额外的含Si或Ge的前趋物，或者可被掺杂为P型，例如，经由使用Mg前趋物。其他合适的掺杂程序，例如，Si的离子注入，用于N型的Ge杂质或用于P型的Mg杂质，也是可能的并且包括在本揭示内容中。出于说明性目的，GaN层620是本质的，具有或不具有无意的掺杂。例如，由于氮空位，GaN层620可能被无意地掺杂为N型。
在一实施方式中，对于GaN层620，III族氮化物材料的选择，决定于在GaN层620上介于III族原子和氮原子之间的面内原子间距离大于在氮化铝AlN中介于铝原子和氮原子之间的面内原子间距离。GaN符合这些示例性标准。
在示例性操作530中，也参看图6C，在GaN层620上形成AlN层630。在一实施方式中，形成的AlN层630的厚度范围为约1纳米至约20纳米。1至20纳米的范围是关键的，因为这样小的厚度确保施加到AlN层630的晶格不匹配力具有足够的拉伸应力以实现或保持AlN层630的铁电性质。AlN层630可以包含少量的GaN，亦即，Al1-xGaxN，其中0≤x≤0.4。可利用电浆增强原子层沉积(PE-ALD)或其他合适的方法来形成AlN层630。在一实施方式中，AlN层630形成在与GaN层620相同的面方向上。
具体地，操作530包括PE-ALD制程的子操作530(1)-530(5)的重复的序列。重复的子操作530(1)-530(5)的每个循环完成了形成AlN的单晶层(即单层)的反应循环。在示例性子操作530(1)中，铝源前趋物沉积在GaN层620的上表面622之上。铝源前趋物是三甲基铝(TMA)或氯化铝(AlCl4)或其他合适的铝源前趋物。在一实施方式中，TMA作为铝源前趋物，并在反应室中脉冲到上表面622上约20ms(毫秒)至约40ms。
在示例性子操作530(2)中，经由使用氩气(Ar)或氮气(N2)的惰性气体吹扫来移除未反应的TMA分子。在电浆关闭的情况下，吹扫持续约3秒至约10秒。
在示例性子操作530(3)中，晶圆600暴露于氮源前趋物的电浆。氮前趋物是氨气(NH3)或氮气加氢气(N2+H2)。例如，在150至300W的电浆功率下进行暴露于NH3，时间5至60秒。
在示例性子操作530(4)中，经由使用Ar或N2的惰性气体吹扫除去未反应的氮源前趋物分子，并关闭电浆。吹扫可持续约3秒至约10秒。
在示例子操作530(5)中，将氩Ar电浆施加到形成的单层AlN分子上以进行逐层退火(layer-by-layer annealing，ALA)处理。通过经由Ar电浆的ALA处理，能量从入射离子或自由基转移到由530(1)-530(4)子操作形成的沉积的单层AlN。ALA处理可以增强原子迁移并增加单层AlN表面上的表面温度，这改善了沉积的单层AlN的结晶。此外，ALA处理更移除铝源或氮源的化学吸附前趋物的配体。因此，通过ALA处理调节AlN单层表面的化学性质。因此，使用氩电浆对每个单层AlN进行ALA处理，大大提高了AlN层630的结晶质量。
重复子操作530(1)-530(5)，直到达到所需的AlN层630厚度，其不超过20纳米。
沉积温度在介于约250℃至约400℃的范围内。
在示例性操作540中，也参看图6D，在AlN层630之上形成并图案化介电层644。在一实施方式中，介电层644包括高介电常数介电材料，选自氧化铪(HfO2)、氧化铪硅(HfSiO)、氧氮化铪硅(HfSiON)、铪钽氧化物(HfTaO)、铪钛氧化物(HfTiO)、氧化铪锆(HfZrO)中的一种或多种，其组合，和或其他合适的材料ZrO2、Al2O3、LaO、TiO、Ta2O5、Y2O3、STO、BTO、BaZrO、HfZrO、HfLaO。
高介电常数介电层644可经由化学气相沉积(CVD)或原子层沉积(ALD)或其他合适的技术形成。根据本文描述的实施方式，高介电常数介电层644包括范围从约
Figure BDA0002124735460000141
到约25埃的厚度或其他合适的厚度。
介电层644的图案化通过孔646而暴露AlN层630。
在示例性操作550中，也参看图6E，在AlN层630之上形成源极/漏极结构650，例如，经由孔646，并且栅极电极642形成在介电层644之上并且邻近源极/漏极结构650。栅极电极642和源极/漏极结构650可以使用相同的导电材料制成，或者可能由不同的材料制成。
Al1-xGaxN(具有0≤x≤0.4)和GaN异质接面的装置具有许多优点，包括增加的压电极化和介于GaN与AlGaN之间的界面处的电荷。减少了压电散射，并且增强经由二维电子气区域的电子迁移率。此外，经由使用本揭示内容的技术形成具有铁电性质的Al1-xGaxN层，二维电子气区域的耗尽特性得到改善，这使得相关的铁电HEMT、MOSHEMT、或铁电电容器、铁电记忆体装置更加理想。
本文描述的示例性实施方式用于说明的目的，并不限制本揭示内容的范围。例如，GaN层可以由其他III族氮化物代替，只要另一III族氮化物具有对在其上生长的Al1-xGaxN薄膜施加拉伸应力的晶格。例如，GaN层可以用InN或InGaN代替。
通过以下实施方式的描述可以进一步理解本揭示内容。
在结构实施方式中，结构包括基板、在基板之上的GaN层、直接在GaN层之上的Al1- xGaxN层、在Al1-xGaxN层之上的栅极电极、以及在GaN层之上且相邻于栅极结构的源极/漏极结构。Al1-xGaxN层具有铁电的性质。
在另一种结构实施方式中，结构包括基板、在基板之上的第一III族氮化物的第一层、在第一III族氮化物层之上的第二III族氮化物的第二层、以及在第二III族氮化物的第二层之上的第一电极。第二III族氮化物含有AlN并具有铁电性质。
在方法实施方式中，在基板之上形成第一III族氮化物层。第一III族氮化物包括介于III族原子和氮原子之间的第一原子间距离。第一原子间距离大于在氮化铝中介于铝原子与氮原子之间的第二原子间距离。在第一III族氮化物层上形成氮化铝层。氮化铝层具有小于20纳米的厚度。
本揭示内容的一些实施方式提供了一种半导体装置，包含：基板、GaN层、Al1-xGaxN层、栅极电极、以及一源极/漏极结构。GaN层在基板之上；Al1-xGaxN层直接在GaN层之上，且Al1-xGaxN层具有铁电性质；栅极电极在Al1-xGaxN层之上；源极/漏极结构在GaN层之上，且邻接于栅极电极。
在一些实施方式中的半导体装置，在Al1-xGaxN层中，0≤x≤0.4。
在一些实施方式中的半导体装置，其中源极/漏极结构位在Al1-xGaxN层上。
在一些实施方式中的半导体装置，其中Al1-xGaxN层具有范围从约1纳米至20纳米的厚度。
在一些实施方式中的半导体装置，其中GaN层也包括InN。
在一些实施方式中的半导体装置，其中基板包括蓝宝石。
在一些实施方式中的半导体装置，其中基板是硅，并且还包含成核层，其介于硅基板和GaN层之间。
在一些实施方式中的半导体装置，其中成核层是AlN。
本揭示内容的一些实施方式提供了一种半导体装置，包含：基板、第一III族氮化物的第一层、第二III族氮化物的第二层、以及第一电极。第一III族氮化物的第一层在基板之上；第二III族氮化物的第二层在第一III族氮化物的第一层之上，且第二III族氮化物的第二层包含AlN并且具有铁电性质；第一电极在第二III族氮化物的第二层之上。
在一些实施方式中的半导体装置，还包含第二电极，其接触第一III族氮化物的第一层。
在一些实施方式中的半导体装置，还包含第二电极，其接触第二III族氮化物的第二层，并且与第一电极隔开。
在一些实施方式中的半导体装置，还包含介电层，其位在介于第一电极和第二III族氮化物的第二层之间。
在一些实施方式中的半导体装置，其中第一III族氮化物是未掺杂的GaN，并且第二III族氮化物是铁电AlGaN，其具有小于20纳米的厚度。
在一些实施方式中的半导体装置，其中第二III族氮化物的第二层是AlGaN，并且具有范围从约1纳米至约20纳米的厚度。
在一些实施方式中的半导体装置，其中基板包括蓝宝石。
在一些实施方式中的半导体装置，其中第一III族氮化物的第一层包括GaN。
在一些实施方式中的半导体装置，其中第二III族氮化物是Al1-xGaxN，0≤x≤0.4。
本揭示内容的一些实施方式提供了一种制造半导体装置的方法，包含：在基板之上形成第一III族氮化物层，第一III族氮化物包括介于一第III族原子和一氮原子之间的第一面内原子间距离，第一面内原子间距离大于在氮化铝中介于一铝原子和一氮原子之间的第二面内原子间距离；以及在第一III族氮化物层之上形成氮化铝层，氮化铝层具有小于20纳米的厚度。
在一些实施方式中的制造半导体装置的方法，其中氮化铝层在与第一III族氮化物层的相同的面方向形成。
在一些实施方式中的半导体装置方法，其中形成氮化铝层包括一生长周期：在第一III族氮化物上沉积铝源前趋物；移除铝源前趋物的未反应的分子；施加氮源前趋物的电浆；移除氮源前趋物的未分应的分子；以及施加氩电浆或氦/氩混合物电浆。
可以组合上述各种实施方式以提供进一步的实施方式。本说明书中提及和/或在申请数据表中，列出的所有美国专利案、公布的美国专利申请案、美国专利申请案，外国专利案，外国专利申请案、和非专利出版物，通过引用整体并入本文。可以修改实施方式的各方面，如果必要的话，采用各专利案、申请案、和出版物的概念来提供进一步的实施方式。
根据以上的详细描述，可以对实施方式进行这些和其他改变。一般而言，在以下的权利要求书中，所使用的用语不应该被解释为将权利要求限制为说明书中所揭露的具体实施方式和权利要求书中，而是应该解释为包括所有可能的实施方式以及与这样的权利要求均等的全部范围。因此，权利要求不受本揭示内容的限制。

Claims (1)

1.一种半导体装置，其特征在于，包含：
一基板；
一GaN层，在该基板之上；
一Al1-xGaxN层，直接在该GaN层之上，该Al1-xGaxN层具有铁电性质；
一栅极电极，在该Al1-xGaxN层之上；以及
一源极/漏极结构，在该GaN层之上，且邻接于该栅极电极。
CN201910618466.0A 2018-09-26 2019-07-10 半导体装置 Pending CN110957353A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862736954P 2018-09-26 2018-09-26
US62/736,954 2018-09-26
US16/235,997 2018-12-28
US16/235,997 US10847623B2 (en) 2018-09-26 2018-12-28 Semiconductor device with ferroelectric aluminum nitride

Publications (1)

Publication Number Publication Date
CN110957353A true CN110957353A (zh) 2020-04-03

Family

ID=69883572

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910618466.0A Pending CN110957353A (zh) 2018-09-26 2019-07-10 半导体装置

Country Status (3)

Country Link
US (3) US10847623B2 (zh)
CN (1) CN110957353A (zh)
TW (1) TW202013515A (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10847623B2 (en) * 2018-09-26 2020-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with ferroelectric aluminum nitride
US11569382B2 (en) * 2020-06-15 2023-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of fabricating the same
US20210399137A1 (en) * 2020-06-23 2021-12-23 Taiwan Semiconductor Manufacturing Company Limited Interfacial dual passivation layer for a ferroelectric device and methods of forming the same
JPWO2022084802A1 (zh) * 2020-10-20 2022-04-28
DE102021201789A1 (de) * 2021-02-25 2022-08-25 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Elektronisches Bauelement und Verfahren zum Herstellen eines elektronischen Bauelements
TWI826179B (zh) * 2022-12-12 2023-12-11 國立陽明交通大學 氮化鎵電晶體裝置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011094715A1 (en) * 2010-01-29 2011-08-04 Georgia Tech Research Corporation Methods and systems for generating millimeter-wave oscillations
US8710511B2 (en) * 2011-07-29 2014-04-29 Northrop Grumman Systems Corporation AIN buffer N-polar GaN HEMT profile
CN109104880B (zh) * 2016-04-01 2022-10-11 英特尔公司 用于增强的开状态和关状态性能的带有阈值电压切换的基于铁电的场效应晶体管
US11101379B2 (en) * 2016-11-16 2021-08-24 Theregenis Of The University Of California Structure for increasing mobility in a high electron mobility transistor
US10847623B2 (en) * 2018-09-26 2020-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with ferroelectric aluminum nitride

Also Published As

Publication number Publication date
US10847623B2 (en) 2020-11-24
US20210074817A1 (en) 2021-03-11
US20220384582A1 (en) 2022-12-01
TW202013515A (zh) 2020-04-01
US11502176B2 (en) 2022-11-15
US20200098871A1 (en) 2020-03-26
US11996451B2 (en) 2024-05-28

Similar Documents

Publication Publication Date Title
US11502176B2 (en) Semiconductor device with ferroelectric aluminum nitride
US7495313B2 (en) Germanium substrate-type materials and approach therefor
US8344418B2 (en) Materials for interfacing high-K dielectric layers with III-V semiconductors
KR102637107B1 (ko) 전자 소자 및 그 제조방법
US9041061B2 (en) III-V device with overlapped extension regions using replacement gate
CN108231863B (zh) 半导体装置及其制造方法
TWI644436B (zh) Ｉｉｉ－ｖ族化合物半導體奈米線、場效電晶體以及開關元件
US10872973B2 (en) Semiconductor structures with two-dimensional materials
US11152209B2 (en) Forming semiconductor structures with two-dimensional materials
US9064946B1 (en) III-V FET device with overlapped extension regions using gate last
JP2019012827A (ja) 窒化ガリウム系の半導体装置及びその製造方法
US20230170406A1 (en) Forming semiconductor structures with two-dimensional materials
CN112349775B (zh) 超陡亚阈值摆幅器件及其制备方法
JP5663210B2 (ja) Ｉｉｉ−ｖ族加工基板の製造方法およびそのｉｉｉ−ｖ族加工基板
JP2001077112A (ja) 積層体，積層体の製造方法及び半導体素子
US20200203499A1 (en) Semiconductor device and method of manufacturing the same
CN106024632B (zh) 带隙改性Ge PMOS器件及其制备方法
WO2001004943A1 (fr) Corps multicouche, procede de fabrication d&#39;un corps multicouche et dispositif semi-conducteur
CN117096177A (zh) 一种凹栅增强型氧化镓晶体管及其制备方法
US20220278203A1 (en) Steep sloped vertical tunnel field-effect transistor
JP2020021828A (ja) 半導体装置および半導体装置の製造方法
TWI685970B (zh) 半導體結構

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200403