TW202013515A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW202013515A
TW202013515A TW108125310A TW108125310A TW202013515A TW 202013515 A TW202013515 A TW 202013515A TW 108125310 A TW108125310 A TW 108125310A TW 108125310 A TW108125310 A TW 108125310A TW 202013515 A TW202013515 A TW 202013515A
Authority
TW
Taiwan
Prior art keywords
layer
gan
aln
compound semiconductor
ferroelectric
Prior art date
Application number
TW108125310A
Other languages
English (en)
Inventor
陳敏璋
謝宗霖
林柏廷
Original Assignee
台灣積體電路製造股份有限公司
國立臺灣大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司, 國立臺灣大學 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202013515A publication Critical patent/TW202013515A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

根據本文描述的實施方式的技術涉及包括氮化鋁AlN層或氮化鋁鎵AlGaN層作為鐵電層的半導體裝置，以及製造具有鐵電性質的AlN/AlGaN的薄膜的方法。在鐵電電晶體中，在介於閘極電極和第二半導體層(例如GaN層)之間形成表現鐵電性質的AlN/AlGaN的薄膜。

Description

半導體裝置
本揭示內容係關於具有鐵電氮化鋁層的半導體裝置及其製造方法。
鐵電材料包括自發的電極化，可以經由改變施加至鐵電材料的電場來反轉自發的電極化。鐵電材料已用於電晶體的閘極結構或電容器的裝置中。常規的鐵電材料包括鋯鈦酸鉛Pb(Zrx,Ti1-x)O3(PZT)、二氧化鉿(HfO2)、二氧化鋯(ZrO2)、氧化鉿鋯(HfxZr1-xO2或HZO)、和鐵電聚合物，如聚偏二氟乙烯(polyvinylidene fluoride，PVDF)。
AlGaN/GaN異質結構被視為是理想的半導體異質結構，因為其二維電子氣(two-dimensional electron gas,2DEG)界面區域具有高的電子面濃度(electron sheet concentration)和低的片電阻(sheet resistance)。GaN結構還包括其他理想的性質，諸如溫度和化學的穩定性。常規地，所形成的AlGaN、GaN、和AlN，具有不能反轉的自發的極化和壓電極化。
本揭示內容之一些實施方式提供了一種半導體裝置，包含：基板、GaN層、Al1-xGaxN層、閘極電極、以及一源極/汲極結構。GaN層在基板之上；All-xGaxN層直接在GaN層之上，且Al1-xGaxN層具有鐵電性質；閘極電極在Al1-xGaxN層之上；源極/汲極結構在GaN層之上，且鄰接於閘極電極。
100‧‧‧結構
110‧‧‧基板
120‧‧‧第一化合物半導體層(GaN層)
122‧‧‧第三化合物半導體層
124‧‧‧二維電子氣區域
126‧‧‧耗盡區域
130‧‧‧第二化合物半導層(Al1-xGaxN層)
140‧‧‧閘極結構
142‧‧‧閘極電極
144‧‧‧介電層
150‧‧‧源極/汲極結構
160‧‧‧層間介電層
200‧‧‧結構
230‧‧‧Al1-xGaxN層
250‧‧‧源極/汲極結構
300‧‧‧結構
310‧‧‧基板
320‧‧‧第一化合物半導體層
322‧‧‧成核層
324、324A、324B‧‧‧二維電子氣區域
326A、326B‧‧‧耗盡區域
330‧‧‧第二化合物半導體層
330A‧‧‧第一部分
330B‧‧‧第二部分
332‧‧‧介電層
340、340A、340B‧‧‧電極
400‧‧‧結構
440‧‧‧電極
500‧‧‧製程
510、520、530‧‧‧操作
530(1)、530(2)、530(3)、530(4)、530(5)‧‧‧子操作
540、550‧‧‧操作
600‧‧‧晶圓
610‧‧‧基板
620‧‧‧GaN層
622‧‧‧上表面
624‧‧‧下表面
630‧‧‧AlN層
642‧‧‧閘極電極
644‧‧‧介電層
646‧‧‧孔
650‧‧‧源極/汲極結構
T1、T2、T3、T4‧‧‧厚度
本揭示內容的各方面，可由以下的詳細描述，並與所附圖式一起閱讀，而得到最佳的理解。在圖式中，相同的標示號碼表示相似的元件或動作，除非上下文另有說明。圖式中元件的大小和相對位置不一定按比例繪製。事實上，為了清楚地討論，可能任意地增加或減小各個特徵的尺寸。
第1A圖繪示具有鐵電AlN層的示例性結構；第1B圖至第1D圖繪示極化-電壓曲線(P-V curve)和電流-電壓特性曲線(I-V curve)；第1E圖為拉曼散射光譜；第1F圖、第1G圖、第2圖、第3A圖、第3B圖、第3C圖、第3D圖、第3E圖、第4A圖、和第4B圖繪示具有鐵電AlN層的各種示例性結構；第5圖繪示示例性製造流程；以及第6A圖至第6E圖繪示在第5圖的製造流程的各階段的示例性晶圓的截面圖。
根據本文描述的實施方式的技術涉及半導體裝置，其包括氮化鋁AlN層或氮化鋁鎵AlGaN層作為鐵電層，以及製造具有鐵電性質的AlN或AlGaN薄膜的方法。在鐵電電晶體中，在介於閘極電極和第二半導體層(例如GaN)之間形成具有鐵電性質的AlN或AlGaN薄膜。當形成時，在GaN以Ga面極性(Ga-face polarity)生長的示例性情形中，在AlN(或AlGaN)膜內的極化朝向至下方的GaN層。因此，在介於AlN(或AlGaN)和GaN之間的介面中，形成二維電子氣區域(two-dimensional electron gas region(2DEG))，這使得在AlN(或AlGaN)/GaN異質接面區域內，在開啟狀態時，高速的電荷載子移動。在關閉狀態時，AlN(或AlGaN)的極化反轉為遠離GaN，這有利於二維電子氣區域的耗盡並改善關閉特性，因為二維電子氣區域耗盡得更快。
電容器/電感器裝置包括形成在GaN基底上的AlN或AlGaN薄膜。在AlN或AlGaN膜之上形成第一電極，例如鉑電極。在AlN或AlGaN膜之上形成第二電極，例如鉑或銦電極，並且第二電極與第一電極隔開，或者經由AlN膜或AlGaN膜而形成並且接觸GaN緩衝層。AlN或AlGaN薄膜中的可逆的極化實現了負電容效應和/或電感效應，這在帶寬改善、帶通濾波、移相器、或阻抗匹配等應用情形中是有益的。
此外，鐵電的AlN或AlGaN可用於在一電體一電容器(1T-1C)記憶體單元結構或單一電晶體(1T)鐵電記憶體單元結構中的鐵電記憶體單元。
經由改善AlN或AlGaN的結晶作用，和經由下方的GaN層的不同晶體結構(亦即，晶格不匹配)施加拉伸應力至AlN或AlGaN薄膜，這兩種方式中的至少一種，而達到AlN或AlGaN薄膜的鐵電性質。利用介於GaN和AlN之間的晶格不匹配來實現在AlN層內的鐵電多域(ferroelectric multi-domains)。例如，在GaN中介於Ga原子和N原子之間的原子間距離大於在AlN中介於Al原子和N原子之間的原子間距離。因此，拉伸應力傾向於將Al原子拉離一些相鄰的N原子，並且更靠近其他的相鄰N原子。兩個相鄰的Al原子也被拉向不同的方向。
在本揭示內容中，在AlGaN膜中的GaN是無意的。為方便起見，將AlN或AlGaN層稱為「Al1-xGaxN」層，其中0
Figure 108125310-A0101-12-0004-22
x<0.4，並且優選地，0
Figure 108125310-A0101-12-0004-23
x<0.1。
為了確保拉伸應力有效地有助於Al1-xGaxN薄膜的鐵電性質，將Al1-xGaxN薄膜的厚度控制為足夠薄，例如，不超過25奈米(nm)。在一實施方式中，Al1-xGaxN膜的厚度範圍為約1奈米至約20奈米，以確保Al1-xGaxN膜包括鐵電性質。
此外，經由加入逐層原子層退火製程(layer-by-layer atomic layer annealing process)，Al1-xGaxN薄膜的新生長製程更改善了Al1-xGaxN的結晶 度。具體地，在形成Al1-xGaxN分子的單晶層(單層)的每個反應循環中加入氬電漿製程。氬電漿製程更移除了未完全反應的氮源和/或鋁源前趨物，並清除Al1-xGaxN的不均勻成核作用。
本揭示內容在此提供許多不同的實施方式或實施例，以實現所描述的標的的不同特徵。以下描述組件和配置的具體實施例以簡化本描述內容。這些當然僅是實施例，並不意圖限定。例如，在隨後的描述中，形成第一特徵高於第二特徵或在第二特徵上方，可能包括第一和第二特徵以直接接觸形成的實施方式，且也可能包括附加的特徵形成於第一和第二特徵之間，因此第一和第二特徵可能不是直接接觸的實施方式。此外，本揭示內容可能在各個實施例中重複標示數字和/或字母。這樣的重複，是為了是簡化和清楚起見，並不是意指所討論的各個實施方式之間和/或配置之間的關係。
此外，為了便於描述一個元件或特徵與另一個元件或特徵之間，如圖式中所繪示的關係，在此可能使用空間上的相對用語，諸如「之下」、「下方」、「低於」、「之上」、和「高於」等。除了圖式中繪示的方向之外，空間上的相對用語旨在涵蓋裝置在使用中或操作中的不同方向。設備可能有其他方向(旋轉90度或其他方向)，並且此處所使用的空間上相對用語也可能相應地解釋。
在以下的描述中，為了提供本揭示內容之各個實施方式的透徹理解，闡述了某些具體細節。然而，本領域 的技術人員會理解，可能在沒有這些具體細節的情況下實踐本揭示內容。在其他情況下，沒有詳細描述與電子元件和製造技術相關的已知結構，以避免不必要地模糊本揭示內容之實施方式的描述。
除非上下文另有要求，否則在整篇說明書和所附的請求項中，詞語「包含」及其變化詞，諸如「包括」和「包含的」，應被解釋為開放的、包括的意義，亦即「包括但不限於」。
序數的使用，諸如第一、第二、和第三，並不必然地意味排序的排行意義，而可能僅是用來區分動作或結構的多個實例。
整篇說明書中，參照「一實施方式」或「實施方式」指的是在至少一個實施方式中，描述包括與實施方式相關之特定的特徵、結構或特性。因此，整篇說明書中，各處出現的短語「在一實施方式中」或「在實施方式中」，不必然地都指的是相同的實施方式。再者，特定的特徵、結構、或特性可能在一個或多個實施方式中，以任何合適的方式組合。
在說明書和所附請求項中使用的單數形式的「一」、或「該」，包括複數個指示物，除非內容另有明確指示。亦應注意的是，用語「或」普遍上以包括「和/或」的意義使用，除非內容另有明確指示。
以下的描述將示例性電晶體稱為本描述所適用的半導體結構的實施例；然而，本描述的適用性不限於電晶 體或特定的電晶體結構。例如，以下描述適用於不是電晶體的其他類型半導體結構，其中經由介於Al1-xGaxN(或其他III族氮化物)和GaN之間的二維電子氣區域的快速耗盡而改善的關斷特性是理想的。
第1A圖繪示例性結構100。參看第1A圖，結構100包括：基板110，在基板110之上的第一III-V化合物半導體(例如GaN)的第一化合物半導體層120，在第一化合物半導體層120之上的包含氮化鋁Al1-xGaxN的第二III-V化合物半導體材料的第二化合物半導體層130，在第二化合物半導體層130之上的閘極結構140，以及在第二化合物半導體層130之上且經由層間介電層160而與閘極結構140分隔的源極/汲極結構150。
在一實施方式中，閘極結構140包括閘極電極142和介電層144。
在一實施方式中，III-V化合物半導體的第三化合物半導體層122形成在介於第一化合物半導體層120和基板110之間，以改善第一化合物半導體層120的成核作用。第三化合物半導體層122時常稱為「成核層」。
III-V化合物半導體是III族元素(例如，Al、Ga、In)和V族元素(例如，N、P、As、Sb)的化合物。例如，III-V化合物包括GaAs、InP、GaP、和GaN、AlN、InN。在一實施方式中，第一化合物半導體層120的第一III-V化合物材料是第一III族氮化物，例如，GaN、InN。III族氮化物是III族元素和氮元素N的化合物。第二化合物半導體層 130的化合物半導體材料包括AlN。第三化合物半導體層122是III-V化合物，其不同於第一化合物半導體層120的III-V化合物。例如，在第一化合物半導體層120是GaN的實施方式中，第三化合物半導體層122是AlN。在第一化合物半導體層120是InN的實施方式中，第三化合物半導體層122是GaN。
在本描述中，作為說明性實施例，第一化合物半導體層120是GaN「GaN層120」，第二化合物半導體層是AlN或AlN與少量GaN的混合物，亦即Al1-xGaxN，稱為「Al1-xGaxN層130」，並且第三化合物半導體層122是AlN。如本文中使用的Al1-xGaxN，x是指在Al1-xGaxN的AlN和GaN分子的混合物中，Al和Ga原子的總量中的Ga原子的比率。應當理解，第三化合物半導體層122作為成核是可選的。在一實施方式中，第二化合物半導體層旨在是AlN，並且包含無意的GaN，因為GaN是不可避免的雜質。在本文的描述中，Al1-xGaxN 130用於指稱第二化合物半導層130，其意指涵蓋了在Al1-xGaxN中Ga成分是零的情況，亦即x=0。
基板110可以是晶體結構的矽基板，例如Si(111)或Si(001)晶體結構，和/或其他元素半導體，例如鍺。可選地或另外地，基板110可包括化合物半導體，諸如碳化矽、砷化鎵、砷化銦、藍寶石、和/或磷化銦。此外，基板110還可包括絕緣體上矽(SOI)結構。基板110可包括磊晶層和/或可以是應變的，以提高性能。如本領域中已知 的，基板110也可根據設計需求而包括各種摻雜配置，諸如P型基板和/或N型基板和各種摻雜區域，例如P阱和/或N阱。
閘極結構140是金屬閘極。以下描述列出了用於閘極結構140的材料的實施例。閘極結構140的閘極電極142包括導電材料，例如金屬或金屬化合物。用於閘極結構140的閘極電極142的合適金屬材料包括釕、鈀、鉑、鎢、鈷、鎳、和/或導電的金屬氧化物、以及其他合適的P型金屬材料，並包括鉿(Hf)、鋯(Zr)、鈦(Ti)、鉭(Ta)、鋁(Al)、鋁化物和/或導電的金屬碳化物(例如碳化鉿、碳化鋯、碳化鈦、和碳化鋁)，以及對於N型金屬材料的其他合適的材料。在一些實施例中，閘極結構140的閘極電極142包括功函數層，其被調諧以具有適當的功函數以增強場效電晶體裝置的性能。例如，合適的N型功函數金屬包括Ta、TiAl、TiAlN、TaCN、其他N型功函數金屬、或其組合；而合適的P型功函數金屬材料包括TiN、TaN、其他P型功函數金屬、或其組合。在一些實施例中，在功函數層上形成諸如鋁層、銅層、鈷層、或鎢層的導電層，使得閘極結構140的閘極電極142包括設置在介電層144之上的功函數層，和設置在功函數層之上且在閘極帽(為簡化起見未示出)的之下的導電層。在實施例中，根據設計要求，閘極結構140的閘極電極142具有範圍從約5奈米至約40奈米的厚度。
在示例性實施方式中，介電層144包括界面的氧化矽層(為簡化起見未分別示出)，例如，厚度範圍為約5埃(angstrom(Å))至約10埃的熱氧化物或化學氧化物。在示 例性實施方式中，介電層144更包括高介電常數(high-K)介電材料，選自氧化鉿(HfO2)、氧化鉿矽(HfSiO)、氮氧化鉿矽(HfSiON)、氧化鉿鉭(HfTaO)、氧化鉿鈦(HfTiO)、氧化鉿鋯(HfZrO)中的一種或多種、其組合，和/或其他合適的材料。在一些應用中，高介電常數介電材料包括大於6的介電常數(K)值。根據設計要求，使用介電常數(K)值為7或更高的介電材料。可以經由原子層沉積(ALD)或其他合適的技術形成高介電常數介電層。根據本文描述的實施例，閘極介電層的高介電常數介電層包括範圍從約10到約30埃或其他合適厚度的厚度。其他介電材料也可用於介電層144，例如MgCaO或Al2O3。
在其他實施方式中，在介於閘極電極142和Al1-xGaxN層130之間不存在介電層144。
在示例性實施方式中，層間介電層160是氧化矽或低介電常數(low-K)介電材料。低介電常數介電材料包括氮氧化矽、氮化矽(Si3N4)、一氧化矽(SiO)、碳氧化矽(SiOC)、真空、和其他介電質或其他合適的材料。
基於裝置設計和結構強度上的考量(例如縱橫比)來選擇GaN層120的厚度。在一實施方式中，GaN層120的厚度在介於約20奈米至約10微米(μm)的範圍內。
第三化合物半導體層122(成核層)可包括介於2至8奈米之間的厚度。
Al1-xGaxN層130包含的主要是AlN，甚於GaN。在一實施方式中，對於Al1-xGaxN，x在0
Figure 108125310-A0101-12-0010-24
x
Figure 108125310-A0101-12-0010-25
0.4的 範圍內。在一實施方式中，Al1-xGaxN層130形成為AlN層，並且GaN成份是在GaN層120之上形成AlN膜的過程中產生的無意的副產物。Al1-xGaxN層130的厚度在約1奈米至約20奈米之間。此厚度範圍是重要的，因為對於Al1-xGaxN層130，這種薄膜是優選的，以包括藉由經GaN層120施加的拉伸應力的晶體變形。這種晶體變形增強了Al1-xGaxN層130的鐵電性質。具體地，在Al1-xGaxN層130中的Al原子被拉往遠離一些相鄰的N原子並且更靠近其他相鄰的N原子。兩個相鄰的Al原子被拉往不同的方向。因此，AlGaN材料包括鐵電離子簇的多域，其使得Al1-xGaxN層130的極化能夠通過由閘極結構140施加的不同外部電場而反轉。
第1B圖至第1D圖示出了厚度對Al1-xGaxN層130的鐵電性質的影響。如第1B圖所示，對於10奈米的厚度，清楚地觀察到具有顯著的鐵電轉換特性和飽和區的對稱P-V磁滯迴線，這說明了Al1-xGaxN層130中的鐵電性。奈米級Al1-xGaxN層130的剩餘極化強度(Pr)和矯頑電壓(Vc)分別為1.5μC/cm2和3.4V。在I-V中出現兩個明顯的開關電流峰值，更證實了Al1-xGaxN層130的鐵電極化轉換特性。注意，PV磁滯迴線的兩個陡坡區域說明了軟開關特性，揭示了電極化可以很容易地完全切換。另一方面，如第1C圖所示，對於25奈米的厚度，P-V曲線和I-V曲線呈現平面型形狀，這說明了沒有鐵電性的順電特性。如第1D圖所示，對於38奈米的厚度，說明了沒有鐵電性的順電特性。也就是說，Al1-xGaxN層130具有的厚度大於一閾值(例如，約20 奈米)，Al1-xGaxN層130將不會顯現鐵電性質。
第1E圖顯示應變對於Al1-xGaxN層130的鐵電性質的影響。Al1-xGaxN層130的極化轉換特性至少部分歸因於介於Al1-xGaxN層130和GaN120之間的異質接面處的應變效應。由於GaN的面內晶格常數大於在Al1-xGaxN層130內的AlN的面內晶格常數，因此Al1-xGaxN層130遭受拉伸應變。第1E圖示出了介於Al1-xGaxN層130和GaN120之間的異質接面的表面增強拉曼散射(SERS)光譜，其中Al1-xGaxN層130的厚度分別為10和25奈米。拉曼位移在643.8~646.4cm-1附近與應變敏感的E2(高)聲子模式有關。位於654.2cm-1處的峰(虛線)對應於E2(高)模式中Al1-xGaxN層130的無應變狀態。可以看出，E2(高)峰相對於無應變狀態向低頻側移動，這說明了在Al1-xGaxN層130中的面內拉伸應變。在10奈米Al1-xGaxN層130中的E2(高)峰的位移大於在25奈米Al1-xGaxN層130中的位移，顯示了在較薄的Al1-xGaxN層130中更多的面內拉伸應變。隨著AlN厚度從10奈米增加到25奈米，由於介於Al1-xGaxN層130和GaN層120之間的異質接面中的應變弛豫，E2(高)拉曼峰接近無應變狀態。
在一實施方式中，GaN層120以Ga面極性形成。Al1-xGaxN層130的初始極化(亦即，沒有施加外部電場)指向在[0001]軸的GaN層。在GaN層120以N面極性生長的情況下，Al1-xGaxN層130的初始極化指向遠離在[0001]軸的GaN層120。在本文的描述中，Ga面極性的GaN層120 用作說明性的實施例，不限制本揭示內容的範圍。
如第1F圖所示，在GaN層120之上形成Al1-xGaxN層130，Al1-xGaxN層130的主要晶體取向遵循GaN層120的晶體取向。當沒有電位施加到Al1-xGaxN層130時，Al1-xGaxN層130的電極化指向GaN層120(如第1F圖中的箭號所示)，導致在介於Al1-xGaxN層130和GaN層120之間的界面中形成二維電子氣區域124。在開啟狀態下，例如，經由閘極結構140施加的正電壓，如第1F圖中的「+V」所示，Al1-xGaxN層130的電極化保持指向GaN層120，並且二維電子氣區域124經由穿隧效應促進高速電荷載子移動。如第1G圖所示，在關閉狀態下，例如，經由閘極結構140施加負電壓「-V」，將Al1-xGaxN層130的電極化反轉，朝往遠離GaN層120，這促進二維電子氣區域的耗盡遠離介於Al1-xGaxN層130和GaN層120之間的界面(耗盡區域126)。
參看第2圖，在替代的實施方式中，示例性結構200包括源極/汲極結構250，其直接接觸GaN層120。Al1-xGaxN層230位於閘極結構140下方並且在介於兩個相鄰的源極/汲極結構250之間延伸。類似於第1A圖的結構100，在一些實施方式中，沒有介電層144，並且閘極電極142直接接觸Al1-xGaxN層230。
在一實施方式中，示例性結構100、200可以配置為金屬氧化物半導體高電子遷移率電晶體(MOS-HEMT)或高電子遷移率電晶體(HEMT)。
此外，示例性結構100、200可以用在1-T鐵電記憶體單元中，其中位線連接到源極/汲極端子150、250，並且字線連接到閘極結構140。
第3A圖顯示另一個示例性結構300。參看第3A圖，結構300包括基板310，例如矽或藍寶石基板；在基板310之上的第一III-V化合物半導體(例如GaN)的第一化合物半導體層320；在第一化合物半導體層320之上的第二III-V化合物半導體(其包含氮化鋁AlN)的第二化合物半導層330；以及在第二化合物半導體層330之上且互相隔開的兩個電極340A、340B。可選地，在介於基板310和第一化合物半導體層320之間形成第三化合物半導體材料(例如，AlN)的成核層322。層310、320、330、和322可類似於在結構100中的層110、120、130、和122。
各種導電材料可作為歐姆接觸電極340A、340B，例如金、銀、鉑、鋁、或銦。在一實施方式中，電極340A、340B是鉑。
在一實施方式中，層330是Al1-xGaxN。第二化合物半導體層330(Al1-xGaxN層)主要包含的是AlN，甚於GaN。在一實施方式中，對於Al1-xGaxN，x在0
Figure 108125310-A0101-12-0014-26
x
Figure 108125310-A0101-12-0014-27
0.4的範圍中。在一實施方式中，第二化合物半導體層330(Al1-xGaxN層)形成為AlN層，並且GaN成分是在第一化合物半導體層320(GaN層)上方形成AlN膜的過程中產生的無意的副產物。第二化合物半導體層330(Al1-xGaxN層)包括介於約1奈米至約20奈米的厚度。此厚度範圍是關鍵 的，因為對於第二化合物半導體層330(Al1-xGaxN層)，這種薄膜是優選的，以包括藉由經第一化合物半導體層320(GaN層)施加的拉伸應力的晶體結構變形。
在一實施方式中，第一化合物半導體層320(例如GaN)是未摻雜的。
如第3B圖所示，在初始狀態下(亦即，在沒有施加外部電場的情況下)，在整個第二化合物半導體層330(Al1-xGaxN層)中的電極化朝向第一化合物半導體層320(GaN層)，如箭頭所示。在初始狀態中，二維電子氣區域324存在於介於第二化合物半導體層330(Al1-xGaxN層)和第一化合物半導體層320(GaN層)之間的界面中。
如第3C圖所示，在操作中，當經由電極340A施加正的外部電場時，亦即，在電極340A處的電壓(繪示中顯示為+V)高於在340B處的電壓(繪示中顯示為接地符號)，與電極340A相鄰的第二化合物半導體層330(Al1-xGaxN層)的第一部分330A的電極化保持指向第一化合物半導體層320(GaN層)，其具有二維電子氣區域324A形成在界面中。對於相鄰於電極340B的第二化合物半導體層330(Al1-xGaxN層)的第二部分330B，電極化在其方向上切換，現在指向遠離第一化合物半導體層320(GaN層)。因此，耗盡區域326B形成在介於第二部分330B(AlGaN區域)和第一化合物半導體層320(GaN層)之間的界面中。因此，淨電極化從電極340A朝向電極340B。
如第3D圖所示，在操作中，當經由電極340A施 加負的外部電場時，亦即，在電極340B處的電壓(繪示中顯示為接地符號)高於在電極340A處的電壓(繪示中顯示為-V)，與電極340B相鄰的第二化合物半導體層330(Al1-xGaxN層)的第二部分330B(AlGaN區域)的電極化現在指向第一化合物半導體層320(GaN層)，其具有二維電子氣區域324B形成在界面中。對於與電極340A相鄰的第一部分330A(AlGaN區域)，電極化在方向上切換，現在指向遠離第一化合物半導體層320(GaN層)。因此，耗盡區域326A形成在介於第一部分330A(AlGaN區域)和第一化合物半導體層320(GaN層)之間的界面中。因此，淨電極化從電極340B朝向電極340A。
因此，示例性結構300基本上包括串聯耦合的兩個鐵電電容器，並且可作為在鐵電記憶體或其他應用中的記憶體單元。介於電極340A、340B之間的淨電極化或電阻值可用於指示保存在記憶體單元中的「1」或「0」邏輯狀態。此外，由於鐵電電容器的負電容的電感特性，結構300也可作為電感器。
第3E圖示出了第3A圖的結構300的替代或另外的實施方式。參看第3E圖，介電層332位於介在電極340A或340B和第二化合物半導體層330(Al1-xGaxN層)之間。介電層332是Al2O3、HfO2、ZrO2、或其他合適的介電材料中的一種或多種。介電層332的功能之一為用於減少來自鐵電第二化合物半導體層330(Al1-xGaxN層)的漏電流。在鐵電第二化合物半導體層330(Al1-xGaxN層)的厚度T1小於約 8奈米的情況下，第二化合物半導體層330(Al1-xGaxN層)的漏電流可能變得更嚴重。在一實施方式中，介電層332的厚度T2在約2奈米至約20奈米的範圍內。
第4A圖顯示另一個示例性結構400。除了電極440延伸穿過第二化合物半導體層330(Al1-xGaxN層)並直接接觸第一化合物半導體層320(GaN層)之外，結構400類似於結構300。因此，結構400基本上包含單個電容裝置。電極440可包括與電極340的導電材料相同或不同的導電材料。例如，在電極340是Pt的情況下，電極440是銦(In)或其他合適的導電材料。
第4B圖顯示第4A圖的結構400的替代或另外的實施方式。參看第4B圖，介電層332位於介在電極340和第二化合物半導體層330(Al1-xGaxN層)之間。介電層332是Al2O3、HfO2、ZrO2、或其他合適的介電材料中的一種或多種。介電層332的功能之一為用於減少來自鐵電第二化合物半導體層330(Al1-xGaxN層)的漏電流。在鐵電第二化合物半導體層330(Al1-xGaxN層)的厚度T3小於約8奈米的情況下，第二化合物半導體層330(Al1-xGaxN層)的漏電流可能變得更嚴重。在一實施方式中，介電層332的厚度T4在介於約2奈米至約20奈米的範圍內。電極440延伸穿過介電層332和鐵電第二化合物半導體層330(Al1-xGaxN層)，並且直接接觸第一化合物半導體層320(GaN層)。在一實施方式中，第一化合物半導體層320(GaN層)是未摻雜的。
在示例的應用中，鐵電結構300、400可用作鐵 電記憶體單元中的鐵電電容器。例如，在1電晶體1電容器(1-transistor 1-capacitor)的配置中，鐵電結構300、400可耦合至電晶體的源極/汲極端子。電晶體的閘極可以耦合為字線，並且電晶體的另一個源極/汲極端子可以耦合至記憶體單元的位線。第二化合物半導體層330(Al1-xGaxN層)的可逆的極化方向可影響電阻值和通過源極/漏極端子的電流值，其指示儲存在記憶體單元中的「1」或「0」邏輯狀態。
第5圖示出了示例性製造製程500，其可用於製造示例性結構100、200、300、400、和其他半導體結構/裝置。第6A圖至第6E圖示出了在製造示例性結構100的製程500中的各個階段的示例性晶圓，作為說明性實施例。
繼續參看第5圖，在示例性操作510中，接收晶圓600。第6A圖顯示晶圓600包括基板610。在一實施例中，基板610是矽或藍寶石。在一實施例中，可選地，晶圓600也包括在基板610上的AlN的成核層。
在示例性操作520中，也參看第6B圖，可在基板610上(或AlN層)形成GaN層620，使用金屬有機化學氣相沉積(MOCVD)、分子束磊晶(MBE)、或其他合適的製程。在一實施方式中，GaN層620形成為具有足夠大的厚度，使得上表面622上的晶體結構不受基板610或基板610上的成核層施加到其下表面624的應力的影響。在一實施方式中，GaN層620包括範圍從約20奈米到約10微米的厚度。
GaN層620可是本質的，或者可被摻雜為N型， 例如，經由供應額外的含Si或Ge的前趨物，或者可被摻雜為P型，例如，經由使用Mg前趨物。其他合適的摻雜程序，例如，Si的離子注入，用於N型的Ge雜質或用於P型的Mg雜質，也是可能的並且包括在本揭示內容中。出於說明性目的，GaN層620是本質的，具有或不具有無意的摻雜。例如，由於氮空位，GaN層620可能被無意地摻雜為N型。
在一實施方式中，對於GaN層620，III族氮化物材料的選擇，決定於在GaN層620上介於III族原子和氮原子之間的面內原子間距離大於在氮化鋁AlN中介於鋁原子和氮原子之間的面內原子間距離。GaN符合這些示例性標準。
在示例性操作530中，也參看第6C圖，在GaN層620上形成AlN層630。在一實施方式中，形成的AlN層630的厚度範圍為約1奈米至約20奈米。1至20奈米的範圍是關鍵的，因為這樣小的厚度確保施加到AlN層630的晶格不匹配力具有足夠的拉伸應力以實現或保持AlN層630的鐵電性質。AlN層630可以包含少量的GaN，亦即，Al1-xGaxN，其中0
Figure 108125310-A0101-12-0019-28
x
Figure 108125310-A0101-12-0019-29
0.4。可利用電漿增強原子層沉積(PE-ALD)或其他合適的方法來形成AlN層630。在一實施方式中，AlN層630形成在與GaN層620相同的面方向上。
具體地，操作530包括PE-ALD製程的子操作530(1)-530(5)的重複的序列。重複的子操作530(1)-530(5)的每個循環完成了形成AlN的單晶層(即單層)的反應循環。在示例性子操作530(1)中，鋁源前趨物沉 積在GaN層620的上表面622之上。鋁源前趨物是三甲基鋁(TMA)或氯化鋁(AlCl4)或其他合適的鋁源前趨物。在一實施方式中，TMA作為鋁源前趨物，並在反應室中脈衝到上表面622上約20ms(毫秒)至約40ms。
在示例性子操作530(2)中，經由使用氬氣(Ar)或氮氣(N2)的惰性氣體吹掃來移除未反應的TMA分子。在電漿關閉的情況下，吹掃持續約3秒至約10秒。
在示例性子操作530(3)中，晶圓600暴露於氮源前趨物的電漿。氮前趨物是氨氣(NH3)或氮氣加氫氣(N2+H2)。例如，在150至300W的電漿功率下進行暴露於NH3，時間5至60秒。
在示例性子操作530(4)中，經由使用Ar或N2的惰性氣體吹掃除去未反應的氮源前趨物分子，並關閉電漿。吹掃可持續約3秒至約10秒。
在示例子操作530(5)中，將氬Ar電漿施加到形成的單層AlN分子上以進行逐層退火(layer-by-layer annealing，ALA)處理。通過經由Ar電漿的ALA處理，能量從入射離子或自由基轉移到由530(1)-530(4)子操作形成的沉積的單層AlN。ALA處理可以增強原子遷移並增加單層AlN表面上的表面溫度，這改善了沉積的單層AlN的結晶。此外，ALA處理更移除鋁源或氮源的化學吸附前趨物的配體。因此，通過ALA處理調節AlN單層表面的化學性質。因此，使用氬電漿對每個單層AlN進行ALA處理，大大提高了AlN層630的結晶質量。
重複子操作530(1)-530(5)，直到達到所需的AlN層630厚度，其不超過20奈米。
沉積溫度在介於約250℃至約400℃的範圍內。
在示例性操作540中，也參看第6D圖，在AlN層630之上形成並圖案化介電層644。在一實施方式中，介電層644包括高介電常數介電材料，選自氧化鉿(HfO2)、氧化鉿矽(HfSiO)、氧氮化鉿矽(HfSiON)、鉿鉭氧化物(HfTaO)、鉿鈦氧化物(HfTiO)、氧化鉿鋯(HfZrO)中的一種或多種，其組合，和或其他合適的材料ZrO2、Al2O3、LaO、TiO、Ta2O5、Y2O3、STO、BTO、BaZrO、HfZrO、HfLaO。
高介電常數介電層644可經由化學氣相沉積(CVD)或原子層沉積(ALD)或其他合適的技術形成。根據本文描述的實施方式，高介電常數介電層644包括範圍從約5埃(A)到約25埃的厚度或其他合適的厚度。
介電層644的圖案化通過孔646而暴露AlN層630。
在示例性操作550中，也參看第6E圖，在AlN層630之上形成源極/汲極結構650，例如，經由孔646，並且閘極電極642形成在介電層644之上並且鄰近源極/汲極結構650。閘極電極642和源極/汲極結構650可以使用相同的導電材料製成，或者可能由不同的材料製成。
Al1-xGaxN(具有0
Figure 108125310-A0101-12-0021-30
x
Figure 108125310-A0101-12-0021-31
0.4)和GaN異質接面的裝置具有許多優點，包括增加的壓電極化和介於GaN與 AlGaN之間的界面處的電荷。減少了壓電散射，並且增強經由二維電子氣區域的電子遷移率。此外，經由使用本揭示內容的技術形成具有鐵電性質的Al1-xGaxN層，二維電子氣區域的耗盡特性得到改善，這使得相關的鐵電HEMT、MOSHEMT、或鐵電電容器、鐵電記憶體裝置更加理想。
本文描述的示例性實施方式用於說明的目的，並不限制本揭示內容的範圍。例如，GaN層可以由其他III族氮化物代替，只要另一III族氮化物具有對在其上生長的Al1-xGaxN薄膜施加拉伸應力的晶格。例如，GaN層可以用InN或InGaN代替。
通過以下實施方式的描述可以進一步理解本揭示內容。
在結構實施方式中，結構包括基板、在基板之上的GaN層、直接在GaN層之上的Al1-xGaxN層、在Al1-xGaxN層之上的閘極電極、以及在GaN層之上且相鄰於閘極結構的源極/汲極結構。Al1-xGaxN層具有鐵電的性質。
在另一種結構實施方式中，結構包括基板、在基板之上的第一III族氮化物的第一層、在第一III族氮化物層之上的第二III族氮化物的第二層、以及在第二III族氮化物的第二層之上的第一電極。第二III族氮化物含有AlN並具有鐵電性質。
在方法實施方式中，在基板之上形成第一III族氮化物層。第一III族氮化物包括介於III族原子和氮原子之間的第一原子間距離。第一原子間距離大於在氮化鋁中介於 鋁原子與氮原子之間的第二原子間距離。在第一III族氮化物層上形成氮化鋁層。氮化鋁層具有小於20奈米的厚度。
本揭示內容之一些實施方式提供了一種半導體裝置，包含：基板、GaN層、Al1-xGaxN層、閘極電極、以及一源極/汲極結構。GaN層在基板之上；Al1-xGaxN層直接在GaN層之上，且Al1-xGaxN層具有鐵電性質；閘極電極在Al1-xGaxN層之上；源極/汲極結構在GaN層之上，且鄰接於閘極電極。
在一些實施方式中的半導體裝置，在Al1-xGaxN層中，0
Figure 108125310-A0101-12-0023-32
x
Figure 108125310-A0101-12-0023-33
0.4。
在一些實施方式中的半導體裝置，其中源極/汲極結構位在Al1-xGaxN層上。
在一些實施方式中的半導體裝置，其中Al1-xGaxN層具有範圍從約1奈米至20奈米的厚度。
在一些實施方式中的半導體裝置，其中GaN層也包括InN。
在一些實施方式中的半導體裝置，其中基板包括藍寶石。
在一些實施方式中的半導體裝置，其中基板是矽，並且更包含成核層，其介於矽基板和GaN層之間。
在一些實施方式中的半導體裝置，其中成核層是AlN。
本揭示內容之一些實施方式提供了一種半導體裝置，包含：基板、第一III族氮化物的第一層、第二III族氮化物的第二層、以及第一電極。第一III族氮化物的第一 層在基板之上；第二III族氮化物的第二層在第一III族氮化物的第一層之上，且第二III族氮化物的第二層包含AlN並且具有鐵電性質；第一電極在第二III族氮化物的第二層之上。
在一些實施方式中的半導體裝置，更包含第二電極，其接觸第一III族氮化物的第一層。
在一些實施方式中的半導體裝置，更包含第二電極，其接觸第二III族氮化物的第二層，並且與第一電極隔開。
在一些實施方式中的半導體裝置，更包含介電層，其位在介於第一電極和第二III族氮化物的第二層之間。
在一些實施方式中的半導體裝置，其中第一III族氮化物是未摻雜的GaN，並且第二III族氮化物是鐵電AlGaN，其具有小於20奈米的厚度。
在一些實施方式中的半導體裝置，其中第二III族氮化物的第二層是AlGaN，並且具有範圍從約1奈米至約20奈米的厚度。
在一些實施方式中的半導體裝置，其中基板包括藍寶石。
在一些實施方式中的半導體裝置，其中第一III族氮化物的第一層包括GaN。
在一些實施方式中的半導體裝置，其中第二III族氮化物是Al1-xGaxN，0
Figure 108125310-A0101-12-0024-34
x
Figure 108125310-A0101-12-0024-35
0.4。
本揭示內容之一些實施方式提供了一種製造半 導體裝置的方法，包含：在基板之上形成第一III族氮化物層，第一III族氮化物包括介於一第III族原子和一氮原子之間的第一面內原子間距離，第一面內原子間距離大於在氮化鋁中介於一鋁原子和一氮原子之間的第二面內原子間距離；以及在第一III族氮化物層之上形成氮化鋁層，氮化鋁層具有小於20奈米的厚度。
在一些實施方式中的製造半導體裝置的方法，其中氮化鋁層在與第一III族氮化物層之相同的面方向形成。
在一些實施方式中的半導體裝置方法，其中形成氮化鋁層包括一生長周期：在第一III族氮化物上沉積鋁源前趨物；移除鋁源前趨物的未反應的分子；施加氮源前趨物的電漿；移除氮源前趨物的未分應的分子；以及施加氬電漿或氦/氬混合物電漿。
可以組合上述各種實施方式以提供進一步的實施方式。本說明書中提及和/或在申請數據表中，列出的所有美國專利案、公佈的美國專利申請案、美國專利申請案，外國專利案，外國專利申請案、和非專利出版物，通過引用整體併入本文。可以修改實施方式的各方面，如果必要的話，採用各專利案、申請案、和出版物的概念來提供進一步的實施方式。
根據以上的詳細描述，可以對實施方式進行這些和其他改變。一般而言，在以下的請求項中，所使用的用語不應該被解釋為將請求項限制為說明書中所揭露的具體 實施方式和請求項中，而是應該解釋為包括所有可能的實施方式以及與這樣的請求項均等的全部範圍。因此，請求項不受本揭示內容的限制。
100‧‧‧結構
110‧‧‧基板
120‧‧‧第一化合物半導體層(GaN層)
122‧‧‧第三化合物半導體層
130‧‧‧第二化合物半導層(Al1-xGaxN層)
140‧‧‧閘極結構
142‧‧‧閘極電極
144‧‧‧介電層
150‧‧‧源極/汲極結構
160‧‧‧層間介電層

Claims (1)

  1. 一半導體裝置，包含：一基板；一GaN層，在該基板之上；一Al 1-xGa xN層，直接在該GaN層之上，該Al 1-xGa xN層具有鐵電性質；一閘極電極，在該Al 1-xGa xN層之上；以及一源極/汲極結構，在該GaN層之上，且鄰接於該閘極電極。
TW108125310A 2018-09-26 2019-07-17 半導體裝置 TW202013515A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862736954P 2018-09-26 2018-09-26
US62/736,954 2018-09-26
US16/235,997 US10847623B2 (en) 2018-09-26 2018-12-28 Semiconductor device with ferroelectric aluminum nitride
US16/235,997 2018-12-28

Publications (1)

Publication Number Publication Date
TW202013515A true TW202013515A (zh) 2020-04-01

Family

ID=69883572

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108125310A TW202013515A (zh) 2018-09-26 2019-07-17 半導體裝置

Country Status (3)

Country Link
US (3) US10847623B2 (zh)
CN (1) CN110957353A (zh)
TW (1) TW202013515A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI826179B (zh) * 2022-12-12 2023-12-11 國立陽明交通大學 氮化鎵電晶體裝置
TWI830026B (zh) * 2020-06-23 2024-01-21 台灣積體電路製造股份有限公司 半導體結構及其形成方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10847623B2 (en) * 2018-09-26 2020-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with ferroelectric aluminum nitride
US11569382B2 (en) * 2020-06-15 2023-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of fabricating the same
WO2022084802A1 (ja) * 2020-10-20 2022-04-28 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の駆動方法
DE102021201789A1 (de) * 2021-02-25 2022-08-25 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Elektronisches Bauelement und Verfahren zum Herstellen eines elektronischen Bauelements
CN115312596A (zh) * 2021-05-07 2022-11-08 联华电子股份有限公司 高电子迁移率晶体管及其制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011094715A1 (en) * 2010-01-29 2011-08-04 Georgia Tech Research Corporation Methods and systems for generating millimeter-wave oscillations
US8710511B2 (en) * 2011-07-29 2014-04-29 Northrop Grumman Systems Corporation AIN buffer N-polar GaN HEMT profile
CN109104880B (zh) * 2016-04-01 2022-10-11 英特尔公司 用于增强的开状态和关状态性能的带有阈值电压切换的基于铁电的场效应晶体管
WO2018094046A1 (en) * 2016-11-16 2018-05-24 The Regents Of The University Of California A structure for increasing mobility in a high electron mobility transistor
US10847623B2 (en) * 2018-09-26 2020-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with ferroelectric aluminum nitride

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI830026B (zh) * 2020-06-23 2024-01-21 台灣積體電路製造股份有限公司 半導體結構及其形成方法
TWI826179B (zh) * 2022-12-12 2023-12-11 國立陽明交通大學 氮化鎵電晶體裝置

Also Published As

Publication number Publication date
US10847623B2 (en) 2020-11-24
US11502176B2 (en) 2022-11-15
US11996451B2 (en) 2024-05-28
US20200098871A1 (en) 2020-03-26
CN110957353A (zh) 2020-04-03
US20220384582A1 (en) 2022-12-01
US20210074817A1 (en) 2021-03-11

Similar Documents

Publication Publication Date Title
US11502176B2 (en) Semiconductor device with ferroelectric aluminum nitride
CN110911492B (zh) 电子器件和制造该电子器件的方法
US9590100B2 (en) Semiconductor devices containing an epitaxial perovskite/doped strontium titanate structure
US11855171B2 (en) Semiconductor device and forming method thereof
US20170141235A1 (en) Negative Capacitance Field Effect Transistor With Charged Dielectric Material
CN109727870A (zh) 半导体器件及其制造方法
CN108231863B (zh) 半导体装置及其制造方法
US11107736B1 (en) Gate structures for semiconductor devices
TW202002283A (zh) 半導體裝置的製造方法
US12046665B2 (en) Forming semiconductor structures with two-dimensional materials
JP2019012827A (ja) 窒化ガリウム系の半導体装置及びその製造方法
US20200203499A1 (en) Semiconductor device and method of manufacturing the same
US11729992B2 (en) Nonvolatile memory device and cross point array device including the same
CN112349775B (zh) 超陡亚阈值摆幅器件及其制备方法
TW202005090A (zh) 穿隧場效電晶體裝置
TWI685970B (zh) 半導體結構
US20230403862A1 (en) Ferroelectric tunnel junctions with conductive electrodes having asymmetric nitrogen or oxygen profiles
TW201941433A (zh) 半導體結構的製造方法及半導體裝置