CN112309967B - 背光模组及其制作方法 - Google Patents
背光模组及其制作方法 Download PDFInfo
- Publication number
- CN112309967B CN112309967B CN202011108559.8A CN202011108559A CN112309967B CN 112309967 B CN112309967 B CN 112309967B CN 202011108559 A CN202011108559 A CN 202011108559A CN 112309967 B CN112309967 B CN 112309967B
- Authority
- CN
- China
- Prior art keywords
- electrode
- photoresist
- conductive layer
- area
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 46
- 238000000034 method Methods 0.000 claims abstract description 123
- 238000000059 patterning Methods 0.000 claims abstract description 35
- 239000011149 active material Substances 0.000 claims abstract description 33
- 238000005530 etching Methods 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims description 109
- 239000000463 material Substances 0.000 claims description 38
- 238000002834 transmittance Methods 0.000 claims description 12
- 238000004380 ashing Methods 0.000 claims description 9
- 230000003247 decreasing effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 10
- 238000001312 dry etching Methods 0.000 description 8
- 238000001039 wet etching Methods 0.000 description 8
- 239000007769 metal material Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical group [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- NPXOKRUENSOPAO-UHFFFAOYSA-N Raney nickel Chemical class [Al].[Ni] NPXOKRUENSOPAO-UHFFFAOYSA-N 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- HKBLLJHFVVWMTK-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti].[Ti] HKBLLJHFVVWMTK-UHFFFAOYSA-N 0.000 description 1
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 150000002484 inorganic compounds Chemical class 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Planar Illumination Modules (AREA)
Abstract
本申请提出了一种背光模组的制作方法，包括：在衬底上形成第一导电层以及第一绝缘层；在所述第一绝缘层上形成有源材料层；利用一多段式掩膜板对该第一绝缘层及该有源材料层图案化处理，以露出部分该第一导电层，以及使该有源材料层形成有源构件；在该有源构件上形成第三导电层，以形成该背光模组的源漏极。本申请利用一多段式掩膜板同时形成有源构件以及柔性电路板的绑定端子的第一电极的开口，使得第三导电层能够同时形成源漏极、柔性电路板的绑定端子的第二电极、及发光元件的绑定端，减小了制程工艺的蚀刻次数，简化了背光模组的工艺难度，提高了制程效率。
Description
技术领域
本申请涉及显示领域，特别涉及一种背光模组及其制作方法。
背景技术
现有的发光二极管显示器件的背光模组通常包括驱动电路板及位于驱动电路板上的发光二极管，例如Micro LED或Mini LED，因此背光模组的结构设计在高分辨率产品尤为重要。
金属氧化物具有较高的迁移率、适应低温工艺、优良均匀性和表面平坦性等优点，因此该材料常常被应用于背板的制作。而对于传统的背沟道蚀刻结构的其通常需要4到光罩工艺，以及通过氧化铟锡桥接构成绑定端子的两层金属层。而由于氧化铟锡电阻大且易老化，导致显示不均及LED点亮过程中出现死灯情况，严重影响良率；其次，该现有的驱动电路板的制程通常需要多道光罩及多次湿法及干法蚀刻才能形成，而蚀刻次数过多增加了驱动电路板的工艺难度，导致成本的增加。
因此，亟需一种背光模组及其制作方法以解决上述技术问题。
发明内容
本申请提供一种背光模组及其制作方法，以解决现有发光二极管显示器件制程工艺复杂的技术问题。
为解决上述问题，本申请提供的技术方案如下：
本申请提出了一种背光模组的制作方法，其包括：
在衬底上形成第一导电层，经图案化处理以形成所述背光模组的第一端子的第一电极；
在所述第一导电层上形成第一绝缘层及有源材料层；
利用一多段式掩膜板对所述第一绝缘层及所述有源材料层图案化处理，以露出部分所述第一导电层，以及使所述有源材料层形成有源构件；
在所述有源构件上形成第三导电层，以形成所述背光模组的源漏极以及所述第一端子的第二电极和所述背光模组第二端子的第一绑定电极；
在保留的所述第三导电层上形成第二绝缘层；
在所述第二绝缘层上形成第四导电层，经图案化处理以形成所述第一端子的第三电极。
在本申请的背光模组的制作方法中，在衬底上形成第一导电层，经图案化处理以形成所述背光模组的第一端子的第一电极的步骤包括：
在所述衬底上形成一第一导电层；
利用第一光罩及第一蚀刻工艺对所述第一导电层图案化处理，使所述第一导电层形成所述背光模组的栅极以及所述背光模组第一端子的第一电极。
在本申请的背光模组的制作方法中，利用一多段式掩膜板对所述第一绝缘层及所述有源材料层图案化处理，以露出部分所述第一导电层、以及使所述有源材料层形成有源构件的步骤包括：
在所述有源材料层上形成一光阻材料层；
利用第二光罩对所述光阻材料层图案化处理，使所述光阻材料层形成相互分离的第一光阻区及第二光阻区，以及位于所述第一光阻区与所述第二光阻区之间的第一开口区；
利用第二蚀刻工艺移除所述第一绝缘层及所述第一导电层中未被所述第一光阻区和所述第二光阻区覆盖的部分，形成第一过孔，以露出所述第一开口区对应的所述第一电极；
对所述第一光阻区和所述第二光阻区中的光阻材料进行灰化处理，保留部分第二光阻区中的光阻材料；
利用第三蚀刻工艺移除未被部分第二光阻区中的光阻材料覆盖的有源材料层，形成所述有源构件。
在本申请的背光模组的制作方法中，所述第二光阻区包括相互连接的第一光阻子区、第二光阻子区和第三光阻子区，所述第一光阻子区的厚度小于所述第二光阻子区及所述第三光阻子区的厚度，所述第一光阻子区的厚度与所述第一光阻区的厚度相等。
在本申请的背光模组的制作方法中，对所述第一光阻区和所述第二光阻区中的光阻材料进行灰化处理，保留部分第二光阻区中的光阻材料的步骤包括：
去除第一光阻区及第二光阻区中第一光阻子区中的光阻材料、以及减小第二光阻区中第二光阻子区和第三光阻子区的厚度，形成部分第二光阻区。
在本申请的背光模组的制作方法中，所述多段式掩膜板包括第一掩膜区、第二掩膜区及第三掩膜区；
所述第一掩膜区与所述第一开口区对应，所述第二掩膜区与第一光阻区及第一光阻子区对应，所述第三掩膜区与所述第二光阻子区和所述第三光阻子区对应；
所述第一掩膜区、所述第二掩膜区及所述第三掩膜区的光透过率逐渐增加或逐渐减小。
在本申请的背光模组的制作方法中，在所述有源构件上形成第三导电层，以形成所述背光模组的源漏极以及所述第一端子的第二电极和所述背光模组第二端子的第一绑定电极的步骤包括：
在所述有源构件上形成一第三导电层；
利用第三光罩以及第四蚀刻工艺对所述第三导电层图案化处理，使所述第三导电层形成所述背光模组的源漏极、所述第一端子的第二电极、以及所述第二端子的第一绑定电极；
其中，所述源漏极位于所述有源构件上，所述第二电极通过所述第一过孔与所述第一电极电连接。
在本申请的背光模组的制作方法中，在保留的所述第三导电层上形成第二绝缘层的步骤包括：
利用第四光罩工艺以及第五蚀刻工艺对所述第二绝缘层图案化处理，使所述第二绝缘层形成位于所述第二电极上的第二过孔及位于所述第一绑定电极上的第二开口。
在本申请的背光模组的制作方法中，在所述第二绝缘层上形成第四导电层，经图案化处理以形成所述第一端子的第三电极的步骤包括：
在所述第二绝缘层上形成第四导电层；
利用第五光罩工艺对所述第四导电层图案化处理，使所述第四导电层形成所述第一端子的第三电极，所述第三电极通过所述第二过孔与所述第二电极电连接；或者，
利用第五光罩工艺对所述第四导电层图案化处理，使所述第四导电层形成所述第一端子的第三电极、以及所述第二端子的第二绑定电极，所述第三电极通过所述第二过孔与所述第二电极电连接，所述第二绑定电极通过所述第二开口与所述第一绑定电极电连接。
本申请还提出了一种背光模组，所述背光模组包括发光区和远离所述发光区的第一绑定区；
所述发光区内设置有多个发光单元，任一所述发光单元包括衬底、位于所述衬底上的栅极、位于所述栅极上的第一绝缘层、位于所述第一绝缘层上的有源构件、位于所述有源构件上的源漏极、位于所述源漏极上的第二绝缘层以及位于所述第二绝缘层内的第二端子及位于所述第二端子上的发光器件，所述第二端子包括与所述有源构件同层设置以及与所述源漏极在同一道工艺中形成的第一绑定电极；
所述第一绑定区内设置有至少一个第一端子，所述第一端子包括位于所述衬底上以及电连接的第一电极、第二电极以及第三电极，所述第一电极、所述第二电极以及所述第三电极叠层设置，所述第一电极与所述栅极同层设置，所述第二电极与所述有源构件同层设置以及与所述源漏极在同一道工艺中形成，所述第三电极位于所述第二绝缘层上。
有益效果：本申请利用一多段式掩膜板同时形成有源构件以及柔性电路板的绑定端子的第一电极的开口，使得第三导电层能够同时形成源漏极、柔性电路板的绑定端子的第二电极、及发光元件的绑定端，减小了制程工艺的蚀刻次数，简化了背光模组的工艺难度，提高了制程效率。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为本申请背光模组的制作方法的步骤图；
图2为本申请背光模组的俯视结构图；
图3A为本申请背光模组的制作方法的第一种工艺流程图；
图3B为本申请背光模组的制作方法的第二种工艺流程图；
图3C为本申请背光模组的制作方法的第三种工艺流程图；
图3D为本申请背光模组的制作方法的第四种工艺流程图；
图3E为本申请背光模组的制作方法的第五种工艺流程图；
图3F为本申请背光模组的制作方法的第六种工艺流程图；
图3G为本申请背光模组的制作方法的第七种工艺流程图；
图3H为本申请背光模组的制作方法的第八种工艺流程图；
图3I为本申请背光模组的制作方法的第九种工艺流程图；
图3J为本申请背光模组的制作方法的第十种工艺流程图；
图3K为本申请背光模组的制作方法的第十一种工艺流程图；
图3L为本申请背光模组的制作方法的第十二种工艺流程图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
现有的背光模组的制程通常需要多道光罩及多次湿法及干法蚀刻才能形成，而蚀刻次数过多增加了背光模组的工艺难度，导致成本的增加。
请参阅图1～图3，本申请提出了一种背光模组100的制作方法，其包括：
S10、在衬底10上形成第一导电层20，经图案化处理以形成所述背光模组100的第一端子200的第一电极202；
S20、在所述第一导电层20上形成第一绝缘层30及有源材料层40；
S30、利用一多段式掩膜板80对所述第一绝缘层30及所述有源材料层40图案化处理，以露出部分所述第一导电层20，以及使所述有源材料层40形成有源构件401；
S40、在所述有源构件401上形成第三导电层50，以形成所述背光模组100的源漏极以及所述第一端子200的第二电极502和所述背光模组100第二端子300的第一绑定电极503；
S50、在保留的所述第三导电层50上形成第二绝缘层60；
S60、在所述第二绝缘层60上形成第四导电层70，经图案化处理以形成所述第一端子200的第三电极701。
本申请利用一多段式掩膜板80同时形成有源构件401以及柔性电路板的绑定端子的第一电极202的开口，使得第三导电层50能够同时形成源漏极、柔性电路板的绑定端子的第二电极502、及发光器件的绑定端，减小了制程工艺的蚀刻次数，简化了背光模组100的工艺难度，提高了制程效率。
现结合具体实施例对本申请的技术方案进行描述。
请参阅图2，所述背光模组100包括多个发光单元和位于所述背光模组边缘的绑定区，该绑定区内设置有多个第一端子200，任一所述发光单元内的设置有薄膜晶体管和用于与发光器件连接的第二端子300。
在本实施例中，所述背光模组100包括位于所述衬底10上的驱动电路层，该驱动电路层可以包括多个薄膜晶体管。所述薄膜晶体管可以为蚀刻阻挡型、背沟道蚀刻型或顶栅薄膜晶体管型等结构，具体没有限制。本申请以传统的背沟道蚀刻型为例进行说明。
在本实施例中，请参阅图3A～图3L，图3A～图3L均为图2中以AA为截面的部分剖面图，步骤S10具体可以包括：
S101、在所述衬底10上形成一第一导电层20；
在本步骤中，所述衬底10的材料可以根据产品的刚性及柔性确定，例如玻璃、石英的刚性材料或者聚酰亚胺的柔性材料等。
在本步骤中，请参阅图3A和图3B所述第一导电层20可以采用钼、铝、铝镍合金、钼钨合金、铬、或铜等金属，也可以使用上述几种金属材料的组合物。由于所述第一导电层20用于形成所述背光模组100的栅极201，因此所述第一导电层20的材料可以为钼。
S102、利用第一光罩及第一蚀刻工艺对所述第一导电层20图案化处理，使所述第一导电层20形成所述背光模组100的栅极201、以及所述背光模组100第一端子200的第一电极202；
在本步骤中，在所述第一导电层20上涂覆一层光阻材料层，以及利用预定掩膜板对该光阻材料层曝光，经显影后使得该光阻材料层图案化，以及利用所述第一蚀刻工艺对所述第一导电层20进行蚀刻处理，使所述第一导电层20形成所述背光模组100的栅极201、以及所述背光模组100第一端子200的第一电极202。
在本步骤中，所述第一蚀刻工艺可以为湿法蚀刻工艺。
S103、在图案化后的所述第一导电层20上形成所述第一绝缘层30。
在本实施例中，请参阅图3C，步骤S30具体可以包括：
S301、在所述有源材料层40上形成一光阻材料层；
在本步骤中，所述有源材料层40可以为半导体氧化物，例如铟镓锌氧化物。
S302、利用第二光罩对所述光阻材料层图案化处理，使所述光阻材料层形成相互分离的第一光阻区91及第二光阻区92，以及位于所述第一光阻区91与所述第二光阻区92之间的第一开口区93；
在本步骤中，所述第二光阻区92包括相互连接的第一光阻子区921、第二光阻子区922和第三光阻子区923，所述第一光阻子区921和第三光阻子区923在所述第二光阻子区922的两侧，所述第一光阻子区921的厚度小于所述第二光阻子区922的厚度，所述第一光阻子区921的厚度与所述第三光阻子区923的厚度相等，所述第一光阻子区921的厚度与所述第一光阻区91的厚度相等。
在本步骤中，所述多段式掩膜板80包括第一掩膜区801、第二掩膜区802及第三掩膜区803；所述第一掩膜区801与所述第一开口区93对应，所述第二掩膜区802与第一光阻区91及第一光阻子区921对应，所述第三掩膜区803与所述第二光阻子区922及所述第三光阻子区923对应；所述第一掩膜区801、所述第二掩膜区802及所述第三掩膜区803的光透过率逐渐增加或逐渐减小。
例如，当所述光阻材料为正性光阻时，所述第一掩膜区801的光透过率可以为100％，所述第二掩膜区802的光透过率可以为50％，所述第三掩膜区803的光透过率可以为0。所述第一掩膜区801、所述第二掩膜区802及所述第三掩膜区803的光透过率逐渐减小，经显影后，所述第一掩膜区801对应的光阻材料全部去除，所述第二掩膜区802对应的光阻材料厚度变为原来的一半，所述第三掩膜区803对应的光阻材料全部保留。
例如，当所述光阻材料为负性光阻时，所述第一掩膜区801的光透过率可以为0，所述第二掩膜区802的光透过率可以为50％，所述第三掩膜区803的光透过率可以为100％。所述第一掩膜区801、所述第二掩膜区802及所述第三掩膜区803的光透过率逐渐增加，经显影后，所述第一掩膜区801对应的光阻材料保留，所述第二掩膜区802对应的光阻材料厚度变为原来的一半，所述第三掩膜区803对应的光阻材料全部去除。
上述实施例只是其中一种情况，所述第一掩膜区801、所述第二掩膜区802及所述第三掩膜区803的具体光透过率可以根据实际情况限定。
S303、利用第二蚀刻工艺移除所述第一绝缘层30及所述第一导电层20中未被所述第一光阻区91和所述第二光阻区92覆盖的部分，形成第一过孔301，以露出所述第一开口区93对应的所述第一电极202；
在本实施例中，所述第二蚀刻工艺包括第一次湿法蚀刻和第一次干法蚀刻，所述第一次湿法蚀刻用于去除所述第一开口区93对应的有源材料层40，所述第一次干法蚀刻用于去除所述第一开口区93对应的第一绝缘层30，以形成所述第一过孔301，从而使部分所述第一电极202裸露。
S304、对所述第一光阻区91和所述第二光阻区92中的光阻材料进行灰化处理，保留部分第二光阻区92中的光阻材料；
请参阅图3D，在本步骤中，主要利用灰化工艺去除第一光阻区91及第二光阻区92中第一光阻子区921中的光阻材料、以及减小第二光阻区92中第二光阻子区922的厚度，形成部分第二光阻区92。
在本实施例中，该灰化处理一般利用等离子气体去除光阻材料，等离子气体可以为但不限于氧气、氮气等。
或者，从图3D至图3E的工艺中，可以省去灰化工艺的步骤，即通过上述第一次湿法蚀刻去除所述第一开口区93对应的有源材料层40，以及利用第一次干法蚀刻去除所述第一开口区93对应的第一绝缘层30，以及去除第一光阻区91及第二光阻区92中第一光阻子区921和第三光阻子区923中的光阻材料、以及减小第二光阻区92中第二光阻子区922的厚度，形成部分第二光阻区92，即利用上述干法蚀刻工艺代替了灰化处理，简化制程。
S305、利用第三蚀刻工艺移除未被部分第二光阻区92中的光阻材料覆盖的有源材料层40，形成所述有源构件401。
请参阅图3E，在本步骤中，其主要通过第三蚀刻工艺对所述有源材料层40图案化处理，以形成所述背光模组100的有源构件401。
在本实施例中，请参阅图3F～3G，步骤S40具体可以包括：
S401、在所述有源构件401上形成一第三导电层50；
S402、利用第三光罩以及第四蚀刻工艺对所述第三导电层50图案化处理，使所述第三导电层50形成所述背光模组100的源漏极501、所述第一端子200的第二电极502、以及所述第二端子300的第一绑定电极503；
在本实施例中，所述第三导电层50的金属材料一般需要弯折性能及导电性能较高的材料，以及同时兼顾防氧化的功能，例如所述第三导电层50的金属材料可以为钛铝合金，即形成钛铝钛的三明治结构。
在本实施例中，所述源漏极501位于所述有源构件401上，所述有源构件401作为对应薄膜晶体管的开关。
在本实施例中，所述第一端子200的第二电极502通过所述第一过孔301与所述第一电极202电连接。所述第一过孔301的数量不限于上述一个，可以为多个。
在本实施例中，所述第二端子300与所述第一端子200位于所述背光模组100的两侧，避免将两个连接端子设置在同一侧而增加下边框或上边框的间距。
在本实施例中，所述第一端子200为与柔性电路板连接的端子，所述第二端子300为与发光器件连接的端子，例如Micro LED或Mini LED等。
在本实施例中，所述第一端子200的第二电极502及所述第二端子300的第一绑定电极503可以为与所述有源材料层40同一道工艺形成，即在形成有源构件401之前，先将所述第一过孔301蚀刻完成；其次在形成有源材料层40时，使其在同一道光罩工艺中将有源材料层40图案化形成所述第一端子200的第二电极502、所述第二端子300的第一绑定电极503、及所述有源构件401。
或者，在上述实施例的基础上，通过有源材料层40形成所述有源构件401以及所述第二端子300的第一绑定电极503，所述第一端子200的第二电极502通过第三导电层50形成。
在本实施例中，所述第四蚀刻工艺可以为湿法蚀刻。
在本实施例中，在形成所述源漏极501后，还包括：
S50、在保留的第三导电层50上形成第二绝缘层60；以及，利用第四光罩工艺以及第五蚀刻工艺对所述第二绝缘层60图案化处理，使所述第二绝缘层60形成位于所述第二电极502上的第二过孔601及位于所述第一绑定电极503上的第二开口602。
请参阅图3H，所述第二绝缘层60可以与所述第一绝缘层30的材料相同，例如硅氧化合物、碳硅化合物等无机化合物。
在本步骤中，由于所述柔性电路板的绑定端为与贴合端，因此所述第一端子200的结构需要凸出于所述背光模组100，即在第二电极502上形成第二过孔601以便在第二绝缘层60上第三电极701，以及使第三电极701通过第二过孔601与第二电极502电连接；其次，由于发光器件结构可以内嵌于背光模组100内，因此其可以形成较大口径的所述第二开口602。
在本实施例中，所述第五蚀刻工艺可以为干法蚀刻工艺。
在本实施例中，在形成所述第二绝缘层60后，还包括：
S60、在所述钝化层上形成第四导电层70；以及，利用第五光罩工艺对所述第四导电层70图案化处理，使所述第四导电层70形成所述第一端子200的第三电极701，所述第三电极701通过所述第二过孔601与所述第二电极502电连接；
请参阅图3I～3J，所述第四导电层70的材料主要为像素电极，例如其可以为但不限于氧化铟锡，或者其他导电性良好的金属材料等。所述像素电极的制备主要用于形成所述第一端子200的第三电极701，所述第三电极701通过所述第二过孔601与所述第二电极502电连接，所述第三电极701主要用于与柔性电路板对应的端口电连接。
在本实施例中，请参阅图3K，上述步骤还可以为：
利用第五光罩工艺对所述第四导电层70图案化处理，使所述第四导电层70形成所述第一端子200的第三电极701、以及所述第二端子300的第二绑定电极，所述第三电极701通过所述第二过孔601与所述第二电极502电连接，所述第二绑定电极702通过所述第二开口602与所述第一绑定电极503电连接。
本步骤与图3G中的结构类似，其主要是利用第四导电层70同时形成了第一端子200的第三电极701以及第二端子300的第二绑定电极。新增加的所述第二绑定电极内置与所述第二开口602内，对应的发光器件的大小不限定于开口的大小，其可以与柔性电路板一样，设置在所述背光模组100上。
在本实施例中，请参阅图3L，在衬底10上形成第一导电层20以及第一绝缘层30的步骤可以包括：在所述衬底10上形成一第一导电层20；以及，利用第一光罩及第一蚀刻工艺对所述第一导电层20图案化处理，使所述第一导电层20形成所述背光模组100的栅极201、所述背光模组100第一端子200的第一电极202、以及所述第二端子300的第三绑定电极203；以及，在图案化后的所述第一导电层20上形成所述第一绝缘层30。
在本步骤中，与图3J或图3K相比，本申请的所述第二端子300还包括位于衬底10上的第三绑定电极，本申请的三层绑定电极可以两两电连接，多层绑定电极的设置可以增加内部电极之间连接的稳定性，例如当某一层电极断路时，其还可以通过另外两层电极传输信号。
在本实施例中，所述第一端子200中的三层电极也可以两两层电极之间电连接，此处不再详细赘述。
本申请根据上述公开的结构，在完成有源构件401及第三导电层50的图案化工艺中，只需要上述第二蚀刻工艺、第三蚀刻工艺、及第四蚀刻工艺即可完成，相当于三次湿法蚀刻及一次干法蚀刻，与现有技术相比减少了蚀刻次数，简化了工艺，提高了产品制程效率。
请参阅图2和图3J～图3L，本申请还提出了一种背光模组100，所述背光模组100包括发光区520和远离所述发光区520的第一绑定区510；
所述发光区520内设置有多个发光单元400，任一所述发光单元400包括衬底10、位于所述衬底10上的栅极201、位于所述栅极201上的第一绝缘层30、位于所述第一绝缘层30上的有源构件401、位于所述有源构件401上的源漏极501、位于所述源漏极501上的第二绝缘层60以及位于所述第二绝缘层60内的第二端子300及位于所述第二端子300上的发光器件，所述第二端子300包括与所述有源构件401同层设置以及与所述源漏极501在同一道工艺中形成的第一绑定电极503；
所述第一绑定区510内设置有至少一个第一端子200，所述第一端子200包括位于所述衬底10上以及电连接的第一电极202、第二电极502以及第三电极701，所述第一电极202、所述第二电极502以及所述第三电极701叠层设置，所述第一电极202与所述栅极201同层设置，所述第二电极502与所述有源构件401同层设置以及与所述源漏极501在同一道工艺中形成，所述第三电极701位于所述第二绝缘层60上。
所述背光模组的相关结构可以参照上述背光模组的制作方法所限定的结构，其工作原理及工艺与上述相同或相似，此处不再赘述。
本申请提出了一种背光模组的制作方法，包括：在衬底上形成第一导电层以及第一绝缘层；在所述第一绝缘层上形成有源材料层；利用一多段式掩膜板对所述第一绝缘层及所述有源材料层图案化处理，以露出部分所述第一导电层、以及使所述有源材料层形成有源构件；在所述有源构件上形成第三导电层，以形成所述背光模组的源漏极。本申请利用一多段式掩膜板同时形成有源构件以及柔性电路板的绑定端子的第一电极的开口，使得第三导电层能够同时形成源漏极、柔性电路板的绑定端子的第二电极、及发光元件的绑定端，减小了制程工艺的蚀刻次数，简化了背光模组的工艺难度，提高了制程效率。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例所提供的一种背光模组的制作方法进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。
Claims (10)
1.一种背光模组的制作方法，其特征在于，包括：
在衬底上形成第一导电层，经图案化处理以形成所述背光模组的第一端子的第一电极；
在所述第一导电层上形成第一绝缘层及有源材料层；
利用一多段式掩膜板对所述第一绝缘层及所述有源材料层图案化处理，以露出部分所述第一导电层，以及使所述有源材料层形成有源构件；
在所述有源构件上形成第三导电层，以形成所述背光模组的源漏极以及所述第一端子的第二电极和所述背光模组第二端子的第一绑定电极；
在保留的所述第三导电层上形成第二绝缘层；
在所述第二绝缘层上形成第四导电层，经图案化处理以形成所述第一端子的第三电极。
2.根据权利要求1所述的背光模组的制作方法，其特征在于，在衬底上形成第一导电层，经图案化处理以形成所述背光模组的第一端子的第一电极的步骤包括：
在所述衬底上形成一第一导电层；
利用第一光罩及第一蚀刻工艺对所述第一导电层图案化处理，使所述第一导电层形成所述背光模组的栅极以及所述背光模组第一端子的第一电极。
3.根据权利要求2所述的背光模组的制作方法，其特征在于，利用一多段式掩膜板对所述第一绝缘层及所述有源材料层图案化处理，以露出部分所述第一导电层、以及使所述有源材料层形成有源构件的步骤包括：
在所述有源材料层上形成一光阻材料层；
利用第二光罩对所述光阻材料层图案化处理，使所述光阻材料层形成相互分离的第一光阻区及第二光阻区，以及位于所述第一光阻区与所述第二光阻区之间的第一开口区；
利用第二蚀刻工艺移除所述第一绝缘层及所述第一导电层中未被所述第一光阻区和所述第二光阻区覆盖的部分，形成第一过孔，以露出所述第一开口区对应的所述第一电极；
对所述第一光阻区和所述第二光阻区中的光阻材料进行灰化处理，保留部分第二光阻区中的光阻材料；
利用第三蚀刻工艺移除未被部分第二光阻区中的光阻材料覆盖的有源材料层，形成所述有源构件。
4.根据权利要求3所述的背光模组的制作方法，其特征在于，所述第二光阻区包括相互连接的第一光阻子区、第二光阻子区和第三光阻子区，所述第一光阻子区的厚度小于所述第二光阻子区及所述第三光阻子区的厚度，所述第一光阻子区的厚度与所述第一光阻区的厚度相等。
5.根据权利要求4所述的背光模组的制作方法，其特征在于，对所述第一光阻区和所述第二光阻区中的光阻材料进行灰化处理，保留部分第二光阻区中的光阻材料的步骤包括：
去除第一光阻区及第二光阻区中第一光阻子区中的光阻材料、以及减小第二光阻区中第二光阻子区和第三光阻子区的厚度，形成部分第二光阻区。
6.根据权利要求4所述的背光模组的制作方法，其特征在于，所述多段式掩膜板包括第一掩膜区、第二掩膜区及第三掩膜区；
所述第一掩膜区与所述第一开口区对应，所述第二掩膜区与第一光阻区及第一光阻子区对应，所述第三掩膜区与所述第二光阻子区和所述第三光阻子区对应；
所述第一掩膜区、所述第二掩膜区及所述第三掩膜区的光透过率逐渐增加或逐渐减小。
7.根据权利要求4所述的背光模组的制作方法，其特征在于，在所述有源构件上形成第三导电层，以形成所述背光模组的源漏极以及所述第一端子的第二电极和所述背光模组第二端子的第一绑定电极的步骤包括：
在所述有源构件上形成一第三导电层；
利用第三光罩以及第四蚀刻工艺对所述第三导电层图案化处理，使所述第三导电层形成所述背光模组的源漏极、所述第一端子的第二电极、以及所述第二端子的第一绑定电极；
其中，所述源漏极位于所述有源构件上，所述第二电极通过所述第一过孔与所述第一电极电连接。
8.根据权利要求7所述的背光模组的制作方法，其特征在于，在保留的所述第三导电层上形成第二绝缘层的步骤包括：
利用第四光罩工艺以及第五蚀刻工艺对所述第二绝缘层图案化处理，使所述第二绝缘层形成位于所述第二电极上的第二过孔及位于所述第一绑定电极上的第二开口。
9.根据权利要求8所述的背光模组的制作方法，其特征在于，在所述第二绝缘层上形成第四导电层，经图案化处理以形成所述第一端子的第三电极的步骤包括：
在所述第二绝缘层上形成第四导电层；
利用第五光罩工艺对所述第四导电层图案化处理，使所述第四导电层形成所述第一端子的第三电极，所述第三电极通过所述第二过孔与所述第二电极电连接；或者，
利用第五光罩工艺对所述第四导电层图案化处理，使所述第四导电层形成所述第一端子的第三电极、以及所述第二端子的第二绑定电极，所述第三电极通过所述第二过孔与所述第二电极电连接，所述第二绑定电极通过所述第二开口与所述第一绑定电极电连接。
10.一种背光模组，其特征在于，所述背光模组包括发光区和远离所述发光区的第一绑定区；
所述发光区内设置有多个发光单元，任一所述发光单元包括衬底、位于所述衬底上的栅极、位于所述栅极上的第一绝缘层、位于所述第一绝缘层上的有源构件、位于所述有源构件上的源漏极、位于所述源漏极上的第二绝缘层以及位于所述第二绝缘层内的第二端子及位于所述第二端子上的发光器件，所述第二端子包括与所述有源构件同层设置以及与所述源漏极在同一道工艺中形成的第一绑定电极；
所述第一绑定区内设置有至少一个第一端子，所述第一端子包括位于所述衬底上以及电连接的第一电极、第二电极以及第三电极，所述第一电极、所述第二电极以及所述第三电极叠层设置，所述第一电极与所述栅极同层设置，所述第二电极与所述有源构件同层设置以及与所述源漏极在同一道工艺中形成，所述第三电极位于所述第二绝缘层上。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011108559.8A CN112309967B (zh) | 2020-10-16 | 2020-10-16 | 背光模组及其制作方法 |
| PCT/CN2020/130443 WO2022077704A1 (zh) | 2020-10-16 | 2020-11-20 | 背光模组及其制作方法 |
| US17/251,288 US20220302181A1 (en) | 2020-10-16 | 2020-11-20 | Backlight module and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011108559.8A CN112309967B (zh) | 2020-10-16 | 2020-10-16 | 背光模组及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112309967A CN112309967A (zh) | 2021-02-02 |
| CN112309967B true CN112309967B (zh) | 2022-03-08 |
Family
ID=74327804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011108559.8A Active CN112309967B (zh) | 2020-10-16 | 2020-10-16 | 背光模组及其制作方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20220302181A1 (zh) |
| CN (1) | CN112309967B (zh) |
| WO (1) | WO2022077704A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116648740A (zh) * | 2021-12-22 | 2023-08-25 | 京东方科技集团股份有限公司 | 驱动背板及其制备方法、显示装置及其制备方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109741684A (zh) * | 2019-01-07 | 2019-05-10 | 京东方科技集团股份有限公司 | 一种电路基板、显示面板及制作方法 |
| KR20190116178A (ko) * | 2018-04-04 | 2019-10-14 | 한국광기술원 | 미세 led 패키지 및 그의 생산방법 |
| CN110471219A (zh) * | 2019-07-31 | 2019-11-19 | 厦门天马微电子有限公司 | Led基板及显示装置 |
| CN110931620A (zh) * | 2019-12-26 | 2020-03-27 | 厦门乾照光电股份有限公司 | 一种Mini LED芯片及其制作方法 |
| CN111477638A (zh) * | 2020-04-28 | 2020-07-31 | Tcl华星光电技术有限公司 | 阵列基板及其制造方法、显示装置 |
| CN211265505U (zh) * | 2019-12-26 | 2020-08-14 | 厦门乾照光电股份有限公司 | 一种Mini LED芯片 |
| CN111584512A (zh) * | 2020-05-14 | 2020-08-25 | Tcl华星光电技术有限公司 | 阵列基板及其制造方法、显示装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI330407B (en) * | 2007-08-13 | 2010-09-11 | Au Optronics Corp | Method of manufacturing thin film transistor and display device applied with the same |
| CN103500730B (zh) * | 2013-10-17 | 2016-08-17 | 北京京东方光电科技有限公司 | 一种阵列基板及其制作方法、显示装置 |
| KR20210095277A (ko) * | 2020-01-22 | 2021-08-02 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
-
2020
- 2020-10-16 CN CN202011108559.8A patent/CN112309967B/zh active Active
- 2020-11-20 US US17/251,288 patent/US20220302181A1/en active Pending
- 2020-11-20 WO PCT/CN2020/130443 patent/WO2022077704A1/zh active Application Filing
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190116178A (ko) * | 2018-04-04 | 2019-10-14 | 한국광기술원 | 미세 led 패키지 및 그의 생산방법 |
| CN109741684A (zh) * | 2019-01-07 | 2019-05-10 | 京东方科技集团股份有限公司 | 一种电路基板、显示面板及制作方法 |
| CN110471219A (zh) * | 2019-07-31 | 2019-11-19 | 厦门天马微电子有限公司 | Led基板及显示装置 |
| CN110931620A (zh) * | 2019-12-26 | 2020-03-27 | 厦门乾照光电股份有限公司 | 一种Mini LED芯片及其制作方法 |
| CN211265505U (zh) * | 2019-12-26 | 2020-08-14 | 厦门乾照光电股份有限公司 | 一种Mini LED芯片 |
| CN111477638A (zh) * | 2020-04-28 | 2020-07-31 | Tcl华星光电技术有限公司 | 阵列基板及其制造方法、显示装置 |
| CN111584512A (zh) * | 2020-05-14 | 2020-08-25 | Tcl华星光电技术有限公司 | 阵列基板及其制造方法、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112309967A (zh) | 2021-02-02 |
| WO2022077704A1 (zh) | 2022-04-21 |
| US20220302181A1 (en) | 2022-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110649043B (zh) | 阵列基板、显示面板、显示装置及阵列基板的制备方法 | |
| CN110119054B (zh) | 显示面板 | |
| CN111312742B (zh) | 背光模组及其制备方法、显示装置 | |
| CN103123911B (zh) | 像素结构及其制作方法 | |
| CN112838100B (zh) | 发光面板及其制作方法 | |
| CN103579220A (zh) | 阵列基板及其制造方法和包括其的显示装置的制造方法 | |
| CN110931510B (zh) | 阵列基板、显示面板及阵列基板的制备方法 | |
| KR20120065521A (ko) | 표시 기판 및 이의 제조 방법 | |
| CN112309967B (zh) | 背光模组及其制作方法 | |
| CN112002636A (zh) | 阵列基板、其制备方法以及显示面板 | |
| US11428996B2 (en) | Display device | |
| CN111276493A (zh) | 显示面板及其制作方法 | |
| KR101835525B1 (ko) | 표시 장치 및 그 제조 방법 | |
| CN111627933B (zh) | 主动元件基板及其制造方法 | |
| CN112420765B (zh) | 灯板及其制造方法、显示装置 | |
| CN114883370A (zh) | 显示面板及其制备方法、显示终端 | |
| TW584908B (en) | Method of manufacturing IPS-LCD by using 4-mask process | |
| CN110176444B (zh) | 一种阵列基板及其形成方法以及显示面板 | |
| CN114551349A (zh) | 阵列基板的制备方法、阵列基板以及显示装置 | |
| KR101983215B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법 | |
| KR20130047006A (ko) | 표시 기판 및 이의 제조 방법 | |
| KR20170054715A (ko) | 표시장치 | |
| CN111312753A (zh) | 背板提高开口率的方法、制作方法、背板及显示面板 | |
| KR20020037845A (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100330097B1 (ko) | 액정표시장치용박막트랜지스터기판및그제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |