KR100726895B1 - 금속이 내포된 단백질을 이용한 다결정 실리콘 박막형성방법 - Google Patents

금속이 내포된 단백질을 이용한 다결정 실리콘 박막형성방법 Download PDF

Info

Publication number
KR100726895B1
KR100726895B1 KR1020050070515A KR20050070515A KR100726895B1 KR 100726895 B1 KR100726895 B1 KR 100726895B1 KR 1020050070515 A KR1020050070515 A KR 1020050070515A KR 20050070515 A KR20050070515 A KR 20050070515A KR 100726895 B1 KR100726895 B1 KR 100726895B1
Authority
KR
South Korea
Prior art keywords
metal
protein
thin film
polycrystalline silicon
silicon thin
Prior art date
Application number
KR1020050070515A
Other languages
English (en)
Other versions
KR20070016219A (ko
Inventor
오재환
김은현
임성훈
Original Assignee
경희대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경희대학교 산학협력단 filed Critical 경희대학교 산학협력단
Priority to KR1020050070515A priority Critical patent/KR100726895B1/ko
Publication of KR20070016219A publication Critical patent/KR20070016219A/ko
Application granted granted Critical
Publication of KR100726895B1 publication Critical patent/KR100726895B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1262Multistep manufacturing methods with a particular formation, treatment or coating of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 절연 기판 상에 다결정 실리콘 박막을 형성하는 방법에 관한 것으로, 특히 절연 기판 상에 금속이 내포된 단백질을 이용한 다결정 실리콘 박막을 형성하는 방법에 관한 것이다.
본 발명의 금속이 내포된 단백질을 이용한 다결정 실리콘 박막 형성방법을 이루는 구성수단은, 다결정 실리콘 박막 형성방법에 있어서, 절연 기판 상에 비정질 물질을 증착하는 단계, 상기 비정질 물질 상에 덮개층을 형성하는 단계, 상기 덮개층 상에 금속이 내포된 단백질을 형성하는 단계, 상기 비정질 물질을 열처리에 의하여 결정화하는 단계를 포함하여 이루어진 것을 특징으로 한다.
비정질 실리콘, 단백질, 덮개층, 금속, 열처리

Description

금속이 내포된 단백질을 이용한 다결정 실리콘 박막 형성방법{the method of crystallization using the protein with metal particles}
도 1은 본 발명에 적용되는 덮개층을 이용한 금속 유도 결정화 방법의 공정 단면도이다.
도 2는 본 발명의 실시예에 따른 금속이 내포된 단백질을 이용한 다결정 실리콘 박막 형성방법의 공정 단면도이다.
도 3은 본 발명의 실시예에 따른 금속이 내포된 단백질의 구조를 설명하기 위한 평면도이다.
도 4는 절연기판 상에 금속이 내포된 단백질과 덮개층을 모두 사용하였을 경우의 다결정 실리콘 박막의 광학사진이다.
도 5는 절연기판 상에 금속이 내포된 단백질을 사용하였지만 덮개층을 사용하지 않은 다결정 실리콘 박막의 광학사진이다.
도 6은 절연기판 상에 금속이 내포된 단백질을 사용하였지만 덮개층을 사용하지 않은 다결정 실리콘 박막 표면의 원자힘 현미경 사진이다.
도 7은 절연기판 상에 금속이 내포된 단백질과 덮개층을 모두 사용하였을 경우의 다결정 실리콘 박막 표면의 원자힘 현미경 사진이다.
도 8은 절연기판 상에 금속이 내포된 단백질과 덮개층을 모두 사용하였을 경 우의 다결정 실리콘 박막의 주사전자 현미경 사진이다.
도 9은 절연기판 상에 금속이 내포된 단백질과 덮개층을 모두 사용하였을 경우의 다결정 실리콘 박막을 전자 산란 회절(Electron back-scattered diffraction)장치를 이용해서 측정한 사진이다.
* 도면의 주요부분에 대한 부호의 설명 *
10 : 절연기판 20 : 완충층
30 : 비정질 물질 31 : 다결정 물질
32 : 그레인 33 : 그레인 경계
40 : 덮개층 50 : 금속
60 : 금속이 내포된 단백질 61 : 금속이 내포된 단백질의 핵
65 : 단백질 지꺼기
본 발명은 절연 기판 상에 다결정 실리콘 박막을 형성하는 방법에 관한 것으로, 특히 절연 기판 상에 금속이 내포된 단백질을 이용한 다결정 실리콘 박막을 형성하는 방법에 관한 것이다.
대부분의 능동행렬 액정디스플레이(AMLCD: Active Matrix Liquid Crystal Display)의 능동소자와 전기발광(electro-luminecence)소자의 스위칭 소자 및 주변회로에는 다결정 실리콘 박막을 이용한 소자가 사용된다.
종래의 비정질 실리콘 막을 다결정 실리콘 막으로 전환하는 방법에는 레이져를 이용한 방법과 고온 열처리를 이용한 고상결정화(solid phase crystallization) 방법 등이 있다.
레지져 빔 조사에 의해 비정질 막을 결정화 시키는 방법은 400℃ 이하에서의 저온 공정이 가능하고 전계효과 이동도(field-effect mobility)가 높은 다결정 실리콘 박막을 제작할 수 있다. 그러나 레이져를 이용한 방법은 대면적 시료 제작에 따른 결정화된 시료의 균일도 확보에 어려움이 있으며, 고가의 레이저 장비가 필요한 문제점도 있어서, 대체 기술이 요구된다.
고온 열처리를 이용한 고상결정화 방법은 600℃ 이상의 고온에서 장시간 열처리하여 다결정 실리콘 박막을 제작하는 방법이다. 그러나 고온 열처리를 이용하는 방법은 높은 결정화 온도와 긴 열처리 시간이 필수적으로 요구된다. 또한 이 방법에 의하여 결정화된 결정립 내부에 많은 결함이 있어 소자 제작에 어려움이 있으며, 높은 결정화 온도로 인하여 유리기판을 사용할 수 없는 문제점이 있다.
최근에는 금속 매개를 이용한 결정화 방법이 제시되고 있는데, 상기 금속 매개를 이용한 결정화 방법에는 금속유도 결정화(Metal induced crytallization) 방법과 금속유도 측면 결정화(Metal induced laternal crytallization) 방법이 있다.
상기 금속 매개를 이용한 결정화 방법에 의하면 다결정 실리콘 박막트랜지스터가 높은 전계 이동도 특성을 가지는 균일한 박막이 형성되는 장점이 있다. 그러 나 상기 금속매개를 이용한 결정화 방법에 의하여 생산된 다결정 실리콘 박막은 금속 오염에 의한 소자의 구조적인 결함으로 전기적 특성의 한계를 나타내는 문제점이 있다.
따라서 이를 개선하기 위해 비정질 물질과 금속사이에 덮개층을 개재하여 금속을 확산시키는 방법을 취함으로서 금속오염 문제를 제거하는 방법으로 덮개층을 이용한 금속 유도 측면 결정화 방법(Metal induced crystallization through a cap layer)이 있다.
그러나 종래의 금속을 이용한 결정화 방법은 금속의 양과 위치를 조절하는 어려움으로 인해 다결정 실리콘의 그레인 크기와 위치를 조절하기 어려운 문제점이 있다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 창안된 것으로, 단백질 내에 존재하는 핵에 금속을 내포하여 기존의 금속 유도 결정화와 금속 유도 측면 결정화 방법에서의 문제점인 금속 양과 위치를 금속이 내포된 단백질을 이용하여 조절할 수 있는 금속이 내포된 단백질을 이용한 다결정 실리콘 박막 형성방법을 제공하는 것을 그 목적으로 한다.
본 발명의 다른 목적은 간단한 방법으로 금속의 양과 위치를 조절하여 저가격에 생산이 가능한 금속이 내포된 단백질을 이용한 다결정 실리콘 박막 형성방법을 제공하는 것을 그 목적으로 한다.
상기와 같은 기술적 과제를 해결하기 위하여 제안된 본 발명인 금속이 내포된 단백질을 이용한 다결정 실리콘 박막 형성방법을 이루는 구성수단은, 다결정 실리콘 박막 형성방법에 있어서, 절연 기판 상에 비정질 물질을 증착하는 단계, 상기 비정질 물질 상에 덮개층을 형성하는 단계, 상기 덮개층 상에 금속이 내포된 단백질을 형성하는 단계, 상기 비정질 물질을 열처리에 의하여 결정화하는 단계를 포함하여 이루어진 것을 특징으로 한다.
또한, 상기 절연 기판 상에 비정질 물질을 증착하는 단계 이전에 상기 절연 기판 상에 완충층을 증착하는 단계를 더 포함하는 것이 바람직하고, 상기 완충층은 실리콘산화막, 실리콘질화막, 실리콘산화질화막, 실리케이트막 및 유기막 중 적어도 하나가 적층되어 형성되는 것을 특징으로 한다.
또한, 상기 완충층 상면은 불산(HF)이 함유된 용액처리방법, 플라즈마를 이용한 화학기상증착법(PECVD), 이온을 이용한 표면처리방법, 오존처리방법, 계면활성제 및 산용액, 염기, 염 또는 알칼리 용액을 이용한 화학적 처리방법 중 어느 하나의 방법에 의하여 표면처리되는 것을 특징으로 한다.
또한, 상기 절연 기판은 유리, 석영, 산화막이 덮여진 단결정 웨이퍼 및 절연막이 덮여진 유연성을 갖는 금속 기판 중 어느 하나인 것이 바람직하고, 상기 절연막은 실리콘산화막, 실리콘질화막, 실리콘산화질화막, 실리케이트막 및 유기막 중 적어도 하나가 적층되어 형성되는 것을 특징으로 한다.
또한, 상기 비정질 물질은 스퍼터링법, 화학기상증착법, 열분해법 중 어느 하나의 방법으로 증착되는 것이 바람직하고, 상기 비정질 물질 상면은 불산(HF)이 함유된 용액처리방법, 플라즈마를 이용한 화학기상증착법(PECVD), 이온을 이용한 표면처리방법, 오존처리방법, 계면활성제 및 산용액, 염기, 염 또는 알칼리 용액을 이용한 화학적 처리방법 중 어느 하나의 방법에 의하여 표면처리되는 것을 특징으로 한다.
또한, 상기 덮개층은 화학기상증착법, 열분해를 이용한 증착법, 프린터코팅법 및 스핀코팅 중 어느 하나의 방법에 의하여 형성되는 것이 바람직하고, 상기 덮개층은 실리콘산화막, 실리콘질화막, 실리콘산화질화막, 실리케이트막 및 유기막 중 적어도 하나가 적층되어 형성되는 것을 특징으로 한다.
또한, 상기 산화질화막은 사일렌(SiH4), 암모니아 및 질소 중 어느 하나와 산화질소(N2O) 또는 산소 중 어느 하나를 이용한 증착법에 의하여 형성되는 것을 특징으로 한다.
또한, 상기 덮개층의 두께는 0.1㎚에서 1000㎚ 사이의 범위인 것이 바람직하고, 상기 덮개층 상면은 불산(HF)이 함유된 용액처리방법, 플라즈마를 이용한 화학기상증착법(PECVD), 이온을 이용한 표면처리방법, 오존처리방법, 계면활성제 및 산용액, 염기, 염 또는 알칼리 용액을 이용한 화학적 처리방법 중 어느 하나의 방법에 의하여 표면처리되는 것을 특징으로 한다.
또한, 상기 금속이 내포된 단백질은 스핀코팅, 프린팅, 담금 방법 중 어느 하나의 방법으로 상기 덮개층 상면 전체 또는 일부에만 형성되는 것이 바람직하고, 상기 금속은 상기 단백질의 핵속에 내포되되, 상기 금속은 니켈(Ni), 철(Fe), 코발트(Co), 팔라듐(Pd), 백금(Pt), 구리(Cu), 은(Ag), 금(Au), 인듐(In), 주석(Sn), 비소(As), 안티몬(Sb) 중 어느 하나이거나 이들의 합금인 것을 특징으로 한다.
또한, 상기 금속이 내포된 단백질의 핵 크기는 3㎚에서 20㎚ 사이의 범위인 것을 특징으로 한다.
또한, 상기 비정질 물질을 결정화 하는 단계는, 상기 금속이 내포된 단백질의 핵만 남겨두고 나머지 유기물을 제거하기 위한 제1 열처리과정과, 상기 남겨진 단백질의 핵을 비정질 물질로 균일하게 확산시켜 상기 비정질물질을 결정화시키기 위한 제2 열처리과정을 포함하여 이루어진 것을 특징으로 한다.
또한, 상기 제1 열처리과정은 복사열, 가시광 영역 또는 자외선 영역의 에너지원을 이용하여 50도 내지 600도의 온도범위에서 이루어지는 것을 특징으로 하고, 상기 제1 열처리과정 이후에 진행되는 상기 제2 열처리과정은 복사열, 가시광 영역 또는 자외선 영역의 에너지원을 이용하여 400도 내지 1400도의 온도범위에서 이루어지는 것을 특징으로 한다.
또한, 상기 제2 열처리과정에 의하여 상기 금속이 내포된 단백질로부터 확산된 금속에 의해 생성된 핵을 중심으로 하여 측방으로 그레인이 성장함으로써 상기 비정질 물질이 결정화되는 것을 특징으로 하고, 상기 복사열을 이용하여 열처리를 하는 경우에는, 온도를 상승시키는 과정과, 결정화가 이루어지는 온도를 유지하는 과정과, 온도를 하강시키는 과정을 포함하여 이루어지는 것을 특징으로 한다.
또한, 상기 제2 열처리과정에 의하여 비정질 물질이 결정화된 이후에, 복사열, 가시광 영역 또는 자외선 영역의 에너지원을 이용하여 400도 내지 1400도의 온도범위에서 상기 비정질 물질을 재결정화 하는 단계가 더 이루어지는 것을 특징으로 한다.
또한, 상기 재결정화 단계는 상기 덮개층을 제거한 후에 이루어지거나, 새로운 덮개층을 적어도 한층을 적층한 후에 이루어지는 것이 바람직하고, 상기 복사열을 이용하여 재결정화 하는 단계는 온도를 상승시키는 과정과, 재결정화가 이루어지는 온도를 유지하는 과정과, 온도를 하강시키는 과정을 포함하여 이루어지는 것을 특징으로 한다.
또한, 상기 결정화된 비정질 물질의 결정구조는 원 또는 디스크 형상을 가지되, 크기가 3㎛에서 500㎛ 사이의 범위를 가지는 그레인으로 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 상기와 같은 구성수단으로 이루어져 있는 본 발명인 금속이 내포된 단백질을 이용한 다결정 실리콘 박막 형성방법에 관한 작용 및 바람직한 실시예를 상세하게 설명한다.
도 1은 본 발명에 적용되는 덮개층을 이용한 금속 유도 결정화 방법을 설명하기 위한 공정도이다. 구체적으로, 도 1은 덮개층 상부에 금속을 직접 증착하는 방법에 의한 금속 유도 결정화 방법에 관한 공정도이다.
먼저, 도 1의 (a)에 도시된 바와 같이, 절연기판(10), 완충층(20), 비정질 물질(30), 덮개층(40)을 순차적으로 증착한다. 그리고, 도 1의 (b)에 도시된 바와 같이, 상기 덮개층(40) 상면에 금속(50)을 직접 증착한다.
상기 절연기판(10)은 특별하게 한정되는 것은 아니지만 비정질 물질의 결정화를 위해 가해지는 온도와 박막 균일도를 감안하여 유리, 석영, 산화막이 덮여진 단결정 웨이퍼 중의 하나를 사용하는 것이 바람직하며, 유연성을 갖는 금속기판에 절연막을 형성한 것을 이용할 수도 있다.
상기 완충층(20)은 공정에서 필수적인 요소가 아니어서 생략할 수도 있지만, 본 발명에서는 상기 완충층(20)을 포함하여 증착하는 것이 더 바람직하다.
상기 덮개층(40)은 상기 금속(50)을 비정질 물질층(30)으로 균일하게 확산시키고 불필요한 유기물과 금속오염으로부터 박막을 보호하는 역할을 한다.
상기 완충층(20), 덮개층(40) 및 금속기판상의 절연막은 모두, 실리콘산화막, 실리콘질화막, 실리콘산화질화막, 실리케이트(silicate)막, 유기막 등을 이용할 수 있는데, 단일막으로 형성할 수도 있고, 동종 또는 이종의 막을 2 이상 적층하여 다중막으로 형성할 수도 있다,
상기 실리콘질화막은 일반적으로 사일렌(SiH4), 암모니아 및 질소 가스를 이용하여 화학기상증착방법에 의해 형성하거나, 질화막 타겟을 이용하여 스퍼터링법으로 형성한다.
상기 질화막이 덮개층으로 이용되는 경우에는 두께가 350 nm에서도 금속을 확산시킬 수 있으나, 내열성이 약해서 600도 이상의 열처리 혹은 레이저조사를 하게 되면 덮개층이 깨지는 경우가 종종 발생한다.
상기 실리콘산화막은 일반적으로 고온에서 산소를 불어넣어 형성하거나, 사일렌(SiH4)과 산소의 가스를 이용하여 화학기상증착 방법에 의해 형성하거나, 또는 산화막 타겟을 이용해서 스퍼터링 방법으로 형성한다. 덮개층으로 이용하는 경우 10 nm 이상의 두께에서는 금속이 확산되기 힘들기 때문에, 수 nm의 두께로 형성시켜야 하는 한계가 있다.
상기 실리콘산화질화막은 사일렌(SiH4)과, 질소 공급원인 암모니아 또는 질소와, 그리고 산소공급원인 산화 질소 또는 산소의 가스를 이용해서 화학기상증착방법으로 형성한다. 또는 산화질화막의 타겟을 이용한 스퍼터링의 방법도 가능하다.
상기 산화질화막을 덮개층 등에 사용하게 되면, 질화막과 마찬가지로 350 nm의 두께에서도 금속을 확산시킬 수 있으면서도, 고온에서 박막이 깨어지는 질화막의 문제점을 해결할 수 있는 장점이 있다. 이는 일반적인 질화막내에 산소의 결합에 의해서 박막이 강해지기 때문인데, 이에 따라 600도 이상의 열처리 또는 레이저 조사시에도 덮개층이 깨지는 현상을 막을 수 있다.
이와 같은 덮개층(40)은 650℃ 이하의 온도에서 0.1 내지 1000 nm 범위 내의 두께로 형성되는 것이 바람직하며, 증착 방법으로는 PECVD(plasma enhanced chemical vapor deposition)법에 의하는 것이 가장 바람직하나, 이에 한정되는 것은 아니어서 일반적인 화학기상증착법이나, 열분해를 이용한 증착법, 프린터 또는 스핀코팅법 등에 의해 증착할 수도 있다.
한편, 덮개층(40)의 상부에 증착되는 금속(50)은 비정질 물질의 결정화 매개 물 또는 유도물질로 작용하는데, 0.001 nm 이상 1000 nm이하의 두께로 증착되는 것이 바람직하다.
상기 금속(50)을 상기 덮개층(40) 상부에 증착하는 방법으로는, 이온주입기를 이용하는 방법, PECVD법, 스퍼터(sputter)법, 새도우 마스크를 이용하는 방법 등을 이용하거나, 산 용액에 용해된 액상의 금속을 이용하는 코팅법, 유기막과 액상의 금속을 혼합한 스핀코팅법, 금속을 함유하는 기체상태의 가스를 이용하는 방법 중에서 선택되는 어느 하나를 이용할 수 있으며, 특별히 이에 한정되는 것이 아니므로, 다른 방법에 의하여 증착할 수도 있다.
또한, 상기 덮개층(40)의 상부에 증착되는 금속(50)은 면 밀도가 1012 내지 1018 cm- 2범위 내의 박막으로 증착되는 것이 바람직하며, 니켈(Ni), 코발트(Co), 팔라듐(Pd), 백금(Pt), 철(Fe), 구리(Cu), 은(Ag), 금(Au), 인듐(In), 주석(Sn), 비소(As), 안티몬(Sb) 등의 단원소 금속을 이용하거나, 상기 각 원소를 하나 이상 포함하는 합금을 이용하여 증착할 수도 있다.
그리고 상기 금속(50)을 0.2 nm이하의 균일한 박막으로 증착하는 것이 용이하지 않으므로, 먼저 0.2 nm이상 1000 nm 이하의 범위에서 임의의 두께로 증착한 후 별도 에칭공정을 통해 0.2 nm이하의 원하는 두께로 에칭하는 방법을 이용할 수도 있다.
이와 같이 비정질물질(30), 덮개층(40), 금속(50)이 순차적으로 증착된 후에는, 상기 비정질물질(30)의 결정화 단계를 거치게 되는데, 비정질물질(30)의 결정 화는 외부에서 열에너지를 가하여 금속(50)을 비정질 물질 내부로 확산시키고, 상기 확산된 금속을 매개로 하여 비정질 물질 내부에 그레인을 성장시키는 방식으로 이루어진다.
이때 사용되는 열에너지원은 특별히 제한되는 것은 아니나, 복사열, 가시광, 자외선, 레이저 등을 이용하는 것이 바람직하다.
또한, 비정질물질(30)의 결정화는 전기장, 자기장, 또는 전자기장이 인가된 상태에서 이루어질 수도 있다.
열에너지 인가방식으로는 열처리, 급속열처리, 레이저 또는 자외선 조사 등의 방법이 많이 이용되며, 상기 열처리방법으로는 할로겐램프, 자외선램프, 퍼니스(furnace) 등을 사용할 수 있으나 이에 한정되는 것은 아니다.
열처리방법을 선택하는 경우에는 400 내지 1400℃의 온도범위에서 결정화를 시키는 것이 바람직하며, 상기 온도범위 내에서 급속 열처리하거나 또는 장시간 열처리하는 방법 중에서 어느 하나를 사용하거나 또는 양자를 모두 사용하는 것도 가능하다.
상기 급속 열처리방법은 바람직하게는 500 내지 900℃ 온도범위 내에서 수십 초의 시간 내에서 수 회 이상 열처리하는 방법이고, 상기 장기간 열처리방법은 400 내지 500℃ 온도범위 내에서 1시간 이상 열처리하는 방법인데, 이러한 온도범위가 절대적인 것은 아니어서 필요에 따라 이와 다른 온도범위에서 급속 열처리나 장기 열처리를 수행할 수도 있다.
상기와 같은 방법에 의하여 비정질물질(30)을 결정화시키기 위해서는, 1차적 으로 사전열처리에 의하여 상기 금속(50)이 덮개층(40) 내부로 확산되게 하고(도 1의 (c) 참조), 2차적인 열처리에 의하여 도 1의 (d)에 도시된 바와 같이, 상기 비정질물질(30) 내부에 침전을 형성하게 되는데, 비정질 실리콘의 경우에는 금속 다이실리사이드 핵(MSi2, 침전)이 형성된다. 형성된 핵을 중심으로 측면 방향으로 그레인이 성장하게 되고 인접하는 그레인 사이에서 그레인 경계가 만들어져 다결정질 물질(31)로 된다.
그레인들이 인접 그레인과 접할 때까지 계속 성장하여 더이상 성장할 수 없을 때가 되면, 비정질물질의 결정화가 완성된다.
비정질물질이 완전하게 결정화된 다음에, 상기 금속(50)과 덮개층(40)을 에칭작업에 의해 제거하면 본 발명에 따라 다결정의 실리콘 박막을 얻을 수 있게 된다.
다음은, 본 발명의 핵심적인 사항인 금속이 내포된 단백질을 이용한 다결정 실리콘 박막 형성방법에 관한 공정을 첨부된 도 2를 참조하여 상세하게 설명한다.
도 2는 본 발명의 실시예를 공정순서대로 도시한 공정 순서도이다.
먼저, 도 2의 (a)에 도시된 바와 같이, 절연기판(10), 완충층(20), 비정질물질(30), 덮개층(40)을 순차적으로 증착하고, 도 2의 (b)에 도시된 바와 같이 상기 덮개층(40) 상면에 금속이 내포된 단백질(60)을 증착한다.
도 2를 참조한 본 발명의 실시예는 전술한 덮개층(40)을 이용한 금속 유도 결정화 방법의 공정순서(도 1 참조)와 거의 일치하므로, 도 1을 참조하여 설명한 덮개층을 이용한 금속 유도 결정화 방법의 공정은 금속이 내포된 단백질을 이용한 다결정 실리콘 박막 형성방법에 유사하게 적용된다.
하지만, 도 2를 참조하여 설명할 본 발명의 실시예는 상기 덮개층(40) 이후의 공정이 금속이 내포된 단백질을 형성하는 단계가 적용되는 것으로, 도 1을 참조하여 설명한 금속을 덮개층 상에 직접 증착하는 방법과 큰 차이점을 가진다.
특히, 도 2를 참조하여 설명할 본 발명의 덮개층(40)은 금속이 내포된 단백질의 핵(61)을 비정질 물질층으로 균일하게 확산시키고 불필요한 단백질 지꺼기와 금속오염으로부터 박막을 보호하는 역할을 한다.
도 2의 (a)에 도시된 바와 같이, 절연기판(10), 완충층(20), 비정질물질(30), 덮개층(40)을 순차적으로 증착하고, 도 2의 (b)에 도시된 바와 같이, 상기 덮개층(40) 상에 금속이 포함된 단백질(60)을 형성한 후에는 열처리 방법에 의하여 상기 비정질 물질(30)을 결정화시켜, 최종적으로 금속이 내포된 단백질을 이용하여 다결정 실리콘 박막을 형성한다.
상기 도 2에는 완충층(20)이 포함되어 있지만, 상기 완충층(20)은 필수적으로 필요한 공정은 아니고, 선택적으로 포함시킬 수 있다. 상기 완충층(20)은 실리콘산화막, 실리콘질화막, 실리콘산화질화막, 실리케이트막 및 유기막 중 하나로 형성되거나, 이들 중 적어도 두개 이상을 적층하여 형성될 수 있다.
상기 완충층(20)을 상기 절연 기판(10)과 비정질 물질(30) 사이에 적층하는 경우에는, 상기 완충층(20)과 상기 비정질 물질(30) 간의 결합력을 증대시키기 위 하여 상기 완충층(20) 상면은 표면처리 된다. 상기 완충층(20) 상면의 표면처리는 불산(HF)이 함유된 용액처리방법, 플라즈마를 이용한 화학기상증착법(PECVD), 이온을 이용한 표면처리방법, 오존처리방법, 계면활성제 및 산용액, 염기, 염 또는 알칼리 용액을 이용한 화학적 처리방법 중 어느 한가지 방법에 의하여 이루어진다.
상기 완충층(20) 또는 상기 비정질 물질(30)이 상면에 적층되는 상기 절연기판(10)은 유리, 석영, 산화막이 덮여진 단결정 웨이퍼 및 절연막이 덮여진 유연성을 갖는 금속 기판 중 어느 하나에 해당한다. 상기 절연 기판(10) 중에 절연막이 덮여진 유연성을 갖는 금속 기판을 사용하는 경우에는, 상기 절연막은 실리콘산화막, 실리콘질화막, 실리콘산화질화막, 실리케이트막 및 유기막 중 어느 하나로 형성되거나, 이들 중 적어도 두개 이상을 적층하여 형성된다.
상기 완충층(20) 또는 상기 절연 기판(10) 상에 적층되는 상기 비정질 물질(30)은 스퍼터링법, 화학기상증착법, 열분해법 중 어느 한가지 방법에 의하여 증착된다. 그리고, 상기 비정질 물질(30) 상면은 상기 덮개층(40)과의 결합력을 위하여 표면처리되는 것이 바람직하다. 즉, 상기 비정질 물질(30) 상면은 불산(HF)이 함유된 용액처리방법, 플라즈마를 이용한 화학기상증착법(PECVD), 이온을 이용한 표면처리방법, 오존처리방법, 계면활성제 및 산용액, 염기, 염 또는 알칼리 용액을 이용한 화학적 처리방법 중 어느 한가지 방법에 의하여 표면처리가 이루어진다.
상기 비정질 물질(30) 상면에 증착되는 상기 덮개층(40)은 화학기상증착법, 열분해를 이용한 증착법, 프린터코팅법 및 스핀코팅법 중 어느 한가지 방법에 의하여 형성된다. 상기 방법에 의하여 증착되는 비정질 물질(30)은 실리콘산화막, 실리 콘질화막, 실리콘산화질화막, 실리케이트막 및 유기막 중 하나로 형성되거나, 이들 중 적어도 두개 이상이 적층되어 형성된다.
상기 비정질 물질(30)을 산화질화막으로 형성하는 경우에는, 사일렌(SiH4), 암모니아 및 질소 중 어느 하나와 산화질소(N2O) 또는 산소 중 어느 하나를 이용한 화학기상증착법에 의하여 형성하거나, 산화질화막의 타겟을 이용한 스퍼터링법으로 형성한다.
상기와 같은 방법과 물질에 의하여 상기 비정질 물질(30) 상면에 증착되는 상기 덮개층(40)의 두께는 0.1㎚에서 1000㎚ 사이의 범위인 것이 바람직하다. 이와 같은 범위의 두께로 증착되는 상기 덮개층(40)의 상면은 금속이 내포된 단백질과의 결합력을 향상시키기 위하여 표면처리가 수행된다. 즉, 상기 덮개층(40)의 상면은 불산(HF)이 함유된 용액처리방법, 플라즈마를 이용한 화학기상증착법(PECVD), 이온을 이용한 표면처리방법, 오존처리방법, 계면활성제 및 산용액, 염기, 염 또는 알칼리 용액을 이용한 화학적 처리방법 중 어느 한가지 방법에 의하여 표면처리된다.
상기 상면이 표면처리된 덮개층(40) 상면에는 금속이 내포된 단백질(60)이 증착된다. 상기 금속이 내포된 단백질(60)은 스피코팅, 프린팅, 담금 방법 중 어느 한가지 방법에 의하여 상기 덮개층(40) 상면 전체 또는 일부에만 형성된다.
상기 금속은 상기 비정질 물질(30)을 열처리에 의하여 결정화시키는 과정에서 촉매로써 사용되기 위하여 상기 단백질(60)의 핵 속에 내포된다. 이와 같이 상기 단백질(60)의 핵 속에 내포되는 상기 금속은 니켈(Ni), 철(Fe), 코발트(Co), 팔 라듐(Pd), 백금(Pt), 구리(Cu), 은(Ag), 금(Au), 인듐(In), 주석(Sn), 비소(As), 안티몬(Sb) 중 어느 하나이거나, 이들 중 적어도 두개 이상이 합쳐진 합금인 것이 바람직하다.
상기와 같은 금속이 내포되는 상기 단백질(60)의 핵 크기는 다양하게 선택될 수 있지만, 본 발명에서는 3㎚에서 50㎚ 사이의 범위로 하고, 바람직하게는 3㎚에서 20㎚ 사이의 범위로 한다.
도 3은 본 발명의 금속이 내포된 단백질의 구조를 나타낸 것으로, 금속이 내포된 단백질(60)을 나타낸 것이며 금속이 내포된 단백질 핵(61)은 단백질 내에 존재하는 것이 바람직하다.
상기와 같은 금속이 내포된 단백질(60)을 형성한 후에는, 열처리 방법에 의하여 상기 비정질 물질(30)을 결정화 한다. 상기 비정질 물질(30)을 결정화하기 위해서는, 사전 열처리 과정인 제1 열처리과정과 본격적인 결정화를 위한 제2 열처리과정을 수행한다.
상기 사전 열처리 과정인 제1 열처리과정에 의해서 상기 금속이 내포된 단백질(60)은 도 2의 (c)에 도시된 바와 같이, 핵(61)만 남겨두고 나머지 유기물은 제거된다. 그리고, 상기 제1 열처리과정 후, 제2 열처리과정에 의하여 도 2의 (d)에 도시된 바와 같이, 상기 남겨진 단백질의 핵(61)을 상기 비정질 물질(30)로 균일하게 확산시켜 상기 비정질 물질(30)을 다결정 물질(31)로 결정화시킨다.
상기 금속이 내포된 단백질(60)의 핵(61)만 남기기 위해 수행되는 상기 제1 열처리과정은 복사열, 가시광 영역 또는 자외선 영역의 에너지원을 이용하여 수행 된다. 이 때의 온도범위는 50도 내지 600도인 것이 바람직하다.
상기와 같은 에너지원과 온도범위에서 수행되는 제1 열처리과정이 끝난 후에는, 복사열, 가시광선 영역 또는 자외선 영역의 에너지원을 이용하여 제2 열처리과정을 수행한다. 이 때의 온도범위는 400도 내지 1400도 범위인 것이 바람직하다.
이와 같은 제1 및 제2 열처리과정에 의하여, 상기 금속이 내포된 단백질(60)의 핵(61)은 상기 덮개층(40)을 통해 상기 비정질 물질(30)로 침투하여 촉매로서 작용하여 비정질 물질을 결정화한다. 즉, 상기 금속이 내포된 단백질로부터 확산된 금속에 의해 생성된 핵을 중심으로 하여 측방으로 그레인이 성장함으로써, 상기 비정질 물질은 결정화된다.
상기와 같이 상기 비정질 물질을 결정화할 때, 상기 제1 및 제2 열처리과정에서 복사열을 이용하는 경우에는, 온도를 상승시키는 과정과, 결정화가 이루어지는 온도를 유지하는 과정과, 온도를 하강시키는 과정을 수행하여 상기 비정질 물질을 결정화한다.
이와 같은 절차에 의하여, 비정질 물질이 결정화되면, 상기 덮개층(40) 이상을 에칭작업에 의하여 제거함으로써, 최종적인 다결정 실리콘 박막을 형성할 수 있다.
한편, 상기와 같이 열처리에 의하여 비정질 물질을 결정화한 후에는, 재결정화 단계를 더 수행할 수 있다. 이와 같은 재결정화 단계는 복사열, 가시광선 영역 또는 자외선 영역의 에너지원을 이용하여 400도 내지 1400도의 온도범위에서 이루어진다. 상기 재결정화 단계는, 상기 덮개층(40)을 제거한 상태에서 이루어질 수도 있고, 새로운 덮개층을 적어도 한 층 이상 적층한 후에 이루어질 수 있다.
상기와 같은 방법에 의하여 상기 비정질 물질을 재결정화할 때, 에너지원으로서 복사열을 이용하는 경우에는, 온도를 상승시키는 과정과, 결정화가 이루어지는 온도를 유지하는 과정과, 온도를 하강시키는 과정을 수행하여 상기 비정질 물질을 재결정화한다.
이상과 같은 결정화 단계 및 재결정화 단계를 거쳐 최종적으로 얻어진 상기 결정화된 비정질 물질의 결정구조는 원 또는 디스크 형상을 가지고, 크기가 3㎛에서 500㎛ 사이의 범위를 가지는 그레인으로 이루어진다.
이하, 도 4 내지 도 9를 참조하여 본 발명의 실시예에 따라 금속이 내포된 단백질을 이용하여 형성된 다결정 실리콘 박막에 관한 실험결과 및 장점을 설명한다.
도 4는 본 발명의 실시예(도 2 참조)에 따라 덮개층(40)을 사용하고 금속이 내포된 단백질(60)을 이용하여 다결정 실리콘 박막을 형성시킨 광학사진이다. 도 4에서는 상기 금속이 내포된 단백질 핵(61)에서 유래된 금속원자가 덮개층(40)으로부터 확산하여 비정질 실리콘과 만나서 금속유도 결정화의 핵으로 작용하고, 상기 핵으로부터 측면성장하여 그레인(32)을 형성한 모습이 나타난다. 즉, 측면 성장한 그레인이 이웃한 그레인(32)과 만나면서 그레인 경계(33)가 형성됨을 확인할 수 있다.
도 5는 본 발명의 실시예(도 2 참조)를 따르되, 덮개층(40)을 사용하지 않고 금속이 내포된 단백질(60)을 이용하여 다결정 실리콘 박막을 형성시킨 광학사진이 다. 비정질 실리콘(30)에 직접 금속이 내포된 단백질이 형성됨으로써 사전 열처리와 열처리 후 단백질 지꺼기(65)가 다결정 실리콘 박막 위에 형성됨을 확인할 수 있다.
따라서 덮개층을 사용하지 않은 경우에는 다결정 실리콘 박막 상에 단백질 지꺼기(65)가 형성되어 오염의 원인이 된다. 뿐만 아니라 본 발명의 실시예에 따라 금속이 내포된 단백질을 이용하고 덮개층을 사용한 경우(도 4 참조)에 비해 덮개층을 사용하지 않은 경우(도 5 참조)에는 광학 현미경 사진에서 볼 수 있듯이 덮개층을 사용하지 않은 경우가 그레인(32)이 작게 형성됨을 확인할 수 있다.
도 6과 도 7은 본 발명의 금속이 내포된 단백질을 이용하여 다결정 실리콘을 형성한 것으로 덮개층(40)을 사용하지 않은 경우(도 6 참조)와 덮개층을 사용한 경우(도 7 참조)의 원자힘 현미경 사진이다. 본 발명의 금속이 내포된 단백질을 사용하여 덮개층을 사용하지 않은 경우 다결정 실리콘 박막의 RMS(root mean square)거칠기 값은 7.19 nm임에 비해 덮개층을 이용하였을 경우에는 2.04 nm로 나타나므로, 본 발명의 금속이 내포된 단백질을 이용하였을 경우, 덮개층도 함께 이용한 것이 박막의 표면 거칠기가 우수하다는 것을 알 수 있다.
도 8은 본 발명의 덮개층(40) 상에 금속이 내포된 단백질을 이용하여 다결정 실리콘을 형성한 전자현미경 사진이다.
구체적인 과정을 살펴보면, 절연 기판(10) 위에 산화막을 이용한 200 nm 의 완충층(20)과 50 nm의 비정질 실리콘 박막(30)을 차례로 증착하고 클리닝 공정을 거친 후에, 덮개층(40)으로 실리콘질화막을 증착하였다.
실리콘질화막을 50 nm 형성한 후, 금속이 내포된 단백질(60) 적층구조로 형성하고, 자외선 처리를 200 도에서 30분 사전 열처리를 하여 금속이 내포된 단백질 핵(61)만을 남겨둔다. 그 후 퍼니스를 이용하여 이용하여 580도에서 20 시간 열처리 한 다음 실리콘질화막을 불산(HF)이 함유된 용액으로 제거하여 다결정실리콘을 형성한 후 전자현미경 사진으로 하나의 그레인을 관찰한 것이다. 하나의 그레인 크기는 200㎛임을 알 수 있다.
도 9는 상기 도 8에서 형성된 다결정 실리콘을 전자 산란 회절(EBSD:electron back scattered diffraction)장치를 이용하여 다결정 실리콘 박막의 결정방향성과 그레인(32) 크기를 나타낸 것이다.
이상에서는 본 발명의 바람직한 실시예에 한정하여 설명하였지만 본 발명은 이에 한정되지 않고 다양하게 변경, 수정될 수 있으며, 이러한 변경이나 수정된 내용도 후술하는 본 발명의 특허청구범위에 기재된 기술적 사상을 바탕으로 하는 한 본 발명의 권리범위에 속하게 됨은 당연하다 할 것이다.
상기와 같은 구성 및 작용 그리고 바람직한 실시예를 가지는 본 발명인 금속이 내포된 단백질을 이용한 다결정 실리콘 박막 형성방법에 의하면, 종래의 금속을 이용한 다결정 실리콘 박막의 형성 방법에서 어려운 금속의 양과 위치 제어 문제를 단백질 핵 속에 금속을 내포함으로써 해결시킬 수 있을 뿐만 아니라, 비정질 물질과 금속이 내포된 단백질 사이에 덮개층을 개재하여 금속을 확산시키는 방식을 취 함으로서 비정질 물질에 금속이 내포된 단백질이 직접 접촉하는 문제에 의해 발생 가능한 유기물 오염문제와 금속 오염 문제를 현저히 감소시킬 수 있는 효과가 있다.
또한, 고가의 레이저 장비를 사용하지 않아도 되므로 레이저를 이용하는 결정화 방법에 비하여 비용이 저렴한 장점이 있다.
또한, 본 발명은 금속을 단백질 핵속에 내포하여 다결정 실리콘을 형성하는 방법으로 종래의 금속매개 결정화 방법의 금속 증착 장비에서 어려운 공정을 줄일 수 있으므로 공정이 단순하다는 장점이 있다.

Claims (25)

  1. 다결정 실리콘 박막 형성방법에 있어서,
    절연 기판 상에 비정질 물질을 증착하는 단계;
    상기 비정질 물질 상에 덮개층을 형성하는 단계;
    상기 덮개층 상에 금속이 내포된 단백질을 형성하는 단계;
    상기 금속이 내포된 단백질의 핵만 남겨두고 나머지 유기물을 제거하기 위한 제1 열처리과정과, 상기 남겨진 단백질의 핵을 비정질 물질로 균일하게 확산시켜 상기 비정질물질을 결정화시키기 위한 제2 열처리과정으로 이루어진 결정화단계를 포함하여 이루어진 것을 특징으로 하는 금속이 내포된 단백질을 이용한 다결정 실리콘 박막 형성방법.
  2. 청구항 1에 있어서,
    상기 절연 기판 상에 비정질 물질을 증착하는 단계 이전에 상기 절연 기판 상에 완충층을 증착하는 단계를 더 포함하는 것을 특징으로 하는 금속이 내포된 단백질을 이용한 다결정 실리콘 박막 형성방법.
  3. 청구항 2에 있어서,
    상기 완충층은 실리콘산화막, 실리콘질화막, 실리콘산화질화막, 실리케이트막 및 유기막 중 적어도 하나가 적층되어 형성되는 것을 특징으로 하는 금속이 내포된 단백질을 이용한 다결정 실리콘 박막 형성방법.
  4. 청구항 3에 있어서,
    상기 완충층 상면은 불산(HF)이 함유된 용액처리방법, 플라즈마를 이용한 화학기상증착법(PECVD), 이온을 이용한 표면처리방법, 오존처리방법, 계면활성제 및 산용액, 염기, 염 또는 알칼리 용액을 이용한 화학적 처리방법 중 어느 하나의 방법에 의하여 표면처리되는 것을 특징으로 하는 금속이 내포된 단백질을 이용한 다결정 실리콘 박막 형성방법.
  5. 청구항 1 또는 청구항 2에 있어서,
    상기 절연 기판은 유리, 석영, 산화막이 덮여진 단결정 웨이퍼 및 절연막이 덮여진 유연성을 갖는 금속 기판 중 어느 하나인 것을 특징으로 하는 금속이 내포된 단백질을 이용한 다결정 실리콘 박막 형성방법.
  6. 청구항 5에 있어서,
    상기 절연막은 실리콘산화막, 실리콘질화막, 실리콘산화질화막, 실리케이트막 및 유기막 중 적어도 하나가 적층되어 형성되는 것을 특징으로 하는 금속이 내포된 단백질을 이용한 다결정 실리콘 박막 형성방법.
  7. 청구항 1 또는 청구항 2에 있어서,
    상기 비정질 물질은 스퍼터링법, 화학기상증착법, 열분해법 중 어느 하나의 방법으로 증착되는 것을 특징으로 하는 금속이 내포된 단백질을 이용한 다결정 실리콘 박막 형성방법.
  8. 청구항 7에 있어서,
    상기 비정질 물질 상면은 불산(HF)이 함유된 용액처리방법, 플라즈마를 이용한 화학기상증착법(PECVD), 이온을 이용한 표면처리방법, 오존처리방법, 계면활성제 및 산용액, 염기, 염 또는 알칼리 용액을 이용한 화학적 처리방법 중 어느 하나의 방법에 의하여 표면처리되는 것을 특징으로 하는 금속이 내포된 단백질을 이용한 다결정 실리콘 박막 형성방법.
  9. 청구항 1 또는 청구항 2에 있어서,
    상기 덮개층은 화학기상증착법, 열분해를 이용한 증착법, 프린터코팅법 및 스핀코팅 중 어느 하나의 방법에 의하여 형성되는 것을 특징으로 하는 금속이 내포된 단백질을 이용한 다결정 실리콘 박막 형성방법.
  10. 청구항 9에 있어서,
    상기 덮개층은 실리콘산화막, 실리콘질화막, 실리콘산화질화막, 실리케이트막 및 유기막 중 적어도 하나가 적층되어 형성되는 것을 특징으로 하는 금속이 내포된 단백질을 이용한 다결정 실리콘 박막 형성방법.
  11. 청구항 10에 있어서,
    상기 산화질화막은 사일렌(SiH4), 암모니아 및 질소 중 어느 하나와 산화질소(N2O) 또는 산소 중 어느 하나를 이용한 증착법에 의하여 형성되는 것을 특징으로 하는 금속이 내포된 단백질을 이용한 다결정 실리콘 박막 형성방법.
  12. 청구항 10에 있어서,
    상기 덮개층의 두께는 0.1㎚에서 1000㎚ 사이의 범위인 것을 특징으로 하는 금속이 내포된 단백질을 이용한 다결정 실리콘 박막 형성방법.
  13. 청구항 10에 있어서
    상기 덮개층 상면은 불산(HF)이 함유된 용액처리방법, 플라즈마를 이용한 화학기상증착법(PECVD), 이온을 이용한 표면처리방법, 오존처리방법, 계면활성제 및 산용액, 염기, 염 또는 알칼리 용액을 이용한 화학적 처리방법 중 어느 하나의 방법에 의하여 표면처리되는 것을 특징으로 하는 금속이 내포된 단백질을 이용한 다결정 실리콘 박막 형성방법.
  14. 청구항 1 또는 청구항 2에 있어서,
    상기 금속이 내포된 단백질은 스핀코팅, 프린팅, 담금 방법 중 어느 하나의 방법으로 상기 덮개층 상면 전체 또는 일부에만 형성되는 것을 특징으로 하는 금속이 내포된 단백질을 이용한 다결정 실리콘 박막 형성방법.
  15. 청구항 14에 있어서,
    상기 금속은 상기 단백질의 핵속에 내포되되, 상기 금속은 니켈(Ni), 철(Fe), 코발트(Co), 팔라듐(Pd), 백금(Pt), 구리(Cu), 은(Ag), 금(Au), 인듐(In), 주석(Sn), 비소(As), 안티몬(Sb) 중 어느 하나이거나 이들의 합금인 것을 특징으로 하는 금속이 내포된 단백질을 이용한 다결정 실리콘 박막 형성방법.
  16. 청구항 15에 있어서,
    상기 금속이 내포된 단백질의 핵 크기는 3㎚에서 20㎚ 사이의 범위인 것을 특징으로 하는 금속이 내포된 단백질을 이용한 다결정 실리콘 박막 형성방법.
  17. 삭제
  18. 청구항 1에 있어서,
    상기 제1 열처리과정은 복사열, 가시광 영역 또는 자외선 영역의 에너지원을 이용하여 50도 내지 600도의 온도범위에서 이루어지는 것을 특징으로 하는 금속이 내포된 단백질을 이용한 다결정 실리콘 박막 형성방법.
  19. 청구항 18에 있어서,
    상기 제1 열처리과정 이후에 진행되는 상기 제2 열처리과정은 복사열, 가시 광 영역 또는 자외선 영역의 에너지원을 이용하여 400도 내지 1400도의 온도범위에서 이루어지는 것을 특징으로 하는 금속이 내포된 단백질을 이용한 다결정 실리콘 박막 형성방법.
  20. 청구항 19에 있어서,
    상기 제2 열처리과정에 의하여 상기 금속이 내포된 단백질로부터 확산된 금속에 의해 생성된 핵을 중심으로 하여 측방으로 그레인이 성장함으로써 상기 비정질 물질이 결정화되는 것을 특징으로 하는 금속이 내포된 단백질을 이용한 다결정 실리콘 박막 형성방법.
  21. 청구항 19에 있어서,
    상기 복사열을 이용하여 열처리를 하는 경우에는, 온도를 상승시키는 과정과, 결정화가 이루어지는 온도를 유지하는 과정과, 온도를 하강시키는 과정을 포함하여 이루어지는 것을 특징으로 하는 금속이 내포된 단백질을 이용한 다결정 실리콘 박막 형성방법.
  22. 청구항 20에 있어서,
    상기 제2 열처리과정에 의하여 비정질 물질이 결정화된 이후에, 복사열, 가시광 영역 또는 자외선 영역의 에너지원을 이용하여 400도 내지 1400도의 온도범위에서 상기 비정질 물질을 재결정화 하는 단계가 더 이루어지는 것을 특징으로 하는 금속이 내포된 단백질을 이용한 다결정 실리콘 박막 형성방법.
  23. 청구항 22에 있어서,
    상기 재결정화 단계는 상기 덮개층을 제거한 후에 이루어지거나, 새로운 덮개층을 적어도 한층을 적층한 후에 이루어지는 것을 특징으로 하는 금속이 내포된 단백질을 이용한 다결정 실리콘 박막 형성방법.
  24. 청구항 22에 있어서,
    상기 복사열을 이용하여 재결정화 하는 단계는 온도를 상승시키는 과정과, 재결정화가 이루어지는 온도를 유지하는 과정과, 온도를 하강시키는 과정을 포함하여 이루어지는 것을 특징으로 하는 금속이 내포된 단백질을 이용한 다결정 실리콘 박막 형성방법.
  25. 청구항 24에 있어서,
    상기 결정화된 비정질 물질의 결정구조는 원 또는 디스크 형상을 가지되, 크기가 3㎛에서 500㎛ 사이의 범위를 가지는 그레인으로 이루어지는 것을 특징으로 하는 금속이 내포된 단백질을 이용한 다결정 실리콘 박막 형성방법.
KR1020050070515A 2005-08-02 2005-08-02 금속이 내포된 단백질을 이용한 다결정 실리콘 박막형성방법 KR100726895B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050070515A KR100726895B1 (ko) 2005-08-02 2005-08-02 금속이 내포된 단백질을 이용한 다결정 실리콘 박막형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050070515A KR100726895B1 (ko) 2005-08-02 2005-08-02 금속이 내포된 단백질을 이용한 다결정 실리콘 박막형성방법

Publications (2)

Publication Number Publication Date
KR20070016219A KR20070016219A (ko) 2007-02-08
KR100726895B1 true KR100726895B1 (ko) 2007-06-14

Family

ID=43650452

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050070515A KR100726895B1 (ko) 2005-08-02 2005-08-02 금속이 내포된 단백질을 이용한 다결정 실리콘 박막형성방법

Country Status (1)

Country Link
KR (1) KR100726895B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030005910A (ko) * 2001-07-10 2003-01-23 엘지.필립스 엘시디 주식회사 비정질막의 결정화방법 및 이를 이용한 액정표시소자의제조방법
KR20040040762A (ko) * 2002-11-08 2004-05-13 진 장 덮개층을 이용한 비정질 물질의 상 변화 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030005910A (ko) * 2001-07-10 2003-01-23 엘지.필립스 엘시디 주식회사 비정질막의 결정화방법 및 이를 이용한 액정표시소자의제조방법
KR20040040762A (ko) * 2002-11-08 2004-05-13 진 장 덮개층을 이용한 비정질 물질의 상 변화 방법

Also Published As

Publication number Publication date
KR20070016219A (ko) 2007-02-08

Similar Documents

Publication Publication Date Title
KR100473996B1 (ko) 비정질 실리콘의 결정화 방법
CN1734788B (zh) 薄膜晶体管及其制造方法
KR100470274B1 (ko) 덮개층을 이용한 비정질 물질의 상 변화 방법
CN1540721A (zh) 半导体器件及其制造方法
JP2006066860A (ja) 薄膜トランジスタ製造方法
KR100671824B1 (ko) 역 스태거드 박막 트랜지스터 제조 방법
TW200924067A (en) Methods of fabricating crystalline silicon, thin film transistors, and solar cells
JP3041177B2 (ja) 半導体装置の製造方法
TW200830426A (en) Method for fabricating a bottom-gate low-temperature polysilicon thin film transistor
US7659185B2 (en) Method for forming silicon thin-film on flexible metal substrate
KR100859761B1 (ko) 다결정 실리콘 박막 및 그 제조방법
KR100726895B1 (ko) 금속이 내포된 단백질을 이용한 다결정 실리콘 박막형성방법
KR20060025624A (ko) 비정질 실리콘 박막의 결정화 방법
KR100712176B1 (ko) 유기 전계 발광 소자 및 그 제조 방법
KR100792406B1 (ko) 다결정 실리콘 박막 형성방법
TWI291718B (en) Active matrix display devices and the manufacture thereof
KR20070043393A (ko) 비정질 실리콘 박막의 결정화 방법 및 박막 트랜지스터제조 방법
US20080095975A1 (en) Polycrystalline silicon thin film and method for forming the same
KR20050097579A (ko) 비정질 물질의 상변화 방법
KR100770255B1 (ko) 박막트랜지스터의 제조 방법
JPH0817741A (ja) 半導体基板の製造方法および半導体装置の製造方法
KR20010026786A (ko) 수소 플라즈마와 전계를 이용한 비정질막의 결정화 방법
KR100796614B1 (ko) 박막트랜지스터의 제조방법
KR101123373B1 (ko) 다결정 실리콘 박막의 제조방법
KR100738659B1 (ko) 니켈 할로겐 화합물 분위기를 이용한 다결정 규소박막의제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
N231 Notification of change of applicant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120516

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee