KR20040040762A - 덮개층을 이용한 비정질 물질의 상 변화 방법 - Google Patents

덮개층을 이용한 비정질 물질의 상 변화 방법 Download PDF

Info

Publication number
KR20040040762A
KR20040040762A KR1020020068994A KR20020068994A KR20040040762A KR 20040040762 A KR20040040762 A KR 20040040762A KR 1020020068994 A KR1020020068994 A KR 1020020068994A KR 20020068994 A KR20020068994 A KR 20020068994A KR 20040040762 A KR20040040762 A KR 20040040762A
Authority
KR
South Korea
Prior art keywords
amorphous material
phase change
metal
cover layer
phase
Prior art date
Application number
KR1020020068994A
Other languages
English (en)
Other versions
KR100470274B1 (ko
Inventor
진 장
김도영
최종현
추병권
Original Assignee
진 장
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 진 장 filed Critical 진 장
Priority to KR10-2002-0068994A priority Critical patent/KR100470274B1/ko
Priority to CN200380102493.XA priority patent/CN1708832B/zh
Priority to PCT/KR2003/002362 priority patent/WO2004042805A1/en
Priority to US10/533,998 priority patent/US7618852B2/en
Priority to AU2003276744A priority patent/AU2003276744A1/en
Publication of KR20040040762A publication Critical patent/KR20040040762A/ko
Application granted granted Critical
Publication of KR100470274B1 publication Critical patent/KR100470274B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 비정질물질의 상 변화방법에 관한 것으로서, 절연기판 상에 비정질물질을 증착하는 단계와, 상기 비정질물질 상에 덮개층을 형성하는 단계와, 상기 덮개층 상에 금속을 증착하는 단계와, 상기 비정질물질을 결정화하는 단계를 포함하는 비정질물질의 상 변화방법을 제공한다.
본 발명에 의하면 비정질물질과 금속 사이에 덮개층을 개재하여 금속을 확산시키는 방식을 취함으로서 종래 금속이 비정질물질과 직접 접촉하는 문제에 의해 발생 가능한 금속오염문제를 현저히 감소시킬 수 있게 해준다.

Description

덮개층을 이용한 비정질 물질의 상 변화 방법{Method of phase transition of amorphous material using a cap layer}
본 발명은 비정질 물질의 상 변화 방법에 관한 것으로서, 더욱 상세하게는 금속이 비정질 물질과 직접 접촉되지 않고도 균일한 박막을 구현할 수 있는 방법에 관한 것이다.
박막트랜지스터(thin film transistor 또는 TFT)는 다결정실리콘 박막을 활성층으로 사용하는 스위칭소자로서 일반적으로 능동행렬 액정디스플레이(active matrix liquid crystal display)의 능동소자와 전기발광소자의 스위칭 소자 및 주변회로에 사용된다.
이러한 박막트랜지스터는 통상 직접 증착, 고온 열처리 또는 레이저열처리방법을 이용하여 제작하게 되는데, 이 중에서 레이저열처리방법은 전자의 두 가지에 비해 400℃ 이하의 저온에서도 결정화(또는 상 변화, 이하에서는 상 변화로 칭한다)가 가능하고 높은 전계효과 이동도(field effect mobility)를 구현할 수 있는 장점을 가져 선호되고 있으나, 상 변화가 불 균일하고 고가의 장비와 낮은 생산성으로 인하여 대면적의 기판 위에 다결정실리콘을 제작하는 경우에 적합하지 않은 문제점도 가지고 있다.
비정질물질 특히 비정질실리콘을 결정화시키는 다른 방법으로 저가의 장비를 사용하여 균일하게 상 변화된 결정질을 얻을 수 있는 고상결정화(solid phase crystallization)방법이 있는데, 이 방법은 높은 결정화온도 뿐 아니라 결정화에 장시간이 필요하여 생산성이 낮다는 것과 유리기판을 사용할 수 없다는 단점을 안고 있다.
한편, 금속을 이용하여 비정질 물질을 상 변화시키는 방법은 고상결정화방법에 비하여 보다 낮은 온도에서 빠른 시간 내에 상 변화가 가능하다는 장점이 있어 많이 연구되어 왔는데 금속유도결정화방법(metal induced crystallization)이 그 중 하나이다.
금속유도결정화방법은 비정질 물질 박막 위에 특정한 종류의 금속을 한 부분이상 직접 접촉시키고 접촉된 부분으로부터 측면 상 변화시키거나 또는 비정질 물질 박막 내에 금속을 도핑해서 주입된 금속으로부터 비정질 물질을 상 변화시키는 기술인데, 그 일례가 도 1a 내지 1c에 개시되어 있다.
먼저, 절연기판(10) 상에 완충층(20)을 형성하고, 상기 완충층(20) 상에 비정질 물질(30)을 화학기상증착(chemical vapor deposition 또는 CVD)방식으로 증착시킨 다음 덮개층(40)으로 산화막을 형성시킨다(도 1a).
덮개층(40)이 형성되면 식각기술을 이용하여 한 부분이상에서 금속이 상기 비정질 물질(30)과 접촉될 수 있도록 상기 덮개층(40)을 패턴닝하고, 상기 패턴닝된 덮개층(40)과 상기 패턴닝으로 인해 노출되는 상기 비정질 물질(30) 상에 금속(50)을 증착시킨 다음 열처리를 하면 비정질 물질 내에서 그레인들(32, 34)이 부분 성장하여 상 변화된 박막(32, 34)이 구현된다(도 1 b).
그러나 종래의 이러한 방법에 의해 비정질 물질을 상 변화시키는 경우에는 비정질 물질(30)과 금속(50)이 직접 접촉하는 영역에서는 금속오염으로 인하여 소자특성이 저감되어 그 부분은 따로 제거하는 공정이 추가되는 등 생산성이 현저히 저하된다.
또한, 박막트랜지스터에서 소스와 드레인 영역에 패턴닝하여 박막을 구현하거나 또는 소스, 드레인 한쪽 부분에 패턴닝하고 박막을 구현하는 경우에는 비정질 물질이 완전하게 상 변화되지 못하고 비정질 물질 영역(37)이 잔존하는 문제점도 안고 있었다(도 1c).
즉, 종래 비정질 물질의 금속유도결정화방법을 사용하면 결정화 온도를 낮출 수 있는 장점이 있는 반면에 상 변화된 박막 내에 침투하는 금속오염으로 인하여 박막 본래의 특성이 저하되는 문제점을 동시에 수반되어 이에 대한 개선책이 다양하게 제안되고 있는 실정이다.
결국 비정질 물질의 금속유도결정화방법을 이용함을 전제한다면 금속으로부터 박막의 오염을 최소화하는 것이 바람직하며 이는 사용되는 금속의 양을 줄이는 것이 가장 중요한 문제로 대두되는 바, 이를 위해 이온주입기를 통해서 금속의 이온농도를 1012내지 1014cm-2로 증착해서 고온처리, 급속열처리 또는 레이저 조사하는 방법과, 종래 금속유도결정화방식에 있어서 점성이 있는 유기박막과 액상의 금속을 혼합하여 스핀코팅(spin coating)방법으로 박막을 증착한 다음 열처리 공정을 수행하여 비정질 물질을 상 변화시키는 방법이 제안되었다.
그러나 현재까지 제안된 방법에 의하는 경우에도 사용되는 금속에 의한 박막의 오염을 크게 개선시킬 수 없으며, 그레인 크기의 대형화 및 균일도 측면에서 여전히 문제점을 안고 있는 것이 작금의 현실이다.
본 발명은 상기와 같은 문제점을 극복하기 위해 안출된 것으로서, 금속을 비정질 물질과 직접 접촉시키지 않고 상 변화가 가능하여 박막의 금속오염 문제를 현저히 개선시킬 수 있는 방법을 제공함에 그 목적이 있다.
본 발명의 다른 목적은 금속을 미량 사용하더라도 균일한 그레인 크기를 가지는 박막을 구현할 수 있도록 함으로서 금속 에칭 공정이 필요 없어 생산성을 제고할 수 있도록 함에 있다.
도 1a 내지 1c는 종래 비정질 물질의 상 변화 방법을 보여주는 단면도.
도 2a 내지 2d는 본 발명에 따른 비정질 물질의 상 변화 방법의 일실시예를 보여주는 단면도.
도 3은 본 발명에 따른 비정질 물질의 상 변화 방법의 다른 실시예를 보여주는 단면도.
도 4는 본 발명에 따른 비정질 물질의 상 변화 방법의 또 다른 실시예를 보여주는 단면도.
도 5a 내지 5c는 본 발명에 따른 비정질 물질의 상 변화 방법의 또 다른 실시예를 보여주는 단면도.
도 6a 내지 6d는 본 발명에 따른 비정질 물질의 상 변화 방법의 또 다른 실시예를 보여주는 단면도.
도 7a 내지 7c는 본 발명에 따른 비정질 물질의 상 변화 방법의 또 다른 실시예를 보여주는 단면도.
도 8a 내지 8b는 본 발명에 따른 비정질 물질의 상 변화 방법으로 결정화된 다결정실리콘의 광학현미경사진.
도 9a 내지 9c는 본 발명에 따른 비정질 물질의 상 변화 방법에 있어 금속양의 변화에 따라 결정화된 다결정실리콘의 광학현미경사진.
도 10a 내지 10b는 본 발명과 종래 기술에 의해 결정화된 다결정실리콘 박막의 원자휨 현미경 표면사진.
*도면의 주요부분에 대한 부호의 설명*
10, 100 : 절연기판 20, 200 : 완충층
30, 300 : 비정질 물질 40, 400 : 덮개층
50, 500 : 금속
본 발명은 상기와 같은 목적을 달성하기 위해서, 비정질물질의 상 변화방법에 관한 것으로서, 절연기판 상에 비정질물질을 증착하는 단계와, 상기 비정질물질 상에 덮개층을 형성하는 단계와, 상기 덮개층 상에 금속을 증착하는 단계와, 상기 비정질물질을 상 변화시키는 단계를 포함하는 비정질물질의 상 변화방법을 제공한다.
상기 절연기판 상에 비정질물질을 증착하는 단계 이전에 완충층을 증착하는 단계를 더욱 포함하는 것을 특징으로 한다.
또한, 상기 비정질물질을 상 변화시키는 단계이전에 사전열처리 하는 단계를 더욱 포함하는 것을 특징으로 한다.
또한, 상기 비정질물질이 상 변화된 이후에 금속과 덮개층을 제거하는 단계를 더욱 포함하는 것을 특징으로 한다.
그리고 본 발명은 비정질물질의 상 변화방법에 관한 것으로서, 절연기판 상에 금속을 증착하는 단계와, 상기 금속 상에 완충층을 형성하는 단계와, 상기 완충층 상에 비정질물질을 증착시키는 단계와, 상기 비정질물질을 상 변화시키는 단계를 포함하는 비정질물질의 상 변화방법을 제공한다.
상기 비정질물질의 증착단계와 상 변화단계 사이에 사전열처리를 하는 단계와, 상기 열처리된 박막을 패턴닝하는 단계를 더욱 포함하는 것을 특징으로 한다.
또한, 상기 금속의 증착단계와 비정질물질의 상 변화단계 사이에 상기 금속 상에 제2덮개층을 다시 증착하는 단계와, 상기 적층구조를 패터닝하는 단계를 더욱 포함하는 것을 특징으로 한다.
상기 절연기판은 유리, 석영, 산화막이 덮여진 단결정 웨이퍼 중에서 선택되는 어느 하나인 것을 특징으로 한다.
상기 비정질물질은 비정질실리콘인 것을 특징으로 한다.
상기 덮개층은 실리콘질화막, 실리콘산화막, 유기막 중에서 선택되는 어느 하나 또는 실리콘질화막과 실리콘산화막으로 이루어지는 이중 막인 것을 특징으로 한다.
또한, 상기 덮개층은 서로 다른 제1, 2부분으로 이루어지는 것을 특징으로 한다.
상기 덮개층의 제1부분은 단일막으로 상기 제2부분은 상기 제1부분의 이중막으로 이루어지는 것을 특징으로 한다.
그리고 상기 덮개층은 PECVD방법에 의해 증착되는 것을 특징으로 한다.
또한, 상기 덮개층은 두께가 0.1 내지 1000nm 범위 내에서 증착되는 것을 특징으로 한다.
상기 금속의 증착은 이온주입, PECVD, 스퍼터, 새도우 마스크 또는 산 용액에 용해된 액상의 금속코팅, 유기막과 액상의 금속을 혼합한 스핀코팅 또는 금속을 함유하는 기체상태의 가스 중에서 선택되는 어느 하나로 이루어지는 것을 특징으로 한다.
또한, 상기 금속의 증착은 사진식각, 포토레지스터, 새도우 마스크 중에서 선택되는 어느 하나에 의해서 부분적으로 패터닝되는 것을 더욱 포함하는 것을 특징으로 한다.
그리고 상기 금속은 면 밀도가 1012내지 1018cm-2범위 내에서 증착되는 것을 특징으로 한다.
또한, 상기 금속은 두께가 1000nm 이하로 증착되는 것을 특징으로 한다.
또한, 상기 금속은 니켈인 것을 특징으로 한다.
상기 완충층은 실리콘질화막, 실리콘산화막 중에서 선택되는 어는 하나인 것을 특징으로 한다.
상기 사전열처리는 200 내지 800℃ 온도범위 내에서 이루어지는 것을 특징으로 한다.
한편, 상기 비정질물질의 상 변화, 재 상 변화 중에서 선택되어지는 어느 하나 또는 양자 모두는 열처리, 급속 열처리, 레이저조사 중에서 선택되는 어느 하나 이상의 방법에 의해 이루어지는 것을 특징으로 한다.
상기 열처리는 400 내지 1300℃ 온도범위 내에서 이루어지는 것을 특징으로 한다.
또한, 상기 열처리는 할로겐램프, 자외선램프, 퍼니스 중에서 선택되는 어느 하나에 의해 이루어지는 것을 특징으로 한다.
첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세하게 살펴보면 다음과 같은데, 동일한 부분에 대해서는 도면부호만 달리할 뿐 동일한 명칭을 사용하기로 한다.
도 2a 내지 2d는 본 발명의 바람직한 일실시예를 보여주는 도식도로서 본 발명은 절연기판(100)과, 상기 절연기판(100) 상에 증착되는 완충층(200)과, 상기 완충층(200) 상에 증착되는 비정질물질(300)과, 상기 비정질물질(300) 상의 덮개층(400)과, 상기 덮개층(400) 상에 증착되는 금속(500)으로 이루어진다(도 2a).
상기 절연기판(100)은 특별하게 한정되는 것은 아니지만 비정질물질의 상 변화를 위해 가해지는 온도와 박막의 균일도를 위해서는 유리, 석영, 산화막이 덮여진 단결정 웨이퍼 중의 하나를 사용하는 것이 바람직하다.
상기 완충층(200)은 공정에서 생략될 수도 있어 필수적인 요소는 아니나 증착하는 경우에는 실리콘산화막, 실리콘질화막 중의 하나를 사용하는 것이 바람직하다.
상기 비정질물질(300)은 어느 하나의 물질에 한정되는 것이 아니며 비정질실리콘을 포함한다.
상기 덮개층(400)은 금속이 균일하게 비정질물질층으로 확산시키고 불필요한 금속오염으로부터 박막을 보호하는 역할을 담당하는데, 실리콘산화막, 실리콘질화막, 유기막 중의 하나를 사용하는 것이 바람직하나 실리콘산화막과 실리콘질화막으로 이루어지는 이중막으로 형성되는 것을 배제하지 않는다.
상기 덮개층(400)의 증착은 650℃ 이하의 온도에서 이루어지는 것이 바람직하며, 증착방법으로는 어느 하나에 한정되지 않으나 PECVD(plasma enhanced chemical vapor deposition)방법에 의하는 것이 바람직하다.
또한, 상기 덮개층(400)은 0.1 내지 1000nm 범위내의 두께로 형성되는 것이 바람직하다.
상기 금속(500)의 증착은 이온주입기, PECVD, 스퍼터(sputter), 새도우 마스크 중의 하나의 방법을 이용하거나 또는 산 용액에 용해된 액상의 금속코팅, 유기막과 액상의 금속을 혼합한 스핀코팅, 금속을 함유하는 기체상태가스 중에서 선택되는 어느 하나를 이용하는 등 어느 하나의 증착방법에 한정되지 않는다.
또한, 상기 증착되는 금속(500)은 면 밀도가 1012내지 1018cm-2범위 내에서, 그리고 그 두께는 1000nm 이하로 증착되는 것이 바람직하며, 사용되는 금속은 어느 하나에 한정되지는 않으며 니켈을 더욱 포함한다.
상기 비정질물질(300)의 상 변화방법은 열처리, 레이저를 이용하는 방법 중의 어느 하나에 의해 이루어질 수 있으며, 상기 열처리방법으로는 할로겐램프, 자외선램프, 퍼니스(furnace) 등을 사용할 수 있으나 이에 한정되는 것은 아니다.
또한, 상기 비정질물질(300)의 상 변화는 전기장 또는 자기장 중의 어느 하나의 방법에 의하여 이루어지는 것을 배제하지 않는다.
상기 열처리방법을 선택하는 경우에는 400 내지 1300℃의 온도범위에서 상 변화를 시키는 것이 바람직하며, 상기 온도범위 내에서 급속 열처리하거나 또는 장시간 열처리하는 방법 중에서 어느 하나를 선택 또는 양자 모두를 사용하는 것도 가능하다.
상기 급속 열처리방법은 500 내지 900℃ 온도범위 내에서 수십 초의 시간 내에서 수회이상 열처리하는 방법이며, 상기 장기간 열처리방법은 400 내지 500℃ 온도범위 내에서 1시간 이상 열처리하는 방법이다.
상기와 같이 비정질물질(300)을 상 변화시키게 되면 금속(500)이 덮개층(400) 내부로 확산되어 상기 비정질물질(300) 내부에 금속다이실리사이드핵(MSi2, 침전)을 형성하여 측면으로 성장하게 되고 각 그레인(320) 사이에는 그레인 경계(340)가 만들어진다(도 2c).
한편, 상기 그레인(320)들은 계속해서 측면으로 성장하게 되고 이에 따라 그레인 경계(340)는 축소되어 결국 비정질물질은 다결정으로 완전하게 상 변화 된다(도 2c).
비정질물질이 완전하게 상 변화 된 다음에 상기 금속(500)과 덮개층(400)을 에칭작업에 의해 제거하면 본 발명에 따라 다결정의 박막을 얻을 수 있게 된다.
한편, 상기 비정질물질의 상 변화 단계이전에 200 내지 800℃ 온도 범위에서 사전열처리를 하거나 또는 비정질물질의 상 변화와 동일한 방법으로 상기 비정질물질을 다시 상 변화시켜 비정질물질이 더욱 완전하게 결정화되도록 유도할 수도 있다.
사전열처리는 상기에서 상술한 열처리방법 중에서 선택되는 어느 하나에 의해 이루어질 수 있다.
도 3은 본 발명의 다른 실시예로서 덮개층(400)을 두 부분으로 형성시켜 비정질물질을 상 변화시키는 방법을 도시하고 있는데, 이 실시예에서의 각 덮개층(400)은 서로 다른 두께를 가지는 제1, 2부분으로 이루어져 있으면 족하여 단일막의 제1부분과 상기 단일막의 이중인 제2부분으로 구성되는 것에 한정되지 않는다.
특히, 상기 실시예에서 제1부분과 제2부분의 하부막은 동일한 물질로 이루어지는 막으로 형성되는 것이 바람직하며, 상기 제2부분의 상부막이 하부막과 상이한 물질로 이루어지더라도 무방하다.
도 4는 본 발명의 또 다른 실시예로 덮개층(400) 상에 금속(500)을 부분적으로 패턴닝시켜 비정질물질을 상 변화시키는 방법을 도시하고 있는데, 이 실시예에서 상기 금속(500)의 부분적 패턴닝은 사진식각, 포토레지스터, 새도우 마스크 중의 어느 하나를 이용하여 이루어질 수 있다.
도 5a 내지 5c는 본 발명의 또 다른 실시예로 절연기판(100) 상에 금속(500), 완충층(200), 비정질물질(300)을 차례로 증착시킨 다음 상기 비정질물질(300)을 상 변화시키는 단계를 보여주고 있는데, 이 실시예에서는 상기 다른 실시예들과 달리 금속(500)이 완충층(200)을 통해 상부로 확산되어 상기 완충층(200) 상에 증착된 비정질물질(300) 내에서 각 그레인(320)들이 그레인 경계(340) 쪽으로 성장되어 비정질물질이 다결정으로 변화되는 모습을 보여주고 있다(도 5a 내지 도 5c).
도 6a 내지 6d는 본 발명의 또 다른 실시예로 절연기판(100) 상에 완충층(200), 비정질물질(300), 덮개층(400), 금속(500)을 각각 증착시킨 다음(도 6a) 상기 비정질물질(300)을 사전열처리단계(도 6b)와, 상기 열처리된 금속(500), 덮개층(400), 비정질물질(300)을 패턴닝하는 단계(도 6c)와, 상기 비정질물질(300)을 상 변화시키고 상기 금속(500)과 덮개층(400)을 제거하는 단계(도 6d)를 포함하여 비정질물질을 상 변화시키게 된다.
도 7a 내지 7c는 본 발명의 또 다른 실시예로 도 6a 내지 6d에 개시된 실시예와 달리 증착된 금속층(500) 상에 덮개층(400′)을 한번 더 증착시키는 단계를 포함하고 있어 덮개층이 상기 금속층(500)의 상, 하에 증착되는 구성을 이룬다(도 7a).
증착이 완료되면 비정질물질을 상 변화시키기 전에 비정질물질(300), 제1덮개층(400), 금속층(500), 제2덮개층(400′)을 포토레지스터를 이용한 식각기술로 패턴닝하는 단계(도 7b)와, 상기 비정질물질(300)을 결정화하고 상기 제1덮개층(400), 금속(500)과 제2덮개층(400′)을 제거하는 단계(도 7c)를 포함하여 비정질물질을 상 변화시키게 된다.
상기 도 3 내지 도 7에 개시된 본 발명의 다양한 실시예에서의 각 구성요소 및 상기 각 구성요소들의 증착방법, 그리고 비정질물질의 상 변화방법은 도 2에서 상술한 대응되는 내용이 그대로 적용되며 여기에는 비정질물질의 다시 상 변화시키는 것과 관련된 내용을 포함함은 물론이다.
도 8 내지 도 10은 비정질물질로서 실리콘을 사용하여 본 발명에 의한 바람직한 실시예로 상 변화된 다결정실리콘의 사진들이 보여주고 있다.
도 8a 내지 8b는 절연기판으로 유리를 사용하여 완충층 상에 비정질실리콘을 50nm, 덮개층으로 실리콘질화막을 150nm, 금속으로 니켈을 1013cm-2로 각각 증착시킨 다음 430℃에서 1시간동안 열처리하고 750℃에서 20초 간격으로 수회 열처리하여 상 변화시킨 경우를 보여주고 있다.
도 8a는 750℃에서 20초간 5회, 도 8b는 20회 반복한 결과인데 그레인들이 측면으로 성장하고 있음을 알 수 있으며 반복 횟수가 높을수록 양질의 다결정이 얻어짐도 알 수 있다.
도 9a 내지 9c는 절연기판으로 유리를 사용하고 완충층으로 실리콘산화막을 100nm, 비정질실리콘을 50nm, 덮개층으로 실리콘질화막을 60nm, 금속으로 니켈을 각각 증착시키는데 상기 금속의 양을 달리하여 500℃에서 5분간 사전 열처리를 하고 다시 750℃에서 20초간 20회 실시하여 상 변화시킨 경우를 보여주고 있다.
도 9a는 니켈을 5x1012cm-2, 도 9b는 니켈을 8x1012cm-2, 도 9c는 니켈을 1013cm-2로 한 경우인데 증착되는 금속의 양이 증가할수록 그레인크기가 감소되는 것을 확인할 수 있다.
도 10a 내지 10b는 종래 기술(도 10a)과 본 발명(도 10b)에 의하여 금속 유도되어 상 변화된 비정질물질로서 실리콘박막의 표면을 보여주고 있는데, 본 발명의 덮개층을 60nm 형성시켜 결정화된 다결정실리콘박막의 RMS(root mean square)거칠기 값은 0.92nm임에 비해 종래 기술에 의할 때는 1.33nm로서 본 발명에 의하는 경우가 구현된 박막의 표면 거칠기가 우수하다는 것을 알 수 있다,
상기에서는 본 발명의 바람직한 실시예들에 한정하여 설명하였지만 본 발명은 이에 한정되지 않고 다양하게 변경, 수정될 수 있음은 자명하다 할 것이다.
본 발명에 의하면 비정질물질과 금속 사이에 덮개층을 개재하여 금속을 확산시키는 방식을 취함으로서 종래 금속이 비정질물질과 직접 접촉하는 문제에 의해 발생 가능한 금속오염문제를 현저히 감소시킬 수 있게 해준다.
또한, 덮개층을 비정질물질 상에 형성시킴으로서 비정질물질 박막표면의 오염이나 산화를 방지할 수 있는 이점을 가진다.
더욱이 본 발명에 의하면 덮개층으로 형성되는 질화막의 질소농도에 의해 비정질물질 박막 내에 형성되는 금속다이실리사이드 침전양의 제어가 가능하여 양질의 상 변화된 박막의 구현이 가능하다는 장점이 있다.

Claims (27)

  1. 비정질물질의 상 변화방법에 관한 것으로서,
    절연기판 상에 비정질물질을 증착하는 단계와,
    상기 비정질물질 상에 덮개층을 형성하는 단계와,
    상기 덮개층 상에 금속을 증착하는 단계와,
    상기 비정질물질을 상 변화시키는 단계
    를 포함하는 비정질물질의 상 변화방법.
  2. 제1항에 있어서,
    상기 절연기판 상에 비정질물질을 증착하는 단계 이전에 완충층을 증착하는 단계를 더욱 포함하는 것을 특징으로 하는 비정질실리콘의 비정질물질의 상 변화방법.
  3. 제1항에 있어서,
    상기 비정질물질을 상 변화시키는 단계이전에 사전열처리 하는 단계를 더욱 포함하는 것을 특징으로 하는 비정질물질의 상 변화방법.
  4. 제1항에 있어서,
    상기 비정질물질이 상 변화된 이후에 금속과 덮개층을 제거하는 단계를 더욱 포함하는 것을 특징으로 하는 비정질물질의 상 변화방법.
  5. 제1항에 있어서,
    상기 금속의 증착단계와 비정질물질의 상 변화단계사이에 사전열처리를 하는 단계와,
    상기 열처리된 박막을 패턴닝하는 단계를 더욱 포함하는 것을 특징으로 하는 비정질물질의 상 변화방법.
  6. 제1항에 있어서,
    상기 금속의 증착단계와 비정질물질의 상 변화단계사이에 상기 금속 상에 제2덮개층을 다시 증착하는 단계와,
    상기 적층구조를 패터닝하는 단계를 더욱 포함하는 것을 특징으로 하는 비정질물질의 상 변화방법.
  7. 비정질물질의 상 변화방법에 관한 것으로서,
    절연기판 상에 금속을 증착하는 단계와,
    상기 금속 상에 완충층을 형성하는 단계와,
    상기 완충층 상에 비정질물질을 증착시키는 단계와,
    상기 비정질물질을 상 변화시키는 단계
    를 포함하는 비정질물질의 상 변화방법.
  8. 제1 또는 제7항 중 어느 하나의 항에 있어서,
    상기 비정질물질을 상 변화시키는 단계이후에 상기 상 변화된 물질을 재 상 변화시키는 단계를 더욱 포함하는 것을 특징으로 하는 비정질물질의 상 변화방법.
  9. 제1항 또는 제7항 중 어느 하나의 항에 있어서,
    상기 절연기판은 유리, 석영, 산화막이 덮여진 단결정 웨이퍼 중에서 선택되는 어느 하나인 것을 특징으로 하는 비정질물질의 상 변화방법.
  10. 제1항 또는 제7항 중 어느 하나의 항에 있어서,
    상기 비정질물질은 비정질실리콘인 것을 특징으로 하는 비정질물질의 상 변화방법.
  11. 제1항에 있어서,
    상기 덮개층은 실리콘질화막, 실리콘산화막, 유기막 중에서 선택되는 어느 하나 또는 실리콘질화막과 실리콘산화막으로 이루어지는 이중막인 것을 특징으로 하는 비정질물질의 상 변화방법.
  12. 제1항에 있어서,
    상기 덮개층은 서로 다른 제1, 2부분의 두층 이상으로 이루어지는 것을 특징으로 하는 비정질물질의 상 변화방법.
  13. 제12항에 있어서,
    상기 덮개층의 제1부분은 단일막, 상기 제2부분은 상기 제1부분의 이중막으로 이루어지는 것을 특징으로 하는 비정질물질의 상 변화방법.
  14. 제1항에 있어서,
    상기 덮개층은 PECVD방법에 의해 증착되는 것을 특징으로 하는 비정질물질의 상 변화방법.
  15. 제14항에 있어서,
    상기 증착은 650℃ 이하의 온도에서 이루어지는 것을 특징으로 하는 비정질물질의 상 변화방법.
  16. 제1항 또는 제6항 중 어느 하나의 항에 있어서,
    상기 덮개층 및 제2덮개층은 두께가 0.1 내지 1000nm 범위 내에서 증착되는 것을 특징으로 하는 비정질물질의 상 변화방법.
  17. 제1항 또는 제7항 중 어느 하나의 항에 있어서,
    상기 금속의 증착은 이온주입, PECVD, 스퍼터, 새도우 마스크 또는 산 용액에 용해된 액상의 금속코팅, 유기막과 액상의 금속을 혼합한 스핀코팅 또는 금속을 함유하는 기체상태의 가스 중에서 선택되는 어느 하나로 이루어지는 것을 특징으로 하는 비정질물질의 상 변화방법.
  18. 제1항에 있어서,
    상기 금속의 증착은 사진식각, 포토레지스터, 새도우 마스크 중에서 선택되는 어느 하나에 의해서 부분적으로 패턴닝되는 것을 더욱 포함하는 것을 특징으로 하는 비정질물질의 상 변화방법.
  19. 제1항 또는 제7항 중 어느 하나의 항에 있어서,
    상기 금속은 면 밀도가 1012내지 1018cm-2범위 내에서 증착되는 것을 특징으로 하는 비정질물질의 상 변화방법.
  20. 제1항 또는 제7항 중 어느 하나의 항에 있어서,
    상기 금속은 두께가 1000nm 이하로 증착되는 것을 특징으로 하는 비정질물질의 상 변화방법.
  21. 제1항 또는 제7항 중 어느 하나의 항에 있어서,
    상기 금속은 니켈인 것을 특징으로 하는 비정질물질의 상 변화방법.
  22. 제2항 또는 제7항 중 어느 하나의 항에 있어서,
    상기 완충층은 실리콘질화막, 실리콘산화막 중에서 선택되는 어는 하나인 것을 특징으로 하는 비정질물질의 상 변화방법.
  23. 제3항 또는 제5항 중 어느 하나의 항에 있어서,
    상기 사전열처리는 200 내지 800℃ 온도범위 내에서 이루어지는 것을 특징으로 하는 비정질물질의 상 변화방법.
  24. 제1항, 제7 또는 제8항 중 어느 하나의 항에 있어서,
    상기 비정질물질의 상 변화, 재 상변화 중에서 선택되어지는 어느 하나 또는 양자 모두는 열처리, 급속 열처리, 레이저조사 중에서 선택되는 어느 하나 이상의 방법에 의해 이루어지는 것을 특징으로 하는 비정질물질의 상 변화방법.
  25. 제24항에 있어서,
    상기 열처리는 400 내지 1300℃ 온도범위 내에서 이루어지는 것을 특징으로 하는 비정질물질의 상 변화방법.
  26. 제24항에 있어서,
    상기 열처리는 할로겐램프, 자외선램프, 퍼니스 중에서 선택되는 어느 하나에 의해 이루어지는 것을 특징으로 하는 비정질물질의 상 변화방법.
  27. 제 1항 또는 7항 중 어느 하나의 항에 있어서,
    상기 열처리 공정에서 전기장 혹은 자기장을 비정질 물질에 인가하는 것을 포함하는 것을 특징으로 하는 비정질 물질의 상변화 방법.
KR10-2002-0068994A 2002-11-08 2002-11-08 덮개층을 이용한 비정질 물질의 상 변화 방법 KR100470274B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR10-2002-0068994A KR100470274B1 (ko) 2002-11-08 2002-11-08 덮개층을 이용한 비정질 물질의 상 변화 방법
CN200380102493.XA CN1708832B (zh) 2002-11-08 2003-11-06 使用覆盖层的无定形材料相变方法
PCT/KR2003/002362 WO2004042805A1 (en) 2002-11-08 2003-11-06 Phase transition method of amorphous material using cap layer
US10/533,998 US7618852B2 (en) 2002-11-08 2003-11-06 Phase transition method of amorphous material using cap layer
AU2003276744A AU2003276744A1 (en) 2002-11-08 2003-11-06 Phase transition method of amorphous material using cap layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0068994A KR100470274B1 (ko) 2002-11-08 2002-11-08 덮개층을 이용한 비정질 물질의 상 변화 방법

Publications (2)

Publication Number Publication Date
KR20040040762A true KR20040040762A (ko) 2004-05-13
KR100470274B1 KR100470274B1 (ko) 2005-02-05

Family

ID=36594214

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0068994A KR100470274B1 (ko) 2002-11-08 2002-11-08 덮개층을 이용한 비정질 물질의 상 변화 방법

Country Status (5)

Country Link
US (1) US7618852B2 (ko)
KR (1) KR100470274B1 (ko)
CN (1) CN1708832B (ko)
AU (1) AU2003276744A1 (ko)
WO (1) WO2004042805A1 (ko)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100623689B1 (ko) * 2004-06-23 2006-09-19 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
KR100666564B1 (ko) * 2004-08-04 2007-01-09 삼성에스디아이 주식회사 박막트랜지스터의 제조 방법
KR100726895B1 (ko) * 2005-08-02 2007-06-14 경희대학교 산학협력단 금속이 내포된 단백질을 이용한 다결정 실리콘 박막형성방법
US7364955B2 (en) 2004-06-12 2008-04-29 Samsung Electronics Co., Ltd. Methods of manufacturing semiconductor devices having single crystalline silicon layers
US7566602B2 (en) 2004-06-12 2009-07-28 Samsung Electronics Co., Ltd. Methods of forming single crystalline layers and methods of manufacturing semiconductor devices having such layers
US7825476B2 (en) 2007-06-19 2010-11-02 Samsung Mobile Display Co., Ltd. Method of fabricating polycrystalline silicon, TFT fabricated using the same, method of fabricating the TFT, and organic light emitting diode display device including the TFT
CN102129962A (zh) * 2010-10-28 2011-07-20 广东中显科技有限公司 一种可调控的金属诱导多晶硅薄膜制造方法
US8048783B2 (en) 2009-03-05 2011-11-01 Samsung Mobile Display Co., Ltd. Method of forming polycrystalline silicon layer and atomic layer deposition apparatus used for the same
US8409887B2 (en) 2009-03-03 2013-04-02 Samsung Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
US8890165B2 (en) 2009-11-13 2014-11-18 Samsung Display Co., Ltd. Method of forming polycrystalline silicon layer, thin film transistor, organic light emitting diode display device having the same, and methods of fabricating the same
US9117798B2 (en) 2009-03-27 2015-08-25 Samsung Display Co., Ltd. Thin film transistor, method of fabricating the same and organic light emitting diode display device including the same
US9576797B2 (en) 2009-11-20 2017-02-21 Samsung Display Co., Ltd. Method of fabricating polysilicon layer, thin film transistor, organic light emitting diode display device including the same, and method of fabricating the same

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100600874B1 (ko) 2004-06-09 2006-07-14 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
KR100712101B1 (ko) * 2004-06-30 2007-05-02 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
TWI268122B (en) * 2005-01-25 2006-12-01 Au Optronics Corp Semiconductor structure having multilayer of polysilicon and display panel applied with the same
KR100700494B1 (ko) * 2005-08-25 2007-03-28 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
KR100770269B1 (ko) * 2006-05-18 2007-10-25 삼성에스디아이 주식회사 박막트랜지스터의 제조방법
KR20080015666A (ko) * 2006-08-16 2008-02-20 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
KR100839735B1 (ko) 2006-12-29 2008-06-19 삼성에스디아이 주식회사 트랜지스터, 이의 제조 방법 및 이를 구비한 평판 표시장치
KR101049799B1 (ko) * 2009-03-03 2011-07-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치
KR101015849B1 (ko) * 2009-03-03 2011-02-23 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치
KR20100100187A (ko) * 2009-03-05 2010-09-15 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법
KR20140003154A (ko) * 2012-06-29 2014-01-09 에스케이하이닉스 주식회사 반도체 장치 제조 방법
CN111279458B (zh) * 2017-07-31 2023-10-27 康宁股份有限公司 制造多晶硅的闪光灯退火方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH084067B2 (ja) * 1985-10-07 1996-01-17 工業技術院長 半導体装置の製造方法
JP3255942B2 (ja) * 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
JP3535205B2 (ja) * 1993-03-22 2004-06-07 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JPH06313899A (ja) * 1993-04-30 1994-11-08 Sharp Corp 液晶表示装置
JP3621151B2 (ja) * 1994-06-02 2005-02-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH10163112A (ja) * 1996-12-04 1998-06-19 Sony Corp 半導体装置の製造方法
US6477135B1 (en) * 1998-03-26 2002-11-05 Matsushita Electric Industrial Co., Ltd. Optical information recording medium and method for recording and reproduction information thereon
JP2002515431A (ja) 1998-05-15 2002-05-28 アメリカン・ホーム・プロダクツ・コーポレイション エストロゲンと組み合わせる２−フェニル−１−［４−（２−アミノエトキシ）ベンジルオキシ］インドール
JP3866016B2 (ja) * 1999-07-02 2007-01-10 Ｔｄｋ株式会社 光情報媒体およびその再生方法
DE10014581C2 (de) * 2000-03-27 2002-05-02 Progress Werk Oberkirch Ag Stabilisierungsstrebe für ein Fahrwerk eines Fahrzeugs sowie Verfahren zur Herstellung derselben
KR100424481B1 (ko) 2000-06-24 2004-03-22 엘지전자 주식회사 디지털 방송 부가서비스 정보의 기록 재생장치 및 방법과그에 따른 기록매체
KR100653263B1 (ko) * 2000-12-29 2006-12-01 엘지.필립스 엘시디 주식회사 실리콘막의 결정화 방법
KR100650343B1 (ko) * 2000-12-29 2006-11-27 엘지.필립스 엘시디 주식회사 박막 트랜지스터 및 그 제조방법
JP4718700B2 (ja) * 2001-03-16 2011-07-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6475857B1 (en) * 2001-06-21 2002-11-05 Samsung Electronics Co., Ltd. Method of making a scalable two transistor memory device
KR20030008752A (ko) * 2001-07-20 2003-01-29 학교법인 경희대학교 액정디스플레이용 다결정 실리콘 형성 방법
KR100473996B1 (ko) * 2002-01-09 2005-03-08 장 진 비정질 실리콘의 결정화 방법
WO2004041888A1 (ja) * 2002-11-08 2004-05-21 Mitsubishi Chemical Corporation 放射線硬化性樹脂組成物及びその硬化物
US7407696B2 (en) * 2003-01-24 2008-08-05 Board Of Trustees Operating Michigan State University Phase change materials for storage media
TW200523914A (en) * 2004-01-15 2005-07-16 Daxon Technology Inc Phase change optical media and fabrication method thereof
US7323401B2 (en) * 2005-08-08 2008-01-29 Applied Materials, Inc. Semiconductor substrate process using a low temperature deposited carbon-containing hard mask

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7566602B2 (en) 2004-06-12 2009-07-28 Samsung Electronics Co., Ltd. Methods of forming single crystalline layers and methods of manufacturing semiconductor devices having such layers
US7364955B2 (en) 2004-06-12 2008-04-29 Samsung Electronics Co., Ltd. Methods of manufacturing semiconductor devices having single crystalline silicon layers
US7825411B2 (en) 2004-06-23 2010-11-02 Samsung Mobile Display Co., Ltd. Thin film transistor with improved junction region
US7601565B2 (en) 2004-06-23 2009-10-13 Samsung Mobile Display Co., Ltd. Thin film transistor and method of fabricating the same
KR100623689B1 (ko) * 2004-06-23 2006-09-19 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
US7452790B2 (en) 2004-08-04 2008-11-18 Samsung Sdi Co., Ltd. Method of fabricating thin film transistor
KR100666564B1 (ko) * 2004-08-04 2007-01-09 삼성에스디아이 주식회사 박막트랜지스터의 제조 방법
KR100726895B1 (ko) * 2005-08-02 2007-06-14 경희대학교 산학협력단 금속이 내포된 단백질을 이용한 다결정 실리콘 박막형성방법
US7825476B2 (en) 2007-06-19 2010-11-02 Samsung Mobile Display Co., Ltd. Method of fabricating polycrystalline silicon, TFT fabricated using the same, method of fabricating the TFT, and organic light emitting diode display device including the TFT
US8409887B2 (en) 2009-03-03 2013-04-02 Samsung Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
US9035311B2 (en) 2009-03-03 2015-05-19 Samsung Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
US8048783B2 (en) 2009-03-05 2011-11-01 Samsung Mobile Display Co., Ltd. Method of forming polycrystalline silicon layer and atomic layer deposition apparatus used for the same
US8546248B2 (en) 2009-03-05 2013-10-01 Samsung Display Co., Ltd. Method of forming polycrystalline silicon layer and atomic layer deposition apparatus used for the same
US9117798B2 (en) 2009-03-27 2015-08-25 Samsung Display Co., Ltd. Thin film transistor, method of fabricating the same and organic light emitting diode display device including the same
US8890165B2 (en) 2009-11-13 2014-11-18 Samsung Display Co., Ltd. Method of forming polycrystalline silicon layer, thin film transistor, organic light emitting diode display device having the same, and methods of fabricating the same
US9576797B2 (en) 2009-11-20 2017-02-21 Samsung Display Co., Ltd. Method of fabricating polysilicon layer, thin film transistor, organic light emitting diode display device including the same, and method of fabricating the same
CN102129962A (zh) * 2010-10-28 2011-07-20 广东中显科技有限公司 一种可调控的金属诱导多晶硅薄膜制造方法

Also Published As

Publication number Publication date
KR100470274B1 (ko) 2005-02-05
CN1708832B (zh) 2014-12-31
WO2004042805A1 (en) 2004-05-21
CN1708832A (zh) 2005-12-14
US20060130939A1 (en) 2006-06-22
US7618852B2 (en) 2009-11-17
AU2003276744A1 (en) 2004-06-07

Similar Documents

Publication Publication Date Title
KR100470274B1 (ko) 덮개층을 이용한 비정질 물질의 상 변화 방법
KR100473996B1 (ko) 비정질 실리콘의 결정화 방법
US6027987A (en) Method of manufacturing a crystalline semiconductor
JP3431033B2 (ja) 半導体作製方法
JP4095064B2 (ja) 薄膜トランジスター及びその製造方法
JP2009295996A (ja) 薄膜トランジスタ
JP2006019689A (ja) 薄膜トランジスタ及びその製造方法
US6812072B2 (en) Method for crystallizing amorphous film and method for fabricating LCD by using the same
KR100666552B1 (ko) 반도체 소자의 제조 방법 및 이 방법에 의하여 제조되는반도체 소자
KR100522436B1 (ko) 덮개층을 이용한 다결정 실리콘 박막 소자 제조 방법
KR100859761B1 (ko) 다결정 실리콘 박막 및 그 제조방법
JP4307370B2 (ja) 薄膜トランジスター及びその製造方法
KR100671824B1 (ko) 역 스태거드 박막 트랜지스터 제조 방법
JP3924828B2 (ja) 結晶性半導体膜の製造方法、および薄膜トランジスタの製造方法
JP4165305B2 (ja) 結晶質半導体材料の製造方法および半導体装置の製造方法
KR100611762B1 (ko) 박막트랜지스터의 제조 방법
JPS6315468A (ja) 薄膜トランジスタの製造方法
KR100792406B1 (ko) 다결정 실리콘 박막 형성방법
JP3269730B2 (ja) 半導体基板の製造方法及び半導体装置の製造方法
KR100611658B1 (ko) 박막트랜지스터의 제조 방법
KR100709282B1 (ko) 박막 트랜지스터 및 제조 방법
KR20070043393A (ko) 비정질 실리콘 박막의 결정화 방법 및 박막 트랜지스터제조 방법
KR20050097579A (ko) 비정질 물질의 상변화 방법
JP2001068682A (ja) 半導体装置の作製方法
JPS63196032A (ja) 半導体薄膜の結晶化方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080128

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee