JP4307370B2 - 薄膜トランジスター及びその製造方法 - Google Patents

薄膜トランジスター及びその製造方法 Download PDF

Info

Publication number
JP4307370B2
JP4307370B2 JP2004377840A JP2004377840A JP4307370B2 JP 4307370 B2 JP4307370 B2 JP 4307370B2 JP 2004377840 A JP2004377840 A JP 2004377840A JP 2004377840 A JP2004377840 A JP 2004377840A JP 4307370 B2 JP4307370 B2 JP 4307370B2
Authority
JP
Japan
Prior art keywords
seed
layer pattern
film transistor
thin film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004377840A
Other languages
English (en)
Other versions
JP2006013425A (ja
Inventor
晉旭 徐
基龍 李
泰勳 梁
炳建 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Mobile Display Co Ltd filed Critical Samsung Mobile Display Co Ltd
Publication of JP2006013425A publication Critical patent/JP2006013425A/ja
Application granted granted Critical
Publication of JP4307370B2 publication Critical patent/JP4307370B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、薄膜トランジスター及びその製造方法に関し、より詳しくは、ジャンクション(junction)領域にシード(seed)又は結晶粒境界(Grain Boundary)が存在しない薄膜トランジスター及びその製造方法に関する。
一般に、多結晶シリコン層は、高い電界効果移動度と高速動作回路に適用が可能であり、ＣＭＯＳ回路構成が可能である長所により、薄膜トランジスター用半導体層の用途として多く使用されている。このような多結晶シリコン層を用いた薄膜トランジスターは、主に能動行列液晶ディスプレー装置(ＡＭＬＣＤ)の能動素子と、有機電界発光素子(ＯＬＥＤ)のスイッチング素子及び駆動素子に使用される。
この時、薄膜トランジスターに使用する多結晶シリコン層の製作は、直接蒸着法、高温熱処理を用いた技術又はレーザー熱処理方法などを用いて製作する。レーザー熱処理方法は、低温工程が可能であり、高い電界効果移動度を具現することができるが、高価のレーザー装備が必要なので代替技術が研究されている。
現在、金属を用いて非晶質シリコンを結晶化する方法は、固相結晶化(ＳＰＣ：Solid Phase Crystallization)より低い温度で短時間内に結晶化させる長所を有するので活発に研究されている。金属を用いた結晶化方法は、金属誘導結晶化(ＭＩＣ：Metal Induced Crystallization) 方法と、金属誘導側面結晶化(ＭＩＬＣ：Metal Induced Lateral Crystallization)方法に区分される。しかし、金属を用いた前記方法の場合にも金属汚染により薄膜トランジスターの素子特性が低下される問題点がある。
一方、金属量を減らして良質の多結晶シリコン層を形成するために、イオン注入機を利用して金属のイオン濃度を調節して高温処理、急速熱処理又はレーザー照射により良質の多結晶シリコン層を形成する技術と、金属誘導結晶化方法により多結晶シリコン層の表面を平坦化させるために、粘性がある有機膜と液状の金属を混合してスピンコーティング方法により薄膜を蒸着した後に熱処理工程により結晶化する方法が開発されている。しかし、前記結晶化方法の場合にも多結晶シリコン層において一番重であるグレーンサイズの大型化及び均一度側面に問題がある。
前記問題を解決するために、キャッピング層を用いた結晶化方法により多結晶シリコン層を製造する方法(韓国公開特許番号２００３−００６０４０３)が開発された。前記方法は、基板上に非晶質シリコン層を形成して前記非晶質シリコン層上にキャッピング層を形成した後、前記キャッピング層上に金属触媒層を蒸着して熱処理或いはレーザーを用いて金属触媒をキャッピング層を通じて非晶質シリコン層に拡散させてシードを形成させた後に、これを用いて多結晶シリコン層を得る方法である。前記方法は、金属触媒がキャッピング層を通じて拡散されるので、必要以上の金属汚染を防止できる長所がある。
しかし、前記方法を通じて製作された薄膜トランジスターの場合は、シードが形成される領域が多量の結晶化金属触媒を含んでいるので多くのトラップ(Trap)が形成される。前記トラップとは、半導体層内にシード又は結晶粒境界が存在してエネルギーバンドの不連続を誘発するなど一種の欠陷(defect)として作用することを言う。したがって、前記トラップがジャンクション領域に存在する場合には、薄膜トランジスターの特性劣化及び特性不均一を発生させる問題点がある。
したがって、本発明は上述したような従来技術の問題点を解決するためになされたもので、その目的は、ジャンクション領域にシード又は結晶粒境界が形成されないように、キャッピング層をパターニングして結晶化することにより、薄膜トランジスターの素子特性を向上させて均一な値を得ることができる薄膜トランジスター及びその製造方法を提供することにある。
前記目的を達成するための本発明による薄膜トランジスターは、基板と、前記基板上に形成された半導体層パターンと、前記半導体層パターン上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、を含み、前記半導体層パターン内にはシード又は結晶粒境界が存在するが、ジャンクション領域にはシード又は結晶粒境界が存在しないことを特徴とする。
好ましくは、前記半導体層パターン内に存在するシード又は結晶粒境界は、前記半導体層パターンのアクティブ領域に存在する。
好ましくは、前記ジャンクション領域は、ジャンクションからソース領域又はドレーン領域に１μmまで形成され、前記シードは、前記ジャンクション領域からコンタクトホール方向に１〜３μm離隔された所に形成され、前記ジャンクション領域の結晶化比率は、０．７〜０.９である。
好ましくは、前記絶縁基板と前記半導体層パターンとの間に形成されたバッファー層をさらに含み、前記バッファー層は、シリコン窒化膜又はシリコン酸化膜からなる。
好ましくは、前記薄膜トランジスターは、液晶表示素子又は有機電界発光素子として使用される。
また、本発明による薄膜トランジスターの製造方法は、基板上に非晶質シリコン層を形成する段階と、前記非晶質シリコン層を結晶化しパターニングして半導体層パターンを形成する段階と、前記半導体層パターン上にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上にゲート電極を形成する段階と、を含み、前記半導体層パターン内にはシード又は結晶粒境界が存在するが、ジャンクション領域にはシード又は結晶粒境界が存在しないことを特徴とする。
好ましくは、前記半導体層パターン内に存在するシード又は結晶粒境界は、前記半導体層パターンのアクティブ領域に存在する。
好ましくは、前記半導体層パターンを形成する段階は、前記非晶質シリコン層上に第１のキャッピング層を形成した後にパターニングする段階と、前記第１のキャッピング層パターン上に第２のキャッピング層を形成する段階と、前記第２のキャッピング層上に金属触媒層を形成する段階と、前記金属触媒を拡散させる段階と、前記非晶質シリコン層を結晶化して多結晶シリコン層を形成する段階と、を含む。
好ましくは、前記第１のキャッピング層は、前記シードが前記ジャンクション領域からコンタクトホール方向に１〜３μm離隔された所に形成されるようにパターニングする。
好ましくは、前記第１のキャッピング層パターン又は前記第２のキャッピング層は、シリコン窒化膜又はシリコン酸化膜からなり、前記第１のキャッピング層パターンは、第２のキャッピング層より厚い、前記第１のキャッピング層パターンは、第２のキャッピング層より高密度である。
好ましくは、前記第１のキャッピング層又は第２のキャッピング層は、プラズマ強化化学気相蒸着(ＰＥＣＶＤ)法を用いて形成する。
好ましくは、前記金属触媒は、ニッケルであり、前記金属触媒層は、プラズマ化学気相法(ＣＶＤ)又はスパッター(Sputter)方法を用いて形成する。
好ましくは、前記金属触媒の拡散は、２００〜７００℃の熱処理により行われ、前記非晶質シリコン層の結晶化は、４００〜１０００℃の熱処理により行われる。より好ましくは、前記金属触媒の拡散及び前記非晶質シリコン層の結晶化は、熱処理により同時に行われる。
好ましくは、前記基板と前記非晶質シリコン層との間にバッファー層を形成する段階をさらに含む。
本発明によれば、シード又は結晶粒境界がジャンクション領域に形成されないように、第１のキャッピング層をパターニングして結晶化することにより、ジャンクション領域にトラップが発生することを防止し、素子特性を向上させて均一な値を得ることができる効果がある。
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
図１は、本発明の第１の実施形態による薄膜トランジスターの断面構造図である。
図１を参照すれば、基板１０上に半導体層パターン１１が形成されている。前記基板１０は、絶縁基板を使用すること望ましく、ガラスも使用できる。前記半導体層パターン１１は、ソース/ドレーン領域１２、１３及びチャンネル層１４からなり、前記半導体層パターン１１内には、シード又は結晶粒境界が存在する。
しかし、前記ソース/ドレーン領域１２、１３とチャンネル層１４が接する領域、即ち、ジャンクション領域１５にはシード又は結晶粒境界が存在しない。前記半導体層パターン内に存在するシード又は結晶粒境界は、前記半導体層パターンのアクティブ領域に存在することができる。ジャンクションとは、ソース/ドレーン領域とチャンネル層が接する所を意味する。前記ジャンクション領域１５は、必ずソース/ドレーン領域とチャンネル層が接するジャンクションだけを意味することではなく、電界が形成される場合に影響を及ぶ領域、即ち、チャンネル層ではないソース/ドレーン領域へ１μmまでを意味する。
前記ジャンクション領域１５にシードが存在する場合、ジャンクション領域１５に後述するトラップが発生して薄膜トランジスターの特性劣化及び特性不均一を発生させる問題点があるので、本発明では、結晶化する際に、第１のキャッピング層パターンを通じて前記ジャンクション領域１５にシードが形成されないように調節する。
シードは、ジャンクション領域１５から１〜３μm離隔された所に形成されることが望ましい。シードが上述した位置に形成された場合、結晶粒(Grain)内部でも結晶比が良い領域にチャンネル層が形成できる。その詳細な説明は、図３により後術する。
前記半導体層パターン１１上にゲート絶縁膜１６が形成され、前記ゲート絶縁膜１６上にゲート電極１７が形成されている。前記ゲート絶縁膜１６及びゲート電極１７の上部にコンタクトホールを含んだ層間絶縁膜１８が形成されており、前記コンタクトホールを通じてソース/ドレーン領域１２、１３と接触されるソース/ドレーン電極１９、２０が形成されている。
図２は、ジャンクション領域に発生したトラップを示す薄膜トランジスターの平面図である。
図２を参照すれば、前記ジャンクション領域１５にシードが形成されてトラップ２１が発生したことが分かる。また、前記ジャンクション領域１５に結晶粒境界が形成されて同様にトラップ２１が発生したことが分かる。前記トラップ２１がジャンクション領域１５に存在する場合、連続的なエネルギーバンドが不連続的になって欠陷として作用するようになる。したがって、薄膜トランジスターの素子特性が低下される問題点がある。本発明では、キャッピング層パターンを通じてシード又は結晶粒境界の位置を調節して前記トラップ発生を除去することができる。
図３Ａは、成長が完了された結晶粒のＳＥＭ写真であり、図面符号３１は結晶粒中心部分を、図面符号３２は結晶粒中心部分と結晶粒境界との間を、図面符号３３は結晶粒境界を示す。
図３Ｂ〜図３Ｄは、図３Ａに示した結晶粒内部の位置による結晶性の差を示すラマングラフである。フラフにおいて、Ｘ軸は加えた波数(wave number, cm-1)を示し、Ｙ軸は測定された成分のビーム強度(Beam Intensity)を示す。前記結晶性とは、非晶質成分のビーム強度に対する結晶成分のビーム強度の比率を相対的な値で示すのである。前記ラマングラフにおいて、円満な部分は非晶質成分を示し、ピーク(peak)部分は結晶成分を示す。
図３Ｂは、結晶粒中心部分の結晶性を示し、測定の結果、その値は、０.４５と確認された。即ち、結晶成分に比べて非晶質成分が相対的に多いことを意味し、とても低い結晶化を示している。
図３Ｃは、結晶粒中心部分と結晶粒境界との間での結晶性を示し、測定の結果、その値は、０.７４と確認された。即ち、結晶粒中心部分及び結晶粒境界でのより結晶性が非常に高いことが分かる。
図３Ｄは、結晶粒境界での結晶性を示し、測定の結果、その値は、０.５２と確認された。即ち、結晶粒中心部分よりは結晶性が多少高いと言えるが、やっぱり低い結晶化を示していることが分かる。
上述のように、一つの結晶粒内部でもその内部位置によって結晶比が変わるので、チャンネル層の形成位置がどの部分であるかによって薄膜トランジスターの特性が均一又は不均一になる。本発明では、上述のように、シードの位置をジャンクション領域１５から１〜３μm離隔された所に位置させて結晶性が良い部分にチャンネル層を形成できるようにする。
図４Ａ〜図４Ｄは、本発明の第１の実施形態による薄膜トランジスターの製造方法を説明する工程図である。
図４Ａを参照すれば、基板４０上に非晶質シリコン層４１を蒸着する。前記非晶質シリコン層４１は、プラズマを用いた化学気相蒸着法(ＣＶＤ)により形成できる。
前記非晶質シリコン層４１上に第１のキャッピング層を形成する。前記第１のキャッピング層は、シリコン窒化膜又はシリコン酸化膜からなることができ、プラズマ強化化学気相蒸着法を用いて形成できる。 次に、前記第１のキャッピング層をパターニングして第１のキャッピング層パターン４２を形成する。この時、後述するシード又は結晶粒境界がジャンクション領域５１に形成されないように、前記第１のキャッピング層をパターニングする。詳しく説明すれば、チャンネル形成部４３と後述するソース/ドレーン領域が接して形成されるジャンクション領域５１を第１のキャッピング層パターン４２で覆って後述する金属触媒の拡散により生成するシードがジャンクション領域５１に形成されないように、前記第１のキャッピング層をパターニングする。その結果、後述する半導体層パターン内にはシード又は結晶粒境界が形成されるが、前記ジャンクション領域５１にはシードが形成されない。前記半導体層パターン内に存在するシード又は結晶粒境界は、前記半導体層パターンのアクティブ領域に存在することができる。また、第１のキャッピングパターンの幅を調節して前記ジャンクション領域５１に結晶粒境界が形成されないように調節する。前記第１のキャッピング層パターンの幅は、第１のキャッピング層がパターニングされないで残っている部分の幅を意味する。したがって、ジャンクション領域５１にトラップが発生することを防止できる。
前記第１のキャッピング層パターン４２は、シリコン窒化膜又はシリコン酸化膜を厚く形成するか高密度で調節して金属触媒が拡散不能に調節する。即ち、前記第１のキャッピング層パターン４２は、金属触媒拡散不能層としての役割を担当する。
図４Ｂを参照すれば、前記第１のキャッピング層パターン４２上に第２のキャッピング層４４を形成する。前記第２のキャッピング層４４は、シリコン窒化膜又はシリコン酸化膜からなることができ、その厚さを前記第１のキャッピング層パターン４２より薄くするか、前記第１のキャッピング層パターン４２より低密度で調節して金属触媒が拡散可能に調節する。即ち、前記第２のキャッピング層４４は、金属触媒拡散可能層としての役割を担当する。一般に、酸化膜又は窒化膜は、不純物の拡散においてバリアー(barrier)として作用するので、シリコン酸化膜又はシリコン窒化膜を高密度で調節することによって、金属触媒が拡散することを防止できる。一方、シリコン酸化膜又はシリコン窒化膜を低密度で調節する場合、金属触媒の拡散が容易になる。
次に、前記第２のキャッピング層４４上に金属触媒４５層を形成する。前記金属触媒４５は、ニッケルが望ましく、前記金属触媒４５層は、スパッターを用いて形成できる。また、イオン注入方法により形成でき、プラズマを用いて形成することもできる。プラズマを用いた方法は、前記第２のキャッピング層４４上に金属物質を配置してそれをプラズマに露出させて形成することができる。
図４Ｃを参照すれば、前記金属触媒４５を拡散させる。前記拡散は、２００〜７００℃で１時間の間に熱処理することにより拡散されることができ、前記金属触媒４５は、熱処理により前記第２のキャッピング層４４をパスして前記非晶質シリコン層４１に拡散される。拡散された前記金属触媒４５は、前記非晶質シリコン層４１でシード４６を形成する。前記シード４６とは、金属触媒がシリコンと接して形成される金属シリサイドを意味する。前記シード４６は、前記ジャンクション領域５１を除外した後述する半導体層パターンに形成される。図３Ａ〜図３Ｃのように、前記シードは、前記ジャンクション領域からコンタクトホール方向に１〜３μm離隔された所に形成することが望ましい。後述する結晶化は、前記シード４６から行われるが、普通は金属触媒の中で１/１００程度だけが拡散して前記シードを形成する。第１のキャッピング層パターン４２により拡散されなかった金属触媒は、前記第２のキャッピング層４４に残るようになる。
次に、前記非晶質シリコン層４１を結晶化して多結晶シリコン層を形成する。前記結晶化は、熱処理により実行され、前記熱処理は、ファーネス(Furnace)で長期間加熱することにより行われ、この時、結晶化温度は、４００〜１０００℃が望ましい。前記温度で熱処理する場合、前記シード４６から側面へ成長して隣接した結晶粒と接して結晶粒境界を形成することにより完全結晶化される。前記結晶化方法により形成された多結晶シリコン層のグレーンは、その直径が２０〜２００μmであり、大きくは３００μmまで成長できる。
図４Ｄを参照すれば、前記第１のキャッピング層パターン４２、第２ののキャッピング層４４及び金属触媒４５を結晶化した後にエッチング(etching)により除去する。前記構造物を除去することによって結晶化された多結晶シリコン層に発生する必要以上の金属汚染を防止することができる。
次に、前記多結晶シリコン層をパターニングしてイオン注入工程を通じてソース/ドレーン領域４８、４９及びチャンネル層５０を形成する。即ち、半導体層パターン４７を形成する。前記半導体層パターン４７上にゲート絶縁膜５２を形成した後に前記ゲート絶縁膜５２上に金属層及びフォトレジスト層を順次に積層する。前記フォトレジスト層をパターニングして前記パターニングされたフォトレジスト層をマスクとして前記金属層を蝕刻することによりゲート電極５３を形成する。前記結果物を用いて薄膜トランジスターを完成することができる。
以上、添付の図面を参照しながら本発明の好適な実施の形態について説明したが、本発明は係る例に限定されない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
本発明の第１の実施形態による薄膜トランジスターの断面構造図である。 ジャンクション領域に発生したトラップを示す薄膜トランジスターの平面図である。 成長が完了した結晶粒のＳＥＭ写真である。 結晶粒内部の位置による結晶性の差を示すラマングラフである。 結晶粒内部の位置による結晶性の差を示すラマングラフである。 結晶粒内部の位置による結晶性の差を示すラマングラフである。 本発明の第１の実施形態による薄膜トランジスターの製造方法を説明する工程図である。 本発明の第１の実施形態による薄膜トランジスターの製造方法を説明する工程図である。 本発明の第１の実施形態による薄膜トランジスターの製造方法を説明する工程図である。 本発明の第１の実施形態による薄膜トランジスターの製造方法を説明する工程図である。
符号の説明
１０、４０ 基板
１１、４７ 半導体層パターン
１２、４８ ソース領域
１３、４９ ドレーン領域
１４、５０ チャンネル層
１５、５１ ジャンクション領域
１６、５２ ゲート絶縁膜
１７、５３ ゲート電極
１８ 層間絶縁膜
１９ ソース電極
２０ ドレーン電極
２１ トラップ
４１ 非晶質シリコン層
４２ 第１のキャッピング層パターン
４３ チャンネル形成部
４４ 第２ののキャッピング層
４５ 金属触媒
４６ シード

Claims (23)

  1. 基板と、
    前記基板上に形成された半導体層パターンと、
    前記半導体層パターン上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に形成されたゲート電極と、を含み、
    前記半導体層パターン内にはシード又は結晶粒境界が存在するが、ジャンクション領域にはシード又は結晶粒境界が存在せず、
    チャンネル領域にシードが存在せず、
    前記シードは、前記ジャンクション領域からコンタクトホール方向に１〜３μm離隔された所に形成されることを特徴とする薄膜トランジスター。
  2. 前記半導体層パターン内に存在する結晶粒境界は、前記半導体層パターンのソース/ドレイン領域及び／又はチャンネル層に存在し、
    前記シードはソース領域またはドレイン領域に存在することを特徴とする請求項１に記載の薄膜トランジスター。
  3. 前記ジャンクション領域は、ジャンクションからソース領域又はドレイン領域に１μmまで形成されることを特徴とする請求項１に記載の薄膜トランジスター。
  4. 前記ジャンクション領域の結晶化比率は、０.７〜０.９であることを特徴とする請求項１に記載の薄膜トランジスター。
  5. 前記基板と前記半導体層パターンとの間に形成されたバッファー層をさらに含むことを特徴とする請求項１に記載の薄膜トランジスター。
  6. 前記バッファー層は、シリコン窒化膜又はシリコン酸化膜からなることを特徴とする請求項５に記載の薄膜トランジスター。
  7. 前記薄膜トランジスターは、液晶表示素子又は有機電界発光素子として使用されることを特徴とする請求項１に記載の薄膜トランジスター。
  8. 基板上に非晶質シリコン層を形成する段階と、
    前記非晶質シリコン層を結晶化しパターニングして半導体層パターンを形成する段階と、
    前記半導体層パターン上にゲート絶縁膜を形成する段階と、
    前記ゲート絶縁膜上にゲート電極を形成する段階と、を含み、
    前記半導体層パターン内にはシード又は結晶粒境界が存在するが、ジャンクション領域にはシード又は結晶粒境界が存在せず、
    チャンネル領域にシードが存在せず、
    前記シードは、前記ジャンクション領域からコンタクトホール方向に１〜３μm離隔された所に形成されることを特徴とする薄膜トランジスターの製造方法。
  9. 前記半導体層パターン内に存在する結晶粒境界は、前記半導体層パターンのソース/ドレイン領域及び／又はチャンネル層に存在し、
    前記シードはソース領域またはドレイン領域に存在することを特徴とする請求項８に記載の薄膜トランジスターの製造方法。
  10. 前記半導体層パターンを形成する段階は、前記非晶質シリコン層上に第１のキャッピング層を形成した後にパターニングする段階と、
    前記第１のキャッピング層パターン上及び該第１のキャッピング層パターンが除去されて露出された非晶質シリコン上に第２のキャッピング層を形成する段階と、
    前記第２のキャッピング層上に金属触媒層を形成する段階と、
    前記金属触媒を拡散させる段階と、
    前記非晶質シリコン層を結晶化して多結晶シリコン層を形成する段階と、を含むことを特徴とする請求項８に記載の薄膜トランジスターの製造方法。
  11. 前記第１のキャッピング層は、前記シードが前記ジャンクション領域からコンタクトホール方向に１〜３μm離隔された所に形成されるようにパターニングすることを特徴とする請求項１０に記載の薄膜トランジスターの製造方法。
  12. 前記第１のキャッピング層パターンは、シリコン窒化膜又はシリコン酸化膜からなることを特徴とする請求項１０に記載の薄膜トランジスターの製造方法。
  13. 前記第２のキャッピング層は、シリコン窒化膜又はシリコン酸化膜からなることを特徴とする請求項１０に記載の薄膜トランジスターの製造方法。
  14. 前記第１のキャッピング層パターンは、第２のキャッピング層より厚いことを特徴とする請求項１０に記載の薄膜トランジスターの製造方法。
  15. 前記第１のキャッピング層パターンは、第２のキャッピング層より高密度であることを特徴とする請求項１０に記載の薄膜トランジスターの製造方法。
  16. 前記第１のキャッピング層又は第２のキャッピング層は、プラズマ強化化学気相蒸着(ＰＥＣＶＤ)法を用いて形成することを特徴とする請求項１０に記載の薄膜トランジスターの製造方法。
  17. 前記金属触媒は、ニッケルであることを特徴とする請求項１０に記載の薄膜トランジスターの製造方法。
  18. 前記金属触媒層は、プラズマ化学気相法(ＣＶＤ)又はスパッター方法を用いて形成することを特徴とする請求項１０に記載の薄膜トランジスターの製造方法。
  19. 前記金属触媒の拡散は、熱処理により行われることを特徴とする請求項１０に記載の薄膜トランジスターの製造方法。
  20. 前記熱処理は、２００〜７００℃で行われることを特徴とする請求項１９に記載の薄膜トランジスターの製造方法。
  21. 前記非晶質シリコン層の結晶化は、熱処理により行われることを特徴とする請求項１０に記載の薄膜トランジスターの製造方法。
  22. 前記熱処理は、４００〜１０００℃で行われることを特徴とする請求項２１に記載の薄膜トランジスターの製造方法。
  23. 前記基板と前記非晶質シリコン層との間にバッファー層を形成する段階をさらに含むことを特徴とする請求項８に記載の薄膜トランジスターの製造方法。
JP2004377840A 2004-06-23 2004-12-27 薄膜トランジスター及びその製造方法 Expired - Fee Related JP4307370B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040047308A KR100623689B1 (ko) 2004-06-23 2004-06-23 박막트랜지스터 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
JP2006013425A JP2006013425A (ja) 2006-01-12
JP4307370B2 true JP4307370B2 (ja) 2009-08-05

Family

ID=36816172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004377840A Expired - Fee Related JP4307370B2 (ja) 2004-06-23 2004-12-27 薄膜トランジスター及びその製造方法

Country Status (4)

Country Link
US (2) US7825411B2 (ja)
JP (1) JP4307370B2 (ja)
KR (1) KR100623689B1 (ja)
CN (1) CN100448029C (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100712101B1 (ko) * 2004-06-30 2007-05-02 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
KR100611659B1 (ko) * 2004-07-07 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
KR100770268B1 (ko) * 2006-05-18 2007-10-25 삼성에스디아이 주식회사 박막트랜지스터의 제조방법
KR100770269B1 (ko) 2006-05-18 2007-10-25 삼성에스디아이 주식회사 박막트랜지스터의 제조방법
KR100796613B1 (ko) * 2006-12-18 2008-01-22 삼성에스디아이 주식회사 레이저를 이용한 다결정 실리콘 결정화 방법 및 그를이용한 박막 트랜지스터의 제조 방법
KR100796614B1 (ko) * 2006-12-19 2008-01-22 삼성에스디아이 주식회사 박막트랜지스터의 제조방법
JPWO2009128465A1 (ja) * 2008-04-16 2011-08-04 日本電気株式会社 サービス変更部品生成システム、方法及びプログラム
KR101125565B1 (ko) * 2009-11-13 2012-03-23 삼성모바일디스플레이주식회사 박막트랜지스터, 그를 구비하는 유기전계발광표시장치 및 그들의 제조방법
KR102245780B1 (ko) * 2014-11-03 2021-04-29 삼성디스플레이 주식회사 레이저 결정화 시스템, 레이저 결정화방법 및 표시장치의 제조방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177034A (ja) * 1992-12-03 1994-06-24 Sony Corp 半導体単結晶の成長方法
JP2762215B2 (ja) 1993-08-12 1998-06-04 株式会社半導体エネルギー研究所 薄膜トランジスタおよび半導体装置の作製方法
JP2814049B2 (ja) * 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3844526B2 (ja) 1994-04-13 2006-11-15 株式会社半導体エネルギー研究所 結晶性珪素膜作製方法
US6326248B1 (en) * 1994-06-02 2001-12-04 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating semiconductor device
JP3662479B2 (ja) 1994-06-22 2005-06-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3227392B2 (ja) 1996-09-27 2001-11-12 シャープ株式会社 半導体装置およびその製造方法
JPH10199807A (ja) 1996-12-27 1998-07-31 Semiconductor Energy Lab Co Ltd 結晶性珪素膜の作製方法
KR100340124B1 (ko) * 1998-02-10 2003-01-29 주승기 박막트랜지스터 제조방법
US6278130B1 (en) * 1998-05-08 2001-08-21 Seung-Ki Joo Liquid crystal display and fabricating method thereof
JP2000133807A (ja) * 1998-10-22 2000-05-12 Seiko Epson Corp 多結晶シリコン薄膜トランジスタ
KR100387122B1 (ko) * 2000-09-15 2003-06-12 피티플러스(주) 백 바이어스 효과를 갖는 다결정 실리콘 박막 트랜지스터의 제조 방법
KR100439345B1 (ko) * 2000-10-31 2004-07-07 피티플러스(주) 폴리실리콘 활성층을 포함하는 박막트랜지스터 및 제조 방법
KR100378259B1 (ko) * 2001-01-20 2003-03-29 주승기 결정질 활성층을 포함하는 박막트랜지스터 제작 방법 및장치
JP4358998B2 (ja) * 2001-02-01 2009-11-04 株式会社日立製作所 薄膜トランジスタ装置およびその製造方法
US6426246B1 (en) * 2001-02-21 2002-07-30 United Microelectronics Corp. Method for forming thin film transistor with lateral crystallization
KR100380758B1 (ko) 2001-07-11 2003-04-18 (주)동광알파 디지털 스위칭수단을 포함하는 전기작동식 도어잠금장치
KR100473996B1 (ko) 2002-01-09 2005-03-08 장 진 비정질 실리콘의 결정화 방법
KR100470274B1 (ko) * 2002-11-08 2005-02-05 진 장 덮개층을 이용한 비정질 물질의 상 변화 방법

Also Published As

Publication number Publication date
US7825411B2 (en) 2010-11-02
JP2006013425A (ja) 2006-01-12
CN1713397A (zh) 2005-12-28
KR100623689B1 (ko) 2006-09-19
US20050285110A1 (en) 2005-12-29
US7601565B2 (en) 2009-10-13
CN100448029C (zh) 2008-12-31
KR20050122136A (ko) 2005-12-28
US20060183273A1 (en) 2006-08-17

Similar Documents

Publication Publication Date Title
JP4384234B2 (ja) 薄膜トランジスタ
JP4095064B2 (ja) 薄膜トランジスター及びその製造方法
JP5021005B2 (ja) 薄膜トランジスタ
KR100864883B1 (ko) 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치.
JP4850411B2 (ja) 薄膜トランジスタの製造方法
US7601565B2 (en) Thin film transistor and method of fabricating the same
JP5291055B2 (ja) 薄膜トランジスタ、有機電界発光表示装置、薄膜トランジスタの製造方法及び有機電界発光表示装置の製造方法
KR100611762B1 (ko) 박막트랜지스터의 제조 방법
US7749873B2 (en) Polycrystalline silicon layer, flat panel display using the same, and methods of fabricating the same
KR100611658B1 (ko) 박막트랜지스터의 제조 방법
KR100751315B1 (ko) 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 이를구비한 평판 디스플레이 소자

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081029

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090331

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090428

R150 Certificate of patent or registration of utility model

Ref document number: 4307370

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120515

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130515

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130515

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130515

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees