CN1619836A - 薄膜晶体管及其制造方法 - Google Patents
薄膜晶体管及其制造方法 Download PDFInfo
- Publication number
- CN1619836A CN1619836A CNA2004100922195A CN200410092219A CN1619836A CN 1619836 A CN1619836 A CN 1619836A CN A2004100922195 A CNA2004100922195 A CN A2004100922195A CN 200410092219 A CN200410092219 A CN 200410092219A CN 1619836 A CN1619836 A CN 1619836A
- Authority
- CN
- China
- Prior art keywords
- semiconductor layer
- source
- crystal grain
- film transistor
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 35
- 239000010409 thin film Substances 0.000 title claims abstract description 26
- 239000004065 semiconductor Substances 0.000 claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000013078 crystal Substances 0.000 claims description 60
- 238000002425 crystallisation Methods 0.000 claims description 53
- 230000008025 crystallization Effects 0.000 claims description 50
- 229910052751 metal Inorganic materials 0.000 claims description 49
- 239000002184 metal Substances 0.000 claims description 49
- 238000010438 heat treatment Methods 0.000 claims description 32
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 18
- 230000008021 deposition Effects 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 239000004020 conductor Substances 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 239000007790 solid phase Substances 0.000 claims description 2
- 230000005611 electricity Effects 0.000 abstract 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- -1 tungsten halogen Chemical class 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
提供了一种薄膜晶体管及其制造方法，不仅改善了电学特性，如电子迁移率，而且还改善了整个衬底的电学特性的均匀性。薄膜晶体管包括具有MILC区的半导体层，该MILC区具有通过MILC法结晶的第一晶粒和设置在第一晶粒之间并具有不同于第一晶粒的晶体特性的第二晶粒。
Description
本申请要求享有2003年11月22日提交的韩国专利申请Kr 2003-83390的优先权，该申请在此全文引为参考。
技术领域
本发明涉及一种薄膜晶体管及其制造方法。更具体地，本发明涉及一种将多晶硅层用作半导体层的薄膜晶体管及其制造方法。
背景技术
一般的，薄膜晶体管包括半导体层、栅极绝缘层和栅电极。另外，半导体层典型地是电子迁移率比非晶硅层高出100倍的多晶硅层。
多晶硅半导体层典型地通过在衬底上形成非晶硅层并再对非晶硅层结晶而形成。结晶法例如可以包括准分子激光退火(eximer laser annealing，ELA)法、顺序横向固化(sequential lateral solidification，SLS)法、金属诱导结晶(metal induced crystallization，MIC)方法，或者金属诱导横向结晶(metal induced lateral crystallization，MILC)法。
在这些方法中，MILC法具有比ELA法更容易获得均匀特性和产品成本降低的优点。而且与MIC法相比，还可以减少由于金属所造成的沟道区的污染。
MILC可以通过在形成于衬底上的非晶硅层的某些区域被覆诱导结晶金属层并进行热处理而进行。在热处理中，接触诱导结晶金属层的区域可以通过MIC法结晶，并且不与诱导结晶金属层接触的区域可通过MILC法结晶。
通过MILC法形成的晶粒具有一种取向，并且一般以伸长的形式生长。在晶粒中，可以存在不通过MILC法进行结晶的区域，并保留非晶硅。保留非晶硅的区域可能是降低电学特性如电子迁移率的一个因素。它还会降低衬底中电学特性的均匀性。
发明内容
本发明提供了一种薄膜晶体管及其制造方法，不仅改善了电学特性，如电子迁移率，而且还改善了整个衬底的电学特性的均匀性。
本发明的一个方面是提供一种薄膜晶体管。薄膜晶体管包括具有MILC区的半导体层，MILC区具有通过MILC法结晶的第一晶粒和设置在第一晶粒之间并具有不同于第一晶粒的晶体特性的第二晶粒。
本发明还有助于提供一种薄膜晶体管及其制造方法。特别是，本发明可以提供一种利用两步加热过程进行半导体的多结晶而制得的薄膜晶体管。第一步可以处于较低的温度，第二步可以处于较高的温度。第一步开始晶体生长，但留下晶体生长的两个方向的边界区域。这些边界的区域包含剩下的非晶硅。这些非晶硅是不合需要的。因此，进行较高温度下的第二热处理，在边界区中建立非晶硅的小晶粒MIC型多结晶。
附图说明
通过下面参考附图的描述，对于本领域的普通技术人员来说，本发明的上述及其它特点和优点将变得更加清晰，下面简要介绍附图。
图1是根据本发明实施例的薄膜晶体管的平面图；
图2A和2B是用于表示根据本发明实施例的薄膜晶体管及其制造方法沿图1中I-I’线的截面图；
图3是图1中“A”表示的区域的半导体层的放大平面图。
具体实施方式
下面将参考附图更全面地描述本发明，附图中示出了本发明的优选实施例。但本发明可以以不同的形式实施，并且应该认识到本发明不限于在此给出的实施例。在附图中，当把一层设置在另一层或衬底“上”时，意味着可以在衬底的另一层上直接形成一层，或者可以在这些层之间插入第三(或更多)层。在全文中，相同的标记表示相同的元件。
图1是表示根据本发明实施例的薄膜晶体管的平面图。
如图1所示，半导体层120(其是多晶硅层)放置在一个方向，与半导体层120交叉的栅电极140设置在半导体层120上。在栅电极140和半导体层120上设置一个中间层(未示出)。另外，在中间层中设置暴露半导体层120的两端预定区域的源极/漏极接触孔150b。优选地，在栅电极140和源极/漏极接触孔150b之间分别设置暴露半导体层的预定区的金属孔150a。希望金属孔150a与栅电极140隔开。
对于半导体层120，经由源极/漏极接触孔150b暴露的区域是通过金属诱导结晶(以下称作“MIC”)法结晶化的第一MIC区。另外，在形成金属孔150a时，经由金属孔150a暴露的区域是也通过MIC法结晶化的第二MIC区。除MIC区150a、150b以外的其余区域是通过金属诱导横向结晶法(以下称作“MILC”)结晶化的MILC区。
图2A和2B是用于表示根据本发明实施例的薄膜晶体管及其制造方法沿图1中I-I’线的截面图。
如图2A所示，制备衬底100。衬底100可以是玻璃或塑料衬底。此处，合意地，在衬底100上形成缓冲层110。缓冲层110用于保护在后续工艺中形成的半导体层免受来自衬底100的杂质的影响。缓冲层110可以由氧化硅层、氮化硅层、氮氧化硅层以及它们的组合物形成。
接下来，在缓冲层110上沉积非晶硅层，并对非晶硅层构图以形成半导体层120。在半导体层120上形成栅极绝缘层130，在栅极绝缘层130上沉积栅极导体层并对其构图，以形成栅电极140。
接下来，利用栅电极140作为掩模，在半导体层120中注入杂质，使得在半导体层120中形成源极/漏极区120a，同时，限定一个夹置在源极/漏极区120a之间并设置在栅电极140之下的沟道区120b。
接下来，在栅电极140和栅极绝缘层130上形成中间层150。在中间层150中形成暴露半导体层120的源极/漏极区120a的源极/漏极接触孔150b。同时，希望在源极/漏极接触孔150b和栅电极140之间的中间层中形成暴露源极/漏极区120a的金属孔150a。优选地，金属孔150a与栅电极140隔开。
接下来，在包括金属孔150a和源极/漏极接触孔150b的衬底的整个表面上沉积诱导结晶金属层160，使得诱导结晶金属层160形成在分别于金属孔150a和源极/漏极接触孔150b中露出的源极/漏极区120a上。诱导结晶金属层160至少由下列一种材料形成：Ni、Pd、Ti、Ag、Au、Al、Sn、Sb、Cu、Co、Cr、Mo、Tr、Ru、Rh或Cd。优选地，诱导结晶金属层160由Ni形成。Ni的优点在于很少出现与硅的失配，并可以在低温下进行结晶。另外，希望诱导结晶金属层160形成几至200的厚度。
接下来，对衬底100上沉积了诱导结晶金属层160的地方进行第一热处理。希望第一热处理在400～600℃温度的炉中进行。更优选地，在大约550℃的温度下进行。
在第一热处理期间，接触诱导结晶金属层160的源极/漏极区120a(即，分别由源极/漏极接触孔150b和金属孔150a暴露的区域)与诱导结晶金属层160反应以诱发结晶，以致于形成MIC区。在暴露于源极/漏极接触孔150b中的源极/漏极区中形成的MIC区称作第一MIC区120g，在暴露于金属孔150a中的源极/漏极区中形成的MIC区称作第二MIC区120f。在除MIC区120f、120g以外的区域(即，未与诱导结晶金属层160接触的半导体层120的区域)中，由MIC区120f、120g诱发结晶，从而形成MILC区。通过这样，形成具有MIC区120f、120g和MILC区的半导体层120(其是多晶硅层)。
形成金属孔150a时，第二MIC区120f之间的区域在第一热处理期间通过MILC法结晶。另一方面，没有形成金属孔150a时，第一MIC区120g之间的区域在第一热处理期间通过MILC法结晶。因此，当在源极/漏极接触孔150b和栅电极之间的中间层中形成金属孔150a时，可以减小通过MILC法结晶的长度，使得可以缩短第一热处理时间。
形成在MILC区域中的MILC晶粒(即第一晶粒)具有特定的取向并通常以伸长的形式形成。第一晶粒可以具有至少一个在第一方向生长的第一方向晶粒和至少一个在不同于第一方向的第二方向生长的第二方向晶粒。在第一热处理期间，通过第一热处理生长的第一方向晶粒和第二方向晶粒达到彼此接触。此接触区可以认作边界区。此区域的存在是因为每个晶粒抑制其它晶粒的反向生长。因此，被第一方向晶粒和第二方向晶粒局部包围的区域可以剩余非晶硅。该剩余的非晶硅(尤其是保留在沟道区120b中的非晶硅)充当着降低半导体层120的电子迁移率的因素。
接下来，可以对衬底上形成MILC区的地方进行第二热处理。第二热处理可以在与第一热处理相同的温度下进行。然而，希望在高于第一热处理的温度下进行第二热处理。通过这样，和在与第一热处理相同的温度下进行第二热处理的情形相比，可以缩短结晶时间。希望在600℃以上的温度下进行第二热处理。更优选地，可以在600～750℃的温度下进行第二热处理。另外，在第一热处理之后，可以在炉中进行第二热处理。或者，可以通过利用钨卤素或氙弧加热灯的快速热退火(RTA)来进行第二热处理。
通过进行第二热处理，第一晶粒之间剩下非晶硅的区域可以进一步晶化。通过第二热处理被进一步晶化的区域称作“附属结晶区”。在附属结晶区中，形成的第二晶粒具有不同于第一晶粒的晶体特性。通过在边界区对剩余非晶硅进行第二热处理，形成了第二晶粒，第二晶粒可以具有小于第一晶粒的结晶尺寸。另外，第二晶粒可以通过固相结晶(SPC)形成。因此，通过第二热处理，在第一晶粒中不应该显著地剩留非晶硅。因而可以提高半导体层的电学特性如电子迁移率以及整个衬底的电学特性的均匀性。
同时，在热处理期间，可以激活掺杂于半导体层120中的杂质。
如图2B所示，可以去除没有与半导体层120反应的诱导结晶金属层160，使得金属孔150a和源极/漏极接触孔150b中的半导体层120可以暴露。源极/漏极导体层可以被沉积在包括暴露半导体层120的衬底的整个表面上，并且可被构图以形成与暴露在源极/漏极接触孔150b中的半导体层接触的源电极/漏电极。
接下来，在衬底的整个表面上沉积绝缘层(未示出)以填充金属孔150a。
图3是图1中“A”表示的区域的半导体层的放大平面图。
如图3所示，在半导体层中设置通过MILC法结晶的多个第一晶粒C1和C2。在第一晶粒C1和C2之间设置具有不同于第一晶粒的晶体特性的第二晶粒。具体地说，第一晶粒C1和C2包括在第一方向生长的第一方向第一晶粒C1和在第二方向生长的第二方向第一晶粒C2。另一方面，可以在由第一方向晶粒C1和第二方向晶粒C2相遇而部分限定的区域中设置第二晶粒M。例如，由第一方向晶粒C1和第二方向晶粒C2局部包围的区域可以对应于第二晶粒M的位置。
如上所述，根据本发明，可以提高利用多晶硅层的薄膜晶体管的电学特性如电子迁移率，以及衬底上电学特性的均匀性。
Claims (14)
1.一种薄膜晶体管，包括：
具有金属诱导横向结晶(MILC)区的半导体层，该金属诱导横向结晶区具有第一晶粒和设置在所述第一晶粒之间并具有不同于所述第一晶粒的晶体特性的第二晶粒。
2.如权利要求1所述的薄膜晶体管，
其中所述第一晶粒包括至少一个在第一方向生长的第一方向第一晶粒和至少一个在第二方向生长的第二方向第一晶粒，和
其中所述第二晶粒设置在由所述第一方向第一晶粒和所述第二方向第一晶粒部分包围的位置处。
3.如权利要求1所述的薄膜晶体管，其中所述第二晶粒具有小于所述第一晶粒的晶粒大小。
4.如权利要求1所述的薄膜晶体管，其中所述第二晶粒通过固相结晶法形成。
5.如权利要求1所述的薄膜晶体管，其中所述第一晶粒在400～600℃的温度下结晶。
6.如权利要求1所述的薄膜晶体管，其中所述第二晶粒在600～750℃的温度下结晶。
7.如权利要求1所述的薄膜晶体管，还包括：
设置在所述MILC区的栅电极；覆盖所述栅电极和所述半导体层的中间层；设置在所述中间层中并暴露所述半导体层的源极/漏极接触孔；和设置在所述中间层上并经由所述源极/漏极接触孔与所述半导体层接触的源电极/漏电极，
其中，在所述半导体层中，源电极/漏电极的下部区域为第一MIC区。
8.如权利要求7所述的薄膜晶体管，还包括：
设置在所述源极/漏极接触孔与所述栅电极之间的所述中间层中并暴露所述半导体层的金属孔，
其中，在所述半导体层中，所述金属孔的下部区域为第二MIC区。
9.一种薄膜晶体管的制造方法，包括：
在衬底上沉积非晶硅并对沉积的非晶硅构图以形成半导体层；
在所述半导体层的多个区域上沉积诱导结晶金属层；
对衬底上沉积所述诱导结晶金属层的地方进行第一热处理，在所述半导体层中形成MILC区；和
在衬底上形成所述MILC区的地方以高于所述第一热处理的温度进行第二热处理。
10.如权利要求9所述的方法，其中在400～600℃的温度下进行所述第一热处理。
11.如权利要求9所述的方法，其中在600～750℃的温度下进行所述第二热处理。
12.如权利要求9所述的方法，其中沉积诱导结晶金属层的步骤包括下列子步骤：
在所述半导体层上形成栅电极；
在所述栅电极和所述半导体层上形成中间层；
在所述中间层中形成源极/漏极接触孔，暴露所述源极/漏极接触孔中的所述半导体层；和
在所述源极/漏极接触孔中暴露的半导体层上沉积诱导结晶金属层。
13.如权利要求12所述的方法，其中在所述中间层中形成源极/漏极接触孔的步骤与在所述源极/漏极接触孔和所述栅电极之间的所述中间层中形成暴露所述半导体层的金属孔的步骤同时进行；和
在暴露于所述源极/漏极接触孔中的所述半导体层上沉积所述诱导结晶金属层时，还在暴露于所述金属孔中的所述半导体层上沉积所述诱导结晶金属层。
14.如权利要求13所述的方法，还包括步骤：
在进行了第二热处理之后，去除所述诱导结晶金属层；和
在所述衬底上沉积源极/漏极导体层，并对沉积的源极/漏极导体层构图，以形成经由所述源极/漏极接触孔与所述半导体层接触的源电极/漏电极，
其中，对源极/漏极导体层构图的步骤包括去除在暴露于金属孔中的半导体层上沉积的源极/漏极导体层。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR83390/2003 | 2003-11-22 | ||
| KR1020030083390A KR100611225B1 (ko) | 2003-11-22 | 2003-11-22 | 박막트랜지스터 및 그의 제조방법 |
| KR83390/03 | 2003-11-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1619836A true CN1619836A (zh) | 2005-05-25 |
| CN100379025C CN100379025C (zh) | 2008-04-02 |
Family
ID=34587997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100922195A Active CN100379025C (zh) | 2003-11-22 | 2004-11-03 | 薄膜晶体管及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7220993B2 (zh) |
| KR (1) | KR100611225B1 (zh) |
| CN (1) | CN100379025C (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100433260C (zh) * | 2006-01-16 | 2008-11-12 | 中华映管股份有限公司 | 多晶硅层以及薄膜晶体管的制造方法 |
| CN104124220A (zh) * | 2013-04-24 | 2014-10-29 | 三菱电机株式会社 | 半导体元件、半导体元件的制造方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100841365B1 (ko) * | 2006-12-06 | 2008-06-26 | 삼성에스디아이 주식회사 | 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치 |
| KR100982310B1 (ko) | 2008-03-27 | 2010-09-15 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치 |
| KR100960595B1 (ko) | 2008-06-27 | 2010-06-07 | 한국과학기술연구원 | 박막 성장방법 |
| KR101002666B1 (ko) | 2008-07-14 | 2010-12-21 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2814049B2 (ja) * | 1993-08-27 | 1998-10-22 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| JPH10135137A (ja) * | 1996-10-31 | 1998-05-22 | Semiconductor Energy Lab Co Ltd | 結晶性半導体作製方法 |
| KR100276378B1 (ko) * | 1997-11-12 | 2001-01-15 | 주승기 | 박막트랜지스터 및 그 제조방법 |
| JP2000208771A (ja) | 1999-01-11 | 2000-07-28 | Hitachi Ltd | 半導体装置、液晶表示装置およびこれらの製造方法 |
| KR100426210B1 (ko) * | 2000-11-11 | 2004-04-03 | 피티플러스(주) | 실리콘 박막 결정화 방법 |
| JP4732599B2 (ja) * | 2001-01-26 | 2011-07-27 | 株式会社日立製作所 | 薄膜トランジスタ装置 |
| JP2003124230A (ja) * | 2001-10-12 | 2003-04-25 | Hitachi Ltd | 薄膜トランジスタ装置、その製造方法及びこの装置を用いた画像表示装置 |
| KR100477103B1 (ko) * | 2001-12-19 | 2005-03-18 | 삼성에스디아이 주식회사 | 금속유도화 측면결정화방법을 이용한 멀티플 게이트 박막트랜지스터 및 그의 제조방법 |
| US6900082B2 (en) * | 2003-02-24 | 2005-05-31 | Man Wong, The Hong Kong University Of Science & Technology | Methods for forming laterally crystallized polysilicon and devices fabricated therefrom |
-
2003
- 2003-11-22 KR KR1020030083390A patent/KR100611225B1/ko active IP Right Grant
-
2004
- 2004-11-03 CN CNB2004100922195A patent/CN100379025C/zh active Active
- 2004-11-18 US US10/990,514 patent/US7220993B2/en active Active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100433260C (zh) * | 2006-01-16 | 2008-11-12 | 中华映管股份有限公司 | 多晶硅层以及薄膜晶体管的制造方法 |
| CN104124220A (zh) * | 2013-04-24 | 2014-10-29 | 三菱电机株式会社 | 半导体元件、半导体元件的制造方法 |
| CN104124220B (zh) * | 2013-04-24 | 2017-04-12 | 三菱电机株式会社 | 半导体元件、半导体元件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050110015A1 (en) | 2005-05-26 |
| KR20050049692A (ko) | 2005-05-27 |
| US7220993B2 (en) | 2007-05-22 |
| CN100379025C (zh) | 2008-04-02 |
| KR100611225B1 (ko) | 2006-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7452762B2 (en) | Thin film transistor and method of fabricating the same | |
| US7452790B2 (en) | Method of fabricating thin film transistor | |
| JP4307371B2 (ja) | 薄膜トランジスタ製造方法 | |
| US9576797B2 (en) | Method of fabricating polysilicon layer, thin film transistor, organic light emitting diode display device including the same, and method of fabricating the same | |
| CN1186326A (zh) | 结晶半导体的制造方法 | |
| KR20090020287A (ko) | 박막트랜지스터, 그의 제조방법, 및 이를 구비한유기전계발광표시장치 | |
| US7202501B2 (en) | Thin film transistor and method for fabricating the same | |
| US7557020B2 (en) | Method for fabricating thin film transistor using metal catalyst layer | |
| TW201214568A (en) | Method of forming a polycrystalline silicon layer and method of manufacturing thin film transistor | |
| KR100600874B1 (ko) | 박막트랜지스터 및 그의 제조 방법 | |
| EP2323159A1 (en) | Method of forming polycrystalline silicon layer, thin film transistor, organic light emitting diode display device having the same, and methods of fabricating the same | |
| KR100611761B1 (ko) | 박막트랜지스터 제조 방법 | |
| CN100379025C (zh) | 薄膜晶体管及其制造方法 | |
| US7714391B2 (en) | Thin film transistor and method for fabricating the same | |
| US8125033B2 (en) | Polycrystalline silicon layer, flat panel display using the same, and method of fabricating the same | |
| KR100317639B1 (ko) | 박막 트랜지스터와 액정표시장치 및 그 제조방법 | |
| US7256080B2 (en) | Method of fabricating thin film transistor | |
| KR100534585B1 (ko) | 비정질 실리콘막의 결정화 방법 | |
| US7749873B2 (en) | Polycrystalline silicon layer, flat panel display using the same, and methods of fabricating the same | |
| US7906382B2 (en) | Method of crystallizing amorphous semiconductor thin film and method of fabricating poly-crystalline thin film transistor using the same | |
| KR20070024017A (ko) | 박막트랜지스터 및 그의 제조 방법 | |
| KR100611658B1 (ko) | 박막트랜지스터의 제조 방법 | |
| KR100700501B1 (ko) | 박막트랜지스터의 제조방법 | |
| KR20050016960A (ko) | 전자 디바이스 및 그 제조 방법, 액티브 매트릭스디스플레이 디바이스 | |
| KR20060134338A (ko) | 금속유도측면결정화를 이용한 박막 트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20090109 Address after: Gyeonggi Do, South Korea Patentee after: Samsung Mobile Display Co., Ltd. Address before: Gyeonggi Do, South Korea Patentee before: Samsung SDI Co., Ltd. |
|
| ASS | Succession or assignment of patent right |
Owner name: SAMSUNG MOBILE DISPLAY CO., LTD. Free format text: FORMER OWNER: SAMSUNG SDI CO., LTD. Effective date: 20090109 |
|
| ASS | Succession or assignment of patent right |
Owner name: SAMSUNG DISPLAY CO., LTD. Free format text: FORMER OWNER: SAMSUNG MOBILE DISPLAY CO., LTD. Effective date: 20121019 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20121019 Address after: Gyeonggi Do, South Korea Patentee after: Samsung Display Co., Ltd. Address before: Gyeonggi Do, South Korea Patentee before: Samsung Mobile Display Co., Ltd. |