CN104124220A - 半导体元件、半导体元件的制造方法 - Google Patents
半导体元件、半导体元件的制造方法 Download PDFInfo
- Publication number
- CN104124220A CN104124220A CN201410164661.8A CN201410164661A CN104124220A CN 104124220 A CN104124220 A CN 104124220A CN 201410164661 A CN201410164661 A CN 201410164661A CN 104124220 A CN104124220 A CN 104124220A
- Authority
- CN
- China
- Prior art keywords
- conducting film
- substrate
- semiconductor element
- substrate surface
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 64
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 109
- 239000013078 crystal Substances 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 19
- 229910052737 gold Inorganic materials 0.000 claims description 10
- 239000002245 particle Substances 0.000 claims description 10
- 229910052719 titanium Inorganic materials 0.000 claims description 9
- 230000001678 irradiating effect Effects 0.000 claims description 7
- 229910052697 platinum Inorganic materials 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000000992 sputter etching Methods 0.000 claims description 5
- 238000007747 plating Methods 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 229910052741 iridium Inorganic materials 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 229910052707 ruthenium Inorganic materials 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 229910052712 strontium Inorganic materials 0.000 claims description 3
- 229910052727 yttrium Inorganic materials 0.000 claims description 3
- 229910052726 zirconium Inorganic materials 0.000 claims description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 2
- 229910052804 chromium Inorganic materials 0.000 claims description 2
- 229910052742 iron Inorganic materials 0.000 claims description 2
- 229910052758 niobium Inorganic materials 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 claims description 2
- 229910052715 tantalum Inorganic materials 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 229910052720 vanadium Inorganic materials 0.000 claims description 2
- 230000002159 abnormal effect Effects 0.000 description 15
- 230000012010 growth Effects 0.000 description 14
- 229910002704 AlGaN Inorganic materials 0.000 description 5
- 238000002441 X-ray diffraction Methods 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 238000000026 X-ray photoelectron spectrum Methods 0.000 description 2
- 238000011835 investigation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 229910018516 Al—O Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000001420 photoelectron spectroscopy Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/0485—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
- H01L21/441—Deposition of conductive or insulating materials for electrodes
- H01L21/445—Deposition of conductive or insulating materials for electrodes from a liquid, e.g. electrolytic deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/452—Ohmic electrodes on AIII-BV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
本发明目的是提供能够在衬底面上形成没有外观异常的导电膜的半导体元件以及该半导体元件的制造方法。其特征在于，包括：六方晶系且衬底面为（0001）面的衬底（10）；和在该衬底面上形成的多个导电膜（12）。该多个导电膜包括：第一导电膜（14），晶体结构为不拥有与该衬底的该衬底面中的原子排列具有同等的对称性的平面；以及第二导电膜（16），形成于该第一导电膜的上方，晶体结构为具有至少一个与该衬底的该衬底面中的原子排列具有同等的对称性的平面，该第二导电膜为粒径是15μm以下的多晶。
Description
技术领域
本发明涉及包括使用于例如电极焊盘等的导电膜的半导体元件以及该半导体元件的制造方法。
背景技术
专利文献1中，公开了衬底上形成多个导电膜的半导体元件。该半导体元件的衬底为GaAs衬底。此外，多个导电膜以Mo以及Au形成。
现有技术文献
专利文献
专利文献1：日本特开2005－191380号公报。
非专利文献
非专利文献1： "Combinatorial investigation of structural quality of Au/Ni Contacts on GaN" A.V. Davydov, L.A. Bendersky, W.J. Boettinger, D. Josell, M.D. Vaudin, K.－S. Chang, I.Takeuchi, Applied Surface Science 223 (2004) 24－29。
发明内容
发明要解决的问题
在衬底上形成导电膜的情况下，优选的是导电膜的表面平坦且没有外观异常。然而，衬底上导电膜外延生长形成大的晶粒时，有成为外观异常的问题。
本发明为了解决如上述的问题而完成，目的是提供能够在衬底面上形成没有外观异常的导电膜的半导体元件以及该半导体元件的制造方法。
解决问题的方案
本申请的发明所涉及的半导体元件的特征在于，包括：衬底，为六方晶系且衬底面为（0001）面；多个导电膜，形成在该衬底面上，该多个导电膜包括：第一导电膜，晶体结构为不拥有与该衬底的该衬底面中的原子排列具有同等的对称性的平面；第二导电膜，形成于该第一导电膜的上方，晶体结构为具有至少一个与该衬底的该衬底面中的原子排列具有同等的对称性的平面，该第二导电膜为粒径是15μm以下的多晶。
本申请的发明所涉及的半导体元件的制造方法的特征在于，包括：在为六方晶系且衬底面为（0001）面的衬底的该衬底面施加等离子体照射、离子铣削或者干法刻蚀，在该衬底形成非晶层的工序；以及在该非晶层的上方形成非晶上导电膜的工序，该非晶上导电膜为粒径是15μm以下的多晶，该非晶上导电膜晶体结构为具有至少一个与该衬底的该衬底面中的原子排列具有同等的对称性的平面。
发明的效果
根据本发明，能够通过抑制导电膜的外延生长来在衬底面上形成没有外观异常的导电膜。
附图说明
图1是本发明的实施方式1所涉及的半导体元件的截面图；
图2是比较例的半导体元件的截面图；
图3是半导体元件表面的光学显微镜摄像；
图4是示出使用X射线衍射的试样c轴方向的评估方法的图；
图5是示出2θ－θ扫描的结果的图表；
图6是示出使用X射线衍射的试样a轴方向的评估方法的图；
图7是示出φ扫描的方法的图；
图8是示出衍射峰的图表；
图9是示出现有试样和本发明试样的φ扫描的结果的图表；
图10是现有试样的截面摄像；
图11是本发明试样的截面摄像；
图12是本发明的实施方式2所涉及的半导体元件的截面图；
图13是本发明的实施方式3所涉及的半导体元件的截面图；
图14是示出在衬底面施加等离子体照射、离子铣削或者干法刻蚀的图；
图15是示出XPS谱的图；
图16是非晶上导电膜的表面的光学显微镜摄像；
图17是示出本发明的实施方式3所涉及的半导体元件进行2θ－θ扫描的结果的图表；
图18是示出本发明的实施方式3所涉及的半导体元件进行φ扫描的结果的图表；
图19是本发明的实施方式3所涉及的半导体元件的截面摄像；
图20是本发明的实施方式4所涉及的半导体元件的截面图。
具体实施方式
关于本发明的实施方式所涉及的半导体元件和半导体元件的制造方法参照附图进行说明。有时对相同或者对应的构成要素附上相同的附图标记，省略反复说明。
实施方式1
图1是本发明的实施方式1所涉及的半导体元件的截面图。该半导体元件包括为六方晶系且衬底面为（0001）面的衬底10。衬底10例如以Al2O3的单晶衬底来形成。衬底10的衬底面上形成有多个导电膜12。多个导电膜12包括第一导电膜14以及在第一导电膜14上方形成的第二导电膜16。
第一导电膜14具有这样的晶体结构，即不拥有与衬底10的衬底面中的原子排列具有同等的对称性的平面。第一导电膜14例如以Nb形成。第二导电膜16的晶体结构具有至少一个与衬底10的衬底面中的原子排列具有同等的对称性的平面。第二导电膜16例如以Au形成。第二导电膜16为粒径是15μm以下的多晶。
图2是比较例的半导体元件的截面图。该半导体元件在衬底10的衬底面上包括Au膜20。即，比较例的半导体元件在没有Nb的第一导电膜14这点上与本发明实施方式1所涉及的半导体元件相异。
图3是有和没有第一导电膜的情况下的半导体元件表面的光学显微镜摄像。图3A是现有试样的表面的光学显微镜摄像。现有试样是在六方晶系纤锌矿型结构的AlGaN（0001）面为最表面的SiC（0001）/AlN（0001）/GaN（0001）/AlGaN（0001）衬底上层叠Ti，在Ti上层叠Au以及Pt的试样。意思是[/]的右侧的膜形成在[/]的左侧的膜的更上方。Ti具有六方最密堆积结构。此外，Au以及Pt具有面心立方结构。
图3A中可看到条纹状的外观异常。该条纹状外观异常原因是衬底上的Ti、Au以及Pt外延生长，形成巨大的晶粒。
图3B是本发明试样表面的光学显微镜摄像。本发明试样是在现有试样的衬底和Ti之间插入体心立方结构的Nb的试样。从图3B可知本发明试样的表面变平坦。其原因是由Nb抑制了Ti、Au以及Pt的外延生长。
然而，外延生长是在衬底晶体上使拥有与衬底相同的位向关系的晶体层生长。外延生长的晶体层的c轴以及a轴分别与衬底的c轴以及a轴一致。
图4是示出使用X射线衍射的试样c轴方向的评估方法的图。如图4所示，为了试样的c轴方向的评估实施2θ－θ扫描。根据2θ－θ扫描可知Au等的导电膜的相对于衬底面水平的面位向。图5是示出2θ－θ扫描的结果的图表。图5A是示出现有试样进行2θ－θ扫描的结果的图表。Au的衍射峰只观测到（111）面，因此可知现有试样的Au等的导电膜为单晶。
图5B是示出本发明试样进行2θ－θ扫描的结果的图表。Au的衍射峰除了（111）面的峰以外还观测到多个，因此可知本发明试样的Au等的导电膜多晶化。另外，现有试样和本发明试样均择优取向为Au（111）的峰变大。
图6是示出使用X射线衍射的试样a轴方向的评估方法的图。如图6所示，为了进行试样a轴方向的评估而实施φ扫描。通过φ扫描可知导电膜内的晶体位向，因此能够得知导电膜的对称性以及朝向。另外，图7示出通过固定X射线的入射方向而使衬底360o旋转来实施φ扫描。
在现有试样和本发明试样的φ扫描之前，首先作为参照调查SiC 和GaN的衍射峰。图8是示出SiC和GaN的衍射峰的图表。SiC和GaN的衍射峰分别以60o的间隔观测到六个，因此可知它们是六方晶系的晶体。
图9是示出现有试样和本发明试样的φ扫描的结果的图表。图9A是示出现有试样进行φ扫描的结果的图表。导电膜的Ti和Au的衍射峰具有与衬底同等的峰半宽值，由此可知Ti以及Au相对于GaN外延生长。
图9Ｂ是示出本发明试样进行φ扫描的结果的图表。虽然Ti和Au的峰观测到六个，但是与现有试样的φ扫描的峰相比较旋转了30o且峰半宽值展宽。因此，本发明试样的Ti以及Au等的导电膜晶体性低。
根据以上结果，可知通过插入Nb层能阻碍其上的导电膜的外延生长。从上述X射线衍射的结果，可知本发明试样中能够抑制导电膜的外延生长。
接着，关于截面观察进行说明。图10是现有试样的截面摄像。现有试样中在导电膜几乎看不到晶界。此外，现有试样的导电膜的粒径比15μm大。图11是本发明试样的截面摄像。本发明试样中在导电膜有许多晶界，粒径为1.3 ~ 2.0μm。因此，认为导电膜的粒径影响导电膜的表面粗糙度。
根据以上，在单晶衬底上拥有与单晶衬底的衬底面中的原子排列具有同等的对称性的平面的导电膜成膜的情况下，导电膜外延生长且促进晶粒（grain）生长。由此形成巨大的晶粒，发生外观异常。例如像比较例那样，六方晶系且衬底面为（0001）面的衬底上形成Au层时，Au层外延生长发生外观异常。
然而，通过本发明实施方式1所涉及的半导体元件，第一导电膜14的晶体结构不拥有与衬底10的衬底面中的原子排列具有同等的对称性的平面。因此，第一导电膜14不外延生长，为粒径是15μm以下的多晶。作为多晶的第一导电膜14之上形成的第二导电膜16也为多晶，由此能够抑制外观异常。
多个导电膜12也可具备第一导电膜14和第二导电膜16以外的导电膜。本发明的实施方式1所涉及的半导体元件通过采用衬底10以及不对衬底10外延生长的第一导电膜14来使第一导电膜14成为多晶，使第一导电膜14上的导电膜成为多晶。在不脱离该特征的范围中可以进行各种变形。
虽然衬底10为单晶衬底，但是也可使用在单晶衬底上形成有单个或多个外延膜的衬底来作为衬底。这样的衬底例如包括单晶衬底以及单晶衬底上由III族氮化物半导体形成的半导体外延膜。另外，衬底面的取向差角优选为±5o以内。
虽然衬底10的材料不特别限定，但是能够采用例如氧化铝型结构或者纤锌矿型结构的材料。虽然衬底面为Al2O3的（0001）面，但是也可以为例如GaN的（0001）面、ZnO的（0001）面或者SiC的（0001）面。
第一导电膜14能够由例如Mo、Nb、W、Ta、V、Cr或者Fe形成。第二导电膜16能够由例如Au、Pt、Cu、Ti、Co、Sr、Y、Zr、Ru、Pd、Ag、Ir、WN、WC、TaN、WSi或者ZnO形成。多个导电膜12中，第一导电膜14上形成的导电膜的至少一层也可由镀覆法形成。另外，以后的实施方式所涉及的半导体元件以及半导体元件的制造方法可以适当地进行与上述同样的变形。
实施方式2
因为本发明的实施方式2涉及的半导体元件与实施方式1的共同点较多，所以以与实施方式1的相异点为中心进行说明。图12是本发明的实施方式2所涉及的半导体元件的截面图。衬底10上形成有中间导电膜30。中间导电膜30的晶体结构为具有至少一个与衬底10的衬底面中的原子排列具有同等的对称性的平面。中间导电膜30例如由Au形成。第一导电膜14上形成有第二导电膜16A。第二导电膜16A上形成有第二导电膜16B。即，多个导电膜32具有中间导电膜30、第一导电膜14、第二导电膜16A以及第二导电膜16B。
通过本发明的实施方式2所涉及的半导体元件，因为第一导电膜14为多晶，其上第二导电膜16A、16B也为多晶。因此能够抑制外观异常。为了抑制多个导电膜32的外观异常，需要第一导电膜和第二导电膜。然而，第一导电膜也可以形成多个，第二导电膜也可以形成多个。此外，也可以在第一导电膜14和衬底10之间形成中间导电膜30。
实施方式3
图13是本发明的实施方式3所涉及的半导体元件的截面图。该半导体元件具备在衬底10上形成的非晶层40。非晶层40上形成有非晶上导电膜42。非晶上导电膜42例如是Au或者Ti/Au。非晶上导电膜42是粒径为15μm以下的多晶。此外，非晶上导电膜42的晶体结构具有至少一个与衬底10的衬底面中的原子排列具有同等的对称性的平面。
关于本发明的实施方式3所涉及的半导体元件的制造方法进行说明。首先，在为六方晶系且衬底面为（0001）面的衬底10的衬底面施加等离子体照射、离子铣削或者干法刻蚀。图14是示出在衬底面施加等离子体照射、离子铣削或者干法刻蚀的图。通过该工序，在衬底10形成非晶层40。接着，在非晶层40上方，形成非晶上导电膜42。通过该工序完成如图13所示的半导体元件。
图15是示出XPS谱的图。对于SiC（0001）/AlN（0001）/GaN（0001）/AlGaN（0001）衬底的衬底面，照射氧等离子体。对照射氧等离子体之后的试样表面（衬底面）进行光电子能谱测定（XPS），评估衬底面的成键状态。图15A示出A12p的谱。图15B示出Ga3d的谱。进行峰分离的结果是衬底面生成Al－O键和Ga－O键。因此，可知在衬底面形成有AlGaN氧化层。如此，能够通过在衬底面照射氧等离子体，形成由AlGaN氧化层构成的非晶层。
图16是本发明实施方式3所涉及的非晶上导电膜42的表面的光学显微镜摄像。没有条纹状的外观异常却非晶上导电膜42的表面平坦，因此可知非晶上导电膜42的外延生长被抑制。另外，图16的非晶上导电膜由Ti/Au形成。
图17是示出本发明的实施方式3所涉及的半导体元件的表面进行2θ－θ扫描的结果的图表。虽然择优取向为Au（111）的峰变大，但是由于有多个其它面位向的衍射峰所以可知非晶上导电膜42多晶化。
图18是示出本发明的实施方式3所涉及的半导体元件进行φ扫描的结果的图表。φ扫描中未检测出衍射峰，与所述的现有试样或本发明试样的φ扫描结果相比背景的强度变大。因此，这暗示非晶上导电膜42是多晶。
图19是本发明的实施方式3所涉及的半导体元件的截面摄像。在非晶上导电膜42有许多的晶界。非晶上导电膜42为粒径是0.16 ~ 0.3μm左右的多晶。
根据以上，在非晶层40上形成非晶上导电膜42时，非晶上导电膜42不外延生长，为粒径是15μm以下的多晶。因此，能够避免导电膜（非晶上导电膜42）的外观异常。
非晶上导电膜42不限定于Au或者Ti/Au，例如能够由Pt、Cu、Ti、Co、Sr、Y、Zr、Ru、Pd、Ag、Ir、WN、WC、TaN、WSi或者ZnO形成。此外，非晶上导电膜42能够例如由镀覆法来形成。
实施方式4
因为本发明的实施方式4涉及的半导体元件和半导体元件的制造方法与实施方式3的共同点较多，所以以与实施方式3的相异点为中心进行说明。图20是本发明的实施方式4所涉及的半导体元件的截面图。在衬底10和非晶层40之间形成有中间导电膜50。中间导电膜50的晶体结构为具有至少一个与衬底10的衬底面中的原子排列具有同等的对称性的平面。中间导电膜50例如由Au形成。非晶层40之上形成有非晶上导电膜42A。非晶上导电膜42A之上形成有非晶上导电膜42B。
通过本发明实施方式4所涉及的半导体元件，能够使非晶层40之上的非晶上导电膜42A、42B为多晶。因此能够抑制外观异常。为了抑制多个导电膜的外观异常，需要非晶层及其上形成的非晶上导电膜。然而，非晶层也可以形成多个，非晶上导电膜也可以形成多个。此外，也可以在非晶层40和衬底10之间形成中间导电膜50。
附图标记
10 衬底；12 多个导电膜；14 第一导电膜；16 第二导电膜；20 Au膜；30 中间导电膜；32 多个导电膜；40 非晶层；42 非晶上导电膜；50 中间导电膜。
Claims (9)
1. 一种半导体元件，其特征在于，包括：
衬底，为六方晶系且衬底面为（0001）面；和
多个导电膜，形成在所述衬底面上，
所述多个导电膜包括：
第一导电膜，晶体结构为不拥有与所述衬底的所述衬底面中的原子排列具有同等的对称性的平面；
第二导电膜，形成于所述第一导电膜的上方，晶体结构为具有至少一个与所述衬底的所述衬底面中的原子排列具有同等的对称性的平面，
所述第二导电膜为粒径是15μm以下的多晶。
2. 根据权利要求1所述的半导体元件，其特征在于，所述衬底包括：
单晶衬底；和
半导体外延膜，在所述单晶衬底上由III族氮化物半导体形成。
3. 根据权利要求1或2所述的半导体元件，其特征在于，
所述多个导电膜中，所述第一导电膜之上形成的导电膜的至少一层以镀覆法形成。
4. 根据权利要求1或2所述的半导体元件，其特征在于，
所述衬底是氧化铝型结构或者纤锌矿型结构。
5. 根据权利要求1或2所述的半导体元件，其特征在于，
所述衬底面是Al2O3的（0001）面、GaN的（0001）面、ZnO的（0001）面或者SiC的（0001）面。
6. 根据权利要求1或2所述的半导体元件，其特征在于，
所述第二导电膜由Au、Pt、Cu、Ti、Co、Sr、Y、Zr、Ru、Pd、Ag、Ir、WN、WC、TaN、WSi或者ZnO形成。
7. 根据权利要求1或2所述的半导体元件，其特征在于，
所述第一导电膜由Mo、Nb、W、Ta、V、Cr或者Fe形成。
8. 一种半导体元件的制造方法，其特征在于，包括：
在为六方晶系且衬底面为（0001）面的衬底的所述衬底面施加等离子体照射、离子铣削或者干法刻蚀，在所述衬底形成非晶层的工序；和
在所述非晶层的上方形成非晶上导电膜的工序，
所述非晶上导电膜为粒径是15μm以下的多晶，
所述非晶上导电膜晶体结构为具有至少一个与所述衬底的所述衬底面中的原子排列具有同等的对称性的平面。
9. 根据权利要求8所述的半导体元件的制造方法，其特征在于，
所述非晶上导电膜由镀覆法形成。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013091548A JP6111818B2 (ja) | 2013-04-24 | 2013-04-24 | 半導体素子、半導体素子の製造方法 |
| JP2013-091548 | 2013-04-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104124220A true CN104124220A (zh) | 2014-10-29 |
| CN104124220B CN104124220B (zh) | 2017-04-12 |
Family
ID=51685262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410164661.8A Active CN104124220B (zh) | 2013-04-24 | 2014-04-23 | 半导体元件、半导体元件的制造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US9018736B2 (zh) |
| JP (1) | JP6111818B2 (zh) |
| KR (1) | KR101573251B1 (zh) |
| CN (1) | CN104124220B (zh) |
| DE (1) | DE102014207614B4 (zh) |
| TW (1) | TWI528513B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104878347A (zh) * | 2015-06-05 | 2015-09-02 | 深圳市正和忠信股份有限公司 | 一种沉积黑色导电膜层的设备及其使用方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6562222B2 (ja) * | 2014-07-29 | 2019-08-21 | パナソニックＩｐマネジメント株式会社 | 窒化物半導体装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1619836A (zh) * | 2003-11-22 | 2005-05-25 | 三星Sdi株式会社 | 薄膜晶体管及其制造方法 |
| CN1945866A (zh) * | 2005-10-05 | 2007-04-11 | 三星电机株式会社 | 用于制造垂直结构的发光二极管的方法 |
| US20070164305A1 (en) * | 2004-02-26 | 2007-07-19 | Tatsuo Nakayama | Ohmic electrode structure of nitride semiconductor device |
| US20110255294A1 (en) * | 2008-12-25 | 2011-10-20 | Showa Denko K.K. | Semiconductor light emitting device and method for manufacturing semiconductor light emitting device, and lamp |
| CN102484172A (zh) * | 2009-08-31 | 2012-05-30 | 国立大学法人京都大学 | 紫外线照射装置 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61156785A (ja) | 1984-12-27 | 1986-07-16 | Fujitsu Ltd | 半導体発光装置 |
| JPS61156786A (ja) | 1984-12-27 | 1986-07-16 | Fujitsu Ltd | 半導体発光装置の製造方法 |
| JPH08264886A (ja) | 1995-03-27 | 1996-10-11 | Sumitomo Electric Ind Ltd | 半導体レーザ素子およびその製造方法 |
| US6388272B1 (en) | 1996-03-07 | 2002-05-14 | Caldus Semiconductor, Inc. | W/WC/TAC ohmic and rectifying contacts on SiC |
| JP2967743B2 (ja) * | 1997-01-14 | 1999-10-25 | 日本電気株式会社 | ｎ型窒化ガリウム系半導体のコンタクト電極及びその形成方法 |
| JP3299145B2 (ja) * | 1997-07-15 | 2002-07-08 | 日本電気株式会社 | 窒化ガリウム系半導体のｐ型電極およびその形成方法 |
| JP3965610B2 (ja) | 1997-08-01 | 2007-08-29 | 富士通株式会社 | 半導体装置及びその製造方法 |
| JP2001015852A (ja) * | 1999-04-26 | 2001-01-19 | Sharp Corp | ｐ型のＩＩＩ族窒化物半導体層上の電極構造とその形成方法 |
| KR100525494B1 (ko) | 1999-04-26 | 2005-11-01 | 샤프 가부시키가이샤 | Ｐ형 ⅲ족 질화물 반도체층 상의 전극 구조 및 그의 제조방법 |
| JP2001122693A (ja) * | 1999-10-22 | 2001-05-08 | Nec Corp | 結晶成長用下地基板およびこれを用いた基板の製造方法 |
| WO2002040752A2 (en) * | 2000-11-20 | 2002-05-23 | The Regents Of The University Of California | Process for producing iii-v compound films by chemical deposition |
| JP4063050B2 (ja) | 2002-10-31 | 2008-03-19 | 豊田合成株式会社 | ｐ型ＩＩＩ族窒化物系化合物半導体の電極およびその製造方法 |
| US7786503B2 (en) * | 2002-12-27 | 2010-08-31 | Momentive Performance Materials Inc. | Gallium nitride crystals and wafers and method of making |
| JP2005191380A (ja) | 2003-12-26 | 2005-07-14 | Sharp Corp | 半導体レーザ素子及びその製造方法 |
| JP4772135B2 (ja) * | 2008-06-09 | 2011-09-14 | ルネサスエレクトロニクス株式会社 | 半導体素子、および、その製造方法 |
| WO2011115294A1 (ja) | 2010-03-16 | 2011-09-22 | 合同会社先端配線材料研究所 | 炭化珪素用電極、炭化珪素半導体素子、炭化珪素半導体装置および炭化珪素用電極の形成方法 |
| JP2013091548A (ja) | 2011-10-26 | 2013-05-16 | Morikawa Co Ltd | 吸着剤が充填されたカートリッジの収集システム |
-
2013
- 2013-04-24 JP JP2013091548A patent/JP6111818B2/ja active Active
-
2014
- 2014-01-22 TW TW103102233A patent/TWI528513B/zh active
- 2014-01-24 US US14/162,865 patent/US9018736B2/en active Active
- 2014-04-14 KR KR1020140043990A patent/KR101573251B1/ko active IP Right Grant
- 2014-04-23 CN CN201410164661.8A patent/CN104124220B/zh active Active
- 2014-04-23 DE DE102014207614.5A patent/DE102014207614B4/de active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1619836A (zh) * | 2003-11-22 | 2005-05-25 | 三星Sdi株式会社 | 薄膜晶体管及其制造方法 |
| US20070164305A1 (en) * | 2004-02-26 | 2007-07-19 | Tatsuo Nakayama | Ohmic electrode structure of nitride semiconductor device |
| CN1945866A (zh) * | 2005-10-05 | 2007-04-11 | 三星电机株式会社 | 用于制造垂直结构的发光二极管的方法 |
| US20110255294A1 (en) * | 2008-12-25 | 2011-10-20 | Showa Denko K.K. | Semiconductor light emitting device and method for manufacturing semiconductor light emitting device, and lamp |
| CN102484172A (zh) * | 2009-08-31 | 2012-05-30 | 国立大学法人京都大学 | 紫外线照射装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104878347A (zh) * | 2015-06-05 | 2015-09-02 | 深圳市正和忠信股份有限公司 | 一种沉积黑色导电膜层的设备及其使用方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20140127155A (ko) | 2014-11-03 |
| US20140319513A1 (en) | 2014-10-30 |
| KR101573251B1 (ko) | 2015-12-01 |
| TWI528513B (zh) | 2016-04-01 |
| TW201448145A (zh) | 2014-12-16 |
| US9018736B2 (en) | 2015-04-28 |
| DE102014207614B4 (de) | 2021-12-23 |
| JP2014216429A (ja) | 2014-11-17 |
| JP6111818B2 (ja) | 2017-04-12 |
| DE102014207614A1 (de) | 2014-10-30 |
| CN104124220B (zh) | 2017-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW201731211A (zh) | 用於高頻ｒｆ濾波器之膜整體聲學共振器（ｆｂａｒ）裝置 | |
| CN101800170B (zh) | 制造第ⅲ族氮化物半导体的方法和模板衬底 | |
| CN111742421B (zh) | 压电膜、其制造方法、压电膜层叠体、其制造方法 | |
| TWI514616B (zh) | 三族氮化物矽上半導體結構和技術 | |
| US10763332B2 (en) | Semiconductor wafer and method of inspecting semiconductor wafer | |
| CN111244263A (zh) | 压电薄膜元件 | |
| US20200382099A1 (en) | Film bulk acoustic resonator (fbar) devices for high frequency rf filters | |
| Musavigharavi et al. | Nanoscale structural and chemical properties of ferroelectric aluminum scandium nitride thin films | |
| CN104124220A (zh) | 半导体元件、半导体元件的制造方法 | |
| Chauhan et al. | Evidence of relationship between strain and In-incorporation: Growth of N-polar In-rich InAlN buffer layer by OMCVD | |
| Kong et al. | Titanium induced polarity inversion in ordered (In, Ga) N/GaN nanocolumns | |
| US9721751B2 (en) | Electron microscopy specimen and method of fabrication | |
| US8736025B2 (en) | III-nitride semiconductor growth substrate, III-nitride semiconductor epitaxial substrate, III-nitride semiconductor element, III-nitride semiconductor freestanding substrate all having improved crystallinity | |
| Paisley et al. | Smooth cubic commensurate oxides on gallium nitride | |
| KR101088985B1 (ko) | 화합물 반도체 기판, 화합물 반도체 기판의 제조 방법 및 반도체 디바이스 | |
| US11236439B2 (en) | Non-polar or semi-polar GaN wafer | |
| WO2016132746A1 (ja) | 薄膜基板と半導体装置とこれらの製造方法および成膜装置および成膜方法およびＧａＮテンプレート | |
| JP2014216429A5 (zh) | ||
| EP2543754A1 (en) | Semiconductor epitaxial substrate | |
| CN106795649A (zh) | 半导体的制造方法以及SiC基板 | |
| US20220119936A1 (en) | METHOD OF DEPODITING AlN THIN FILM | |
| US12024792B2 (en) | Diamond crystal | |
| Soshnikov et al. | Composition analysis of coherent nanoinsertions of solid solutions on the basis of high-resolution electron micrographs | |
| JP6724525B2 (ja) | ＧａＮウエハの製造方法 | |
| Tiar et al. | Highly (001)-textured MgAl 2 O 4-based magnetic tunnel junctions with large magnetoresistance over 240% |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |