JP2014216429A - 半導体素子、半導体素子の製造方法 - Google Patents

半導体素子、半導体素子の製造方法 Download PDF

Info

Publication number
JP2014216429A
JP2014216429A JP2013091548A JP2013091548A JP2014216429A JP 2014216429 A JP2014216429 A JP 2014216429A JP 2013091548 A JP2013091548 A JP 2013091548A JP 2013091548 A JP2013091548 A JP 2013091548A JP 2014216429 A JP2014216429 A JP 2014216429A
Authority
JP
Japan
Prior art keywords
conductive film
substrate
semiconductor element
plane
substrate surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013091548A
Other languages
English (en)
Other versions
JP6111818B2 (ja
JP2014216429A5 (ja
Inventor
和弘 前田
Kazuhiro Maeda
和弘 前田
俊彦 志賀
Toshihiko Shiga
俊彦 志賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013091548A priority Critical patent/JP6111818B2/ja
Priority to TW103102233A priority patent/TWI528513B/zh
Priority to US14/162,865 priority patent/US9018736B2/en
Priority to KR1020140043990A priority patent/KR101573251B1/ko
Priority to CN201410164661.8A priority patent/CN104124220B/zh
Priority to DE102014207614.5A priority patent/DE102014207614B4/de
Publication of JP2014216429A publication Critical patent/JP2014216429A/ja
Publication of JP2014216429A5 publication Critical patent/JP2014216429A5/ja
Application granted granted Critical
Publication of JP6111818B2 publication Critical patent/JP6111818B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H01L21/445—Deposition of conductive or insulating materials for electrodes from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】本発明は、基板面の上に外観異常のない導電膜を形成することができる半導体素子とその半導体素子の製造方法を提供することを目的とする。
【解決手段】六方晶で基板面が（０００１）面である基板１０と、該基板面の上に形成された複数の導電膜１２と、を備える。該複数の導電膜は、該基板の該基板面における原子配列と同等の対称性を有する平面を持たない結晶構造の第１導電膜１４と、該第１導電膜の上方に形成された、該基板の該基板面における原子配列と同等の対称性を有する平面を少なくとも１つ有する結晶構造の第２導電膜１６と、を有し、該第２導電膜は、粒径が１５μｍ以下の多結晶であることを特徴とする。
【選択図】図１

Description

本発明は、例えば電極パッドなどに用いられる導電膜を備えた半導体素子、及びその半導体素子の製造方法に関する。
特許文献１には、基板の上に複数の導電膜を形成した半導体素子が開示されている。この半導体素子の基板はＧａＡｓ基板である。また、複数の導電膜は、Ｍｏ及びＡｕで形成されている。
特開２００５−１９１３８０号公報
"Combinatorial investigation of structural quality of Au/Ni contacts on GaN" A.V.Davydov, L.A.Bendersky, W.J.Boettinger, D.Josell, M.D.Vaudin, K.-S.Chang, I.Takeuchi, Applied Surface Science 223 (2004)24-29
基板の上に導電膜を形成する場合、導電膜の表面が平坦となり外観異常のないことが好ましい。しかしながら、基板の上に導電膜がエピタキシャル成長して大きなグレインを形成すると、外観異常となる問題があった。
本発明は、上述のような課題を解決するためになされたもので、基板面の上に外観異常のない導電膜を形成することができる半導体素子とその半導体素子の製造方法を提供することを目的とする。
本願の発明に係る半導体素子は、六方晶で基板面が（０００１）面である基板と、該基板面の上に形成された複数の導電膜と、を備え、該複数の導電膜は、該基板の該基板面における原子配列と同等の対称性を有する平面を持たない結晶構造の第１導電膜と、該第１導電膜の上方に形成された、該基板の該基板面における原子配列と同等の対称性を有する平面を少なくとも１つ有する結晶構造の第２導電膜と、を有し、該第２導電膜は、粒径が１５μｍ以下の多結晶であることを特徴とする。
本願の発明に係る半導体素子の製造方法は、六方晶で基板面が（０００１）面である基板の該基板面に、プラズマ照射、イオンミリング、又はドライエッチングを施し、該基板にアモルファス層を形成する工程と、該アモルファス層の上方に、アモルファス上導電膜を形成する工程と、を備え、該アモルファス上導電膜は、粒径が１５μｍ以下の多結晶であり、該アモルファス上導電膜は、該基板の該基板面における原子配列と同等の対称性を有する平面を少なくとも１つ有する結晶構造であることを特徴とする。
本発明によれば、導電膜のエピタキシャル成長を抑制することで、基板面の上に外観異常のない導電膜を形成することができる。
本発明の実施の形態１に係る半導体素子の断面図である。 比較例の半導体素子の断面図である。 半導体素子表面の光学顕微鏡写真である。 Ｘ線回折を用いた試料ｃ軸方向の評価方法を示す図である。 ２θ‐θスキャンの結果を示すグラフである。 Ｘ線回折を用いた試料ａ軸方向の評価方法を示す図である。 Φスキャンの方法を示す図である。 回折ピークを示すグラフである。 従来試料と本発明試料のΦスキャンの結果を示すグラフである。 従来試料の断面写真である。 本発明試料の断面写真である。 本発明の実施の形態２に係る半導体素子の断面図である。 本発明の実施の形態３に係る半導体素子の断面図である。 基板面にプラズマ照射、イオンミリング、又はドライエッチングを施すことを示す図である。 ＸＰＳスペクトルを示す図である。 アモルファス上導電膜の表面の光学顕微鏡写真である。 本発明の実施の形態３に係る半導体素子を２θ‐θスキャンした結果を示すグラフである。 本発明の実施の形態３に係る半導体素子をΦスキャンした結果を示すグラフである。 本発明の実施の形態３に係る半導体素子の断面写真である。 本発明の実施の形態４に係る半導体素子の断面図である。
本発明の実施の形態に係る半導体素子と半導体素子の製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、本発明の実施の形態１に係る半導体素子の断面図である。この半導体素子は六方晶で基板面が（０００１）面である基板１０を備えている。基板１０は例えばＡｌ２Ｏ３の単結晶基板で形成されている。基板１０の基板面の上には複数の導電膜１２が形成されている。複数の導電膜１２は、第１導電膜１４と、第１導電膜１４の上方に形成された第２導電膜１６を備えている。
第１導電膜１４は、基板１０の基板面における原子配列と同等の対称性を有する平面を持たない結晶構造を有する。第１導電膜１４は例えばＮｂで形成されている。第２導電膜１６の結晶構造は、基板１０の基板面における原子配列と同等の対称性を有する平面を少なくとも１つ有する。第２導電膜１６は例えばＡｕで形成されている。第２導電膜１６は、粒径が１５μｍ以下の多結晶となっている。
図２は、比較例の半導体素子の断面図である。この半導体素子は、基板１０の基板面の上にＡｕ膜２０を備えている。つまり、比較例の半導体素子は、Ｎｂの第１導電膜１４がない点で本発明の実施の形態１に係る半導体素子と相違する。
図３は、第１導電膜がある場合とない場合の半導体素子表面の光学顕微鏡写真である。図３Ａは従来試料の表面の光学顕微鏡写真である。従来試料とは、六方晶ウルツ型構造のＡｌＧａＮの(０００１)面を最表面とするＳｉＣ (０００１)／ＡｌＮ(０００１)／ＧａＮ(０００１)／ＡｌＧａＮ(０００１)基板上にＴｉを積層し、Ｔｉ上にＡｕ及びＰｔを積層させた試料である。「／」の右側にある膜は「／」の左側にある膜よりも上に形成されたことを意味する。Ｔｉは六方最密充填構造を有する。また、Ａｕ及びＰｔは面心立方構造を有する。
図３Ａにはすじ状の外観異常が見られる。このすじ状の外観異常は、基板上のＴｉ、Ａｕ、及びＰｔがエピタキシャル成長し、巨大なグレインを形成したことが原因である。
図３Ｂは本発明試料の表面の光学顕微鏡写真である。本発明試料とは、従来試料の基板とＴｉの間に体心立方構造のＮｂを挿入した試料である。図３Ｂから、本発明試料の表面は平坦になっていることが分かる。これは、ＮｂによりＴｉ、Ａｕ及びＰｔのエピタキシャル成長が抑制されたことが原因である。
ところで、エピタキシャル成長とは、基板結晶上に基板と同じ方位関係を持った結晶層を成長させることである。エピタキシャル成長した結晶層のc 軸及び a軸は、それぞれ基板のｃ軸及びａ軸と揃う。
図４は、Ｘ線回折を用いた試料ｃ軸方向の評価方法を示す図である。図４に示すように、試料のｃ軸方向の評価のために２θ‐θスキャンを実施する。２θ‐θスキャンによりＡｕなどの導電膜の基板面に対して水平な面方位が分かる。図５は、２θ‐θスキャンの結果を示すグラフである。図５Ａは、従来試料を２θ‐θスキャンした結果を示すグラフである。Ａｕの回折ピークは(１１１)面のみ観測されたので、従来試料のＡｕ等の導電膜は単結晶となっていることが分かる。
図５Ｂは、本発明試料を２θ‐θスキャンした結果を示すグラフである。Ａｕの回折ピークは(１１１)面のピーク以外にも複数観測されたので、本発明試料のＡｕ等の導電膜は多結晶化していることが分かる。なお、従来試料も本発明試料もＡｕ（１１１）のピークが大きくなっており優先配向している。
図６は、Ｘ線回折を用いた試料ａ軸方向の評価方法を示す図である。図６に示すように、試料のａ軸方向の評価のためにΦスキャンを実施する。Φスキャンにより導電膜内の結晶方位が分かるので、導電膜の対称性及び向きを知ることができる。なお、図７には、Ｘ線の入射方向を固定し基板を３６０°回転させることでΦスキャンを実施することを示す。
Figure 2014216429
Figure 2014216429
Figure 2014216429
以上の結果より、Ｎｂ層の挿入によりその上の導電膜のエピタキシャル成長が阻害されることが分かった。上記のＸ線回折の結果から、本発明試料では導電膜のエピタキシャル成長を抑制できることが分かる。
次に、断面観察について説明する。図１０は、従来試料の断面写真である。従来試料では導電膜に粒界は殆ど見られなかった。また、従来試料の導電膜の粒径は１５μｍよりも大きい。図１１は、本発明試料の断面写真である。本発明試料では導電膜に多数の粒界があり、粒径が１．３〜２．０μｍであった。従って、導電膜の粒径が導電膜の表面ラフネスに影響を及ぼしていると考えられる。
以上のことから、単結晶基板上に単結晶基板の基板面における原子配列と同等の対称性を有する平面を持つ導電膜を成膜した場合、導電膜がエピタキシャル成長し粒（グレイン）成長が促進する。これにより巨大なグレインが形成され、外観異常が起こる。例えば、比較例のように、六方晶で基板面が（０００１）面である基板の上にＡｕ層を形成すると、Ａｕ層がエピタキシャル成長して外観異常が起こる。
しかしながら、本発明の実施の形態１に係る半導体素子によれば、第１導電膜１４の結晶構造は、基板１０の基板面における原子配列と同等の対称性を有する平面を持たない。従って、第１導電膜１４は、エピタキシャル成長せず、粒径が１５μｍ以下の多結晶となる。多結晶である第１導電膜１４の上に形成される第２導電膜１６も多結晶となる。これにより、外観異常を抑制することができる。
複数の導電膜１２は第１導電膜１４と第２導電膜１６以外の導電膜を備えても良い。本発明の実施の形態１に係る半導体素子は、基板１０又に対してエピタキシャル成長しない第１導電膜１４を採用することにより第１導電膜１４を多結晶にして、第１導電膜１４の上の導電膜を多結晶とする。この特徴を逸脱しない範囲において様々な変形が可能である。
基板１０は単結晶基板としたが、単結晶基板の上に単数又は複数のエピタキシャル膜が形成されたものを基板として用いても良い。そのような基板は、例えば、単結晶基板と、単結晶基板の上にIII族窒化物半導体で形成された半導体エピタキシャル膜とを備える。なお、基板面のオフ角は±５°以内であることが好ましい。
基板１０の材料は特に限定されないが、例えばコランダム型構造、又はウルツ型構造の材料を採用できる。基板面はＡｌ２Ｏ３の（０００１）面としたが、例えばＧａＮの（０００１）面、ＺｎＯの（０００１）面、又はＳｉＣの（０００１）面でもよい。
第１導電膜１４は、例えばＭｏ、Ｎｂ、Ｗ、Ｔａ、Ｖ、Ｃｒ、又はＦｅで形成することができる。第２導電膜１６は、例えばＡｕ、Ｐｔ、Ｃｕ、Ｔｉ、Ｃｏ、Ｓｒ、Ｙ、Ｚｒ、Ｒｕ、Ｐｄ、Ａｇ、Ｉｒ、ＷＮ、ＷＣ、ＴａＮ、ＷＳｉ、又はＺｎＯで形成することができる。複数の導電膜１２のうち、第１導電膜１４の上に形成された導電膜の少なくとも１層はめっき法で形成してもよい。なお、以後の実施の形態に係る半導体素子及び半導体素子の製造方法は、適宜に上記と同様の変形が可能である。
実施の形態２．
本発明の実施の形態２に係る半導体素子は、実施の形態１との共通点が多いので実施の形態１との相違点を中心に説明する。図１２は、本発明の実施の形態２に係る半導体素子の断面図である。基板１０の上に中間導電膜３０が形成されている。中間導電膜３０の結晶構造は、基板１０の基板面における原子配列と同等の対称性を有する平面を少なくとも１つ有する。中間導電膜３０は例えばＡｕで形成されている。第１導電膜１４の上に、第２導電膜１６Ａが形成されている。第２導電膜１６Ａの上に第２導電膜１６Ｂが形成されている。つまり、複数の導電膜３２は、中間導電膜３０、第１導電膜１４、第２導電膜１６Ａ、及び第２導電膜１６Ｂを有している。
本発明の実施の形態２に係る半導体素子によれば、第１導電膜１４が多結晶となるので、その上の第２導電膜１６Ａ、１６Ｂも多結晶となる。よって外観異常を抑制できる。複数の導電膜３２の外観異常を抑制するためには、第１導電膜と第２導電膜が必須である。しかしながら、第１導電膜が複数形成されてもよいし、第２導電膜が複数形成されてもよい。また、第１導電膜１４と基板１０の間に中間導電膜３０を形成してもよい。
実施の形態３．
図１３は、本発明の実施の形態３に係る半導体素子の断面図である。この半導体素子は、基板１０の上に形成されたアモルファス層４０を備えている。アモルファス層４０の上にはアモルファス上導電膜４２が形成されている。アモルファス上導電膜４２は例えばＡｕ、又はＴｉ／Ａｕである。アモルファス上導電膜４２は、粒径が１５μｍ以下の多結晶である。また、アモルファス上導電膜４２の結晶構造は、基板１０の基板面における原子配列と同等の対称性を有する平面を少なくとも１つ有する。
本発明の実施の形態３に係る半導体素子の製造方法について説明する。まず、六方晶で基板面が（０００１）面である基板１０の基板面に、プラズマ照射、イオンミリング、又はドライエッチングを施す。図１４は、基板面にプラズマ照射、イオンミリング、又はドライエッチングを施すことを示す図である。この工程により、基板１０にアモルファス層４０を形成する。次いで、アモルファス層４０の上方に、アモルファス上導電膜４２を形成する。この工程により図１３に示す半導体素子が完成する。
図１５は、ＸＰＳスペクトルを示す図である。ＳｉＣ (０００１)/ ＡｌＮ(０００１)／ＧａＮ(０００１)／ＡｌＧａＮ(０００１)基板の基板面に対して、酸素プラズマを照射した。酸素プラズマ照射後の試料表面（基板面）に対し光電子分光測定（ＸＰＳ）を行い、基板面の結合状態を評価した。図１５ＡはＡｌ２ｐのスペクトルを示す。図１５ＢはＧａ３ｄのスペクトルを示す。ピーク分離を行った結果基板面にＡｌ−Ｏ結合とＧａ−Ｏ結合が生成していた。従って、基板面にはＡｌＧａＮ酸化層が形成されていることが分かった。このように、基板面に酸素プラズマを照射することで、ＡｌＧａＮ酸化層で構成されたアモルファス層を形成できる。
図１６は、本発明の実施の形態３に係るアモルファス上導電膜４２の表面の光学顕微鏡写真である。すじ状の外観異常はなくアモルファス上導電膜４２の表面が平坦になっているので、アモルファス上導電膜４２のエピタキシャル成長が抑制されたことが分かる。なお、図１６のアモルファス上導電膜はＴｉ／Ａｕで形成されている。
図１７は、本発明の実施の形態３に係る半導体素子の表面を２θ‐θスキャンした結果を示すグラフである。Ａｕ (１１１)のピークが大きく優先配向しているが、他の面方位の回折ピークが複数あるのでアモルファス上導電膜４２は多結晶化していることが分かる。
図１８は、本発明の実施の形態３に係る半導体素子をΦスキャンした結果を示すグラフである。Φスキャンでは回折ピークは検出されず、前述の従来試料又は本発明試料のΦスキャン結果に比べバックグラウンドの強度が大きくなっていた。従って、アモルファス上導電膜４２は多結晶であると示唆される。
図１９は、本発明の実施の形態３に係る半導体素子の断面写真である。アモルファス上導電膜４２に多数の粒界がある。アモルファス上導電膜４２は粒径が０．１６〜０．３μｍ程度の多結晶となっている。
以上のことから、アモルファス層４０の上にアモルファス上導電膜４２を形成すると、アモルファス上導電膜４２はエピタキシャル成長せず、粒径が１５μｍ以下の多結晶となる。故に、導電膜（アモルファス上導電膜４２）の外観異常を回避できる。
アモルファス上導電膜４２は、Ａｕ又はＴｉ／Ａｕに限定されず、例えばＰｔ、Ｃｕ、Ｔｉ、Ｃｏ、Ｓｒ、Ｙ、Ｚｒ、Ｒｕ、Ｐｄ、Ａｇ、Ｉｒ、ＷＮ、ＷＣ、ＴａＮ、ＷＳｉ、又はＺｎＯで形成することができる。また、アモルファス上導電膜４２は、例えばめっき法により形成することができる。
実施の形態４．
本発明の実施の形態４に係る半導体素子と半導体素子の製造方法は、実施の形態３との共通点が多いので実施の形態３との相違点を中心に説明する。図２０は、本発明の実施の形態４に係る半導体素子の断面図である。基板１０とアモルファス層４０の間には中間導電膜５０が形成されている。中間導電膜５０の結晶構造は、基板１０の基板面における原子配列と同等の対称性を有する平面を少なくとも１つ有する。中間導電膜５０は例えばＡｕで形成されている。アモルファス層４０の上には、アモルファス上導電膜４２Ａが形成されている。アモルファス上導電膜４２Ａの上にはアモルファス上導電膜４２Ｂが形成されている。
本発明の実施の形態４に係る半導体素子によれば、アモルファス層４０の上のアモルファス上導電膜４２Ａ、４２Ｂを多結晶とすることができる。よって外観異常を抑制できる。複数の導電膜の外観異常を抑制するためには、アモルファス層とその上に形成されたアモルファス上導電膜が必須である。しかしながら、アモルファス層が複数形成されてもよいし、アモルファス上導電膜が複数形成されてもよい。また、アモルファス層４０と基板１０の間に中間導電膜５０を形成してもよい。
１０ 基板、 １２ 複数の導電膜、 １４ 第１導電膜、 １６ 第２導電膜、 ２０ Ａｕ膜、 ３０ 中間導電膜、 ３２ 複数の導電膜、 ４０ アモルファス層、 ４２ アモルファス上導電膜、 ５０ 中間導電膜

Claims (9)

  1. 六方晶で基板面が（０００１）面である基板と、
    前記基板面の上に形成された複数の導電膜と、を備え、
    前記複数の導電膜は、
    前記基板の前記基板面における原子配列と同等の対称性を有する平面を持たない結晶構造の第１導電膜と、
    前記第１導電膜の上方に形成された、前記基板の前記基板面における原子配列と同等の対称性を有する平面を少なくとも１つ有する結晶構造の第２導電膜と、を有し、
    前記第２導電膜は、粒径が１５μｍ以下の多結晶であることを特徴とする半導体素子。
  2. 前記基板は、
    単結晶基板と、
    前記単結晶基板の上にIII族窒化物半導体で形成された半導体エピタキシャル膜と、を備えたことを特徴とする請求項１に記載の半導体素子。
  3. 前記複数の導電膜のうち、前記第１導電膜の上に形成された導電膜の少なくとも１層はめっき法で形成されたことを特徴とする請求項１又は２に記載の半導体素子。
  4. 前記基板は、コランダム型構造、又はウルツ型構造であることを特徴とする請求項１乃至３のいずれか１項に記載の半導体素子。
  5. 前記基板面はＡｌ２Ｏ３の（０００１）面、ＧａＮの（０００１）面、ＺｎＯの（０００１）面、又はＳｉＣの（０００１）面であることを特徴とする請求項１乃至４のいずれか１項に記載の半導体素子。
  6. 前記第２導電膜は、Ａｕ、Ｐｔ、Ｃｕ、Ｔｉ、Ｃｏ、Ｓｒ、Ｙ、Ｚｒ、Ｒｕ、Ｐｄ、Ａｇ、Ｉｒ、ＷＮ、ＷＣ、ＴａＮ、ＷＳｉ、又はＺｎＯで形成されたことを特徴とする請求項１乃至５のいずれか１項に記載の半導体素子。
  7. 前記第１導電膜は、Ｍｏ、Ｎｂ、Ｗ、Ｔａ、Ｖ、Ｃｒ、又はＦｅで形成されたことを特徴とする請求項１乃至６のいずれか１項に記載の半導体素子。
  8. 六方晶で基板面が（０００１）面である基板の前記基板面に、プラズマ照射、イオンミリング、又はドライエッチングを施し、前記基板にアモルファス層を形成する工程と、
    前記アモルファス層の上方に、アモルファス上導電膜を形成する工程と、を備え、
    前記アモルファス上導電膜は、粒径が１５μｍ以下の多結晶であり、
    前記アモルファス上導電膜は、前記基板の前記基板面における原子配列と同等の対称性を有する平面を少なくとも１つ有する結晶構造であることを特徴とする半導体素子の製造方法。
  9. 前記アモルファス上導電膜は、めっき法により形成することを特徴とする請求項８に記載の半導体素子の製造方法。
JP2013091548A 2013-04-24 2013-04-24 半導体素子、半導体素子の製造方法 Active JP6111818B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2013091548A JP6111818B2 (ja) 2013-04-24 2013-04-24 半導体素子、半導体素子の製造方法
TW103102233A TWI528513B (zh) 2013-04-24 2014-01-22 半導體裝置、半導體裝置的製造方法
US14/162,865 US9018736B2 (en) 2013-04-24 2014-01-24 Semiconductor device and method of manufacturing semiconductor device
KR1020140043990A KR101573251B1 (ko) 2013-04-24 2014-04-14 반도체 소자, 반도체 소자의 제조방법
CN201410164661.8A CN104124220B (zh) 2013-04-24 2014-04-23 半导体元件、半导体元件的制造方法
DE102014207614.5A DE102014207614B4 (de) 2013-04-24 2014-04-23 Verfahren zum Herstellen einer Halbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013091548A JP6111818B2 (ja) 2013-04-24 2013-04-24 半導体素子、半導体素子の製造方法

Publications (3)

Publication Number Publication Date
JP2014216429A true JP2014216429A (ja) 2014-11-17
JP2014216429A5 JP2014216429A5 (ja) 2016-03-24
JP6111818B2 JP6111818B2 (ja) 2017-04-12

Family

ID=51685262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013091548A Active JP6111818B2 (ja) 2013-04-24 2013-04-24 半導体素子、半導体素子の製造方法

Country Status (6)

Country Link
US (1) US9018736B2 (ja)
JP (1) JP6111818B2 (ja)
KR (1) KR101573251B1 (ja)
CN (1) CN104124220B (ja)
DE (1) DE102014207614B4 (ja)
TW (1) TWI528513B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6562222B2 (ja) * 2014-07-29 2019-08-21 パナソニックＩｐマネジメント株式会社 窒化物半導体装置
CN104878347B (zh) * 2015-06-05 2018-06-19 深圳市正和忠信股份有限公司 一种沉积黑色导电膜层的设备及其使用方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140846A (ja) * 1997-07-15 1999-02-12 Nec Corp 窒化ガリウム系半導体のｐ型電極およびその形成方法
JP2001015852A (ja) * 1999-04-26 2001-01-19 Sharp Corp ｐ型のＩＩＩ族窒化物半導体層上の電極構造とその形成方法
US6329716B1 (en) * 1997-01-14 2001-12-11 Nec Corporation Contact electrode for N-type gallium nitride-based compound semiconductor and method for forming the same
US20070164305A1 (en) * 2004-02-26 2007-07-19 Tatsuo Nakayama Ohmic electrode structure of nitride semiconductor device
JP2010021528A (ja) * 2008-06-09 2010-01-28 Nec Electronics Corp 半導体素子の電極、これを備える半導体素子、その製造方法
JP2010153581A (ja) * 2008-12-25 2010-07-08 Showa Denko Kk 半導体発光素子及び半導体発光素子の製造方法、ランプ

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61156786A (ja) 1984-12-27 1986-07-16 Fujitsu Ltd 半導体発光装置の製造方法
JPS61156785A (ja) 1984-12-27 1986-07-16 Fujitsu Ltd 半導体発光装置
JPH08264886A (ja) 1995-03-27 1996-10-11 Sumitomo Electric Ind Ltd 半導体レーザ素子およびその製造方法
US6388272B1 (en) 1996-03-07 2002-05-14 Caldus Semiconductor, Inc. W/WC/TAC ohmic and rectifying contacts on SiC
JP3965610B2 (ja) 1997-08-01 2007-08-29 富士通株式会社 半導体装置及びその製造方法
US6894391B1 (en) 1999-04-26 2005-05-17 Sharp Kabushiki Kaisha Electrode structure on P-type III group nitride semiconductor layer and formation method thereof
JP2001122693A (ja) * 1999-10-22 2001-05-08 Nec Corp 結晶成長用下地基板およびこれを用いた基板の製造方法
AU2002237658A1 (en) * 2000-11-20 2002-05-27 The Regents Of The University Of California Process for producing iii-v compound films by chemical deposition
JP4063050B2 (ja) 2002-10-31 2008-03-19 豊田合成株式会社 ｐ型ＩＩＩ族窒化物系化合物半導体の電極およびその製造方法
US7786503B2 (en) * 2002-12-27 2010-08-31 Momentive Performance Materials Inc. Gallium nitride crystals and wafers and method of making
KR100611225B1 (ko) * 2003-11-22 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조방법
JP2005191380A (ja) 2003-12-26 2005-07-14 Sharp Corp 半導体レーザ素子及びその製造方法
KR100714589B1 (ko) * 2005-10-05 2007-05-07 삼성전기주식회사 수직구조 발광 다이오드의 제조 방법
JP5548204B2 (ja) * 2009-08-31 2014-07-16 国立大学法人京都大学 紫外線照射装置
US20110233560A1 (en) 2010-03-16 2011-09-29 Advanced Interconnect Materials, Llc Electrode for silicon carbide, silicon carbide semiconductor element, silicon carbide semiconductor device and method for forming electrode for silicon carbide
JP2013091548A (ja) 2011-10-26 2013-05-16 Morikawa Co Ltd 吸着剤が充填されたカートリッジの収集システム

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6329716B1 (en) * 1997-01-14 2001-12-11 Nec Corporation Contact electrode for N-type gallium nitride-based compound semiconductor and method for forming the same
JPH1140846A (ja) * 1997-07-15 1999-02-12 Nec Corp 窒化ガリウム系半導体のｐ型電極およびその形成方法
JP2001015852A (ja) * 1999-04-26 2001-01-19 Sharp Corp ｐ型のＩＩＩ族窒化物半導体層上の電極構造とその形成方法
US20070164305A1 (en) * 2004-02-26 2007-07-19 Tatsuo Nakayama Ohmic electrode structure of nitride semiconductor device
JP2010021528A (ja) * 2008-06-09 2010-01-28 Nec Electronics Corp 半導体素子の電極、これを備える半導体素子、その製造方法
JP2010153581A (ja) * 2008-12-25 2010-07-08 Showa Denko Kk 半導体発光素子及び半導体発光素子の製造方法、ランプ

Also Published As

Publication number Publication date
US20140319513A1 (en) 2014-10-30
CN104124220A (zh) 2014-10-29
TW201448145A (zh) 2014-12-16
JP6111818B2 (ja) 2017-04-12
DE102014207614A1 (de) 2014-10-30
CN104124220B (zh) 2017-04-12
US9018736B2 (en) 2015-04-28
TWI528513B (zh) 2016-04-01
KR20140127155A (ko) 2014-11-03
DE102014207614B4 (de) 2021-12-23
KR101573251B1 (ko) 2015-12-01

Similar Documents

Publication Publication Date Title
JP4968660B2 (ja) ＺｎＯ系化合物半導体結晶の製造方法、及び、ＺｎＯ系化合物半導体基板
TWI479541B (zh) A group III nitride semiconductor semiconductor substrate, a group III nitride semiconductor semiconductor substrate, a group III nitride semiconductor device, and a group III nitride semiconductor self-supporting substrate, and a method of manufacturing the same
TWI600178B (zh) III -nitride composite substrate, a method of manufacturing the same, a laminated III-nitride compound substrate, a group III nitride semiconductor device, and a method of fabricating the same
WO2014057748A1 (ja) Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法
JP2003282602A (ja) 結晶成長用基板およびＺｎＯ系化合物半導体デバイス
TW200941559A (en) Semiconductor substrate and method of making same
JPWO2007023911A1 (ja) 半導体基板製造方法
US20130099357A1 (en) Strain compensated reo buffer for iii-n on silicon
JP2013524513A (ja) Ｉｉｉ−ｖ半導体構造およびｉｉｉ−ｖ半導体構造を形成する方法
JP6232853B2 (ja) Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
JP6111818B2 (ja) 半導体素子、半導体素子の製造方法
US20190198313A1 (en) Flexible Single-Crystal Semiconductor Heterostructures and Methods of Making Thereof
KR102464462B1 (ko) Ⅲ족 질화물 반도체 기판
EP2378545A1 (en) Iii-nitride semiconductor growth substrate, iii-nitride semiconductor epitaxial substrate, iii-nitride semiconductor element, iii-nitride semiconductor freestanding substrate, and method for fabricating these
JP4768759B2 (ja) Ｉｉｉ族窒化物半導体基板
JP2007234865A (ja) ＧａＮ系半導体発光素子およびその製造方法
EP3570316A1 (en) Group iii-nitride semiconductor substrate, and method for manufacturing group iii-nitride semiconductor substrate
JP2014157983A (ja) Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
JP6248395B2 (ja) Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
JP2014216429A5 (ja)
JP5684551B2 (ja) Ｉｉｉ族窒化物半導体成長用基板、ｉｉｉ族窒化物半導体エピタキシャル基板、ｉｉｉ族窒化物半導体素子およびｉｉｉ族窒化物半導体自立基板、ならびに、これらの製造方法
JP2014157979A (ja) Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
JP6331572B2 (ja) 窒化物半導体素子の製造方法
JP5291499B2 (ja) 半導体複合装置の製造方法
JP2016533643A (ja) 半導体ウェハおよび半導体ウェハを製造するための方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160208

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170227

R150 Certificate of patent or registration of utility model

Ref document number: 6111818

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250