DE102014207614B4 - Verfahren zum Herstellen einer Halbleitervorrichtung - Google Patents

Verfahren zum Herstellen einer Halbleitervorrichtung Download PDF

Info

Publication number
DE102014207614B4
DE102014207614B4 DE102014207614.5A DE102014207614A DE102014207614B4 DE 102014207614 B4 DE102014207614 B4 DE 102014207614B4 DE 102014207614 A DE102014207614 A DE 102014207614A DE 102014207614 B4 DE102014207614 B4 DE 102014207614B4
Authority
DE
Germany
Prior art keywords
conductive film
substrate
semiconductor device
amorphous layer
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014207614.5A
Other languages
English (en)
Other versions
DE102014207614A1 (de
Inventor
c/o Mitsubishi Electric Corp. Maeda Kazuhiro
c/o Mitsubishi Electric Corp. Shiga Toshihiko
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102014207614A1 publication Critical patent/DE102014207614A1/de
Application granted granted Critical
Publication of DE102014207614B4 publication Critical patent/DE102014207614B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H01L21/445—Deposition of conductive or insulating materials for electrodes from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

Verfahren zum Herstellen einer Halbleitervorrichtung, umfassend:
Ausbilden einer Vielzahl von leitfähigen Filmen auf der Oberfläche eines Substrats (10) mit einer hexagonalen Kristallstruktur und einer (0001)-Oberfläche,
wobei die mehreren leitfähigen Filme einen ersten leitfähigen Film (14) und einen zweiten leitfähigen Film (16), der über dem ersten leitfähigen Film (14) ausgebildet ist, umfassen,
wobei der erste leitfähige Film (14) eine Kristallstruktur aufweist, die keine Ebene aufweist, die eine zur Symmetrie der Atomanordnung in der Oberfläche des Substrats (10) äquivalente Symmetrie aufweist,
wobei der zweite leitfähige Film (16) eine Kristallstruktur mit mindestens einer Ebene aufweist, die eine zur Symmetrie der Atomanordnung in der Oberfläche des Substrats (10) äquivalente Symmetrie aufweist,
wobei der zweite leitfähige Film (16) polykristallin ist und eine Korngröße von nicht mehr als 15 µm aufweist, und
wobei mindestens einer der mehreren leitfähigen Filme über dem ersten leitfähigen Film (14) durch Plattieren ausgebildet wird.

Description

  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Herstellen einer Halbleitervorrichtung.
  • JP 2005-191380 A offenbart eine Halbleitervorrichtung, in der mehrere leitfähige Filme auf einem Substrat ausgebildet sind. Das Substrat ist ein GaAs-Substrat und die leitfähigen Filme sind aus Mo und Au ausgebildet.
  • Ein leitfähiger Film auf einem Substrat wird vorzugsweise in einer solchen Weise ausgebildet, dass er eine flache Oberfläche aufweist und kein eigenartiges Aussehen aufweist.
  • Es wurde jedoch festgestellt, dass während der Ausbildung eines leitfähigen Films auf einem Substrat der leitfähige Film epitaxial auf dem Substrat wächst und dadurch große Körner bildet, was ein eigenartiges Aussehen erzeugt.
  • Aus US 2011 / 0 233 560 A1 ist ein Verfahren zum Herstellen einer Halbleitervorrichtung bekannt, bei welchem eine Vielzahl von leitfähigen Filmen auf der Oberfläche eines Substrats mit einer hexagonalen Kristallstruktur ausgebildet werden. Diese leitfähigen Filme weisen einen ersten und zweiten leitfähigen Film auf, wobei der zweite leitfähige Film über den ersten leitfähigen Film ausgebildet ist.
  • Aus US 2002 / 0 024 050 A1 ist ein weiteres Verfahren bekannt, bei dem durch Sputtern auf einer Oberfläche eines Substrats eine Si-Schicht aufgebracht wird.
  • Die vorliegende Erfindung wurde durchgeführt, um dieses Problem zu lösen. Daher ist es eine Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung zu schaffen, bei der der (die) leitfähige(n) Film(e), der (die) auf dem Substrat ausgebildet ist (sind), kein eigenartiges Aussehen aufweist (aufweisen). Eine Aufgabe der Erfindung besteht darin, ein Verfahren zur Herstellung einer solchen Halbleitervorrichtung zu schaffen.
  • Erfindungsgemäß wird diese Aufgabe durch ein Verfahren nach Anspruch 1 oder 7 gelöst. Die Unteransprüche haben vorteilhafte Ausgestaltungsformen zum Inhalt.
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsformen der Erfindung anhand der Figuren. Von den Figuren zeigen:
    • 1 eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer ersten Ausführungsform;
    • 2 eine Querschnittsansicht einer Vergleichshalbleitervorrichtung;
    • 3A und 3B optische Mikrophotographien der Oberflächen von Halbleitervorrichtungsproben mit und ohne den ersten leitfähigen Film;
    • 4 ein Diagramm, das ein Verfahren zum Bestimmen der Orientierung von Kristallebenen einer Probe relativ zur c-Achsen-Richtung zeigt;
    • 5A und 5B jeweils ein Ergebnis einer 2θ-θ-Abtastung;
    • 6 ein Diagramm, das ein Verfahren zum Bestimmen der Orientierung von Kristallebenen einer Probe relativ zur a-Achsen-Richtung zeigt;
    • 7 eine Φ-Abtasttechnik, bei der die Einfallsrichtung des Röntgenstrahls fest ist und das Substrat um 360° gedreht wird;
    • 8 detektierte SiC-(1126)-Beugungspeaks und detektierte GaN-(1122)-Beugungspeaks;
    • 9A und 9B Ergebnisse der Φ-Abtastung an der üblichen Halbleitervorrichtungsprobe und der Probe der vorliegenden Ausführungsform;
    • 10 eine Photographie eines Querschnitts der üblichen Halbleitervorrichtungsprobe;
    • 11 eine Photographie eines Querschnitts der Probe der vorliegenden Ausführungsform;
    • 12 eine Querschnittsansicht der Halbleitervorrichtung einer zweiten Ausführungsform;
    • 13 eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer dritten Ausführungsform;
    • 14 ein Diagramm, das die Weise zeigt, in der Plasmabestrahlung, Ionenätzen oder Trockenätzen auf die Oberfläche des Substrats angewendet wird;
    • 15A und 15B Röntgenstrahl-Photoelektronen-Spektroskopiespektren;
    • 16 eine optische Mikrophotographie der Oberfläche des leitfähigen Films über der amorphen Schicht der dritten Ausführungsform;
    • 17 einen Graphen der Ergebnisse einer 2θ-θ-Abtastung auf der Oberfläche der Halbleitervorrichtung der dritten Ausführungsform;
    • 18 einen Graphen von Ergebnissen einer Φ-Abtastung an der Halbleitervorrichtung der dritten Ausführungsform;
    • 19 eine Photographie eines Querschnitts der Halbleitervorrichtung der dritten Ausführungsform; und
    • 20 eine Querschnittsansicht der Halbleitervorrichtung einer vierten Ausführungsform.
  • Nun werden Halbleitervorrichtungen und Verfahren zum Herstellen einer Halbleitervorrichtung gemäß Ausführungsformen der vorliegenden Erfindung mit Bezug auf die begleitenden Zeichnungen beschrieben. In der gesamten Patentbeschreibung werden dieselben oder entsprechende Komponenten mit denselben Bezugszeichen bezeichnet und brauchen nur einmal beschrieben werden.
  • Erste Ausführungsform
  • 1 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer ersten Ausführungsform. Diese Halbleitervorrichtung weist ein Substrat 10 mit einer hexagonalen Kristallstruktur mit einer (0001)-Oberfläche auf.
  • Das Substrat 10 ist z. B. ein Al2O3-Einkristallsubstrat. Eine leitfähige Filmstruktur 12 ist auf der Oberfläche des Substrats 10 ausgebildet. Die leitfähige Filmstruktur 12 umfasst einen ersten leitfähigen Film 14 und einen zweiten leitfähigen Film 16, der über dem ersten leitfähigen Film 14 ausgebildet ist.
  • Der erste leitfähige Film 14 weist eine Kristallstruktur auf, die keine Ebene aufweist, die eine zur Symmetrie der Atomanordnung in der Oberfläche des Substrats 10 äquivalente Symmetrie aufweist. Der erste leitfähige Film 14 ist z. B. aus Nb ausgebildet. Die Kristallstruktur des zweiten leitfähigen Films 16 weist mindestens eine Ebene auf, die eine zur Symmetrie der Atomanordnung in der Oberfläche des Substrats 10 äquivalente Symmetrie aufweist. Der zweite leitfähige Film 16 ist z. B. aus Au ausgebildet. Der zweite leitfähige Film 16 ist polykristallin und weist eine Korngröße von nicht mehr als 15 µm auf.
  • 2 ist eine Querschnittsansicht einer Vergleichshalbleitervorrichtung. Diese Halbleitervorrichtung weist das in Verbindung mit der Halbleitervorrichtung der vorliegenden Ausführungsform beschriebene Substrat 10 auf und weist einen Au-Film 20 auf, der auf der Oberfläche des Substrats 10 ausgebildet ist. Das heißt, die Vergleichshalbleitervorrichtung unterscheidet sich von der Halbleitervorrichtung der vorliegenden Ausführungsform darin, dass sie den Au-Film anstelle des zweiten leitfähigen Films 16 aus Au umfasst und nicht den ersten leitfähigen Film 14 aus Nb umfasst.
  • 3 umfasst 3A und 3B, die optische Mikrophotographien der Oberflächen von Halbleitervorrichtungsproben mit und ohne den ersten leitfähigen Film zeigen. Insbesondere ist 3A eine optische Mikrophotographie der Oberfläche einer Probe einer üblichen Halbleitervorrichtung mit einem Substrat, das aus SiC(0001)/AlN(0001)/GaN(0001)/AlGaN(0001)-Filmen oder - Schichten ausgebildet ist, wobei der Film oder die Filme auf der rechten Seite jedes Symbols „/“ über dem Film oder den Filmen auf der linken Seite des Symbols liegen. Diese Probe wird durch Ausbilden einer Schicht aus Ti auf der oberen Oberfläche (d. h. der AlGaN-(0001)-Oberfläche) des Substrats und dann Ausbilden einer Schicht aus Au und einer Schicht aus Pt auf der Ti-Schicht hergestellt. Es sollte beachtet werden, dass AlGaN eine hexagonale Wurtzit-Struktur aufweist, Ti eine hexagonale, dichtgepackte Struktur aufweist und Au und Pt eine flächenzentrierte kubische Struktur aufweisen.
  • Die Mikrophotographie von 3A zeigt kleine Streifen, die ein eigenartiges Aussehen darstellen. Die Anwesenheit dieser Streifen lag an der Tatsache, dass die Ti-, Au- und Pt-Schichten auf dem Substrat in einer epitaxialen Weise gewachsen waren und dadurch große Körner bildeten.
  • 3B ist eine optische Mikrophotographie der Oberfläche einer Probe der ersten Ausführungsform. Das heißt, diese Probe unterscheidet sich von der obigen üblichen Halbleitervorrichtungsprobe darin, dass eine Nb-Schicht mit einer raumzentrierten kubischen Struktur zwischen das Substrat und die Ti-Schicht eingefügt ist. Wie aus 3B zu sehen ist, ist die Oberfläche dieser Probe flach. Der Grund dafür besteht darin, dass die Nb-Schicht das epitaxiale Wachstum der Ti-, Au- und Pt-Schichten verhinderte.
  • Es sollte beachtet werden, dass das epitaxiale Wachstum sich auf das Wachstum einer kristallinen Schicht auf einem kristallinen Substrat in einer solchen Weise bezieht, dass die kristalline Schicht dieselbe Kristallorientierung wie jene des Substrats aufweist. Die c- und a-Achsen der epitaxial gewachsenen kristallinen Schicht richten sich auf jene des Substrats aus.
  • 4 ist ein Diagramm, das ein Verfahren zum Bestimmen der Orientierung von Kristallebenen einer Probe relativ zur c-Achsen-Richtung mittels Röntgenbeugung zeigt. Insbesondere wird in diesem Verfahren eine 2θ-θ-Abtastung durchgeführt, um die Orientierung von Kristallebenen der Probe relativ zur c-Achsen-Richtung zu bestimmen, wie in 4 gezeigt. Die 2θ-θ-Abtasttechnik ermöglicht, die Orientierung von Kristallebenen z. B. eines leitfähigen Films aus Au auf einem Substrat relativ zur Oberfläche des Substrats zu bestimmen. 5 umfasst 5A und 5B, die jeweils Ergebnisse einer 2θ-θ-Abtastung zeigen. Insbesondere ist 5A ein Graph von Ergebnissen einer 2θ-θ-Abtastung an der vorstehend beschriebenen üblichen Halbleitervorrichtungsprobe. Wie in 5A gezeigt, sind alle beobachteten Au-Beugungspeaks der (111)-Ebene zugeordnet, was darauf hinweist, dass der leitfähige Film aus Au der üblichen Halbleitervorrichtungsprobe ein Einkristall war.
  • 5B ist ein Graph von Ergebnissen einer 2θ-θ-Abtastung der Probe der vorliegenden Ausführungsform. Wie in 5B gezeigt, sind die beobachteten Au-Beugungspeaks mehreren verschiedenen Kristallebenen zusätzlich zur (111)-Ebene zugeordnet, was darauf hinweist, dass der leitfähige Film aus Au der Probe der vorliegenden Ausführungsform polykristallin war. Es sollte beachtet werden, dass in den Graphen von 5A und 5B die Au-(111)-Peaks größer sind als andere Au-Beugungspeaks, was bedeutet, dass die Au-Filme sowohl der üblichen Halbleitervorrichtungsprobe als auch der Probe der vorliegenden Ausführungsform bevorzugt entlang der (111)-Ebene orientiert waren.
  • 6 ist ein Diagramm, das ein Verfahren zum Bestimmen der Orientierung von Kristallebenen einer Probe relativ zur a-Achsen-Richtung mittels Röntgenbeugung zeigt. Insbesondere wird in diesem Verfahren eine Φ-Abtastung durchgeführt, um die Orientierung von Ebenen der Probe relativ zur a-Achsen-Richtung zu bestimmen, wie in 6 gezeigt. Die Φ-Abtasttechnik ermöglicht die Bestimmung der Kristallorientierungen z. B. in einem leitfähigen Film und dadurch die Bestimmung der Symmetrie und Orientierung des leitfähigen Films. Es sollte beachtet werden, dass 7 eine Φ-Abtasttechnik zeigt, bei der die Einfallsrichtung des Röntgenstrahls fest ist und das Substrat um 360° gedreht wird.
  • Vor dem Durchführen einer Φ-Abtastung an der üblichen Halbleitervorrichtungsprobe und der Probe der vorliegenden Ausführungsform wurden SiC- und GaN-Proben auf SiC-(1126)- und GaN-(1122)-Beugungspeaks für Referenzzwecke untersucht. (Es sollte beachtet werden, dass die Substrate der üblichen Halbleitervorrichtungsprobe und der Probe der vorliegenden Ausführungsform aus einem Material ausgebildet sind, das SiC und GaN enthält.) 8 umfasst zwei Graphen, wobei einer die detektierten SiC-(1126)-Beugungspeaks zeigt und der andere die detektierten GaN-(1122)-Beugungspeaks zeigt. Insbesondere, wie in 8 gezeigt, waren die SiC-(1126)-Beugungspeaks sechs in der Zahl und waren um einen Winkel von 60° voneinander beabstandet und ebenso waren die GaN-(1122)-Beugungspeaks auch sechs in der Zahl und waren um einen Winkel von 60° voneinander beabstandet, was darauf hinweist, dass SiC und GaN hexagonale Kristalle sind.
  • 9 umfasst 9A und 9B, die Ergebnisse der Φ-Abtastung an der üblichen Halbleitervorrichtungsprobe und der Probe der vorliegenden Ausführungsform zeigen. Insbesondere ist 9A ein Graph von Ergebnissen der Φ-Abtastung an der üblichen Halbleitervorrichtungsprobe. Wie gezeigt, hatten die detektierten Ti-(1122)-Beugungspeaks und Au-(420)-Beugungspeaks eine halbe Breite, die im Wesentlichen gleich jener der SiC-(1126) und GaN-(1122)-Beugungspeaks der vorher getesteten SiC- und GaN-Proben (siehe 8) war, was bedeutet, dass die Ti- und Au-Schichten auf dem GaN des Substrats in einer epitaxialen Weise gezüchtet wurden.
  • 9B ist ein Graph von Ergebnissen der Φ-Abtastung an der Probe der vorliegenden Ausführungsform. Insgesamt sechs Ti-(1122)-Beugungspeaks und sechs Au-(420)-Beugungspeaks wurden beobachtet. Diese Beugungspeaks waren jedoch von den Ti-(1122)-Beugungspeaks und Au-(420)-Beugungspeaks, die bei der Φ-Abtastung an der üblichen Halbleitervorrichtungsprobe beobachtet wurden, um einen Drehwinkel von 30° verlagert und hatten eine breitere halbe Breite. Dies bedeutet, dass die leitfähigen Ti- und Au-Filme der Probe der vorliegenden Ausführungsform nicht vollständig kristallisiert waren.
  • Aus den obigen Ergebnissen folgt, dass, wenn ein leitfähiger Film auf einem Substrat ausgebildet wird, das epitaxiale Wachstum des leitfähigen Films verhindert werden kann, indem zuerst eine Nb-Schicht auf dem Substrat ausgebildet wird und dann der leitfähige Film auf der Nb-Schicht ausgebildet wird. Im Fall der Probe der vorliegenden Ausführungsform zeigen die Röntgenbeugungsergebnisse, dass die leitfähigen Filme aus Au, Ti usw. der Probe am Wachstum in einer epitaxialen Weise gehindert wurden.
  • Querschnitte der Proben wurden beobachtet, wie nachstehend beschrieben. 10 ist eine Photographie eines Querschnitts der üblichen Halbleitervorrichtungsprobe. Wie gezeigt, hatten die leitfähigen Filme der Probe im Wesentlichen keine beobachteten Korngrenzen. Ferner hatten die leitfähigen Filme eine Korngröße von mehr als 15 µm. 11 ist eine Photographie eines Querschnitts der Probe der vorliegenden Ausführungsform. Wie gezeigt, hatten die leitfähigen Filme der Probe der vorliegenden Ausführungsform viele Korngrenzen und die Größen der Körner waren 1,3 - 2,0 µm. Es wurde erachtet, dass sich die Anwesenheit dieser Körner (mit relativ kleiner Größe) auf die Oberflächenrauheit der leitfähigen Filme ausgewirkt hat.
  • Aus dem Obigen folgt, dass, wenn ein leitfähiger Film auf einem Substrat ausgebildet wird, und falls der leitfähige Film eine Ebene mit einer Symmetrie aufweist, die zu jener der Atomanordnung in der Oberfläche des Substrats äquivalent ist, dann der leitfähige Film auf dem Substrat epitaxial wächst und seine Körner in der Größe zunehmen. Dies führt zur Bildung von großen Körnern, was ein eigenartiges Aussehen erzeugt. Das Ausbilden einer Au-Schicht auf einer (0001)-Oberfläche eines hexagonalen Substrats wie in der Vergleichshalbleitervorrichtung führt beispielsweise zum epitaxialen Wachstum der Au-Schicht, was ein eigenartiges Aussehen verursacht.
  • In der Halbleitervorrichtung der ersten Ausführungsform weist andererseits die Kristallstruktur des ersten leitfähigen Films 14 keine Ebene auf, die eine Symmetrie aufweist, die zur Symmetrie der Atomanordnung in der Oberfläche des Substrats 10 äquivalent ist. Folglich wächst der erste leitfähige Film 14 nicht epitaxial, sondern wächst stattdessen zu einer polykristallinen Form mit einer Korngröße von nicht mehr als 15 µm. Der zweite leitfähige Film 16 ist auch polykristallin, da er auf dem polykristallinen ersten leitfähigen Film 14 ausgebildet wird, wobei somit die Möglichkeit minimiert wird, dass die Halbleitervorrichtung ein eigenartiges Aussehen aufweist.
  • Die leitfähige Filmstruktur 12 kann einen leitfähigen Film oder leitfähige Filme zusätzlich zum ersten leitfähigen Film 14 und zum zweiten leitfähigen Film 16 umfassen. Die Halbleitervorrichtung der ersten Ausführungsform ist dadurch gekennzeichnet, dass die Kristallstruktur des Materials (Nb) des ersten leitfähigen Films 14 derart ist, dass der erste leitfähige Film 14 nicht epitaxial auf dem Substrat 10 wächst, sondern zu einer polykristallinen Form wächst. Folglich wächst der leitfähige Film (16), der auf dem ersten leitfähigen Film 14 ausgebildet wird, auch zu einer polykristallinen Form. Verschiedene Veränderungen können an der Halbleitervorrichtung der ersten Ausführungsform durchgeführt werden, während dieses Merkmal beibehalten wird.
  • Obwohl das Substrat 10 als Einkristallsubstrat beschrieben wurde, kann das Substrat 10 selbstverständlich ein Einkristallsubstrat mit einem oder mehreren darauf ausgebildeten Epitaxiefilmen sein. Insbesondere kann das Substrat 10 beispielsweise ein Einkristallsubstrat sein, auf dem einer oder mehrere Halbleiterepitaxiefilme eines Nitridverbindungshalbleiters der Gruppe III ausgebildet sind. Es sollte beachtet werden, dass der Fehlorientierungswinkel der Substratoberfläche vorzugsweise innerhalb ± 5° (einschließlich) liegt.
  • Das Substrat 10 kann aus einem Material ausgebildet werden, einschließlich Materialien mit einer Korundstruktur und jener mit einer Wurtzit-Struktur, ohne jedoch darauf begrenzt zu sein. Obwohl die Oberfläche des Substrats 10 als Al2O3-(0001)-Oberfläche beschrieben wurde, kann sie selbstverständlich eine GaN-(0001)-Oberfläche, eine ZnO-(0001)-Oberfläche oder eine SiC-(0001)-Oberfläche sein.
  • Der erste leitfähige Film 14 kann aus einem Material ausgebildet sein, das aus der Gruppe ausgewählt ist, die aus z. B. Mo, Nb, W, Ta, V, Cr und Fe besteht. Der zweite leitfähige Film 16 kann aus einem Material ausgebildet sein, das aus der Gruppe ausgewählt ist, die aus z. B. Au, Pt, Cu, Ti, Co, Sr, Y, Zr, Ru, Pd, Ag, Ir, WN, WC, TaN, WSi und ZnO besteht. In der leitfähigen Filmstruktur 12 kann mindestens ein leitfähiger Film über dem ersten leitfähigen Film 14 durch Plattieren ausgebildet werden. Es sollte beachtet werden, dass die obigen Änderungen an der Halbleitervorrichtung und dem Halbleitervorrichtungs-Herstellungsverfahren der ersten Ausführungsform auch an den Halbleitervorrichtungen und den Halbleitervorrichtungs-Herstellungsverfahren der nachfolgend beschriebenen Ausführungsformen durchgeführt werden können.
  • Zweite Ausführungsform
  • Eine zweite Ausführungsform schafft eine Halbleitervorrichtung, die viele Merkmale mit der Halbleitervorrichtung der ersten Ausführungsform gemeinsam hat. Daher wird die folgende Beschreibung der zweiten Ausführungsform hauptsächlich auf die Unterschiede zur ersten Ausführungsform begrenzt. 12 ist eine Querschnittsansicht der Halbleitervorrichtung der zweiten Ausführungsform. In dieser Halbleitervorrichtung ist ein leitfähiger Zwischenfilm 30 auf dem Substrat 10 ausgebildet. Die Kristallstruktur des leitfähigen Zwischenfilms 30 weist mindestens eine Ebene auf, die eine zur Symmetrie der Atomanordnung in der Oberfläche des Substrats 10 äquivalente Symmetrie aufweist. Der leitfähige Zwischenfilm 30 ist z. B. aus Au ausgebildet. Ein erster leitfähiger Film 14 ist auf dem leitfähigen Zwischenfilm 30 ausgebildet und ein zweiter leitfähiger Film 16A ist auf dem ersten leitfähigen Film 14 ausgebildet. Ein zweiter leitfähiger Film 16B ist auf dem zweiten leitfähigen Film 16A ausgebildet. Der leitfähige Zwischenfilm 30, der erste leitfähige Film 14 und die zweiten leitfähige Filme 16A und 16B bilden zusammen eine leitfähige Filmstruktur 32.
  • In der Halbleitervorrichtung der zweiten Ausführungsform ist der erste leitfähige Film 14 polykristallin und folglich sind die zweiten leitfähigen Filme 16A und 16B, die auf dem ersten leitfähigen Film 14 ausgebildet sind, auch polykristallin, wobei folglich die Möglichkeit minimiert ist, dass die Halbleitervorrichtung ein eigenartiges Aussehen aufweist. Um zu verhindern, dass die leitfähige Filmstruktur 32 ein eigenartiges Aussehen aufweist, muss die leitfähige Filmstruktur 32 mindestens einen ersten leitfähigen Film (wie z. B. den ersten leitfähigen Film 14) und mindestens einen zweiten leitfähigen Film (wie z. B. die zweiten leitfähigen Filme 16A und 16B) umfassen. Die leitfähige Filmstruktur 32 kann jedoch mehrere erste leitfähige Filme anstatt einem und/oder mehrere zweite leitfähige Filme anstatt einem umfassen. Ferner kann der leitfähige Zwischenfilm 30 zwischen dem ersten leitfähigen Film 14 und dem Substrat 10 ausgebildet sein oder nicht.
  • Dritte Ausführungsform
  • 13 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer dritten Ausführungsform. Diese Halbleitervorrichtung umfasst eine amorphe Schicht 40, die auf dem Substrat 10 ausgebildet ist. Ein leitfähiger Film 42 über der amorphen Schicht ist auf der amorphen Schicht 40 ausgebildet. Der leitfähige Film 42 über der amorphen Schicht ist z. B. Au oder Ti/Au. Der leitfähige Film 42 über der amorphen Schicht ist ein polykristalliner Film mit einer Korngröße von nicht mehr als 15 µm. Ferner weist die Kristallstruktur des leitfähigen Films 42 über der amorphen Schicht mindestens eine Ebene auf, die eine zur Symmetrie der Atomanordnung in der Oberfläche des Substrats 10 äquivalente Symmetrie aufweist.
  • Ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der dritten Ausführungsform wird beschrieben. Dieses Verfahren beginnt mit dem Anwenden von Plasmabestrahlung, Ionenätzen oder Trockenätzen auf eine (0001)-Oberfläche eines hexagonalen Substrats 10. 14 ist ein Diagramm, das die Weise zeigt, in der Plasmabestrahlung, Ionenätzen oder Trockenätzen auf die Oberfläche des Substrats angewendet wird. Infolge dieses Schritts wird eine amorphe Schicht 40 auf dem Substrat 10 ausgebildet. Ein leitfähiger Film 42 über der amorphen Schicht wird dann auf der amorphen Schicht 40 ausgebildet. Dies vollendet die Herstellung der in 13 gezeigten Halbleitervorrichtung.
  • 15 umfasst 15A und 15B, die Röntgenstrahl-Photoelektronen-Spektroskopiespektren (XPS-Spektren) zeigen, die von der Oberfläche einer Substratprobe der vorliegenden Ausführungsform erhalten wurden. Insbesondere wurde die Oberfläche einer Substratprobe aus SiC(0001)/AlN(0001)/GaN(0001)/AlGaN(0001) mit Sauerstoffplasma bestrahlt und dann wurde der Bindungszustand der Atome in der Oberfläche durch XPS bestimmt. 15A zeigt das detektierte Al2p-Spektrum. 15B zeigt das detektierte Ga3d-Spektrum. Eine Peakabstandsanalyse an den Spektren hat gezeigt, dass Al-O- und Ga-O-Bindungen in der Oberfläche des Substrats gebildet waren, das heißt eine AlGaN-Oxidschicht wurde in der Oberfläche ausgebildet. In dieser Weise kann eine amorphe AlGaN-Oxidschicht in der Oberfläche des Substrats durch Bestrahlen der Oberfläche mit einem Sauerstoffplasma ausgebildet werden.
  • 16 ist eine optische Mikrophotographie der Oberfläche des leitfähigen Films 42 über der amorphen Schicht der dritten Ausführungsform. Wie gezeigt, war die Oberfläche des leitfähigen Films 42 über der amorphen Schicht flach und es waren keine Streifen in der Oberfläche vorhanden, die ein eigenartiges Aussehen erzeugen würden. Dies weist darauf hin, dass der leitfähige Film 42 über der amorphen Schicht am Wachstum in einer epitaxialen Weise gehindert wurde. Es sollte beachtet werden, dass der in 16 gezeigte leitfähige Film 42 über der amorphen Schicht aus Ti/Au ausgebildet war.
  • 17 ist ein Graph von Ergebnissen einer 2θ-θ-Abtastung an der Oberfläche der Halbleitervorrichtung der dritten Ausführungsform. Wie gezeigt, waren die Au-(111)-Peaks groß, was bedeutet, dass der leitfähige Film 42 über der amorphen Schicht vorzugsweise entlang der (111)-Ebene orientiert war. Die Anwesenheit von Au-Beugungspeaks, die mehreren anderen Ebenenorientierungen zugeordnet waren, weist jedoch darauf hin, dass der leitfähige Film 42 über der amorphen Schicht in eine polykristalline Form kristallisiert war.
  • 18 ist ein Graph von Ergebnissen einer Φ-Abtastung an der Halbleitervorrichtung der dritten Ausführungsform. Bei dieser Φ-Abtastung wurden keine Beugungspeaks beobachtet und die Hintergrundintensität war größer als jene bei der vorstehend beschriebenen Φ-Abtastung an der üblichen Halbleitervorrichtungsprobe und der Probe der ersten Ausführungsform. Dies weist darauf hin, dass der leitfähige Film 42 über der amorphen Schicht polykristallin war.
  • 19 ist eine Photographie eines Querschnitts der Halbleitervorrichtung der dritten Ausführungsform. Der leitfähige Film 42 über der amorphen Schicht hatte viele Korngrenzen. Der leitfähige Film 42 über der leitfähigen Schicht war polykristallin und die Größen der Körner waren ungefähr 0,16 - 0,3 µm.
  • Aus dem Obigen folgt, dass der leitfähige Film 42 über der amorphen Schicht nicht epitaxial auf der amorphen Schicht 40 wächst, sondern in eine polykristalline Form mit einer Korngröße von nicht mehr als 15 µm wächst. Folglich wird verhindert, dass der leitfähige Film 42 über der amorphen Schicht ein eigenartiges Aussehen aufweist.
  • Der leitfähige Film 42 über der amorphen Schicht ist nicht auf Au oder Ti/Au begrenzt, sondern kann aus einem Material ausgebildet sein, das aus der Gruppe ausgewählt ist, die aus z. B. Pt, Cu, Ti, Co, Sr, Y, Zr, Ru, Pd, Ag, Ir, WN, WC, TaN, WSi und ZnO besteht. Ferner kann der leitfähige Film 42 über der amorphen Schicht z. B. durch Plattieren ausgebildet werden.
  • Vierte Ausführungsform
  • Eine vierte Ausführungsform schafft eine Halbleitervorrichtung und ein Verfahren zum Herstellen einer Halbleitervorrichtung, die viele Merkmale aufweisen können, die der Halbleitervorrichtung und dem Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der dritten Ausführungsform gemeinsam sind. Daher wird die folgende Beschreibung der vierten Ausführungsform hauptsächlich auf die Unterschiede zur dritten Ausführungsform begrenzt. 20 ist eine Querschnittsansicht der Halbleitervorrichtung der vierten Ausführungsform. In dieser Halbleitervorrichtung ist ein leitfähiger Zwischenfilm 50 zwischen dem Substrat 10 und der amorphen Schicht 40 ausgebildet. Die Kristallstruktur des leitfähigen Zwischenfilms 50 weist mindestens eine Ebene auf, die eine zur Symmetrie der Atomanordnung in der Oberfläche des Substrats 10 äquivalente Symmetrie aufweist. Der leitfähige Zwischenfilm 50 ist z. B. aus Au ausgebildet. Ein leitfähiger Film 42A über der amorphen Schicht ist auf der amorphen Schicht 40 ausgebildet. Ein leitfähiger Film 42B über der amorphen Schicht ist auf dem leitfähigen Film 42A über der amorphen Schicht ausgebildet.
  • Da die Halbleitervorrichtung der vierten Ausführungsform in einer solchen Weise konfiguriert ist, dass die leitfähigen Filme 42A und 42B über der amorphen Schicht auf der amorphen Schicht 40 angeordnet sind und bei der Herstellung der Halbleitervorrichtung diese Filme nicht epitaxial wachsen, sondern zu einer polykristallinen Form wachsen, wird somit die Möglichkeit minimiert, dass die Halbleitervorrichtung ein eigenartiges Aussehen aufweist. Um zu verhindern, dass die leitfähige Filmstruktur ein eigenartiges Aussehen aufweist, muss die leitfähige Filmstruktur mindestens eine amorphe Schicht (wie z. B. die amorphe Schicht 40) und mindestens einen leitfähigen Film über der amorphen Schicht (wie z. B. die leitfähigen Filme 42A und 42B über der amorphen Schicht), der auf der mindestens einen amorphen Schicht ausgebildet ist, umfassen. Die leitfähige Filmstruktur kann jedoch mehrere amorphe Schichten anstatt einer und/oder mehrere leitfähige Filme über der amorphen Schicht anstatt einem umfassen. Ferner kann der leitfähige Zwischenfilm 50 zwischen der amorphen Schicht 40 und dem Substrat 10 ausgebildet sein oder nicht.
  • Die vorliegende Erfindung ermöglicht, dass ein leitfähiger Film auf der Oberfläche eines Substrats in einer solchen Weise ausgebildet wird, dass der leitfähige Film nicht epitaxial wächst und daher kein eigenartiges Aussehen aufweist.

Claims (8)

  1. Verfahren zum Herstellen einer Halbleitervorrichtung, umfassend: Ausbilden einer Vielzahl von leitfähigen Filmen auf der Oberfläche eines Substrats (10) mit einer hexagonalen Kristallstruktur und einer (0001)-Oberfläche, wobei die mehreren leitfähigen Filme einen ersten leitfähigen Film (14) und einen zweiten leitfähigen Film (16), der über dem ersten leitfähigen Film (14) ausgebildet ist, umfassen, wobei der erste leitfähige Film (14) eine Kristallstruktur aufweist, die keine Ebene aufweist, die eine zur Symmetrie der Atomanordnung in der Oberfläche des Substrats (10) äquivalente Symmetrie aufweist, wobei der zweite leitfähige Film (16) eine Kristallstruktur mit mindestens einer Ebene aufweist, die eine zur Symmetrie der Atomanordnung in der Oberfläche des Substrats (10) äquivalente Symmetrie aufweist, wobei der zweite leitfähige Film (16) polykristallin ist und eine Korngröße von nicht mehr als 15 µm aufweist, und wobei mindestens einer der mehreren leitfähigen Filme über dem ersten leitfähigen Film (14) durch Plattieren ausgebildet wird.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Substrat (10) ein Einkristallsubstrat und einen Halbleiterepitaxiefilm eines Nitridverbindungshalbleiters der Gruppe III, der auf dem Einkristallsubstrat ausgebildet ist, umfasst.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das Substrat (10) eine Korundstruktur oder eine Wurtzit-Struktur aufweist.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Oberfläche des Substrats (10) eine Al2O3-(0001)-Oberfläche, eine GaN-(0001)-Oberfläche, eine ZnO-(0001)-Oberfläche oder eine SiC-(0001)-Oberfläche ist.
  5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass der zweite leitfähige Film (16) aus einem Material ausgebildet ist, das aus der Gruppe ausgewählt ist, die aus Au, Pt, Cu, Ti, Co, Sr, Y, Zr, Ru, Pd, Ag, Ir, WN, WC, TaN, WSi und ZnO besteht.
  6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass der erste leitfähige Film (14) aus einem Material ausgebildet ist, das aus der Gruppe ausgewählt ist, die aus Mo, Nb, W, Ta, V, Cr und Fe besteht.
  7. Verfahren zur Herstellung einer Halbleitervorrichtung mit den folgenden Schritten: Anwenden von Plasmabestrahlung, Ionenätzen oder Trockenätzen auf eine (0001)-Oberfläche eines Substrats (10) mit einer hexagonalen Kristallstruktur, um eine amorphe Schicht (40) auf dem Substrat (10) auszubilden; Ausbilden eines leitfähigen Films (42) über der amorphen Schicht (40), wobei der leitfähige Film (42) über der amorphen Schicht polykristallin ist, eine Korngröße von nicht mehr als 15 µm aufweist und eine Kristallstruktur mit mindestens einer Ebene aufweist, die eine zur Symmetrie der Atomanordnung in der Oberfläche des Substrats (10) äquivalente Symmetrie aufweist.
  8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass der leitfähige Film (42) über der amorphen Schicht durch Plattieren ausgebildet wird.
DE102014207614.5A 2013-04-24 2014-04-23 Verfahren zum Herstellen einer Halbleitervorrichtung Active DE102014207614B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013091548A JP6111818B2 (ja) 2013-04-24 2013-04-24 半導体素子、半導体素子の製造方法
JP2013-091548 2013-04-24

Publications (2)

Publication Number Publication Date
DE102014207614A1 DE102014207614A1 (de) 2014-10-30
DE102014207614B4 true DE102014207614B4 (de) 2021-12-23

Family

ID=51685262

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014207614.5A Active DE102014207614B4 (de) 2013-04-24 2014-04-23 Verfahren zum Herstellen einer Halbleitervorrichtung

Country Status (6)

Country Link
US (1) US9018736B2 (de)
JP (1) JP6111818B2 (de)
KR (1) KR101573251B1 (de)
CN (1) CN104124220B (de)
DE (1) DE102014207614B4 (de)
TW (1) TWI528513B (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6562222B2 (ja) * 2014-07-29 2019-08-21 パナソニックＩｐマネジメント株式会社 窒化物半導体装置
CN104878347B (zh) * 2015-06-05 2018-06-19 深圳市正和忠信股份有限公司 一种沉积黑色导电膜层的设备及其使用方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020024050A1 (en) 1996-03-07 2002-02-28 Caldus Semiconductor, Inc. Method of making SiC semiconductor devices with W/WC/TaC contacts
JP2005191380A (ja) 2003-12-26 2005-07-14 Sharp Corp 半導体レーザ素子及びその製造方法
US20110233560A1 (en) 2010-03-16 2011-09-29 Advanced Interconnect Materials, Llc Electrode for silicon carbide, silicon carbide semiconductor element, silicon carbide semiconductor device and method for forming electrode for silicon carbide

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61156785A (ja) 1984-12-27 1986-07-16 Fujitsu Ltd 半導体発光装置
JPS61156786A (ja) 1984-12-27 1986-07-16 Fujitsu Ltd 半導体発光装置の製造方法
JPH08264886A (ja) 1995-03-27 1996-10-11 Sumitomo Electric Ind Ltd 半導体レーザ素子およびその製造方法
JP2967743B2 (ja) * 1997-01-14 1999-10-25 日本電気株式会社 ｎ型窒化ガリウム系半導体のコンタクト電極及びその形成方法
JP3299145B2 (ja) * 1997-07-15 2002-07-08 日本電気株式会社 窒化ガリウム系半導体のｐ型電極およびその形成方法
JP3965610B2 (ja) 1997-08-01 2007-08-29 富士通株式会社 半導体装置及びその製造方法
JP2001015852A (ja) * 1999-04-26 2001-01-19 Sharp Corp ｐ型のＩＩＩ族窒化物半導体層上の電極構造とその形成方法
KR100525494B1 (ko) 1999-04-26 2005-11-01 샤프 가부시키가이샤 Ｐ형 ⅲ족 질화물 반도체층 상의 전극 구조 및 그의 제조방법
JP2001122693A (ja) * 1999-10-22 2001-05-08 Nec Corp 結晶成長用下地基板およびこれを用いた基板の製造方法
WO2002040752A2 (en) * 2000-11-20 2002-05-23 The Regents Of The University Of California Process for producing iii-v compound films by chemical deposition
JP4063050B2 (ja) 2002-10-31 2008-03-19 豊田合成株式会社 ｐ型ＩＩＩ族窒化物系化合物半導体の電極およびその製造方法
US7786503B2 (en) * 2002-12-27 2010-08-31 Momentive Performance Materials Inc. Gallium nitride crystals and wafers and method of making
KR100611225B1 (ko) * 2003-11-22 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조방법
US7459788B2 (en) * 2004-02-26 2008-12-02 Nec Corporation Ohmic electrode structure of nitride semiconductor device
KR100714589B1 (ko) * 2005-10-05 2007-05-07 삼성전기주식회사 수직구조 발광 다이오드의 제조 방법
JP4772135B2 (ja) * 2008-06-09 2011-09-14 ルネサスエレクトロニクス株式会社 半導体素子、および、その製造方法
JP2010153581A (ja) * 2008-12-25 2010-07-08 Showa Denko Kk 半導体発光素子及び半導体発光素子の製造方法、ランプ
KR101625261B1 (ko) * 2009-08-31 2016-05-27 고쿠리츠 다이가쿠 호진 교토 다이가쿠 자외선 조사장치
JP2013091548A (ja) 2011-10-26 2013-05-16 Morikawa Co Ltd 吸着剤が充填されたカートリッジの収集システム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020024050A1 (en) 1996-03-07 2002-02-28 Caldus Semiconductor, Inc. Method of making SiC semiconductor devices with W/WC/TaC contacts
JP2005191380A (ja) 2003-12-26 2005-07-14 Sharp Corp 半導体レーザ素子及びその製造方法
US20110233560A1 (en) 2010-03-16 2011-09-29 Advanced Interconnect Materials, Llc Electrode for silicon carbide, silicon carbide semiconductor element, silicon carbide semiconductor device and method for forming electrode for silicon carbide

Also Published As

Publication number Publication date
KR20140127155A (ko) 2014-11-03
US20140319513A1 (en) 2014-10-30
KR101573251B1 (ko) 2015-12-01
TWI528513B (zh) 2016-04-01
TW201448145A (zh) 2014-12-16
US9018736B2 (en) 2015-04-28
JP2014216429A (ja) 2014-11-17
CN104124220A (zh) 2014-10-29
JP6111818B2 (ja) 2017-04-12
DE102014207614A1 (de) 2014-10-30
CN104124220B (zh) 2017-04-12

Similar Documents

Publication Publication Date Title
DE102009047881B4 (de) Verfahren zur Herstellung einer epitaktisch hergestellten Schichtstruktur
DE112019000909B4 (de) Piezoelektrischer film, verfahren zum herstellen desselben, geschichteter piezoelektrischer filmkörper und verfahren zum herstellen desselben
DE102018104712B4 (de) Verfahren zum Ausbilden einer Aluminiumnitridschicht
DE69512186T2 (de) Ferroelektrische Dünnschicht, Substrat bedeckt mit einer ferroelektrischen Dünnschicht und Verfahren zur Herstellung einer ferroelektrischen Dünnschicht
DE69023707T2 (de) Akustische Oberflächenwellenanordnung.
DE69102851T2 (de) Verfahren zur Herstellung eines Ti/TiN/Al Kontaktes unter Benutzung eines reaktiven Zerstäubungsprozesses.
DE112009001477T5 (de) Kostengünstige Substrate mit Hochwiderstands-Eigenschaften und Verfahren zum Herstellen derselben
DE112009003488T5 (de) Supraleitender Dünnfilmdraht und supraleitender Kabelleiter
DE112019002977T5 (de) Verfahren zur herstellung eines gan-schichtsubstrats
DE10134092B4 (de) Oberflächenwellenbauelement und Verfahren zum Herstellen desselben
DE69333966T2 (de) Elektronisches Bauteil mit metallischen Leiterbahnen und Verfahren zu seiner Herstellung
DE112015005069T5 (de) Halbleiterwafer und Verfahren zum Prüfen eines Halbleiterwafers
DE10219651A1 (de) Dielektrische Vorrichtung mit Mehrschichtigen, Künstlichen Oxidgittern und ein Verfahren diese Herzustellen
DE112019003987T5 (de) VERFAHREN ZUR HERSTELLUNG EINES GaN-LAMINATSUBSTRATS
DE102014207614B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102018213434A1 (de) Verfahren zur Herstellung von Galliumnitridsubstrat unter Verwendung der Multiionimplantation
DE112017007199T5 (de) Supraleitendes Oxid-Dünnschichtmaterial, supraleitender Oxid-Dünnschichtdraht und Verfahren zur Herstellung einer supraleitenden Oxid-Dünnschicht
DE102020115315B4 (de) Piezoelektrische Baugruppe und Prozess zum Bilden einer piezoelektrischen Baugruppe
WO2014048991A2 (de) Optoelektronisches bauelement mit einer schichtstruktur
DE102008011799B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102019127654A1 (de) Hexagonale bornitrid-einkristallschicht und verfahren zur bildung derselben
DE102010052727B4 (de) Verfahren zum Herstellen eines optoelektronischen Halbleiterchips und derartiger Halbleiterchip
DE3932277C2 (de)
DE102022110386A1 (de) Leermaske, fotomaske und verfahren zur herstellung eines halbleiterelements
DE1769963A1 (de) Einkristallmolybdaen auf isolierenden Substraten

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: HOEFER & PARTNER PATENTANWAELTE MBB, DE

R084 Declaration of willingness to licence
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final